TW202224522A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW202224522A
TW202224522A TW110140366A TW110140366A TW202224522A TW 202224522 A TW202224522 A TW 202224522A TW 110140366 A TW110140366 A TW 110140366A TW 110140366 A TW110140366 A TW 110140366A TW 202224522 A TW202224522 A TW 202224522A
Authority
TW
Taiwan
Prior art keywords
substrate
wiring
semiconductor device
resin film
laminated
Prior art date
Application number
TW110140366A
Other languages
English (en)
Inventor
竹谷純一
渡辺和誉
野沢汎
小野郁一
Original Assignee
國立大學法人東京大學
日商Ｐｉ晶體股份有限公司
日商有機線路股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立大學法人東京大學, 日商Ｐｉ晶體股份有限公司, 日商有機線路股份有限公司 filed Critical 國立大學法人東京大學
Publication of TW202224522A publication Critical patent/TW202224522A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/80—Interconnections, e.g. terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/901—Assemblies of multiple devices comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/1307—Organic Field-Effect Transistor [OFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/201—Integrated devices having a three-dimensional layout, e.g. 3D ICs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/621—Aromatic anhydride or imide compounds, e.g. perylene tetra-carboxylic dianhydride or perylene tetracarboxylic di-imide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Thin Film Transistor (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明提供一種於基板固定有電子元件之半導體裝置中可提高電子元件與基板之連接可靠性之半導體裝置及其製造方法。本發明之半導體裝置構成為具備：基板10，其設置有配線及連接於配線之配線連接部12；電子元件20、30、40、50，其等電性地連接於配線連接部12且固定於基板10；及樹脂膜60，其追隨電子元件20、30、40、50之形狀並且覆蓋電子元件20、30、40、50而積層於基板10之一個面上。

Description

半導體裝置及其製造方法
本發明係關於一種半導體裝置及其製造方法。
近年來，推崇物聯網(IoT：Internet of Things)之概念，預見對所有物體安裝感測器裝置之網路化社會的到來。於此種IoT社會中需要廉價且能夠量產之器件，但作為其中核心元件有前景的是使用有機半導體(OSC：Organic Semiconductor)之有機薄膜電晶體(OTFT：Organic Thin Film Transistor)。與需要真空製程之矽半導體相比，可藉由低成本之印刷法成膜之OSC之製程性優異，又能夠利用數分子層之超薄膜實現電晶體動作，故而材料成本亦可較少。進而，已知有除了亦具有耐彎曲或應變之機械性應力之可撓性以外，還可將伴隨其之電晶體特性之微小的變化應用於感測。自此種成本上及功能上之優點而言期待OTFT對IoT社會之做出較大貢獻。
半導體裝置係將OTFT等各種電子元件固定於基板，並將其等藉由配線電性連接而構成。於基板上電性地連接電子元件之普通的回焊製程包含利用蒸鍍、鍍覆、印刷等對基板實施配線圖案化之第1階段、印刷焊料膏之第2階段、搭載電子元件之第3階段、及藉由加熱使焊料熔融而取得電子元件與配線之間之導通的第4階段。
專利文獻1中揭示有一種藉由網版印刷在形成於基板之電極的上表面形成焊料膏之層之方法。
專利文獻2中揭示有一種藉由網版印刷在軟性印刷基板之通孔內塗佈焊料膏之方法。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2019-051667號公報 [專利文獻2]日本專利特開2016-127205號公報
[發明所欲解決之問題]
且說，於將電子元件固定於上述基板之半導體裝置中，當基板彎曲時、對基板施加振動時、或者電子元件被外部之力刮擦時等，存在電子元件與基板之電性連接受損之情形。尤其，當基板為可撓性基板時，容易受到基板之彎曲或基板之振動的影響。
本說明書中，將基板彎曲時、對基板施加振動時、及電子元件被刮擦時之電子元件與基板之連接可靠性分別稱為彎曲耐性、振動耐性、及刮痕耐性。
本發明係鑒於上述情況而完成者，目的在於提供一種於將電子元件固定於基板之半導體裝置中可提高電子元件與基板之連接可靠性之半導體裝置及其製造方法。 [解決問題之技術手段]
本發明之半導體裝置為以下構成，即，具備：基板，其設置有配線及連接於上述配線之配線連接部；電子元件，其電性地連接於上述配線連接部且固定於上述基板；及樹脂膜，其追隨上述電子元件之形狀並且覆蓋上述電子元件且積層於上述基板之一個面上。
本發明之半導體裝置之製造方法具備以下步驟：於基板設置配線及連接於上述配線之配線連接部；將電子元件電性地連接於上述配線連接部且固定於上述基板；及使樹脂膜追隨上述電子元件之形狀並且覆蓋上述電子元件且積層於上述基板之一個面上。 [發明之效果]
根據本發明，於將電子元件固定於基板之半導體裝置中，可提高電子元件與基板之連接可靠性。
[第1實施方式] (半導體裝置之整體構成) 圖1係本實施方式之半導體裝置之俯視圖。圖2係圖1之A-A'之剖視圖。半導體裝置1具有基板10、電子元件20、30、40、50、及樹脂膜60。
(基板) 基板10形成有配線11及配線連接部12。基板10例如係可撓性基板。基板10之厚度例如為10 μm以上300 μm以下。基板10例如由聚醯亞胺(PI：polyimide)形成。或者，基板10由耐熱性較聚醯亞胺低之聚萘二甲酸乙二酯(PEN：polyethylene naphthalate)、聚對苯二甲酸乙二酯(PET：polyethylene terephthalate)、聚乳酸(PLA：polylactic acid)、環氧樹脂、丙烯酸樹脂等通用樹脂膜形成。此處，基板10並不限定於單層基板。作為基板10，可使用將分別至少形成有配線11之複數個可撓性基板積層而成之多層配線基板。又，作為基板10，亦可使用如下的多層配線基板，其係於單層基板上交替地積層複數層導電層與絕緣層以代替積層複數個可撓性基板而成。於使用多層配線基板作為基板10之情形時，較佳為於至少積層之複數個可撓性基板中成為最上層之可撓性基板除配線11外亦形成配線連接部12。
(配線及配線連接部) 配線11及連接於配線11之配線連接部12設置於基板10。配線11及配線連接部12由相同之材料形成，進而例如以相同之厚度(高度)形成。配線11及配線連接部12例如藉由一個製造步驟而同時地形成。於配線11及配線連接部12藉由一個製造步驟而同時地形成之情形時，配線11及配線連接部12由相同之材料形成，且成為相同之厚度(高度)。配線11及配線連接部12例如係將導電膏以1 μm以上300 μm以下之特定厚度以特定之配線圖案印刷並硬化而獲得者。導電膏係使導電性填料分散於黏合劑樹脂等有機系分散媒或者矽酸鹽水溶液等水系分散媒而成者，且能夠藉由燒成、光照射、或者乾燥而硬化，並作為導電層利用。作為導電性填料，可使用銀、銅、鎳等金屬粒子、碳片、碳粒子、或者奈米碳管等碳黑等。導電性填料之粒徑例如為0.1 μm以上數十μm以下。網版印刷之線/間隙(Line/Space)之精度例如係L/S為50 μm/50 μm。
本實施方式之配線11及配線連接部12中所使用之導電膏並不特別限定於此，硬化溫度為130℃以下，更佳為100℃以下。藉由形成為該構成，於使用可撓性基板作為基板10之情形時，或者於安裝有機半導體元件作為電子元件50之情形時，亦不會對基板10或電子元件50帶來損傷，能夠將配線連接部12與電子元件50連接。
(電子元件) 電子元件20、30、40、50電性地連接於配線連接部12且固定於基板10。電子元件20、30、40、50分別亦可為電晶體及積體電路等主動元件與電阻元件及感測器等被動元件之任一者。電子元件20、30、40、50亦可包含主動元件與被動元件。圖1及圖2中，電子元件20、40、50表示主動元件，電子元件30表示被動元件。電子元件亦可如圖1及圖2所示為包含複數個之構成，但亦可為僅包含1個之構成。
電子元件20、30、40、50分別亦可為由矽等形成之無機半導體元件與由有機材料形成之有機半導體元件之任一者。圖1及圖2中，電子元件20、30、40表示無機半導體元件，電子元件50表示有機半導體元件。
(無機半導體元件) 電子元件20包含半導體元件21。半導體元件21係包含主動元件之無機半導體元件，例如，包含MOS(Metal-Oxide-Semiconductor，金屬氧化物半導體)電晶體等，係將閘極電極介隔閘極絕緣膜而積層於矽半導體區域中設置之活性區域，且於閘極電極之兩側部隔著活性區域而於矽半導體區域中形成有源極汲極區域而構成。亦可為包含矽半導體區域設置於支持基板上之薄膜之半導體層即薄膜電晶體(TFT：Thin Film Transistor)之構成。連接於半導體元件21而形成有凸塊等凸狀之電極22、23。電極22、23於圖式上表示了6個之例子，但電極之數量為任意。半導體元件21之最外層除了電極22、23之部分以外，由包含環氧樹脂等之未圖示之密封層密封。電極22、23電性地連接且固定於配線連接部12。
電子元件30包含半導體元件31。半導體元件31係包含被動元件之無機半導體元件，例如，包含具有設置於矽半導體區域之電阻區域之電阻元件等。連接於半導體元件31而形成有電極32、33。電極32、33於圖式上表示了2個之例子，但電極之數量為任意。半導體元件31之最外層除了電極32、33之部分以外，由包含環氧樹脂等之未圖示之密封層密封。電極32、33電性地連接且固定於配線連接部12。
電子元件40包含半導體元件41。半導體元件41係包含主動元件之無機半導體元件，例如，係如下構成，即，形成有MOS電晶體等之半導體晶片搭載於引線框架，半導體晶片與引線利用接合線連接，且覆蓋半導體晶片及接合線而周圍由包含環氧樹脂等之未圖示之密封層密封。半導體元件41亦可為包含TFT之構成。如圖2所示，成為引線電極42、43自半導體元件41向外側延伸之構成。引線電極42、43於圖式上表示了6個之例子，但引線電極之數量為任意。引線電極42、43電性地連接且固定於配線連接部12。
(有機半導體元件) 電子元件50包含設置於基板51之半導體元件52。半導體元件52係包含電晶體及積體電路等主動元件與電阻元件及感測器等被動元件之任一者之有機半導體元件。半導體元件52亦可包含主動元件與被動元件。半導體元件52例如包含有機薄膜電晶體(OTFT)等，其係將閘極電極介隔閘極絕緣膜積層於有機半導體膜中設置之活性區域，且於閘極電極之兩側部隔著活性區域形成有源極汲極區域而構成。連接於半導體元件52而形成有凸塊等凸狀之電極53、54。電極53、54於圖式上表示了6個之例子，但電極之數量為任意。半導體元件52之最外層除了電極53、54之部分以外，由包含障壁膜或者氟樹脂等之未圖示之密封層密封。電極53、54電性地連接且固定於配線連接部12。
半導體元件52係由薄膜電晶體構成電晶體，進而由有機半導體膜形成薄膜電晶體之活性區域。由有機半導體膜形成活性區域之半導體元件與既有之矽半導體不同，可利用大氣中之塗佈、印刷製程而製造。如此，使薄膜電晶體之活性區域為有機半導體之構成由於能夠利用非常簡單之製程製造，故而亦能夠應對少量多品種，進而，能夠以非常低的成本推進元件導入。
作為藉由有機半導體形成有機半導體膜之方法，可列舉以真空蒸鍍法為代表之PVD(Physical Vapor Deposition，物理氣相沈積)法、使用包含有機半導體材料之墨水之有版印刷法及無版印刷法、使用溶解有機半導體材料之溶液之邊緣澆鑄法或連續邊緣澆鑄法等。關於邊緣澆鑄法例如於日本專利特開2015-185620號公報中有詳細記載，關於連續邊緣澆鑄法例如於日本專利特開2017-147456號公報中有詳細記載。於使用PVD法或連續邊緣澆鑄法之情形時，在絕緣膜之上表面之整個面形成有機半導體膜之後，亦可藉由光微影法等將有機半導體膜之形狀圖案化，亦可以使用遮罩來圖案化為有機半導體膜之形狀的狀態形成。有機半導體膜較佳為有機半導體之單晶之膜。
作為n型有機半導體膜之材料，可列舉PDI1MPCN2(N,N'-二((S)-1-甲基戊基)-1,7(6)-二氰基苝-3,4:9,10-雙-(二甲醯亞胺))、PDI-FCN 2(N-氟烷基化二氰基苝-3,4:9,10-雙(二甲醯亞胺))、PDI-C8(N,N'-二辛基苝二醯亞胺)、PDI-C13(N,N'-二-十三烷基苝二醯亞胺)，PDI-8CN 2(N,N'-雙(正辛基),1,6-二氰基苝-3,4:9,10-雙(二甲醯亞胺))、PBI-F 2、PBI-F 4(經氟取代之PBI(苝四羧酸二醯亞胺)衍生物)、F 16CuPc(十六氟酞菁銅)、TC-PTCDI(四氯苝四羧基二亞胺)、BPE-PTCDI(N,N'-雙(2-苯基乙基)苝-3,4:9:10-雙(二甲醯亞胺))、2,9-二苯乙基蒽[9,1,2-cde:10,5,6-c'd'e']雙([2,7]㖠啶)-1,3,8,10(2H,9H)-四酮等。
又，作為能夠藉由蒸鍍成膜之p型有機半導體膜之材料，可列舉稠五苯(Pentacene)、酞菁銅等。又，作為能夠藉由有版印刷法或無版印刷法、邊緣澆鑄法成膜之p型有機半導體膜之材料，例如，可列舉以Tips-稠五苯(6,13-雙(三異丙基甲矽烷基乙炔基)并五苯(6,13-bis(triisopropylsilylethynyl)pentacene))、NSFAAP(13,6-N-亞磺醯基乙醯胺稠五苯(13,6-N-sulfinylacetamidopentacene))、DMP(6,13-二氫-6,13-亞甲基稠五苯-15-酮(6,13-Dihydro-6,13-methanopentacene-15-one))、稠五苯-N-亞磺醯基-正丁基胺基甲酸酯加成物(pentacene-N-sulfinyl-n-butylcarbamate adduct)、稠五苯-N-亞磺醯基-第三丁基胺基甲酸酯(pentacene-N-sulfinyl-tert-butylcarbamate)等為代表之稠五苯前驅物，以BTBT([1]苯并噻吩并[3,2-b]苯并噻吩([1]Benzothieno[3,2-b]benzothiophene))、C10-DNBDT(3,11-二癸基二萘并[2,3-d:2',3'-d']苯并[1,2-b:4,5-b']二噻吩(3,11-didecyldinaphto[2,3-d:2',3'-d']benzo[1,2-b:4,5-b']dithiophene))或其側鏈長度不同之C9-DNBDT、具有苯并雙噻二唑骨架者、卟啉、苯并卟啉、具有烷基等作為可溶性基之寡聚噻吩等為代表之低分子化合物或低聚物，以具有聚噻吩、茀共聚物或具有D-A構造之IDT-BT(indacenodithiophene benzothiadiazole，茚二噻吩苯并噻二唑)、CDT-BT(Cyclopentadithiophene benzothiadiazole，環戊二噻吩苯并噻二唑)等為代表之高分子化合物。
亦較佳為作為活性區域之有機半導體膜由奈米碳管、石墨烯、氧化物半導體、包含黑磷等金屬化合物之半導體形成。關於使活性區域為奈米碳管之薄膜電晶體，例如於日本專利第6005204號公報、「Dong-ming Sun et al.,“Flexible high-performance carbon nanotube integrated circuits”,Nature Nanotechnology volume 6,pages 156-161(2011)」、「Donglai Zhong et al.,"Gigahertz integrated circuits based on carbon nanotube films”,Nature Electronics volume 1,pages40-45(2018)」、「Jianshi Tang et al.,“Flexible CMOS integrated circuits based on carbon nanotubes with sub-10 ns stage delays”,Nature Electronics volume 1,pages191-196(2018)」中有詳細記載。
關於使活性區域為石墨烯之薄膜電晶體，例如於日本專利特開2013-253010號公報、「Seunghyun Lee1 et al.,“Flexible and Transparent All-Graphene Circuits for Quaternary Digital Modulations”Nature Communications volume 3,Article number:1018(2012)」、「Shu-Jen Han1 et al.,“Graphene radio frequency receiver integrated circuit”Nature Communications volume 5,Article number:3086(2014)」、「Yu-Ming Lin et al.,“Wafer-Scale Graphene Integrated Circuit”Science 10 Jun 2011,Vol.332,Issue 6035,pp.1294-1297」中有詳細記載。
關於使活性區域為氧化物半導體之薄膜電晶體，例如於日本專利特開2017-76789號公報、日本專利特開2018-50043號公報、「Hiroaki Ozakia et al.,“Wireless operations for 13.56-MHz band RFID tag using amorphous oxide TFTs”,IEICE Electronics Express Volume 8(2011) Issue 4 Pages 225-231」、「Ming-Hao Hung et al.,“Ultra Low Voltage I-V RFID Tag Implement in aIGZO TFT Technology on Plastic”,2017 IEEE International Conference on RFID(RFID)」、「Byung-Do Yang et al.,“A Transparent Logic Circuit for RFID Tag in a-IGZO TFT Technology”,ETRI Journal Volume35,Issue4 August 2013 Pages 610-616」中有詳細記載。
關於使活性區域為包含黑磷之金屬化合物之半導體之薄膜電晶體，例如，於日本專利特開2018-14359號公報、日本專利特開2018-98338號公報、「Xuewei Feng et al.,“Complementary Black Phosphorus Nanoribbons Field-Effect Transistors and Circuits”IEEE Transactions on Electron Devices Volume 65,Issue 10,Oct.2018Page(s):4122-4128」、「Peng Wu et al.,”High Performance Complementary Black Phosphorus FETs and Inverter Circuits Operating at Record-Low VDD down to 0.2V”,2018 76th Device Research Conference(DRC)」中有詳細記載。
本實施方式之電子元件20、30、40、50並不特別限定於此，較佳為，不將焊料或構成配線連接部12之材料(例如，特定之導電膏)以外之其他材料(例如，與構成配線連接部12之導電膏不同之其他導電膏)介置於配線連接部12與電子元件20、30、40、50之各自之電極之間，而與配線連接部電性地連接較佳。
(樹脂膜) 本實施方式之半導體裝置1中，樹脂膜60由2片樹脂膜60A、60B構成。樹脂膜60A追隨電子元件20、30、40、50之形狀並且覆蓋電子元件20、30、40、50而積層於基板10之一個面上。樹脂膜60B進而積層於基板10之另一個面上。樹脂膜60A、60B之厚度例如為10 μm以上300 μm以下。樹脂膜60A、60B例如由聚對苯二甲酸乙二酯(PET)、聚苯乙烯(PS：polystyrene)、聚醯胺(PA：polyamide)、聚乙烯(PE：polyethylene)、聚丙烯(PP：polypropylene)、聚氯乙烯(PVC：polyvinylchloride)、聚甲基丙烯酸甲酯(PMMA：Polymethyl methacrylate)等形成。樹脂膜60A追隨電子元件20、30、40、50之形狀並且覆蓋電子元件20、30、40、50，但亦可於基板10與電子元件20、30、40、50之間殘留空隙。此處，所謂空隙，是指存在於基板10與電子元件20、30、40、50之間，且自樹脂膜60A觀察為電子元件20、30、40、50之背面側故而難以由樹脂膜60A填埋之空間。於基板10與樹脂膜60A、60B之間，亦可稍微殘留氣泡，但越少則基板10與樹脂膜60A、60B之密接性越提高，故而較佳。此處，氣泡是指存在於基板10與樹脂膜60A、60B之間且無法完全由樹脂膜60A、60B填埋之空間，樹脂膜60A、60B之追隨性越高，基板10與樹脂膜60A、60B之間所殘留之氣泡越少。如下所述，可根據樹脂膜60A、60B之積層方法及積層條件，控制基板10與樹脂膜60A、60B之間所殘留之氣泡之量的程度。
(半導體裝置之製造方法) 以下，參照圖3～圖6，對本實施方式之半導體裝置之製造方法進行說明。圖3～圖6表示本實施方式之半導體裝置之製造方法之各步驟，是與圖2對應之剖視圖。首先，如圖3所示，準備基板10。此處，例如準備可撓性基板作為基板10。
其次，如圖4所示，例如藉由網版印刷等印刷導電膏，於基板10形成未硬化之配線11A及連接於配線11A之未硬化之配線連接部12A。配線11A及配線連接部12A較佳為由相同之材料形成，進而較佳為例如以相同之厚度形成。藉此，配線11A及配線連接部12A可藉由一個製造步驟同時地形成。例如，將成為配線11A及配線連接部12A的導電膏以1 μm以上300 μm以下之特定之厚度印刷。藉由以特定之配線圖案印刷之導電膏硬化，可形成特定圖案之導電層，即配線11及配線連接部12。此處，導電膏使用具有較高之黏度與黏彈性者。黏度例如為20 Pa・s以上，更佳為100 Pa・s以上。於將導電膏藉由噴霧印刷等其他印刷法印刷之情形時，設為適合於各印刷法之黏度。例如，於噴霧印刷中黏度較佳為5 Pa・s以下，例如為0.5 Pa・s。
本實施方式之半導體裝置之製造方法中，在如上所述印刷之導電膏之硬化之前，如圖5所示，於配線連接部12A配置電子元件20、30、40、50。例如，藉由吸附吸嘴分別吸附電子元件20、30、40、50，以電子元件20、30、40、50之各電極與配線連接部12A之上表面相接之方式，將電子元件20、30、40、50配置於特定位置。藉由導電膏所具有之黏性及黏彈性，而各電子元件20、30、40、50暫時固定於配線連接部12A上。
其次，進行燒成、光照射、或者乾燥等硬化處理，使包含未硬化之導電膏之配線11A及配線連接部12A硬化。於熱硬化型之導電膏之情形時，例如使整體以130℃以下(根據導電膏之種類為100℃以下)燒成。於光硬化型之導電膏之情形時，照射可視區域～紫外區域之波長之光。藉此，可形成導電膏硬化而成之導電層，進而伴隨導電膏之硬化，將電子元件20、30、40、50電性地連接於硬化所得之配線連接部12且加以固定。
其次，如圖6所示，追隨電子元件20、30、40、50之形狀並且覆蓋電子元件20、30、40、50而將樹脂膜60A積層於基板10之一個面上。進而，與樹脂膜60A之積層同時地，於基板10之另一個面上積層樹脂膜60B。本實施方式中，樹脂膜60A、60B向基板10之積層於由壓力P1所示之真空或減壓空間中進行。若於真空或減壓空間積層樹脂膜60A、60B，則藉由大氣壓下取出時之氣壓差，可提高基板10與樹脂膜60A、60B之密接性。其結果，若於真空或減壓空間積層樹脂膜60A、60B，則與大氣中積層樹脂膜60A、60B之情形時相比，可減少殘留於基板10與樹脂膜60A、60B之間的氣泡，可提高基板10與樹脂膜60A、60B之密接性。
將除了電子元件20、30、40、50之區域以外的基板10與樹脂膜60A對向之區域，即能夠藉由樹脂膜60A之追隨性而與基板10密接之區域中的實際上與基板10密接之區域之比率設為密接區域之比率。若殘留於基板10與樹脂膜60A、60B之間之氣泡變少，則密接區域之比率提高。密接區域之比率較佳為80%以上，進而較佳為90%以上。於未搭載電子元件20、30、40、50之基板10之背面側，雖依存於有無配線圖案等，但樹脂膜60B與基板10之密接區域之比率大致為100%。
(作用、效果) 本實施方式之半導體裝置中，追隨電子元件之形狀並且覆蓋電子元件而於基板之一個面上積層有樹脂膜，可提高電子元件與基板之連接可靠性。尤其，於基板為可撓性基板時，因基板之彎曲或基板之振動之影響而連接可靠性容易降低，但本實施方式之半導體裝置中，可提高彎曲耐性、振動耐性、刮痕耐性，從而可提高連接可靠性。
若使用可撓性基板作為基板，則與使用剛性基板之情形時相比能夠實現輕量化或低成本化，但存在半導體裝置之剛性降低之情形。如本實施方式般，藉由積層樹脂膜，可提高半導體裝置整體之剛性。又，可撓性基板由於較硬質基板薄，故而具有散熱性或導熱性較高之優點。尤其，於安裝消耗大電流之電子元件之情形時，較佳為散熱性較高者。又，例如於安裝溫度感測器之情形時，導熱性較高者於測定對象物之溫度之方面而言較佳。
又，本實施方式之半導體裝置之製造方法中，印刷導電膏，配置電子元件，使導電膏硬化。藉此，可同時地形成配線及配線連接部，並且將電子元件電性地連接於硬化所得之配線連接部且加以固定。
本實施方式之半導體裝置之製造方法中，由於不進行焊料之印刷步驟，故而可削減步驟數。又，省略配線圖案與焊料印刷之對準調整，可簡化製程。又，由於不使用焊料，故而可避免因氧化被膜所致之配線金屬材料與焊料之接合問題。進而，可實現以130℃以下之低溫處理之電子元件之固定及導通，藉由排除高溫製程，基板能夠選擇耐熱性較低之材料。即，能夠使用耐熱性較聚醯亞胺低之PEN、PET、PLA、環氧樹脂、丙烯酸樹脂等通用樹脂膜。因此，能夠採用該等作為廉價且無色透明之可撓性基板。又，可藉由安裝製程減小對OTFT等有機半導體元件帶來熱損傷之風險。
配線11及配線連接部12可藉由噴墨印刷、噴霧印刷、網版印刷等印刷將導電膏以特定圖案塗佈而形成。網版印刷係廉價且可簡便地將導電膏圖案化之方法，於電路之配線中具有以下之優點，故而較佳為藉由網版印刷形成配線11及配線連接部12。
網版印刷可使印刷圖案之厚度厚至10 μm以上，可降低配線電阻。又，由於裝置或版廉價，且可回收印刷所用之膏，故而損耗較少，可實現低成本化。能夠使用之導電性填料之粒徑為0.1 μm以上數10 μm以下之廣範圍，導電膏之選項較廣泛。網版印刷能夠印刷於膜、布、玻璃、金屬等，印刷對象之選項較廣泛。作為導電膏之硬化處理，能夠以130℃以下，或根據膏之種類以低於100℃之低溫之燒成。能夠實現於複數個導電膏之層之間設置絕緣層的積層印刷，藉此可實現多層配線，又，可實現交叉之配線圖案。線/間隙可實現50 μm/50 μm之精度，作為電子電路之配線具有實用級別之精度。能夠實現mm尺度至m尺度之印刷，可應對各種尺寸。
網版印刷有使用金屬遮罩之方式與使用網眼網版之方式，亦可利用任一者進行印刷。使用網眼網版之方法具有以下之優點。圖案精度較金屬遮罩高。可印刷線密集之圖案或中空圖案。版之耐久性較高可重複使用，適合於大量生產。
[第2實施方式] 圖7係本實施方式之半導體裝置之剖視圖。本實施方式之半導體裝置2中，僅於基板10之搭載有電子元件20、30、40、50之一個面側，追隨電子元件20、30、40、50之形狀並且覆蓋電子元件20、30、40、50來積層有樹脂膜60A。基板10之另一個面上未積層樹脂膜。除了上述以外與第1實施方式相同。
圖8係表示本實施方式之半導體裝置之製造方法之步驟的剖視圖。與第1實施方式相同地，對基板印刷成為配線及配線連接部之導電膏，配置電子元件，使導電膏硬化之後，積層樹脂膜之步驟中，僅於基板10之搭載有電子元件20、30、40、50之一個面側，追隨電子元件20、30、40、50之形狀並且覆蓋電子元件20、30、40、50來積層樹脂膜60A。基板10之另一個面上未積層樹脂膜。除了上述以外與第1實施方式相同。
本實施方式之半導體裝置中，追隨電子元件之形狀並且覆蓋電子元件而於基板之一個面上積層有樹脂膜，可提高電子元件與基板之連接可靠性。尤其，當基板為可撓性基板時，因基板之彎曲或基板之振動之影響而連接可靠性容易降低，但本實施方式之半導體裝置中，可提高彎曲耐性、振動耐性、刮痕耐性，從而可提高連接可靠性。
[第1變化例] 圖9係表示本變化例之半導體裝置之製造方法之步驟的剖視圖。如圖9所示，於將樹脂膜60A積層於基板10之一個面上，將樹脂膜60B積層於基板10之另一個面上之步驟中，以樹脂膜60A、60B之基板10側之空間壓力P1低於樹脂膜60A、60B之與基板10相反側之空間壓力P2的狀態，將樹脂膜60A、60B積層於基板10之一個面上及另一個面上。即，藉由三維表面加飾(TOM：Three-Dimensional Overlay Method)法，調整由樹脂膜60A、60B劃分之各空間壓力。例如，樹脂膜60A、60B之基板10側之空間為真空或減壓環境，樹脂膜60A、60B之與基板10相反側之空間為大氣壓或加壓環境。除了上述以外與第1實施方式相同。
如上所述，若藉由TOM法積層樹脂膜60A、60B，即，若以使樹脂膜60A、60B之基板側之空間壓力低於樹脂膜60A、60B之與基板相反側之空間壓力的狀態積層樹脂膜60A、60B，則可使殘留於基板10與樹脂膜60A、60B之間的氣泡幾乎消失。基板10與樹脂膜60A之密接區域之比率提高，為95%以上。樹脂膜60A向電子元件20、30、40、50之追隨性變高，樹脂膜60A對電子元件20、30、40、50及基板10之密接性提高。於未搭載電子元件20、30、40、50之基板10之背面側，雖依存於有無配線圖案等，但樹脂膜60B與基板10之密接區域之比率大致為100%。
[第2變化例] 圖10係表示本變化例之半導體裝置之製造方法之步驟的剖視圖。如圖10所示，於將樹脂膜60A積層於基板10之一個面上之步驟中，以樹脂膜60A之基板10側之空間壓力P1低於樹脂膜60A之與基板10相反側之空間壓力P2的狀態，將樹脂膜60A積層於基板10之一個面上。與第1變化例同樣地藉由TOM法來調整由樹脂膜60A劃分之各空間壓力。例如，樹脂膜60A之基板10側之空間為真空或減壓環境，樹脂膜60A之與基板10相反側之空間為大氣壓或加壓環境。除了上述以外與第2實施方式相同。
如上所述，若藉由TOM法積層樹脂膜60A，即，若以使樹脂膜60A之基板側之空間壓力低於樹脂膜60A之與基板相反側之空間壓力的狀態積層樹脂膜60A，則可使殘留於基板10與樹脂膜60A之間的氣泡幾乎消失。樹脂膜60A向電子元件20、30、40、50之追隨性變高，樹脂膜60A對電子元件20、30、40、50及基板10之密接性提高。
[第1實施例] 對包含聚醯亞胺(PI)之膜狀之基板(厚度50 μm)使用金屬遮罩(厚度50 μm)網版印刷熱硬化型之銀膏(黏度130Pa・s)，形成未硬化之配線及配線連接部。於未硬化之配線連接部配置電阻器，以130℃燒成30分鐘使未硬化之配線及未硬化之配線連接部硬化。如以上所述製成於基板形成有配線及配線連接部且搭載有電阻器之模組。
作為配線之線/間隙之精度，可實現L/S為200 μm/200 μm之精度。利用測試器測定電路上之電阻值，確認為電阻器中規定之電阻值，確認電阻器與配線及配線連接部之導通得到確保。即便進行將曲率半徑10 mm之彎曲施加至基板之試驗(以下，稱為「彎曲試驗」)、使用振動器產生100 Hz之正弦(sin)波並將10 G左右之加速度振動施加至基板2小時之試驗(以下，稱為「振動試驗」)、或者刮擦電阻器(具體而言利用鑷子之前端按壓電阻器)之試驗(以下，將刮擦電阻器等電子元件之試驗稱為「刮痕試驗」)之各負載試驗，電阻器亦不會脫落。進而，進行為了評估銀膏之密接程度而進行之配線部分之交叉切割試驗，未觀察到剝離之部位。
對在上述基板形成有配線及配線連接部且搭載有電阻器之模組，真空中於模組之兩面積層50 μm之厚度之PET膜。於電阻器搭載面中，PET膜追隨電阻器之形狀並且覆蓋電阻器而積層。藉此，可進而提高電阻器與配線及配線連接部之連接可靠性。
[第2實施例] 對包含聚萘二甲酸乙二酯(PEN)之膜狀之基板(厚度125 μm)使用金屬遮罩(厚度50 μm)網版印刷熱硬化型之銀膏(黏度130Pa・s)，形成未硬化之配線及配線連接部。於未硬化之配線連接部配置7個溫度感測器，以130℃燒成30分鐘使未硬化之配線及未硬化之配線連接部硬化。如以上所述製成在基板形成有配線及配線連接部且搭載有7個溫度感測器之模組。
作為配線之線/間隙之精度，可實現L/S為350 μm/150 μm之精度。確認電路上之溫度感測器之輸出追隨環境溫度而變化，確認溫度感測器與配線及配線連接部之導通得到確保。即便進行彎曲試驗、振動試驗、或者對溫度感測器之刮痕試驗之各負載試驗，溫度感測器亦不會脫落。
對在上述基板形成有配線及配線連接部且搭載有溫度感測器之模組，真空中於模組之兩面積層50 μm之厚度之PET膜。於溫度感測器搭載面中，PET膜追隨溫度感測器之形狀並且覆蓋溫度感測器而積層。藉此，可進而提高溫度感測器與配線及配線連接部之連接可靠性。
[第3實施例] 對包含聚醯亞胺(PI)之膜狀之基板(厚度50 μm)使用金屬遮罩(厚度50 μm)噴霧印刷熱硬化型之碳膏(黏度0.5Pa・s)而形成配線及配線連接部，另外供給碳膏以將電阻器連接於配線連接部，製成於形成有配線及配線連接部之基板搭載有電阻器之模組。
如上所述所得之模組中，作為配線之線/間隙之精度可實現L/S為200 μm/200 μm之精度。利用測試器測定電路上之電阻值，確認為電阻器中規定之電阻值，確認電阻器與配線及配線連接部之導通得到確保。即便對上述模組進行彎曲試驗、或者振動試驗之負載試驗，電阻器亦不會脫落。然而，若進行對溫度感測器之刮痕試驗、或者利用膠帶(黏著力3.93 N/10 mm)黏著溫度感測器之試驗，則電阻器脫落。
對在上述基板形成有配線及配線連接部且搭載有電阻器之模組，真空中於模組之兩面積層50 μm之厚度之PET膜。於電阻器搭載面中，PET膜追隨電阻器之形狀並且覆蓋溫度感測器而積層。如本實施例般，若於真空環境中積層PET膜，則與於大氣中進行PET膜之積層之情形時相比，基板及電阻器與PET膜之間之氣泡減少。因此，PET膜與基板及電阻器之密接性提高。即便對本實施例之積層有PET膜之模組進行彎曲試驗、或者振動試驗之負載試驗，電阻器亦不會脫落。又，本實施例之積層有PET膜之模組中，即便進行對溫度感測器之刮痕試驗、或者利用膠帶(黏著力3.93 N/10 mm)黏著溫度感測器之試驗，電阻器亦不會脫落。如此，可進而提高電阻器與配線及配線連接部之連接可靠性。
[第4實施例] 對第3實施例中記載之在基板形成有配線及配線連接部且搭載有電阻器之模組，於模組之兩面積層50 μm之厚度之PET膜。此處，於積層PET膜之步驟中，使PET膜之模組側之空間為真空環境，使PET膜之與模組相反側之空間為大氣壓環境來進行。於電阻器搭載面中，PET膜追隨電阻器之形狀並且覆蓋溫度感測器而積層。此處，如上所述，藉由使PET膜之模組側之空間為真空環境，使PET膜之與模組相反側之空間為大氣壓環境來進行，基板及電阻器與PET膜之間幾乎未殘留氣泡。於基板之電阻器搭載面側，基板與PET膜之密接區域之比率提高，為95%。因此，PET膜與基板及電阻器之密接性進而提高。本實施例之積層有PET膜之模組中，即便進行彎曲試驗、振動試驗、對溫度感測器之刮痕試驗、或者利用膠帶(黏著力3.93 N/10 mm)黏著溫度感測器之試驗，電阻器亦不會脫落。如此，可進而提高電阻器與配線及配線連接部之連接可靠性。
上述實施方式及變化例中，對搭載有複數個電子元件之半導體裝置進行了說明，但並不限定於此，亦可為僅搭載1個電子元件之半導體裝置。關於電子元件，已對包含電晶體等主動元件之電子元件或包含電阻元件等被動元件之電子元件進行了說明，但亦可為於1個晶片內包含主動元件及被動元件之電子元件。
1:半導體裝置 2:半導體裝置 10:基板 11:配線 12:配線連接部 20,30,40,50:電子元件 21:半導體元件 22:電極 23:電極 31:半導體元件 32:電極 33:電極 41:半導體元件 42:引線電極 43:引線電極 51:基板 52:半導體元件 53:電極 54:電極 60:樹脂膜 60A:樹脂膜 60B:樹脂膜 P1:壓力 P2:壓力
圖1係第1實施方式之半導體裝置之俯視圖。 圖2係圖1之A-A'之剖視圖。 圖3係表示第1實施方式之半導體裝置之製造方法之步驟的剖視圖。 圖4係表示接著圖3之後之步驟之剖視圖。 圖5係表示接著圖4之後之步驟之剖視圖。 圖6係表示接著圖5之後之步驟之剖視圖。 圖7係第2實施方式之半導體裝置之剖視圖。 圖8係表示第2實施方式之半導體裝置之製造方法之步驟的剖視圖。 圖9係表示第1變化例之半導體裝置之製造方法之步驟的剖視圖。 圖10係表示第2變化例之半導體裝置之製造方法之步驟的剖視圖。
1:半導體裝置
10:基板
12:配線連接部
20,30,40,50:電子元件
21:半導體元件
22:電極
23:電極
31:半導體元件
32:電極
33:電極
41:半導體元件
42:引線電極
43:引線電極
51:基板
52:半導體元件
53:電極
54:電極
60:樹脂膜
60A:樹脂膜
60B:樹脂膜

Claims (13)

  1. 一種半導體裝置，其具備： 基板，其設置有配線及連接於上述配線之配線連接部； 電子元件，其電性地連接於上述配線連接部且固定於上述基板；及 樹脂膜，其追隨上述電子元件之形狀並且覆蓋上述電子元件而積層於上述基板之一個面上。
  2. 如請求項1之半導體裝置，其中 上述基板為可撓性基板。
  3. 如請求項1之半導體裝置，其中 上述配線與上述配線連接部由相同之材料形成。
  4. 如請求項3之半導體裝置，其中 上述配線與上述配線連接部以相同之厚度形成。
  5. 如請求項1之半導體裝置，其中 上述電子元件包含有機半導體元件。
  6. 如請求項1之半導體裝置，其中 上述基板為多層配線基板。
  7. 如請求項1至6中任一項之半導體裝置，其中 上述樹脂膜進而亦積層於上述基板之另一個面上。
  8. 一種半導體裝置之製造方法，其具備以下步驟： 於基板設置配線及連接於上述配線之配線連接部； 將電子元件電性地連接於上述配線連接部且固定於上述基板；及 使樹脂膜追隨上述電子元件之形狀並且覆蓋上述電子元件而積層於上述基板之一個面上。
  9. 如請求項8之半導體裝置之製造方法，其中 上述基板為可撓性基板。
  10. 如請求項8之半導體裝置之製造方法，其中 於設置上述配線及上述配線連接部之步驟中，同時地形成上述配線及上述配線連接部。
  11. 如請求項10之半導體裝置之製造方法，其中 於設置上述配線及上述配線連接部之步驟中，印刷形成上述配線及上述配線連接部。
  12. 如請求項8至11中任一項之半導體裝置之製造方法，其中 於將上述樹脂膜積層於上述基板之一個面上之步驟中，於真空或減壓空間中將上述樹脂膜積層於上述基板之一個面上。
  13. 如請求項8至11中任一項之半導體裝置之製造方法，其中 於將上述樹脂膜積層於上述基板之一個面上之步驟中，以使上述樹脂膜之上述基板側之空間壓力低於上述樹脂膜之與上述基板相反側之空間壓力的狀態，將上述樹脂膜積層於上述基板之一個面上。
TW110140366A 2020-10-29 2021-10-29 半導體裝置及其製造方法 TW202224522A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020181861 2020-10-29
JP2020-181861 2020-10-29

Publications (1)

Publication Number Publication Date
TW202224522A true TW202224522A (zh) 2022-06-16

Family

ID=81382441

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110140366A TW202224522A (zh) 2020-10-29 2021-10-29 半導體裝置及其製造方法

Country Status (7)

Country Link
US (1) US20230255038A1 (zh)
EP (1) EP4239669A1 (zh)
JP (1) JPWO2022091745A1 (zh)
KR (1) KR20230095880A (zh)
CN (1) CN115917734A (zh)
TW (1) TW202224522A (zh)
WO (1) WO2022091745A1 (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085575A (ja) * 1999-09-10 2001-03-30 Nitto Denko Corp 異方導電性フィルム付き半導体ウエハの製造方法
JP2003174046A (ja) * 2001-12-07 2003-06-20 Mitsubishi Electric Corp 半導体パッケージおよびその製造方法
JP4593187B2 (ja) * 2004-07-13 2010-12-08 新日鐵化学株式会社 半導体装置の製造方法
EP2255378B1 (en) 2008-03-05 2015-08-05 The Board of Trustees of the University of Illinois Stretchable and foldable electronic devices
JP6052537B2 (ja) 2011-12-01 2016-12-27 国立大学法人東北大学 グラフェン構造体及びそれを用いた半導体装置並びにそれらの製造方法
JP5828477B2 (ja) * 2011-12-09 2015-12-09 ミカドテクノス株式会社 真空加圧接合装置
JP6128665B2 (ja) 2013-04-25 2017-05-17 パイクリスタル株式会社 有機半導体薄膜の製造方法
JP2015149364A (ja) * 2014-02-05 2015-08-20 国立研究開発法人科学技術振興機構 伸縮性デバイスおよびその製造方法
JP6590361B2 (ja) 2014-03-20 2019-10-16 パイクリスタル株式会社 有機半導体膜及びその製造方法
JP6662569B2 (ja) 2015-01-07 2020-03-11 Ｎｔｔエレクトロニクス株式会社 フレキシブルプリント配線基板およびその実装方法
JP6005204B1 (ja) 2015-03-30 2016-10-12 日本写真印刷株式会社 薄膜トランジスタの製造方法、および薄膜トランジスタ
JP6864456B2 (ja) 2015-10-15 2021-04-28 株式会社半導体エネルギー研究所 半導体装置
JP6730598B2 (ja) 2016-07-19 2020-07-29 富士通株式会社 半導体装置
JP2018098338A (ja) 2016-12-13 2018-06-21 ソニーセミコンダクタソリューションズ株式会社 トンネル電界効果トランジスタ
JP6913853B2 (ja) 2017-09-19 2021-08-04 パナソニックＩｐマネジメント株式会社 スクリーン印刷方法および部品実装基板の製造方法

Also Published As

Publication number Publication date
JPWO2022091745A1 (zh) 2022-05-05
EP4239669A1 (en) 2023-09-06
WO2022091745A1 (ja) 2022-05-05
KR20230095880A (ko) 2023-06-29
CN115917734A (zh) 2023-04-04
US20230255038A1 (en) 2023-08-10

Similar Documents

Publication Publication Date Title
Abbel et al. Roll‐to‐roll fabrication of solution processed electronics
JP4505036B2 (ja) 集積回路デバイスの製造方法
Tong et al. Flexible hybrid electronics: review and challenges
JP4204870B2 (ja) 薄膜トランジスタ・デバイスを形成する方法、及びトランジスタ構造を形成する方法
Bock Polymer electronics systems-polytronics
US6596569B1 (en) Thin film transistors
Kinkeldei et al. Encapsulation for flexible electronic devices
JP2009200315A (ja) 半導体装置の製造方法
US10121981B2 (en) Field effect transistor and method for production thereof
Zheng et al. Smart Electronic Systems: Heterogeneous Integration of Silicon and Printed Electronics
US20090294852A1 (en) Electronic device
TW202224522A (zh) 半導體裝置及其製造方法
JP2011023376A (ja) フレキシブル半導体装置およびその製造方法
JP2008177398A (ja) 有機薄膜トランジスタ及びそれを用いた集積回路
JP2018129396A (ja) 半導体装置
JP2006186293A (ja) 薄膜トランジスタの製造方法
JP6389954B2 (ja) 電子回路装置および電子回路装置の製造方法
KR20130073184A (ko) 자기 정렬형 다층 박막을 포함하는 박막 전자소자
Graddage Components and devices
JP5553189B2 (ja) 素子用電極およびその製造方法と、該素子用電極を備えた電子デバイス
Elsobky Ultra-Thin Sensors and Data Conversion Techniques for Hybrid System-in-Foil
JP6431975B2 (ja) トランジスタ、および、トランジスタの製造方法
JP2005509200A (ja) 少なくとも２つの有機電子構成エレメントを有する装置、および該装置のための製造方法
Khan Towards Merging of Microfabrication and Printing of Si µ-Wires for Flexible Electronics
JP6273374B2 (ja) トランジスタ、および、トランジスタの製造方法