JP6431975B2 - トランジスタ、および、トランジスタの製造方法 - Google Patents

トランジスタ、および、トランジスタの製造方法 Download PDF

Info

Publication number
JP6431975B2
JP6431975B2 JP2017508454A JP2017508454A JP6431975B2 JP 6431975 B2 JP6431975 B2 JP 6431975B2 JP 2017508454 A JP2017508454 A JP 2017508454A JP 2017508454 A JP2017508454 A JP 2017508454A JP 6431975 B2 JP6431975 B2 JP 6431975B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
support
transistor
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017508454A
Other languages
English (en)
Other versions
JPWO2016153022A1 (ja
Inventor
佳紀 前原
佳紀 前原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of JPWO2016153022A1 publication Critical patent/JPWO2016153022A1/ja
Application granted granted Critical
Publication of JP6431975B2 publication Critical patent/JP6431975B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、トランジスタ、および、トランジスタの製造方法に関する。
薄膜トランジスタ（ＴＦＴ（thin film transistor））は、ディスプレイ、固体撮像素子、トランジスタ回路、ＲＦＩＤ（radio frequency identifier）などで利用されている。特に、塗布型の半導体を使ったＴＦＴは、プリンテッド工程と併用することで、大面積なＴＦＴを安価に作製できることが期待されている。
ＴＦＴの構造は、ゲート電極と、ソース電極およびドレイン電極との配置位置によって様々な方式がある。特に、ゲート電極と、ソース電極およびドレイン電極との両方が半導体層の下層に配置されるボトムゲート・ボトムコンタクト構造は、電極や絶縁膜の形成を先に基板上に行うことができるので、高温プロセスや溶液プロセスが半導体に及んで特性を劣化させることがなく、生産性の高い構造となっている。
従来のボトムゲート・ボトムコンタクト構造のＴＦＴは、以下のようなプロセスで作製される。
まず、平滑な基板上に、ゲート電極を形成する。ゲート電極は、銀・金・アルミニウム等の低抵抗金属を成膜し、さらに、フォトレジストを塗布・露光・現像してパターンを形成し、エッチングによって不要な金属を除去する、フォトリソグラフィによって、所望のパターンの電極として形成することができる。また、フォトレジストを使わずに、直接、レーザを不要部分に照射して、アブレーションにより不要な金属を除去して所望のパターンのゲート電極を形成することもできる。あるいは、特許文献１に記載されるように、銀ナノインクのような液状の導電材料を印刷により所望のパターンに形成し、熱処理などでゲート電極を形成することもできる。
次に、ゲート電極が形成された基板上に絶縁膜を形成する。絶縁膜は、ＳｉＯｘやＡｌＯｘなどの無機材料の緻密な膜であり、スパッタリング、ＣＶＤ（化学気相成長）法、ＡＬＤ（原子層堆積）法といった気相成膜で形成することができる。あるいは、絶縁膜は、有機材料を塗布や印刷により基板上に付着させて、これを光や熱により硬化させて形成することもできる。
また、複数のＴＦＴによって回路を形成する場合には、ある素子のゲート電極を、他の素子のソース電極あるいはドレイン電極に接続させるために、絶縁膜にスルーホールが必要となる。スルーホールは、全面に形成された絶縁膜をフォトリソグラフィやレーザアブレーションによって形成することができる。あるいは、感光性の絶縁膜を形成し、露光によりパターニングすることも可能であり、露光された部分が溶解するネガ型、その逆のポジ型のどちらも利用することができる。
さらに、絶縁膜の上に、ソース電極とドレイン電極を形成する。形成方法はゲート電極と同様の方法で行うことができる。ソース電極あるいはドレイン電極と、ゲート電極とを接続して回路を作製する場合には、ソース電極とドレイン電極を形成する工程でゲート電極との接続配線を形成する。
その後、形成した電極の上に半導体を形成、パターニングし、必要に応じて保護膜などを形成してＴＦＴが作製される。
このように、従来のボトムゲート・ボトムコンタクト構造のＴＦＴは、半導体を絶縁膜上に形成する。
ここで、半導体を絶縁膜上に形成した場合、チャネルは半導体の絶縁膜側の界面に形成される。しかしながら、絶縁膜には、電荷移動を阻害する物質や構造があり、移動度を低下させるという問題があった。また、有機半導体を塗布によって形成する場合、絶縁膜表面の形状や物質により、結晶が乱れ、移動度を低下させるという問題があった。また、半導体と絶縁膜との間に異物が混入し、電荷移動を阻害したり、有機半導体の結晶を乱して、移動度を低下させるという問題があった。
これに対して、特許文献２には、基板上に相互間に間隔を設けて配置され、各々台状平面を形成する一対の絶縁性の台座と、一方の台状平面上に設けられたソース電極と、他方の台状平面上に設けられたドレイン電極と、一対の台座の間の基板上に設けられたゲート電極と、ソース電極及びドレイン電極の上面に接触させて配置された有機半導体層とを備え、ゲート電極と有機半導体層の下面とはギャップ領域を介在させて上下方向に対向する構成を有するエアギャップ型の有機トランジスタが開示されている。
このエアギャップ型の有機トランジスタは、ゲート電極と有機半導体層の下面との間に介在するギャップ領域（空間）を絶縁層として利用する構造である。これにより、絶縁膜表面の形状や物質に起因する移動度の低下を防止できることが開示されている。
特開２００７−１２９００７号公報 特開２０１３−３８１２７号公報
このようなエアギャップ型の有機トランジスタでは、ギャップ領域を確保するために、基板上にゲート電極、ソース電極およびドレイン電極等を形成した後に、別途形成した板状の有機半導体結晶を、この有機半導体結晶の支持体となるソース電極およびドレイン電極の上面に貼り合わせて作製する必要がある。
しかしながら、別途形成した有機半導体結晶を貼り合わせる場合には、位置合わせの精度を高くできず、微細化が困難であったり、生産性に劣るという問題があった。
また、ソース電極およびドレイン電極を支持体として、有機半導体結晶をソース電極およびドレイン電極上に貼り合わせる構成は、有機半導体結晶を物理的に吸着させるだけであるため、電気的接続の信頼性が低く、トランジスタ特性が低くなるという問題があった。
本発明は、このような従来技術の問題点を解決することにあり、エアギャップ型のトランジスタにおいて、電気的接続の信頼性が高く、良好なトランジスタ特性を発現でき、また、微細化が可能で、生産性の高いトランジスタおよびトランジスタの製造方法を提供することを目的とする。
本発明者は、鋭意検討した結果、半導体層支持体となる支持体前駆体層の上面に、半導体層を形成した後に、半導体層の一部を除去して、支持体前駆体層を表出させた開口部を、１以上、形成し、半導体層上に、２つのエッチング保護層を、互いに離間して、かつ、２つのエッチング保護層の間の領域に開口部の少なくとも一部が位置するように、エッチング保護層を形成して、その後、２つのエッチング保護層の間の開口部から支持体前駆体層に、支持体前駆体層をエッチング可能な液体または気体を接触させて、支持体前駆体層の一部を除去し、２つのエッチング保護層の間の領域に対応する位置に空隙を形成して、空隙を挟んで配置される２つの半導体層支持体を形成することにより、上記課題を解決できることを見出した。
すなわち、以下の構成により上記目的を達成することができることを見出した。
（１）基板上に、ゲート電極層、固体絶縁層および支持体前駆体層がこの順で積層された積層体を準備する準備工程と、
積層体の支持体前駆体層の上面に半導体層を形成する半導体層形成工程と、
半導体層の一部を除去して、支持体前駆体層を表出させた開口部を、１以上、形成する開口部形成工程と、
半導体層上に、２つのエッチング保護層を、互いに離間して、かつ、２つのエッチング保護層の間の領域に開口部の少なくとも一部が位置するように、エッチング保護層を形成する保護層形成工程と、
２つのエッチング保護層の間の開口部から、支持体前駆体層に、支持体前駆体層をエッチング可能な液体または気体を接触させて、支持体前駆体層の一部を除去し、２つのエッチング保護層の間の領域に対応する位置に空隙を形成して、空隙を挟んで配置される２つの半導体層支持体を形成する支持体形成工程と、を有するトランジスタの製造方法。
（２）支持体前駆体層は、金属または金属酸化物からなる（１）に記載のトランジスタの製造方法。
（３）支持体形成工程において形成される２つの半導体層支持体は、ゲート電極およびドレイン電極である（１）または（２）に記載のトランジスタの製造方法。
（４）開口部形成工程において、開口部を２以上、一方向に配列して形成し、
保護層形成工程において、２以上の開口部の配列方向に延在する２つのエッチング保護層を、２以上の開口部の配列方向と直交する方向に互いに離間して形成し、
支持体形成工程において、２つのエッチング保護層の間の、２以上の開口部が配列された領域に対応する位置の支持体前駆体層を除去して空隙を形成し、２つの半導体層支持体を形成する（１）〜（３）のいずれかに記載のトランジスタの製造方法。
（５）開口部形成工程において、前記半導体層を、一方向に配列される複数に分割して、分割された前記半導体層の間に前記開口部を形成する請求項１〜４のいずれか１項に記載のトランジスタの製造方法。
（６）半導体層形成工程は、積層体の支持体前駆体層の上面に、半導体層となる塗布液を塗布し、乾燥して半導体層を形成する（１）〜（５）のいずれかに記載のトランジスタの製造方法。
（７）開口部形成工程は、レーザ加工によって、半導体層の一部を除去する（１）〜（６）のいずれかに記載のトランジスタの製造方法。
（８）さらに、支持体形成工程の後に、２つの半導体層支持体の間の空隙に対応する位置の固体絶縁層を除去する絶縁層除去工程を有する（１）〜（７）のいずれかに記載のトランジスタの製造方法。
（９）基板と、
基板上に積層されるゲート電極層と、
ゲート電極層上に積層される固体絶縁層と、
固体絶縁層上に積層される２つの半導体層支持体と、
２つの半導体層支持体上に積層される複数の半導体層と、を有し、
複数の半導体層は、第１の方向において互いに離間して配列され、複数の半導体層間に開口部を形成し、
２つの半導体層支持体は、第１の方向に直交する第２の方向において互いに離間して配置され、半導体層と固体絶縁層の間で、かつ、２つの半導体層支持体の間にギャップ領域を形成してなるトランジスタ。
本発明によれば、エアギャップ型のトランジスタにおいて、電気的接続の信頼性が高く、良好なトランジスタ特性を発現でき、また、微細化が可能で、生産性を高くすることができる。
本発明のトランジスタの製造方法で作製される薄膜トランジスタの一例を模式的に示す概略斜視図である。 図１の薄膜トランジスタの上面図である。 図２ＡのＢ−Ｂ線断面図である。 図２ＡのＣ−Ｃ線断面図である。 準備工程で準備する積層体の一例の概略断面図である。 半導体層形成工程を説明するための模式図である。 半導体層を積層された積層体を示す概略断面図である。 開口部形成工程で開口部が形成された積層体の一例を示す概略上面図である。 保護層形成工程で保護層を形成された積層体の一例を示す概略上面図である。 図５ＡのＢ−Ｂ線断面図である。 支持体形成工程で空隙を形成されて作製された薄膜トランジスタの一例の概略上面図である。 図６ＡのＢ−Ｂ線断面図である。 本発明のトランジスタの製造方法で作製される薄膜トランジスタの他の一例の概略断面図である。 開口部形成工程で開口部が形成された積層体の他の一例を示す概略上面図である。
以下、本発明について詳細に説明する。
以下に記載する構成要件の説明は、本発明の代表的な実施態様に基づいてなされることがあるが、本発明はそのような実施態様に限定されるものではない。
なお、本明細書において、「〜」を用いて表される数値範囲は、「〜」の前後に記載される数値を下限値および上限値として含む範囲を意味する。
［トランジスタ］
本発明のトランジスタの製造方法（以下、『本発明の製造方法』ともいう）により作製される本発明のトランジスタは、基板と、基板上に積層されるゲート電極層と、ゲート電極層上に積層される固体絶縁層と、固体絶縁層上に積層される２つの半導体層支持体と、２つの半導体層支持体上に積層される複数の半導体層と、を有し、複数の半導体層は、第１の方向において互いに離間して配列され、半導体層間に複数の開口部を形成し、２つの半導体層支持体は、第１の方向に直交する第２の方向において互いに離間して配置され、半導体層と固体絶縁層の間で、かつ、２つの半導体層支持体の間にギャップ領域を形成してなるトランジスタである。
なお、本発明のトランジスタは、電界効果トランジスタ（ＦＥＴ（Field effect transistor））であり、いわゆる薄膜トランジスタ（ＴＦＴ（thin film transistor））として好適に適用可能である。
次に、本発明のトランジスタの構成について、図１および図２Ａ〜図２Ｃを用いて説明する。
図１は、本発明のトランジスタの好適な実施態様の一例を示す模式的な斜視図であり、図２Ａは、図１に示すトランジスタの上面図であり、図２Ｂは、図２ＡのＢ−Ｂ線断面図であり、図２Ｃは、図２ＡのＣ−Ｃ線断面図である。
図１および図２Ａ〜図２Ｃに示すように、トランジスタ１０は、基板１２と、ゲート電極層１４と、固体絶縁層２８と、ソース電極１６と、ドレイン電極１８と、複数の半導体層２０ａと、を有する。また、トランジスタ１０は、ゲート電極層１４と、ソース電極１６およびドレイン電極１８とが、半導体層２０ａの下層（基板１２側）に形成される、いわゆるボトムゲート・ボトムコンタクト型の薄膜トランジスタである。
また、ソース電極１６およびドレイン電極１８は、本発明における半導体層支持体である。
なお、図２Ａ〜図２Ｃにおいては、ソース電極１６およびドレイン電極１８が形成され、半導体層２０ａが積層された領域のみを図示する。
基板１２は、ゲート電極層１４、固体絶縁層２８等を支持する板状の支持体である。
ゲート電極層１４は、高い導電性を有する部材であり、基板１２の一方の面の全面に形成されている。
固体絶縁層２８は、絶縁性を有し、ゲート電極層１４を覆って形成されている。また、固体絶縁層２８の上面は平坦に形成されている。
ソース電極１６およびドレイン電極１８は、高い導電性を有する部材であり、固体絶縁層２８上に形成されている。基板１２の主面に垂直な方向から見た際に、ソース電極１６およびドレイン電極１８はそれぞれ、第１の方向（図２Ａ中上下方向）に延在する長方形状に形成されており、第１の方向と直交する第２の方向（図２Ａ中左右方向）に、所定の距離離間して配置される。
また、ソース電極１６およびドレイン電極１８は略同じ厚さであり、ソース電極１６およびドレイン電極１８の上面に複数の半導体層２０ａが積層される。すなわち、ソース電極１６およびドレイン電極１８は、半導体層２０ａを支持する機能を有する。
なお、ソース電極１６とドレイン電極１８との間の距離は、トランジスタ１０におけるチャネル長であり、この距離は、０．１μｍ〜１００００μｍが好ましく、１μｍ〜１０００μｍがより好ましく、１０μｍ〜５００μｍが特に好ましい。
ソース電極１６とドレイン電極１８との距離が近すぎると、接触抵抗の影響が大きくなり、素子としての移動度が低下したり、作製時に高い精度が要求されるため、生産性が低下してしまう。従って、移動度低下の防止、生産性の観点から０．１μｍ以上とするのが好ましい。一方、ソース電極１６とドレイン電極１８との距離が遠すぎると、電極間の電流が減り、素子特性が低下してしまう。従って、素子特性の観点から１００００μｍ以下とするのが好ましい。
また、以下の説明では、ゲート電極層１４、ソース電極１６、ドレイン電極１８を区別する必要が無い場合には、単に『電極』ともいう。
複数の半導体層２０ａはそれぞれ、半導体からなる活性層である。図１および図２Ｂに示すように、複数の半導体層２０ａはそれぞれ、板状に形成されて、一方の端部をソース電極１６の上面に、他方の端部をドレイン電極１８の上面に積層されている。また、ソース電極１６とドレイン電極１８との間の領域では、基板１２の主面に垂直な方向において、半導体層２０ａは固体絶縁層２８と所定の距離離間している。すなわち、半導体層２０ａと固体絶縁層２８の間で、かつ、ソース電極１６とドレイン電極１８との間に空隙を形成している。この空隙は本発明におけるギャップ領域Ｇである。
また、図２Ａおよび図２Ｃに示すように、複数の半導体層２０ａはそれぞれ、ソース電極１６とドレイン電極１８との配列方向、すなわち、第２の方向に延在する長方形状に形成されている。また、複数の半導体層２０ａは、第２の方向に直交する第１の方向に、所定の間隔で配列されている。すなわち、複数の半導体層２０ａは、配列された半導体層２０ａの間に、開口部Ｑを形成している。また、図２Ｃに示すように、開口部Ｑとギャップ領域Ｇとは互いに連通している。
ギャップ領域Ｇおよび開口部Ｑ内は、真空であってもよく、あるいは、気体で満たされていてもよい。気体としては、窒素、水蒸気、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドン等が例示される。あるいは、有機溶剤等の絶縁性を有する液体や電解液、イオン液体で満たされていてもよい。また、これらの混合物であってもよい。ギャップ領域Ｇが電解液やイオン液体で満たされているトランジスタ構成は、電気二重層トランジスタ（ＥＤＬＴ（electric double layer transistor））と呼ばれる。
ギャップ領域Ｇの高さには特に限定はないが、絶縁性、電圧印加性等の観点から、１０ｎｍ〜２００００ｎｍが好ましく、１００ｎｍ〜５０００ｎｍがより好ましく、２００ｎｍ〜２０００ｎｍが特に好ましい。
［トランジスタの製造方法］
次に、本発明のトランジスタの製造方法について説明する。
本発明のトランジスタの製造方法は、
基板上に、ゲート電極層、固体絶縁層および支持体前駆体層がこの順で積層された積層体を準備する準備工程と、
積層体の支持体前駆体層の上面に半導体層を形成する半導体層形成工程と、
半導体層の一部を除去して、支持体前駆体層を表出させた開口部を、１以上、形成する開口部形成工程と、
半導体層上に、２つのエッチング保護層を、互いに離間して、かつ、２つのエッチング保護層の間の領域に開口部の少なくとも一部が位置するように、エッチング保護層を形成する保護層形成工程と、
２つのエッチング保護層の間の開口部から支持体前駆体層に、支持体前駆体層をエッチング可能な液体または気体を接触させて、支持体前駆体層の一部を除去し、２つのエッチング保護層の間の領域に対応する位置に空隙を形成して、空隙を挟んで配置される２つの半導体層支持体を形成する支持体形成工程と、を有するトランジスタの製造方法である。
以下、本発明の製造方法の各工程を図３Ａ〜図６Ｂを用いて説明する。
〔準備工程〕
準備工程は、図３Ａに示すような、基板１２上に、ゲート電極層１４、固体絶縁層２８および支持体前駆体層１５がこの順で積層された積層体１１ａを準備する工程である。
（基板）
基板の材料、形状、大きさ、構造等には特に限定はなく、目的に応じて適宜選択することができる。
基板の材料としては、ガラス、ＹＳＺ（Yttria−Stabilized Zirconia；イットリウム安定化ジルコニウム）等の無機材料、樹脂や樹脂複合材料等からなる基板を用いることができる。
中でも軽量である点、可撓性を有する点、光透過性を有する点等から樹脂あるいは樹脂複合材料からなる基板が好ましい。
具体的には、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンナフタレート、ポリスチレン、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリベンズアゾール、ポリフェニレンサルファイド、ポリシクロオレフィン、ノルボルネン樹脂、ポリクロロトリフルオロエチレン等のフッ素樹脂、液晶ポリマー、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、アイオノマー樹脂、シアネート樹脂、架橋フマル酸ジエステル、環状ポリオレフィン、芳香族エーテル、マレイミドーオレフィン、セルロース、エピスルフィド化合物等の合成樹脂からなる基板、既述の合成樹脂等と酸化珪素粒子との複合プラスチック材料からなる基板、既述の合成樹脂等と金属ナノ粒子、無機酸化物ナノ粒子もしくは無機窒化物ナノ粒子等との複合プラスチック材料からなる基板、既述の合成樹脂等とカーボン繊維もしくはカーボンナノチューブとの複合プラスチック材料からなる基板、既述の合成樹脂等とガラスフェレーク、ガラスファイバーもしくはガラスビーズとの複合プラスチック材料からなる基板、既述の合成樹脂等と粘土鉱物もしくは雲母派生結晶構造を有する粒子との複合プラスチック材料からなる基板、薄いガラスと既述のいずれかの合成樹脂との間に少なくとも１回の接合界面を有する積層プラスチック基板、無機層と有機層（既述の合成樹脂）を交互に積層することで、少なくとも１回以上の接合界面を有するバリア性能を有する複合材料からなる基板、ステンレス基板またはステンレスと異種金属とを積層した金属多層基板、アルミニウム基板または表面に酸化処理（例えば陽極酸化処理）を施すことで表面の絶縁性を向上させた酸化皮膜付きのアルミニウム基板等を用いることができる。
なお、樹脂基板としては、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、および低吸湿性に優れていることが好ましい。樹脂基板は、水分や酸素の透過を防止するためのガスバリア層や、樹脂基板の平坦性や下部電極との密着性を向上するためのアンダーコート層等を備えていてもよい。
基板の厚みは、特に限定はなく、トランジスタの用途等に応じて適宜設定すればよい。
（ゲート電極層）
ゲート電極層の形成材料は、高い導電性を有するものであれば特に制限なく、従来の薄膜トランジスタで用いられている公知の電極の形成材料が各種利用可能である。
具体的には、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｐｔ、Ｐｄ、Ｚｎ、Ｓｎ、Ｃｒ、Ｍｏ、Ｔａ、Ｔｉ、等の金属、Ａｌ−Ｎｄ、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物、ポリエチレンジオキシチオフェン−ポリスチレンスルホン酸（ＰＥＤＯＴ−ＰＳＳ）等の導電性高分子、これらの積層構造等を用いることができる。
ゲート電極層は、印刷、真空成膜、めっき、フォトリソグラフィ、レーザーパターニング等の方法の中から使用する材料との適性を考慮して適宜選択した方法に従って形成することができる。
また、ゲート電極層の厚さは、成膜性、パターニング性および導電性等を考慮すると、その厚みは、１０ｎｍ〜１０００ｎｍ以下とすることが好ましく、５０ｎｍ〜２００ｎｍとすることがより好ましい。
（固体絶縁層）
固体絶縁層の形成材料は、高い絶縁性を有するものであれば特に限定はなく、従来のトランジスタで用いられている公知の固体絶縁層の形成材料が各種利用可能である。
具体的には、ＳｉＯ2、ＳｉＮｘ、ＳｉＯＮ、Ａｌ2Ｏ3、Ｙ2Ｏ3、Ｔａ2Ｏ5、ＨｆＯ2等の絶縁性の化合物を用いることができる。また、これらの化合物を少なくとも二つ以上含む固体絶縁層としてもよい。高い絶縁性等の観点から、ＳｉＯ2を含む材料が好ましく用いられる。
固体絶縁層は、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って形成することができる。
また、固体絶縁層は、フォトリソグラフィー及びエッチングによって所定の形状にパターンニングして形成してもよい。
固体絶縁層の厚さは、求められる耐電圧性、印加電圧低減等の観点から、形成材料に応じて適宜決定すればよい。固体絶縁層の厚さは、１０ｎｍ以上１０μｍ以下が好ましく、５０ｎｍ以上１０００ｎｍ以下がより好ましく、１００ｎｍ以上４００ｎｍ以下が特に好ましい。
（支持体前駆体層）
支持体前駆体層は、ソース電極およびドレイン電極となるものである。
したがって、支持体前駆体層の形成材料は、高い導電性を有するものであれば特に制限なく、従来の薄膜トランジスタで用いられている公知の電極の形成材料が各種利用可能である。
具体的には、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｐｔ、Ｐｄ、Ｚｎ、Ｓｎ、Ｃｒ、Ｍｏ、Ｔａ、Ｔｉ、等の金属、Ａｌ−Ｎｄ、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物、ポリエチレンジオキシチオフェン−ポリスチレンスルホン酸（ＰＥＤＯＴ−ＰＳＳ）等の導電性高分子、これらの積層構造等を用いることができる。
支持体前駆体層は、印刷、真空成膜、めっき、フォトリソグラフィ、レーザーパターニング等の方法の中から使用する材料との適性を考慮して適宜選択した方法に従って形成することができる。
また、支持体前駆体層の厚さは、成膜性、パターニング性および導電性等を考慮すると、その厚みは、１００ｎｍ〜５０００ｎｍ以下とすることが好ましく、２００ｎｍ〜２０００ｎｍとすることがより好ましい。
なお、ゲート電極層と、支持体前駆体層は、それぞれ異なる材料からなるものであってもよく、同じ材料からなるものであってもよい。
〔半導体層形成工程〕
半導体層形成工程は、準備した積層体１１ａの支持体前駆体層１５上に、半導体層２０を形成し、半導体層を積層された積層体１１ｂ（図３Ｃ）を作製する工程である。
（半導体層）
半導体層の形成材料は、特に限定はなく、従来公知のトランジスタで活性層として用いられている半導体が各種利用可能である。
具体的には、ＩｎＧａＺｎＯ等の酸化物半導体、窒化物半導体、Ｓｉ、Ｇｅなどの無機半導体、ＧａＡｓ等の化合物半導体、カーボンナノチューブ、有機半導体等が利用可能である。
本発明においては、作製が容易である、曲げ性が良い、塗布が可能である等の観点から、有機半導体が好適に用いられる。
有機半導体としては、６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセン（ＴＩＰＳペンタセン）等のペンタセン誘導体、５，１１‐ビス(トリエチルシリルエチニル)アントラジチオフェン（ＴＥＳ‐ＡＤＴ）等のアントラジチオフェン誘導体、ベンゾジチオフェン（ＢＤＴ）誘導体、ジオクチルベンゾチエノベンゾチオフェン（Ｃ8−ＢＴＢＴ）等のベンゾチエノベンゾチオフェン（ＢＴＢＴ）誘導体、ジナフトチエノチオフェン（ＤＮＴＴ）誘導体、ジナフトベンゾジチオフェン（ＤＮＢＤＴ）誘導体、６，１２‐ジオキサアンタントレン（ペリキサンテノキサンテン）誘導体、ナフタレンテトラカルボン酸ジイミド（ＮＴＣＤＩ）誘導体、ペリレンテトラカルボン酸ジイミド（ＰＴＣＤＩ）誘導体、ポリチオフェン誘導体、ポリ（２，５‐ビス（チオフェン‐２‐イル）チエノ［３，２‐ｂ］チオフェン）（ＰＢＴＴＴ）誘導体、テトラシアノキノジメタン（ＴＣＮＱ）誘導体、オリゴチオフェン類、フタロシアニン類、フラーレン類、ポリアセチレン系導電性高分子、ポリパラフェニレン及びその誘導体、ポリフェニレンビニレン及びその誘導体等のポリフェニレン系導電性高分子、ポリピロール及びその誘導体、ポリチオフェン及びその誘導体、ポリフラン及びその誘導体等の複素環系導電性高分子、ポリアニリン及びその誘導体等のイオン性導電性高分子等を用いることができる。
半導体層の形成方法としては、真空蒸着法、スパッタリング法やパルスレーザー蒸着法（ＰＬＤ法）等の気相成膜法、塗布法、印刷法、転写法等を用いることができる。
なかでも、半導体層となる上記材料を含む液体状の塗布液を調製して、半導体層支持体上に塗布し、乾燥して半導体層を形成するのが好ましい。
半導体層となる塗布液を塗布する方法としては特に限定はなく、スピンコート、ドクターナイフ、グラビアコート、ディップコート、液滴の滴下等の公知の塗布方法が用いられる。一例として、図３Ｂに示すように、ガラス片５０とスペーサ５１とを組み合わせて、積層体１１ａの支持体前駆体層１５上に楔状の溶液吸着部を形成して、この溶液吸着部内に塗布液を注入して、溶液吸着部の先端側（鋭角側）に塗布液の膜を形成して、乾燥させることで、薄膜の半導体層２０を形成する方法が挙げられる。
半導体層の厚さは、成膜性等を考慮すると、その厚みは、１ｎｍ〜１０００ｎｍとすることが好ましく、１０ｎｍ〜３００ｎｍとすることがより好ましい。
また、半導体層は、非晶質又は結晶質のいずれであってもよい。
〔開口部形成工程〕
開口部形成工程は、積層体１１ｂの半導体層２０の一部を除去して半導体層２０に１以上の開口部Ｑを形成し、図４に示す、開口部を形成された積層体１１ｃを作製する工程である。
開口部形成工程において、複数の開口部Ｑを形成するのが好ましく、複数の開口部Ｑを形成する場合には、積層体１１ｃの複数の開口部Ｑが一方向（第１の方向）に配列されるように半導体層２０の一部が除去される。また、開口部Ｑにおいては、厚さ方向に半導体層２０がすべて除去され、支持体前駆体層１５が表出する。
また、図４に示すように、開口部形成工程では、第２の方向において、開口部Ｑを、半導体層２０の対向する一端から他端まで延在する形状に形成して、半導体層２０を複数の半導体層２０ａに分割してもよい。これにより、複数の半導体層２０ａは、第１の方向に配列される。
開口部形成工程において半導体層２０の一部を除去する方法としては、レーザ加工、フォトリソグラフィーおよびエッチングによりパターニングする方法、ラビング処理やメカニカルスクライブ等が挙げられる。
なかでも、高精度な微細加工が容易、除去する部分以外の半導体層が損傷を受けにくい等の観点から、レーザ加工が好ましく用いられる。レーザ加工において利用されるレーザの種類については特に限定はないが、支持体前駆体層１５は吸収しない一方で、半導体層２０が吸収するような波長のレーザが好ましく用いられる。
〔保護層形成工程〕
保護層形成工程は、開口部Ｑが形成された半導体層２０ａの上に、２つのエッチング保護層３０ａおよび３０ｂを形成し、図５Ａおよび図５Ｂに示す、保護層を形成された積層体１１ｄを作製する工程である。
エッチング保護層３０ａおよび３０ｂは、後述する支持体形成工程において、支持体前駆体層１５をエッチングする際に、支持体前駆体層１５の半導体層支持体となる領域を保護するためのものである。
図５Ａおよび図５Ｂに示すように、２つのエッチング保護層３０ａおよび３０ｂは、開口部Ｑの配列方向である第１の方向に延在し、第１の方向と直交する第２の方向において、互いに離間して配列される。また、２つのエッチング保護層３０ａおよび３０ｂに、開口部Ｑの少なくとも一部が位置するように、エッチング保護層３０ａおよび３０ｂが形成される。
（エッチング保護層）
エッチング保護層の形成材料は、特に限定はなく、支持体前駆体層をエッチング可能な液体または気体に対してエッチングされない材料を適宜選択すればよい。
具体的には、エッチング保護層の形成材料は、前述した固体絶縁層の形成材料と同様の材料や、前述した電極の形成材料と同様の材料から、エッチングされない材料を適宜選択して利用可能である。
また、エッチング保護層は、印刷、真空成膜、めっき、フォトリソグラフィ、レーザーパターニング等の方法の中から使用する材料との適性を考慮して適宜選択した方法に従って形成することができる。
また、エッチング保護層の厚さは、成膜性、パターニング性を考慮すると５０ｎｍ〜５０００ｎｍ以下とすることが好ましく、１００ｎｍ〜１０００ｎｍとすることがより好ましい。
〔支持体形成工程〕
支持体形成工程は、支持体前駆体層１５のエッチングを行って、支持体前駆体層１５の一部を除去して、２つの半導体層支持体を形成し、図６Ａおよび図６Ｂに示すトランジスタ１０を作製する工程である。前述のとおり、形成された２つの半導体支持体は、ソース電極１６およびドレイン電極１８である。
具体的には、２つのエッチング保護層３０ａおよび３０ｂの間の、複数の開口部Ｑから支持体前駆体層１５に、支持体前駆体層１５をエッチング可能な液体または気体（以下、「エッチャント」ともいう）を接触させる。エッチャントが接触した開口部Ｑに対応する領域の支持体前駆体層１５が除去される。その際、エッチャントが回り込んで、開口部Ｑ周辺の支持体前駆体層１５も除去される。そのため、２つのエッチング保護層３０ａおよび３０ｂの間の、開口部Ｑが配列された領域全体の支持体前駆体層１５が除去される。これにより、２つのエッチング保護層３０ａおよび３０ｂの間の、複数の開口部Ｑの配列された領域に対応する位置に空隙を形成して、この空隙を挟んで配置される２つの半導体層支持体（ソース電極１６およびドレイン電極１８）を形成する。すなわち、この空隙がギャップ領域Ｇとなる。
（エッチャント）
エッチャントとしては、特に限定はなく、半導体層と支持体前駆体層の材料に応じて、半導体層を劣化させることなく、支持体前駆体層をエッチングできるエッチャントを適宜選択すればよい。
前述のとおり、従来のトランジスタにおいては、絶縁層と半導体層とが接する構造であるので、絶縁層表面の形状や物質により、半導体層の結晶が乱れ、移動度を低下させるという問題があった。
そこで、ゲート電極と半導体層との間にギャップ領域を介在させる、エアギャップ型のトランジスタが提案されている。エアギャップ型のトランジスタにおいては、半導体層とギャップ領域との界面を電流が流れるので、絶縁膜表面の形状や物質に起因する移動度の低下を防止できる。
このようなエアギャップ型のトランジスタは、ギャップ領域を確保するために、基板上にゲート電極、ソース電極およびドレイン電極等を形成した後に、別途形成した板状の有機半導体結晶を、この有機半導体結晶の支持体となるソース電極およびドレイン電極の上面に貼り合わせて作製する必要がある。
しかしながら、別途形成した有機半導体結晶を貼り合わせる場合には、位置合わせの精度を高くできず、微細化が困難であったり、生産性に劣るという問題があった。
また、ソース電極およびドレイン電極を支持体として、有機半導体結晶をソース電極およびドレイン電極上に貼り合わせる構成は、有機半導体結晶を物理的に吸着させるだけであるため、電気的接続の信頼性が低く、トランジスタ特性が低くなるという問題があった。
これに対して、本発明のトランジスタの製造方法は、半導体層支持体となる支持体前駆体層の上に半導体層を形成し、この半導体層の一部を除去して開口部を形成し、この開口部からエッチャントを支持体前駆体層に接触させて、支持体前駆体層の一部を除去して、２つの半導体層支持体を形成する。
したがって、半導体層支持体と半導体層との位置合わせを行う必要がなく、高い位置精度で作製することができるので、微細化が容易で、生産性を高くできる。
また、半導体層支持体となる支持体前駆体層上に直接、半導体層を形成するので、半導体層支持体と半導体層との密着性を高くして、電気的接続の信頼性を高くすることができ、トランジスタ特性を高くすることができる。
また、本発明の製造方法で作製されたトランジスタは、ゲート電極層と半導体層との間にギャップ領域を有するので、半導体層とギャップ領域との界面を電流が流れるため、固体絶縁層表面の形状や物質に起因する移動度の低下を防止できる。
ここで、開口部Ｑの配列方向（第１の方向）における幅ｄ１と、２つのエッチング保護層３０ａおよび３０ｂの間の距離ｄ２との比ｄ１／ｄ２は、０．００１〜１００００であるのが好ましく、０．０２〜１００がより好ましい。
支持体形成工程において、支持体前駆体層のエッチングを行うと、エッチャントの回り込みにより、エッチング保護層に対応する領域の支持体前駆体層もエッチングされてしまう。これに対して、開口部の幅ｄ１とエッチング保護層間の距離ｄ２との比ｄ１／ｄ２をこの範囲とすることで、支持体形成工程において支持体前駆体層のエッチングを行う際に、エッチャントの回り込みを適正にすることができ、エッチング保護層に対応する領域ののエッチング量を少なくしつつ、２つのエッチング保護層の間の、複数の開口部の配列された領域に対応する位置の支持体前駆体層を除去することができる。
また、上記観点から、開口部Ｑの配列方向（第１の方向）における幅ｄ１は、１μｍ〜１００００μｍが好ましく、１０μｍ〜１０００μｍがより好ましい。また、２つのエッチング保護層３０ａおよび３０ｂの間の距離ｄ２は、１μｍ〜１０００μｍが好ましく、１０μｍ〜５００μｍがより好ましい。
また、本発明の製造方法においては、支持体形成工程の後に、エッチング保護層を除去してもよく、エッチング保護層を有するトランジスタとしてもよい。
また、本発明の製造方法は、支持体形成工程の後に、さらに、２つの半導体層支持体の間のギャップ領域Ｇに対応する位置の固体絶縁層を除去する絶縁層除去工程を有してもよい。
絶縁層除去工程により、固体絶縁層の一部を除去することで、図７に示すようなトランジスタ４０が形成される。図７に示すトランジスタ４０は、ギャップ領域Ｇに対応する位置の固体絶縁層２８が除去されており、ゲート電極層１４がギャップ領域Ｇに接している。
これにより、固体絶縁層に亀裂等の欠陥が発生した場合でもその欠陥に起因するトランジスタ特性の低下を回避できる点で好ましい。
一方、図２Ｂに示すトランジスタ１０のように、ゲート電極層１４とギャップ領域Ｇとの間に固体絶縁層２８を有する構成の場合には、ゲート電極層１４と半導体層２０ａとの間に、固体絶縁層２８が配置されるので、ゲート電極層１４と半導体層２０ａとの間の耐電圧を高くすることができ、また、ゲート電極層１４と半導体層２０ａとが接触して短絡するのを防止できる点で好ましい。
また、上記実施形態では、開口部形成工程において、半導体層を複数に分割するように開口部を形成する構成としたが、これに限定はされず、図８に示す積層体４１のように、半導体層２０ｆを複数の開口部Ｑを有する一体形状としてもよい。積層体４１において、複数の開口部Ｑは、支持体形成工程の際にエッチングにより支持体前駆体層を除去する領域に対応する位置に形成される。また、図８に示すように、複数の開口部Ｑは、第１の方向に配列されて形成される。
また、上記実施形態においては、１つの基板上に１つのトランジスタが形成される構成を示したが、これに限定はされず、１つの基板上に複数のトランジスタが形成される構成としてもよい。
また、トランジスタにおいて、各電極には配線が接続される。これらの配線は、基板上に配線層として形成してもよく、あるいは、スルーホールを適宜設けて各電極に配線を接続してもよい。
以上、本発明のトランジスタ、および、トランジスタの製造方法について詳細に説明したが、本発明は上述の例に限定はされず、本発明の要旨を逸脱しない範囲において、各種の改良や変更を行ってもよいのは、もちろんである。
以下に実施例に基づいて本発明をさらに詳細に説明する。以下の実施例に示す材料、使用量、割合、処理内容、処理手順等は、本発明の趣旨を逸脱しない限り適宜変更することができる。したがって、本発明の範囲は以下に示す実施例により限定的に解釈されるべきものではない。
〔実施例１〕
＜薄膜トランジスタの作製＞
（準備工程）
厚さ０．７ｍｍ、大きさ５０ｍｍ×５０ｍｍの無アルカリガラス（コーニング社製ＥＡＧＬＥ ＸＧ）を基板１２として用いた。
一般的な真空蒸着装置を用いて、この無アルカリガラス基板１２上に、クロム（Ｃｒ：０．０１μｍ厚）と銀（Ａｇ：０．０４μｍ厚）を順に真空蒸着し、ゲート電極層１４を形成した。
次に、一般的な高周波マグネトロンスパッタリング装置を用いて、ゲート電極層１４上に、固体絶縁層２８として、酸化アルミニウム（ＡｌＯｘ：０．２μｍ厚）を高周波マグネトロンスパッタリングにより成膜した。
さらに、一般的なスパッタリング装置を用いて、固体絶縁層２８上に、支持体前駆体層１５として金（Ａｕ：１μｍ厚）を成膜し、積層体１１ａを準備した。
（半導体層形成工程）
準備した積層体１１ａの支持体前駆体層１５上に、半導体層（１μｍ厚）を成膜した。
具体的には、図３Ｂに示すように、０．７ｍｍ厚のガラス片５０と高さ０．７ｍｍのガラス製スペーサ５１とを組み合わせて楔形の溶液吸着部を形成して、この溶液吸着部内に以下の塗布液を注入して、溶液吸着部の先端側に塗布液の膜を形成して、半日乾燥させて半導体層２０を形成して積層体１１ｂを作製した。
半導体層２０の塗布液は、トルエンを溶媒として用い、６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセン（ＴＩＰＳペンタセン）を２ｗｔ％の割合で混合して調製した。
半導体層２０の大きさは、幅５ｍｍ×奥行１５ｍｍとした。
（開口部形成工程）
次に、レーザー加工機を用いて、積層体１１ｂの半導体層２０に紫外線パルスレーザ（波長２６６ｎｍ）を照射して、半導体層２０を２０μｍピッチで除去して開口部Ｑを形成した。また、半導体層２０の外周部もレーザを照射して除去した。これにより、幅２０μｍ×長さ１０００μｍの半導体層２０ａを１０本形成し、積層体１１ｃを作製した。
このような開口部Ｑの形成パターンをパターンＡとする。
（保護層形成工程）
幅０．５ｍｍ×奥行１ｍｍの開口部を、５０μｍの間隔をあけて２つ有するシャドウマスクを、積層体１１ｃの複数の半導体層２０ａの上に重ね合わせて、半導体層２０ａの上に、一般的な高周波スパッタリング装置により、厚さ１μｍのエッチング保護層３０ａおよび３０ｂを形成し、積層体１１ｄを作製した。
高周波スパッタリングは、ターゲットは窒化ケイ素とし、ＡｒガスとＮ2ガスを導入して、真空度０．１Ｐａの雰囲気で行った。
（支持体形成工程）
次に、エッチングを行って積層体１１ｄの支持体前駆体層１５の一部を除去して、２つの半導体層支持体を形成した。
具体的には、積層体１１ｄをＡｕエッチング液（関東化学株式会社製 ＡＵＲＵＭ−３０４）に５分間浸漬した後に、純水に半日間浸漬して洗浄した。さらに、ハイドロフロオロエーテル・アルコール混合溶媒（スリーエムジャパン株式会社製 Ｎｏｖｅｃ ７１ＩＰＡ）に１０分浸漬した後に自然乾燥させた。さらに、真空乾燥を１日おこなった。
これにより、２つのエッチング保護層３０ａおよび３０ｂの間の領域に対応する支持体前駆体層１５を除去し、２つの半導体層支持体およびギャップ領域Ｇを形成して、トランジスタ１０を作製した。
〔実施例２〕
支持体形成工程におけるエッチングの工程を変更した以外は実施例１と同様にしてトランジスタを作製した。
具体的には、積層体１１ｄをＡｕエッチング液（関東化学株式会社製 ＡＵＲＵＭ−３０４）へ５分浸漬した。次に、水酸化テトラメチルアンモニウム（ＴＭＡＨ：２．３８％）水溶液に２時間浸漬してから純水へ半日浸漬して洗浄した。さらに、ハイドロフロオロエーテル・アルコール混合溶媒（スリーエムジャパン株式会社製 Ｎｏｖｅｃ ７１ＩＰＡ）に１０分浸漬した後に自然乾燥させた。さらに、真空乾燥を１日おこなった。
この結果、２つのエッチング保護層３０ａおよび３０ｂの間の領域に対応する支持体前駆体層１５および固体絶縁層２８を除去し、図７に示すようなトランジスタ４０を作製した。すなわち、絶縁層除去工程を有する。
〔実施例３〕
開口部形成工程において、形成する開口部Ｑの形状を図８に示すような形状とした以外は、実施例１と同様にしてトランジスタを作製した。この場合の開口部Ｑの形成パターンをパターンＢとする。
なお、開口部Ｑの数は１０個とし、大きさは２０μｍ×１００μｍとした。また、半導体層２０ｆの外周部もレーザを照射して除去し、半導体層２０ｆ全体の大きさを幅１ｍｍ×奥行０．４ｍｍとした。
〔比較例１〕
開口部形成工程において、半導体層２０の外周部に紫外線レーザを照射して、開口部Ｑを有さない２００μｍ幅の半導体層２０を形成した以外は実施例１と同様にしてトランジスタを作製した。
しかしながら、支持体形成工程において、２つのエッチング保護層およびの間の領域に対応する支持体前駆体層を完全に除去することができず、ギャップ領域Ｇを形成することができなかった。すなわち、ソース電極とドレイン電極とが電気的に接続され、短絡した形状となった。
〔比較例２〕
準備工程で準備した積層体１１ａに対して、フォトリソグラフィとエッチングにより、支持体前駆体層の一部を除去して、２つの半導体層支持体、および、２つの半導体層支持体の間の５０μｍ幅の空隙(ギャップ領域Ｇ)を形成した。
一方、仮支持体上で半導体層を形成し、半導体層を仮支持体から剥離して、ギャップ領域Ｇの上を橋渡しするように、２つの半導体層支持体の上に半導体層を貼り付けてトランジスタを作製した。
なお、半導体層を形成する際の仮支持体として、無アルカリガラスの上に、ＣＶＤによりパラキシリレン樹脂（日本パリレン合同会社製 パリレンＮ：１μｍ厚）を成膜し、紫外線オゾン処理をしたものを用いた。
また、仮支持体上に半導体層を形成する方法は、実施例１の半導体層形成工程と同様とし、半導体層を形成した後に、紫外線パルスレーザを走査する事で２００μｍ幅の半導体層を作製した。
また、半導体層を仮支持体から剥離する際には、ハイドロフロオロエーテル（スリーエムジャパン株式会社製 Ｎｏｖｅｃ ７１００）に浸漬しながら、パラキシリレン樹脂を無アルカリガラスから剥離する事で、半導体結晶層をパラキシリレン樹脂から取り外した。
また、剥離した半導体層を半導体層支持体の上に貼り付ける際には、導電性樹脂（藤倉化成株式会社製 ドータイトＤ−５５０）をＡｕ線（２５μｍ径）の先端に付けてから、半導体層をつまみとり、半導体層支持体の上へ貼り付けた。
〔比較例３〕
仮支持体上で形成した半導体層に、紫外線パルスレーザを走査して、２０μｍ幅の半導体層を１０本作製して、この半導体層を２つの半導体層支持体の上に橋渡しするように貼り付けた以外は比較例２と同様にしてトランジスタを作製した。
なお、半導体層同士の間隔は２０μｍとした。
（評価）
＜トランジスタ特性＞
作製したトランジスタの各電極と、Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ製４１５５Ｃに接続されたマニュアルプローバの各端子とを接続して、ドレイン電流−ゲート電圧（Ｉｄ−Ｖｇ）特性を測定し、電界効果移動度を算出した。
各実施例、比較例について、１０個測定を行い、平均値および標準偏差を算出し、平均値±標準偏差の範囲を算出した。
結果を表１に示す。

表１から、半導体層支持体となる支持体前駆体層の上に半導体層を形成し、この半導体層の一部を除去して開口部を形成し、この開口部からエッチャントを支持体前駆体層に接触させて、支持体前駆体層の一部を除去して、２つの半導体層支持体を形成する本発明の製造方法で作製された実施例１〜３のトランジスタは、比較例１〜３と比較して、電界効果移動度が高いことがわかる。すなわち、実施例１〜３は、トランジスタ特性が良好であることがわかる。
また、比較例１の結果から、支持体前駆体層の上に半導体層を形成した後に、開口部形成工程を行わずに、支持体前駆体層のエッチングを行っても、適正にエッチングできず、トランジスタを作製することができないことがわかる。
また、比較例２および３のように、半導体層を別途形成して、半導体層支持体上に貼り付ける方法は、位置合わせの手間がかかり、生産性に劣るものであった。
以上より本発明の効果は明らかである。
１０、４０ トランジスタ
１１ａ 積層体
１１ｂ 半導体層を積層された積層体
１１ｃ、４１ 開口部を形成された積層体
１１ｄ 保護層を形成された積層体
１２ 基板
１４ ゲート電極層
１５ 支持体前駆体層
１６ ソース電極
１８ ドレイン電極
２０、２０ａ、２０ｆ 半導体層
２８ 固体絶縁層
３０ａ、３０ｂ エッチング保護層
５０ ガラス片
５１ スペーサ
Ｇ ギャップ領域
Ｑ 開口部

Claims (9)

  1. 基板上に、ゲート電極層、固体絶縁層および支持体前駆体層がこの順で積層された積層体を準備する準備工程と、
    前記積層体の前記支持体前駆体層の上面に半導体層を形成する半導体層形成工程と、
    前記半導体層の一部を除去して、前記支持体前駆体層を表出させた開口部を、１以上、形成する開口部形成工程と、
    前記半導体層上に、２つのエッチング保護層を、互いに離間して、かつ、２つの前記エッチング保護層の間の領域に前記開口部の少なくとも一部が位置するように、前記エッチング保護層を形成する保護層形成工程と、
    ２つの前記エッチング保護層の間の前記開口部から、前記支持体前駆体層に、前記支持体前駆体層をエッチング可能な液体または気体を接触させて、前記支持体前駆体層の一部を除去し、２つの前記エッチング保護層の間の領域に対応する位置に空隙を形成して、前記空隙を挟んで配置される２つの半導体層支持体を形成する支持体形成工程と、を有することを特徴するトランジスタの製造方法。
  2. 前記支持体前駆体層は、金属または金属酸化物からなる請求項１に記載のトランジスタの製造方法。
  3. 前記支持体形成工程において形成される２つの前記半導体層支持体は、ゲート電極およびドレイン電極である請求項１または２に記載のトランジスタの製造方法。
  4. 前記開口部形成工程において、前記開口部を２以上、一方向に配列して形成し、
    前記保護層形成工程において、前記２以上の開口部の配列方向に延在する２つの前記エッチング保護層を、前記２以上の開口部の配列方向と直交する方向に互いに離間して形成し、
    前記支持体形成工程において、２つの前記エッチング保護層の間の、前記２以上の開口部が配列された領域に対応する位置の前記支持体前駆体層を除去して前記空隙を形成し、２つの前記半導体層支持体を形成する請求項１〜３のいずれか１項に記載のトランジスタの製造方法。
  5. 前記開口部形成工程において、前記半導体層を、一方向に配列される複数に分割して、分割された前記半導体層の間に前記開口部を形成する請求項１〜４のいずれか１項に記載のトランジスタの製造方法。
  6. 前記半導体層形成工程は、前記積層体の前記支持体前駆体層の上面に、前記半導体層となる塗布液を塗布し、乾燥して前記半導体層を形成する請求項１〜５のいずれか１項に記載のトランジスタの製造方法。
  7. 前記開口部形成工程は、レーザ加工によって、前記半導体層の一部を除去する請求項１〜６のいずれか１項に記載のトランジスタの製造方法。
  8. さらに、前記支持体形成工程の後に、２つの前記半導体層支持体の間の前記空隙に対応する位置の固体絶縁層を除去する絶縁層除去工程を有する請求項１〜７のいずれか１項に記載のトランジスタの製造方法。
  9. 基板と、
    前記基板上に積層されるゲート電極層と、
    前記ゲート電極層上に積層される固体絶縁層と、
    前記固体絶縁層上に積層される２つの半導体層支持体と、
    ２つの前記半導体層支持体上に積層される複数の半導体層と、を有し、
    複数の前記半導体層は、第１の方向において互いに離間して配列され、複数の前記半導体層間に開口部を形成し、
    ２つの前記半導体層支持体は、前記第１の方向に直交する第２の方向において互いに離間して配置され、前記半導体層と前記固体絶縁層の間で、かつ、２つの前記半導体層支持体の間にギャップ領域を形成してなることを特徴とするトランジスタ。
JP2017508454A 2015-03-25 2016-03-25 トランジスタ、および、トランジスタの製造方法 Expired - Fee Related JP6431975B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015063065 2015-03-25
JP2015063065 2015-03-25
PCT/JP2016/059572 WO2016153022A1 (ja) 2015-03-25 2016-03-25 トランジスタ、および、トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPWO2016153022A1 JPWO2016153022A1 (ja) 2017-11-24
JP6431975B2 true JP6431975B2 (ja) 2018-11-28

Family

ID=56977708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017508454A Expired - Fee Related JP6431975B2 (ja) 2015-03-25 2016-03-25 トランジスタ、および、トランジスタの製造方法

Country Status (4)

Country Link
US (1) US10249733B2 (ja)
JP (1) JP6431975B2 (ja)
TW (1) TWI678739B (ja)
WO (1) WO2016153022A1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285822A (ja) * 2004-03-26 2005-10-13 Fujitsu Ltd 半導体装置および半導体センサ
JP2007129007A (ja) * 2005-11-02 2007-05-24 Hitachi Ltd 有機半導体膜を有する半導体装置の製造方法
JP2009164161A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 電界効果トランジスタ
WO2011033749A1 (ja) * 2009-09-18 2011-03-24 出光興産株式会社 薄膜トランジスタ
JP5725614B2 (ja) 2011-08-04 2015-05-27 国立大学法人大阪大学 有機トランジスタ及びその製造方法
JP6052537B2 (ja) * 2011-12-01 2016-12-27 国立大学法人東北大学 グラフェン構造体及びそれを用いた半導体装置並びにそれらの製造方法
TWI513005B (zh) * 2013-09-13 2015-12-11 Au Optronics Corp 薄膜電晶體及其製造方法

Also Published As

Publication number Publication date
TWI678739B (zh) 2019-12-01
WO2016153022A1 (ja) 2016-09-29
US10249733B2 (en) 2019-04-02
TW201701361A (zh) 2017-01-01
US20180006136A1 (en) 2018-01-04
JPWO2016153022A1 (ja) 2017-11-24

Similar Documents

Publication Publication Date Title
US20130015444A1 (en) Evaporation mask, method of manufacturing evaporation mask, electronic device, and method of manufacturing electronic device
US8350255B2 (en) Thin film transistor and method for manufacturing thin film transistor
TW573329B (en) Planar polymer transistor
US20070058101A1 (en) Liquid crystal display device
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
JP2009200315A (ja) 半導体装置の製造方法
US20170222168A1 (en) Thin-film transistor and method of fabricating the same
US7632705B2 (en) Method of high precision printing for manufacturing organic thin film transistor
JP6043295B2 (ja) 電子デバイス
JP2007073856A (ja) 導電性パターンの形成方法、半導体装置の製造方法、および有機電界発光素子の製造方法
JP6431975B2 (ja) トランジスタ、および、トランジスタの製造方法
KR101525590B1 (ko) 표시 기판 및 이의 제조 방법
JP6243821B2 (ja) トランジスタ、トランジスタアレイ、および、トランジスタの製造方法
JP6273374B2 (ja) トランジスタ、および、トランジスタの製造方法
JP2022141569A (ja) 薄膜トランジスタ、および、薄膜トランジスタの製造方法
WO2014049970A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
US20170372972A1 (en) Electronic circuit device and method for manufacturing electronic circuit device
JP6435651B2 (ja) 有機半導体素子
JP6123413B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
US20170155067A1 (en) Method of manufacturing semiconductor device and semiconductor device
WO2014147992A1 (ja) 薄膜トランジスタアレイ
JP2020031100A (ja) 有機薄膜トランジスタとその製造方法および電子装置
JP2019096727A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置
JP2020088026A (ja) 有機半導体薄膜トランジスタ素子
JP2020027897A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181105

R150 Certificate of patent or registration of utility model

Ref document number: 6431975

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees