TW202217856A - 金屬基材基板 - Google Patents

金屬基材基板 Download PDF

Info

Publication number
TW202217856A
TW202217856A TW110111963A TW110111963A TW202217856A TW 202217856 A TW202217856 A TW 202217856A TW 110111963 A TW110111963 A TW 110111963A TW 110111963 A TW110111963 A TW 110111963A TW 202217856 A TW202217856 A TW 202217856A
Authority
TW
Taiwan
Prior art keywords
substrate
insulating layer
thickness
metal
metal base
Prior art date
Application number
TW110111963A
Other languages
English (en)
Inventor
石川史朗
原慎太郎
Original Assignee
日商三菱綜合材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三菱綜合材料股份有限公司 filed Critical 日商三菱綜合材料股份有限公司
Publication of TW202217856A publication Critical patent/TW202217856A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles

Abstract

本發明之金屬基材基板係將金屬基板、和絕緣層、和電路層以此順序層積之金屬基底基板中，前述絕緣層係包含絕緣樹脂、和無機物填料，將金屬基材基板之絕緣層之100℃之彈性率(單位：GPa)，電路層之100℃之彈性率(單位：GPa)、絕緣層之厚度(單位：μm)，電路層之厚度(單位：μm)，金屬基板之厚度(單位：μm)設定成滿足特定之式者。

Description

金屬基材基板
本發明係有關金屬基材基板。 本發明係根據於2020年3月31日，日本申請之日本特願2020-065162號主張優先權，將此內容援用於此。
做為用以安裝半導體元件或LED等之電子零件之基板之一種，已知有金屬基材基板。金屬基材基板係將金屬基板、和絕緣層、和電路層以此順序層積之層積體。絕緣層係一般而言，由包含絕緣性或耐電壓性優異之樹脂、和熱傳導性優異之無機物填料之絕緣性組成物所形成。電子零件係於電路層之上，藉由銲錫加以安裝。如此構成之金屬基材基板中，於電子零件所產生之熱係隔著絕緣層，傳達至金屬基板，從金屬基板散熱至外部。
金屬基材基板中，金屬基材基板、和於該金屬基材基板藉由銲錫接合之電子零件之熱膨脹率之差異大時，經由電子零件之開/關或外部環境所造成冷熱周期，在於接合電子零件與金屬基材基板之銲錫，賦予之應力會變大，因而有產生銲錫龜裂之情形。為此，有使金屬基材基板之絕緣層之彈性率變低，將經由金屬基材基板之金屬基板與電子零件之熱膨脹率之差，以絕緣層加以緩和之檢討方案(專利文獻1、2)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開平11-87866號公報 [專利文獻2]日本特開2016-111171號公報
[發明欲解決之課題]
抑制安裝電子零件時之冷熱周期所造成銲錫龜裂之產生，為提升對於冷熱周期之可靠性，經由降低金屬基材基板之絕緣層之彈性率，易於變形絕緣層，有效緩和金屬基材基板之膨脹所造成之熱應力。但是，存在電路層之膨脹所造成對銲錫之應力之故，僅降低金屬基材基板之絕緣層之彈性率，提升對於冷熱周期之可靠性上有其極限。
本發明係有鑑於上述情事而成，提供安裝電子零件時之對於冷熱周期之可靠性優異之金屬基材基板為目的。 [為解決課題之手段]
為解決上述課題，關於本發明之一形態，金屬基材基板係將金屬基板、和絕緣層、和電路層以此順序層積之金屬基底基板中，前述絕緣層係包含絕緣樹脂、和無機物填料，前述金屬基板係厚度不足1600μm之銅基板時，下述式(I)所定義之A在0.50×10 8以上3.10×10 8以下之範圍內，前述金屬基板係厚度為1600μm以上之銅基板時，下述式(II)所定義之B在0.50×10 8以上3.10×10 8以下之範圍內，前述金屬基板係厚度不足1600μm之鋁基板時，下述式(III)所定義之C在0.50×10 8以上3.10×10 8以下之範圍內，前述金屬基板係厚度為1600μm以上之鋁基板時，下述式(IV)所定義之D在0.50×10 8以上3.10×10 8以下之範圍內為特徵。
Figure 02_image001
Figure 02_image003
Figure 02_image005
Figure 02_image007
惟，式(I)~式(IV)中，k 1係表示絕緣層之100℃之彈性率(單位：GPa)，k 2係表示電路層之100℃之彈性率(單位：GPa)、t 1係表示絕緣層之厚度(單位：μm)，t 2係表示電路層之厚度(單位：μm)，t 3係表示金屬基板之厚度(單位：μm)。
根據本發明之金屬基材基板時，經由前述式(I)~(IV)所算出之A~D之值係於各別金屬基材基板，使用銲錫，安裝半導體元件或LED等之電子零件時，與於冷熱周期中，賦予銲錫之範式等效應力具有高的相關性，此等之A~D值在0.50×10 8以上3.10×10 8以下之範圍內之故，在賦予冷熱周期時所產生賦予銲錫之範式等效應力則變小。又，絕緣層之彈性率無需過度變低之故，絕緣層所造成電路層之拘束力則不會下降。因此，本發明之金屬基材基板係在安裝電子零件時之對於冷熱周期之可靠性優異。
在此，本發明之金屬基材基板中，前述絕緣層係對於100℃之彈性率(單位：GPa)之厚度(單位：μm)之比為10以上為佳。 此時，絕緣層之厚度/彈性率大到10以上之故，絕緣層則易於變形，可將冷熱周期所造成金屬基板與電子零件之熱膨脹率之差，以絕緣層加以緩和。因此，本發明之金屬基材基板係更可提升安裝電子零件時之對於冷熱周期之可靠性。 [發明效果]
根據本發明時，可提供安裝電子零件時之對於冷熱周期之可靠性優異之金屬基材基板。
以下，對於本發明之一實施形態，參照附件圖面加以說明。 圖1係關於本發明之一實施形態之金屬基材基板之概略剖面圖。 圖1中，金屬基材基板10係將金屬基板20、和絕緣層30、和電路層40以此順序層積之層積體。於金屬基材基板10之電路層40之上，藉由銲錫50，連接電子零件60之電極端子61。
金屬基板20係成為金屬基材基板10之基礎之構件。金屬基板20係銅基板或鋁基板。銅基板係銅或銅合金所成。鋁基板係由鋁或鋁合金所成。
絕緣層30係為絕緣金屬基板20與電路層40之層。絕緣層30係由包含絕緣樹脂31與無機物填料32之絕緣性樹脂組成物所形成。令絕緣層30由包含絕緣性高之絕緣樹脂31、和熱傳導度高之無機物填料32之絕緣性樹脂組成物組成物所形成，可維持絕緣性下，更為減低由電路層40至金屬基板20之金屬基材基板10整體之熱阻抗。
絕緣樹脂31係包含聚醯亞胺樹脂、聚醯胺醯亞胺樹脂、或此等之混合物為佳。此等之樹脂係絕緣性、耐電壓性、化學承受性及機械特性等之特性優異之故，提升金屬基材基板10之此等特性。
無機物填料32係平均粒子徑為0.1μm以上20μm以下之範圍內為佳。藉由無機物填料32之平均粒子徑係0.1μm以上時，提升絕緣層30之熱傳導性。藉由無機物填料32之平均粒子徑係20μm以下時，提升絕緣層30之耐電壓性。又，無機物填料32之平均粒子徑為上述之範圍內時，無機物填料32難以形成凝聚粒子，於絕緣樹脂31中，均勻分散無機物填料32。無機物填料32不形成凝聚粒子，做為一次粒子或接近於此之微細之粒子，分散於絕緣樹脂31時，絕緣層30之耐電壓性則提升。從提升絕緣層30之熱傳導性之觀點視之，無機物填料32之平均粒子徑係0.3μm以上20μm以下之範圍內為佳。
絕緣層30之無機物填料32之含有量係50體積%以上85體積%以下之範圍內為佳。藉由無機物填料32之含有量為50體積%μm以上時，提升絕緣層30之熱傳導性。另一方面，藉由無機物填料32之含有量為85體積%μm以下時，提升絕緣層30之耐電壓性。又，無機物填料32之含有量在上述之範圍內時，易於絕緣樹脂31中均勻分散無機物填料32。無機物填料32均勻分散於絕緣樹脂31時，絕緣層30之機械性強度則提升。從提升絕緣層30之熱傳導性之觀點視之，無機物填料32之含有量係50體積%以上80體積%以下之範圍內為更佳。
做為無機物填料32，可使用氧化鋁(Al 2O 3)粒子、氧化鋁水合物粒子、氮化鋁(AlN)粒子、矽石(SiO 2)粒子、碳化矽(SiC)粒子、氧化鈦(TiO 2)粒子、氮化硼(BN)粒子等。此等之填料中，以氧化鋁粒子為佳。氧化鋁粒子係以α-氧化鋁粒子為更佳。α-氧化鋁粒子係對於真密度而言之敲緊密度之比(敲緊密度/真密度)為0.1以上為佳。敲緊密度/真密度係與絕緣層30中之α-氧化鋁粒子之填充密度相關，敲緊密度/真密度高時，可使絕緣層30中之α-氧化鋁粒子之填充密度變高。絕緣層30中之α-氧化鋁粒子之填充密度高時，絕緣層30中之α-氧化鋁粒子之間隔則變窄，於絕緣層30難以產生空洞(氣孔)。具敲緊密度/真密度係在0.2以上0.9以下之範圍內為佳。又，α-氧化鋁係可為多結晶粒子，以單結晶粒子為更佳。
絕緣層30係對於100℃之彈性率(單位：GPa)之厚度(單位：μm)之比(厚度/彈性率)為10以上為佳。絕緣層30之厚度/彈性率係10以上200000以下之範圍內為佳，20以上20000以下之範圍內為較佳，更佳為50以上200以下之範圍內。絕緣層30之100℃之彈性率係0.001GPa以上1GPa以下之範圍內為佳。又，絕緣層30之厚度係10μm以上200μm以下之範圍內為佳。
電路層40係形成為電路圖案狀。於形成為該電路圖案狀之電路層40上，電子零件60之電極端子61藉由銲錫50等加以接合。做為電路層40之材料，可使用銅、鋁、金等之金屬。電路層40係由銅箔所成為佳。電路層40係彈性率為30GPa以上200GPa以下之範圍為佳。又，電路層40之厚度係2μm以上200μm以下之範圍為佳。
本實施形態之金屬基材基板10中，對應金屬基板之厚度之範圍、材料，成立下述式(I)~(IV)之關係。具體而言。金屬基板20係銅基板，該厚度不足1600μm之時，下述式(I)所定義之A，則設定成0.50×10 8以上3.10×10 8以下之範圍內。又，金屬基板20係銅基板，該厚度為1600μm以上之時，下述式(II)所定義之B，則設定成0.50×10 8以上3.10×10 8以下之範圍內。又，金屬基板20係鋁基板，該厚度不足1600μm之時，下述式(III)所定義之C，則設定成0.50×10 8以上3.10×10 8以下之範圍內。又，金屬基板20係鋁基板，該厚度為1600μm以上之時，下述式(IV)所定義之D，則設定成0.50×10 8以上3.10×10 8以下之範圍內。
Figure 02_image009
Figure 02_image011
Figure 02_image013
Figure 02_image015
惟，式(I)~式(IV)中，k 1係表示絕緣層之100℃之彈性率(單位：GPa)，k 2係表示電路層之100℃之彈性率(單位：GPa)、t 1係表示絕緣層之厚度(單位：μm)，t 2係表示電路層之厚度(單位：μm)，t 3係表示金屬基板之厚度(單位：μm)。
經由式(I)~(IV)所算出之A~D之值係於金屬基材基板10，使用銲錫50，安裝電子零件60時，與於冷熱周期中，賦予銲錫50之範式等效應力具有高的相關性。金屬基材基板10係A~D之值成為0.50×10 8以上3.10×10 8以下之範圍內之故，於冷熱周期中，賦予銲錫50之範式等效應力係通常抑制於0.50×10 8以上3.10×10 8以下之範圍內。為此，賦予冷熱周期時，於銲錫50難以產生龜裂。又，絕緣層30之彈性率無需過度變低之故，絕緣層30所造成電路層40之拘束力則難以下降。為此，可抑制從電路層40賦予銲錫50之應力。
金屬基材基板10之金屬基板20、絕緣層30及電路層40之厚度係例如如下加以測定。將金屬基材基板10埋入樹脂，經由機械研磨，露出剖面。接著，將露出之金屬基材基板10之剖面，使用光學顯微鏡觀察，測定金屬基板20、絕緣層30及電路層40之厚度。
金屬基材基板10之金屬基板20之彈性率(拉伸彈性率)係經由拉伸試驗(JIS Z2241：2011金屬材料拉伸試驗方法)加以測定。電路層40之彈性率係經由共振法(裝置：日本TECHNO-PLUS股份有限公司製TE-RT等)加以測定。金屬基材基板10之絕緣層30之彈性率係可例如如下加以測定。將金屬基材基板10之金屬基板20與電路層40經由蝕刻加以除去，離析絕緣層30。對於所得之絕緣層30，經由動態黏彈性測定(DMA)，測定彈性率(拉伸彈性率)。
做為安裝於本實施形態之金屬基材基板10之電子零件60之例，沒有特別之限制，可列舉半導體元件、電阻、電容器、石英振盪器等。做為半導體元件之例，可列舉MOSFET(Metal-oxide-semiconductor field effect transistor)、IGBT(Insulated Gate Bipolar Transistor)、LSI(Large Scale Integration)、LED(發光二極體)、LED晶片、LED-CSP(LED-Chip Size Package)。
以下，對於關於本實施形態之金屬基材基板10之製造方法加以說明。 關於本實施形態之金屬基材基板10係例如可經由包含設計工程、絕緣層形成工程、和電路層壓接工程之方法加以製造。
設計工程中，設定金屬基板20之材料與厚度、絕緣層30之材料與厚度、電路層40之材料與厚度。 最先，暫時設定金屬基板20之材料與厚度、絕緣層30之材料與厚度、電路層40之材料與厚度。金屬基板20之材料與厚度係根據金屬基材基板10所要求之散熱性或尺寸，進行暫時設定。絕緣層30之材料與厚度係根據金屬基材基板10所要求之絕緣性、耐電壓性，進行暫時設定。電路層40之材料與厚度係根據安裝於金屬基材基板10之電子零件60之電氣特性，進行暫時設定。
接著，將暫時設定金屬基板20之材料與厚度、絕緣層30之材料之100℃之彈性率與厚度、電路層40之材料之100℃之彈性率與厚度，代入前述式(I)~(IV)之任一者，算出A~D。所得A~D之值不足1×10 8或超過3.10×10 8時，再度暫時設定金屬基板20之材料與厚度、絕緣層30之材料與厚度、電路層40之材料與厚度。A~D之值成為1×10 8以上3.10×10 8以下之範圍內時，以該金屬基板20之材料與厚度、絕緣層30之材料與厚度、電路層40之材料與厚度製造金屬基材基板10。
絕緣層形成工程中，於金屬基板20之上，形成絕緣層30，得附有絕緣層之金屬基板。做為絕緣層30之形成方法，可使用塗佈法或電沉積法。 塗佈法係將包含溶媒與絕緣樹脂與無機物填料的塗佈液，塗佈於金屬基板20之上，形成塗佈層，接著加熱塗佈層，得絕緣層30之方法。做為塗佈液，可使用包含溶解絕緣樹脂之樹脂材料溶液、和分散於此樹脂材料溶液之無機物填料之無機物填料分散樹脂材料溶液。做為將塗佈液塗佈於基板之表面之方法，可使用旋塗法、棒塗法、刀塗法、輥塗法、刮刀塗佈法、模塗法、凹版塗佈法、浸泡式塗佈法等。
電沉積法係於包含絕緣樹脂粒子與無機物填料之電沉積液浸漬金屬基板20，於基板之表面電沉積絕緣樹脂粒子與無機物填料，形成電沉積膜，接著加熱所得電沉積膜，形成絕緣層30之方法。做為電沉積液，可使用於包含絕緣樹脂材料溶液、和分散於該絕緣樹脂溶液之無機物填料之無機物填料分散樹脂材料溶液，添加絕緣樹脂材料之弱溶媒，將絕緣樹脂做為粒子加以析出而調製者。
電路層壓接工程中，於附有絕緣層之金屬基板之絕緣層30之上，層積金屬箔，邊加熱所得層積體，邊進行加壓，形成電路層40，得金屬基材基板10。層積體之加熱溫度係例如200℃以上，更佳為250℃以上。加熱溫度之上限係不足絕緣樹脂之熱分解溫度，較佳為較熱分解溫度低30℃之溫度以下。壓接時施加之壓力係係1MPa以上30MPa以下之範圍內，更佳為3MPa以上25MPa以下之範圍內。壓接時間係會因為加熱溫度或壓力而有所不同，一般而言為60分鐘以上180分鐘以下。
於欲上構成之本實施形態之金屬基材基板10中，經由式(I)~(IV)所算出之A~D之值係各別於金屬基材基板10，使用銲錫50，安裝電子零件60時，與於冷熱周期中，賦予銲錫50之範式等效應力具有高的相關性。然後，根據本實施形態之金屬基材基板10時，A~D之值係在0.50×10 8以上3.10×10 8以下之範圍內之故，於賦予冷熱周期時所賦予銲錫50之範式等效應力則變小。又，絕緣層30之彈性率無需過度變低之故，絕緣層30所造成電路層40之拘束力則不會下降。因此，根據本實施形態之金屬基材基板10時，安裝電子零件60時之對於冷熱周期之可靠性則優異。
又，於本實施形態之金屬基材基板10中，對於絕緣層30之100℃之彈性率(單位：GPa)之厚度(單位：μm)之比為10以上時，絕緣層30則易於變形，易於將冷熱周期所造成金屬基板20與電子零件60之熱膨脹率之差，以絕緣層30加以緩和。因此，更可提升安裝電子零件60時之對於冷熱周期金屬基材基板10之可靠性。
以上，雖對於本發明的實施形態做了說明，但本發明非限定於此，在不脫離該發明之技術思想之範圍下，可適切加以變更。 [實施例]
[本發明例1] 令聚醯亞胺溶液與α-氧化鋁粉末(結晶構造：單結晶，平均粒子徑：0.7μm)，使經由加熱生成之固形物(絕緣層)中之聚醯亞胺與α-氧化鋁粉末之含有比率成為60體積%加以混合。於所得混合物，添加溶媒，使聚醯亞胺之濃度成為5質量%加以稀釋。接著將所得稀釋混合物，使用速技能機械股份有限公司製Star Burst，經由10次重覆壓力50MPa之高壓噴射處理，進行分散處理，調製絕緣層形成用之塗佈液。
準備厚度1000μm縱30mm×橫20mm之銅基板(組成：C1100、韌煉銅)。於此銅基板之表面，將絕緣層形成用之塗佈液，經由棒塗法加以塗佈，形成塗佈層。接著，將形成塗佈層之銅基板，配置於加熱板上，從室溫，以3℃/分，昇溫至60℃，在60℃下加熱100分鐘後，更以1℃/分，昇溫至120℃，在120℃下加熱100分鐘，乾燥塗佈層。接著，將銅基板在250℃下加熱1分鐘後，在400℃下加熱1分鐘。如此，於銅基板之表面，製作形成由分散α-氧化鋁單結晶粒子之聚醯亞胺樹脂所成絕緣層的厚30μm之附有絕緣膜之銅基板。
於所得附有絕緣層之銅基板之絕緣膜之上，重疊層積厚140μm之銅箔(100℃之彈性率：75GPa)。接著，將所得層積體，使用碳治具，邊賦予5MPa之壓力下，在真空中、以300℃之壓接溫度加熱120分鐘，壓接絕緣層與銅箔。如此，製作銅基板和絕緣層和銅箔以此順序層積之銅基底基板。
將所得銅基底基板之絕緣膜之厚度與絕緣層之100℃之彈性率，如下所記加以測定。將其結果示於表1。
(絕緣層之厚度) 將銅基底基板埋入樹脂，經由機械研磨，露出剖面。接著，將露出之金屬基材基板之剖面，使用光學顯微鏡觀察，測定絕緣層之膜厚。
(絕緣層之100℃之彈性率) 將銅基底基板之銅基板與銅箔，經由蝕刻加以除去，離析絕緣膜。對於所得絕緣膜，使用動態黏彈性測定裝置(固體黏彈性分析儀 RSA-G2(TAInstruments Japan公司製))，經由拉伸式加以測定100℃之彈性率。測定條件係令頻率為1Hz，令昇溫速度為1℃/Min。
[本發明例15、16、22、27] 將銅基板之厚度、絕緣層之厚度與100℃之彈性率、電路層之厚度與100℃之彈性率，各別改變成下述表1及表2記載之值以外，與本發明例1同樣地，製作金屬基材基板。然而，絕緣層之彈性率係改變填料之填充量、及做為基材使用之樹脂之種類加以調整。
[評估] (A值或B值之算出) 對於銅基板之厚度不足1600μm，絕緣層之厚度與100℃之彈性率、電路層之厚度與100℃之彈性率，各別顯示下述表1之值之本發明例1~23之金屬基材基板，使用前述之式(I)，算出A值。將其結果示於表1。又，銅基板之厚度為1600μm以上，絕緣層之厚度與100℃之彈性率、電路層之厚度與100℃之彈性率，各別顯示下述表2之值之本發明例24~43之金屬基材基板，使用前述之式(II)，算出B值。將其結果示於表2。
(範式等效應力之模擬值) 算出於本發明例1~43所使用之採用銅基板、絕緣層、銅箔之金屬基材基板，藉由銲錫，安裝電子零件時之賦予銲錫之範式等效應力之模擬值。圖2及圖3，顯示使用於範式等效應力之模擬值之計算之接合構造體之模式圖。圖2係接合構造體之剖面圖，圖3係圖2所示接合構造體之平面圖。如圖2及圖3所示，接合構造體1S係包含金屬基材基板10S、和接合於金屬基材基板10S之角部的電子零件60S。金屬基材基板10S係將金屬基板20S、和絕緣層30S、和銅箔40S以此順序層積之層積體。銅箔40S係於絕緣層30S上，在整體加以形成。電子零件60S係具備AIN(氮化鋁)構件62S與端子S61。電子零件60S係LED晶片。電子零件60S與金屬基材基板10S之銅箔40S係藉由銲錫50S加以連接。算出賦予此接合構造體1S之銲錫50S之範式等效應力之模擬值。範式等效應力之模擬值係使用LISA(Sonnenhof Holdings)加以計算。接合構造體1S之各構件之特性係如下所述。將其結果示於表1與表2。
(1)金屬基板20S 熱膨脹係數：1.8×10 -5(銅)、2.4×10 -5(鋁) 彈性率：117GPa(銅)、72GPa(鋁) 卜瓦松比：0.343(銅)、0.343(鋁)(2)絕緣層30S 熱膨脹係數：1.0×10 -5、卜瓦松比：0.343(3)銅箔40S 熱膨脹係數：1.8×10 -5、卜瓦松比：0.343(4)銲錫50S 熱膨脹係數：2.0×10 -5、卜瓦松比：0.38、彈性率：30GPa(5)AIN(氮化鋁)構件62S 熱膨脹係數：0.3×10 -5、卜瓦松比：0.3、彈性率：170GPa(6)被接合構件70S(LED晶片) 熱膨脹係數：0.7×10 -5、卜瓦松比：0.25、彈性率：470GPa
Figure 02_image017
Figure 02_image019
將結合A值與B值之資料、和範式等效應力模擬值之相關關係，經由最小平方法加以評估。其結果，結合A值與B值之資料、和範式等效應力模擬值之相關關係數為0.95。從以上之結果，於使用銅基板之金屬基材基板，藉由銲錫，安裝電子零件時之賦予銲錫之範式等效應力係藉由使用前述式(I)或式(II)，可確認以高精度加以預測。
[本發明例46、比較例1、5] 代替銅基板，使用鋁基板(組成：合金號碼 A4032，Al-Si系)，將鋁基板之厚度、絕緣層之厚度與100℃之彈性率、電路層之100℃之厚度與彈性率，各別改變成下述表3及表4記載之值以外，與本發明例1同樣地，製作金屬基材基板。然而，絕緣層之彈性率係改變填料之填充量、及做為基材使用之樹脂之種類加以調整。
[評估] (C值或D值之算出) 對於鋁基板之厚度不足1600μm下，絕緣層之厚度與100℃之彈性率、電路層之厚度與100℃之彈性率各別成為顯示於下述表3之值之本發明例44~66之金屬基材基板，使用前述之式(III)，算出C值。將其結果示於表3。對於鋁基板之厚度為1600μm以上，絕緣層之厚度與100℃之彈性率、電路層之厚度與100℃之彈性率各別成為顯示於下述表4之值之本發明例67~76及比較例1~9之金屬基材基板，使用前述之式(IV)，算出D值。將其結果示於表4。
(範式等效應力之模擬值) 將在於本發明例44~76及比較例1~9所使用之採用鋁基板、絕緣層、銅箔之金屬基材基板，藉由銲錫，安裝電子零件時之賦予銲錫之範式等效應力之模擬值，與上述同樣地加以算出。將其結果示於表3與表4。
Figure 02_image021
Figure 02_image023
將結合C值與D值之資料、和範式等效應力模擬值之相關關係，經由最小平方法加以評估。其結果，結合C值與D值之資料、和範式等效應力模擬值之相關關係數為0.93。從以上之結果，於使用鋁基板之金屬基材基板，藉由銲錫，安裝電子零件時之賦予銲錫之範式等效應力係藉由使用前述式(III)或式(IV)，可確認以高精度加以預測。
(對於冷熱周期之可靠性) 對於本發明例1、10、15、16、22、27、46及比較例1、5所製作之金屬基材基板，將對於冷熱周期可靠性，經由下述方法加以測定。將其結果示於下述表5。
於金屬基材基板之銅箔上，塗佈Sn-Ag-Cu銲錫，形成縱2.5cm×橫2.5cm×厚100μm之銲錫層，於該銲錫層之上，搭載2.5cm平方之Si晶片，製作試驗體。於製作之試驗體，將1周期為-40℃×30分鐘~150℃×30分鐘之冷熱周期，賦予3000周期。將賦予冷熱周期後之試驗體，埋入樹脂，使用經由研磨露出剖面之試料加以觀察，測定產生於銲錫層之龜裂長度(mm)。令由銲錫層之一邊長度、與測定之龜裂之長度，經由下述式算出之值，視為接合可靠性。 可靠性(%)={(銲錫層之一邊之長度(25mm)-2×龜裂之長度)/接合層之一邊之長度(25mm)}×100
Figure 02_image025
A值~D值之任一者，可確認在0.50×10 8以上3.10×10 8以下之範圍內之本發明例1、10、15、16、22、27、46之任一者，對於冷熱周期之可靠性為高。此係經由將金屬基材基板之絕緣層之100℃之彈性率(單位：GPa)，電路層之100℃之彈性率(單位：GPa)、絕緣層之厚度(單位：μm)，電路層之厚度(單位：μm)，金屬基板之厚度(單位：μm)設定成滿足特定之式，減低經由冷熱周期賦予之從金屬基材基板向銲錫之之應力之緣故。
另一方面，D值超過3.10×10 8之比較例1、5則對於冷熱周期之可靠性下降。此係經由冷熱周期賦予之從金屬基材基板向銲錫之應力變大之緣故。
1S:接合構造體 10,10S:金屬基材基板 20,20S:金屬基板 30,30S:絕緣層 31:絕緣樹脂 32:無機物填料 40:電路層 40S:銅箔 50,50S:銲錫 60,60S:電子零件 61,61S:電極端子 62S:AIN(氮化鋁)構件
[圖1]關於本發明之一實施形態之金屬基材基板之概略剖面圖。 [圖2]模式性顯示使用於範式等效應力之模擬值之計算之接合構造體之剖面圖。 [圖3]圖2所示之接合構造體之平面圖。
10:金屬基材基板
20:金屬基板
30:絕緣層
31:絕緣樹脂
32:無機物填料
40:電路層
50:銲錫
60:電子零件
61:電極端子

Claims (2)

  1. 一種金屬基材基板，將金屬基板、和絕緣層、和電路層以此順序層積之金屬基材基板，其特徵係 前述絕緣層係包含絕緣樹脂、和無機物填料， 前述金屬基板係厚度不足1600μm之銅基板時，下述式(I)所定義之A在0.50×10 8以上3.10×10 8以下之範圍內， 前述金屬基板係厚度為1600μm以上之銅基板時，下述式(II)所定義之B在0.50×10 8以上3.10×10 8以下之範圍內， 前述金屬基板係厚度不足1600μm之鋁基板時，下述式(III)所定義之C在0.50×10 8以上3.10×10 8以下之範圍內， 前述金屬基板係厚度為1600μm以上之鋁基板時，下述式(IV)所定義之D在0.50×10 8以上3.10×10 8以下之範圍內；
    Figure 03_image001
    Figure 03_image003
    Figure 03_image005
    Figure 03_image007
    惟，式(I)~式(IV)中，k 1係表示絕緣層之100℃之彈性率(單位：GPa)，k 2係表示電路層之100℃之彈性率(單位：GPa)、t 1係表示絕緣層之厚度(單位：μm)，t 2係表示電路層之厚度(單位：μm)，t 3係表示金屬基板之厚度(單位：μm)。
  2. 如請求項1記載之金屬基材基板，其中，前述絕緣層係對於100℃之彈性率(單位：GPa)之厚度(單位：μm)之比為10以上。
TW110111963A 2020-03-31 2021-03-31 金屬基材基板 TW202217856A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-065162 2020-03-31
JP2020065162A JP2021163879A (ja) 2020-03-31 2020-03-31 金属ベース基板

Publications (1)

Publication Number Publication Date
TW202217856A true TW202217856A (zh) 2022-05-01

Family

ID=77929153

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110111963A TW202217856A (zh) 2020-03-31 2021-03-31 金屬基材基板

Country Status (7)

Country Link
US (1) US20230110469A1 (zh)
EP (1) EP4131362A4 (zh)
JP (1) JP2021163879A (zh)
KR (1) KR20220159956A (zh)
CN (1) CN115399077A (zh)
TW (1) TW202217856A (zh)
WO (1) WO2021201119A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187866A (ja) 1997-09-04 1999-03-30 Denki Kagaku Kogyo Kk 金属ベ−ス回路基板
WO2004064467A1 (ja) * 2003-01-16 2004-07-29 Fujitsu Limited 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法
JP2005353974A (ja) * 2004-06-14 2005-12-22 Hitachi Chem Co Ltd 金属ベース回路基板
JP2008218596A (ja) * 2007-03-02 2008-09-18 Denki Kagaku Kogyo Kk 金属ベース回路基板及びその製造方法
JP2010287844A (ja) * 2009-06-15 2010-12-24 Mitsubishi Electric Corp パワーモジュール
US20120126393A1 (en) * 2009-07-03 2012-05-24 Mitsui Chemicals, Inc. Resin composition, multilayer body containing the same, semiconductor device, and film
JP2015043417A (ja) * 2013-07-26 2015-03-05 大日本印刷株式会社 パワーモジュール用金属配線基板、パワーモジュール及びパワーモジュール用基板、並びにパワーモジュール用金属配線基板の製造方法
JP6170486B2 (ja) 2014-12-05 2017-07-26 デンカ株式会社 セラミックス樹脂複合体回路基板及びそれを用いたパワー半導体モジュール
JP2020065162A (ja) 2018-10-17 2020-04-23 Thk株式会社 情報処理方法およびプログラム

Also Published As

Publication number Publication date
CN115399077A (zh) 2022-11-25
EP4131362A4 (en) 2024-05-01
KR20220159956A (ko) 2022-12-05
US20230110469A1 (en) 2023-04-13
JP2021163879A (ja) 2021-10-11
EP4131362A1 (en) 2023-02-08
WO2021201119A1 (ja) 2021-10-07

Similar Documents

Publication Publication Date Title
JP5502429B2 (ja) 回路基板
EP3826436A1 (en) Metal base substrate
TW202217856A (zh) 金屬基材基板
JP4914284B2 (ja) 回路基板用組成物とそれを用いた回路基板
WO2021192479A1 (ja) 絶縁膜、金属ベース基板及び金属ベース基板の製造方法
WO2022149558A1 (ja) 金属ベース基板
TW202207381A (zh) 銅基底基板
WO2021192480A1 (ja) 絶縁膜、金属ベース基板及び金属ベース基板の製造方法
JP2000022289A (ja) 回路基板用樹脂組成物とそれを用いた回路基板
WO2023058667A1 (ja) 金属ベース基板
JP2020136577A (ja) 放熱基板
WO2021200895A1 (ja) 金属ベース基板、電子部品実装基板
JP7143659B2 (ja) 金属ベース基板
JP2019169619A (ja) 金属ベース基板およびモジュール
WO2020196132A1 (ja) 接合構造体
JPH08204301A (ja) 金属ベース回路基板及びそれを用いたモジュール
RÖRGREN et al. Die-bonding of large-area naked chips
CN115917736A (zh) 导热性片和具备该导热性片的半导体模块
JP2008004838A (ja) 熱伝導性電気絶縁性回路基板