TW202211269A - 電感元件 - Google Patents
電感元件 Download PDFInfo
- Publication number
- TW202211269A TW202211269A TW109130184A TW109130184A TW202211269A TW 202211269 A TW202211269 A TW 202211269A TW 109130184 A TW109130184 A TW 109130184A TW 109130184 A TW109130184 A TW 109130184A TW 202211269 A TW202211269 A TW 202211269A
- Authority
- TW
- Taiwan
- Prior art keywords
- external electrode
- pattern
- conductor
- layer
- inner edge
- Prior art date
Links
- 239000004020 conductor Substances 0.000 claims abstract description 152
- 239000012212 insulator Substances 0.000 claims abstract description 39
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- 230000001939 inductive effect Effects 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- 239000000919 ceramic Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 229910010293 ceramic material Inorganic materials 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007753 roll-to-roll coating process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/32—Insulating of coils, windings, or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/12—Insulating of windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/02—Fixed inductances of the signal type without magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
- H01F2027/2809—Printed windings on stacked layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
本發明公開一種電感元件,包括疊層體、填充導體、第一外部電極及第二外部電極。疊層體包括多層交替堆疊的絕緣體及圖案導體。疊層體具有相對的底面和頂面,以及連接在底面和頂面之間且相互對置的第一側面和第二側面。各個填充導體分布在各個絕緣體且貫通各個絕緣體。各個填充導體連接多層圖案導體中的相鄰兩層圖案導體,形成以螺旋狀延伸的卷繞導體 。第一外部電極及第二外部電極形成在第一側面和第二側面,第一外部電極的內緣與最上層的圖案導體相連接,第二外部電極的內緣與最下層的圖案導體相連接。第一外部電極及第二外部電極的內緣為曲面。
Description
本發明涉及一種電感元件,特別是涉及一種改良外部電極與內部導體連接位置的電感元件。
電感元件中外部電極與內部導體的連接位置通常會影響電感值與Q值。Q值為品質因數,是指當線圈在某一頻率的交流電壓下工作時,線圈(即內部導體)所呈現的感抗和線圈直流電阻的比值。電感器的Q值越高,其損耗越小,效率越高。品質因數Q是反映線圈質量的重要參數,提高線圈的Q值,可以說是繞製線圈要注意的重點之一。
現有技術中,電感元件的線圈(內部導體)與外部電極的連接處,通常會以水平方向直線連接至外部電極,或者是沿著線圈外周緣的法線方向延伸連接至外部電極。然而,若是以水平方向直線連接,會因為與外部電極垂直抵接產生反射損失,導致電感值與Q值的降低;而若是沿著線圈外周緣的法線方向延伸連接至外部電極,又會因為延伸的距離過長而增加線圈製造成本。
故,如何通過結構設計進一步改良電感元件中外部電極與內部導體的連接位置,來克服上述的缺陷,已成為該項事業所欲解決的重要課題之一。
本發明所要解決的技術問題在於,針對現有技術的不足提供一種電感元件,其包括:疊層體、填充導體以及第一外部電極與第二外部電極。疊層體包括多層交替堆疊的絕緣體及圖案導體,疊層體具有相對的底面和頂面,以及連接在底面和頂面之間以及相對的第一側面和第二側面,各層圖案導體設置在疊層體內部,並且各層圖案導體在相鄰兩層絕緣體之間的介面沿著一環繞軌跡延伸。各個填充導體分布在各層絕緣體,各個填充導體沿著各層絕緣體的厚度方向貫通各層絕緣體,以連接多層圖案導體中的相鄰兩層圖案導體,形成以螺旋狀延伸的卷繞導體。第一外部電極及第二外部電極形成在疊層體的第一側面和第二側面,第一外部電極的內緣與多層圖案導體中的最上層的圖案導體相連接,第二外部電極的內緣與多層圖案導體中的最下層的圖案導體相連接。第一外部電極的外緣露出於疊層體的底面以及第一側面,第二外部電極的外緣露出於疊層體的底面及第二側面,第一外部電極及第二外部電極的內緣為曲面。
本發明的其中一有益效果在於,本發明所提供的電感元件,其能通過“疊層體包括多層交替堆疊的絕緣體及圖案導體,疊層體具有相對的底面和頂面,以及連接在底面和頂面之間且相對的第一側面和第二側面”、“各層圖案導體設置在疊層體內部,並且各層圖案導體在兩層絕緣體之間的介面沿著環繞軌跡延伸”、“各個填充導體分布在各層絕緣體,各個填充導體沿著各層絕緣體的厚度方向貫通各層絕緣體,以連接多層圖案導體中的相鄰兩層圖案導體,形成以螺旋狀延伸的卷繞導體”、“第一外部電極及第二外部電極形成在疊層體的第一側面和第二側面,第一外部電極的內緣與多層圖案導體中的最上層的圖案導體相連接,第二外部電極的內緣與多層圖案導體中的最下層的圖案導體相連接”以及“第一外部電極的外緣露出於疊層體的底面以及第一側面,第二外部電極的外緣露出於疊層體的底面及第二側面,第一外部電極及第二外部電極的內緣為曲面”的技術方案,以改良電感元件中外部電極與內部導體的連接位置。
為使能更進一步瞭解本發明的特徵及技術內容,請參閱以下有關本發明的詳細說明與圖式,然而所提供的圖式僅用於提供參考與說明,並非用來對本發明加以限制。
以下是通過特定的具體實施例來說明本發明所公開有關“電感元件”的實施方式,本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用,本說明書中的各項細節也可基於不同觀點與應用,在不背離本發明的構思下進行各種修改與變更。另外,本發明的附圖僅為簡單示意說明,並非依實際尺寸的描繪,事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容,但所公開的內容並非用以限制本發明的保護範圍。另外,應當可以理解的是,雖然本文中可能會使用到“第一”、“第二”、“第三”等術語來描述各種元件,但這些元件不應受這些術語的限制。這些術語主要是用以區分一元件與另一元件。另外,本文中所使用的術語“或”,應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。另外,本文中所使用的術語“或”,應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。
[第一實施例]
參閱圖1、圖2與圖4所示,本發明第一實施例提供一種電感元件100,其包括疊層體1、多個填充導體13、第一外部電極31及第二外部電極32。
如圖1所示,疊層體1包括多層交替堆疊的絕緣體11及圖案導體12。即是說,疊層體1是以一層絕緣體11、一層圖案導體12、一層絕緣體11及一層圖案導體12...的次序層層堆疊而形成。如圖2所示,在堆疊成形的疊層體1中,圖案導體12設置在疊層體1內部,換言之,絕緣體11是將圖案導體12完全包覆。再如圖4所示,從疊層體1的外觀來看,疊層體1具有相對的底面111和頂面112,以及相對的第一側面113和第二側面114。第一側面113和第二側面114分別連接在底面111和頂面112之間。
具體來說,各層圖案導體12是在相鄰兩層絕緣體11之間的介面沿著一環繞軌跡延伸。各填充導體13分布在各層絕緣體11中。各填充導體13沿著各層絕緣體11的厚度方向貫通各層絕緣體11,以連接多層圖案導體12中的相鄰兩層圖案導體12,進而將連接多層圖案導體12的每一層圖案導體12,形成以螺旋狀延伸的卷繞導體10。
第一外部電極31及第二外部電極32分別形成在疊層體1的第一側面113和第二側面114,第一外部電極31的內緣312與多層圖案導體12中的最上層的圖案導體12相連接,第二外部電極32的內緣322與多層圖案導體12中的最下層的圖案導體12相連接。第一外部電極31的外緣311露出於疊層體1的底面111以及第一側面113,第二外部電極32的外緣321露出於疊層體1的底面111及第二側面114。第一外部電極31及第二外部電極32的內緣312,322為一曲面,換言之,第一外部電極31與疊層體1相接觸的接合面為一曲面,且第二外部電極32與疊層體1相接觸的接合面為一曲面。內緣312,322設計為曲面的目的,在於能夠使外部電極32與疊層體1相接觸的接合面,縮短與疊層體1之間的距離,減少外部電極的製造成本。
需說明的是,本發明中的第一外部電極31的寬度及第二外部電極32的寬度可視需求而改變。請參閱圖2與圖3所示,第一外部電極31的寬度可以小於疊層體1的第一側面113的寬度,且第二外部電極32的寬度可以小於疊層體1的第二側面114的寬度(如圖2)。或者,第一外部電極31的寬度可以等於疊層體1的第一側面113的寬度,且第二外部電極32的寬度可以等於疊層體1的第二側面114的寬度(如圖3)。
此外,當第一外部電極31的外緣311露出於疊層體1的第一側面113時,第一外部電極31的外緣311在第一側面113的露出部分的長度L1至少為第一側面113長度L2的三分之一。同樣地,當第二外部電極32的外緣321露出於疊層體1的第二側面114時,第二外部電極32的外緣321在第二側面114的露出部分的長度L3至少為第二側面114長度L4的三分之一。
接著,參閱圖1與圖2所示,進一步對各層圖案導體12進行說明。圖案導體12具有第一端121與第二端122。在相鄰的上下兩層圖案導體12中,上層圖案導體12的第二端122與下層圖案導體12的第一端121是透過相鄰的上下兩層圖案導體12之間的絕緣體11中的填充導體13相連接。
參閱圖4所示,當第一外部電極31與最上層的圖案導體12相連接時,最上層的圖案導體12的第一端121是以沿著環繞軌跡的切線方向T連接至第一外部電極31的內緣312。更確切來說,最上層的圖案導體12的第一端121是以沿著環繞軌跡的切線方向T是連接至第一外部電極31的內緣312的上方部位,亦即在內緣312所形成的曲面結構中較靠近第一側面113的部位。
同樣地,當第二外部電極32與最下層的圖案導體12相連接時,最下層的圖案導體12的第二端122是以沿著環繞軌跡的切線方向T連接至第二外部電極32的內緣322。更確切來說,最下層的圖案導體12的第二端122是以沿著環繞軌跡的切線方向T是連接至第二外部電極32的內緣322的上方部位,亦即在內緣322所形成的曲面結構中較靠近第二側面114的部位。
繼續參閱圖1所示,接著說明本發明所提供的電感元件的製作方法:
步驟一:在一連續絕緣材(未示出)上塗佈一層感光導體材料(未示出),並對感光導體材料進行曝光工序,以形成多個圖案導體12,且各個圖案導體12具有第一端121與第二端122。感光導體材料主要為感光銀漿,連續絕緣材主要為陶瓷材料,更具體來說,連續絕緣材主要為非感光陶瓷漿。連續絕緣材能夠透過卷對卷塗佈方式製成,或是通過印刷方式製成。
步驟二:在連續絕緣材上進行雷射工序,以形成多個貫穿絕緣材的通孔4,各個絕緣體11上都具有一個圖案導體12以及一個通孔4,且各通孔4與各個圖案導體12的第二端122相連。
步驟三:在通孔4中注入感光銀漿,再透過曝光顯影方式形成填充導體13。
步驟四:將多個絕緣體11以及多個圖案導體12進行對位疊層,以形成連續疊層體1。在對位疊層的過程中,其中一絕緣體11上的填充導體13與相鄰下方的另一絕緣體11上的圖案導體12的第一端121相連,以使多層圖案導體12透過填充導體13相連形成卷繞導體10。接著,將連續疊層體1進行切割以形成多個疊層體1。
步驟五:在各個疊層體1兩側形成二個外部電極,即第一外部電極31與第二外部電極32。其中,第一外部電極31與多層圖案導體12中的最上層的圖案導體12的第一端121相連,第二外部電極32與多層圖案導體12中的最下層的圖案導體12的第二端122相連,形成電感元件100。
總的來說,本發明提供的電感元件100能夠以捲對捲塗佈製程先製作生胚薄帶(連續絕緣材),再於其上印刷感光銀漿形成圖案導體12,在各層圖案導體12各自完成後,再進行對位疊層形成疊層體1,最後在疊層體1兩側形成外部電極形成電感元件100。或者,也可以先印刷非感光陶瓷漿形成連續絕緣材,再於其上印刷感光銀漿進行曝光顯影形成圖案導體12。而無論是哪一種方式,通孔14皆是以雷射穿孔方式形成,再於通孔4中注入感光銀漿,再透過曝光顯影方式形成填充導體13。
[第二實施例]
參閱圖5所示,第二實施例中的電感元件100與第一實施例所示的製作方法相同,在此不加贅述。第二實施例與第一實施例的不同在於,最上層的圖案導體12的第一端121不僅連接第一外部電極31的內緣312,且最上層的圖案導體12的第一端121與第一外部電極31的內緣312的連接處靠近疊層體1的底面111。同樣地,最下層的圖案導體12的第二端122連接第二外部電極32的內緣322,且最下層的圖案導體12的第二端122與第二外部電極32的內緣322的連接處靠近疊層體1的底面111。
需說明的是,第一實施例與第二實施例雖然都是將最上層的圖案導體12的第一端121沿著環繞軌跡的切線方向T連接第一外部電極31的內緣32,以及將最下層的圖案導體12的第二端122沿著環繞軌跡的切線方向T連接第二外部電極32的內緣322。然而,進一步比較圖4與圖5,可明顯看出圖3所示出的第一實施例中,最上層的圖案導體12的第一端121與第一外部電極31的連接處是在第一外部電極31內緣312中較靠近疊層體1的第一側面113的部位,最下層的圖案導體12的第二端122與第二外部電極32的連接處是在第二外部電極32內緣322中較靠近疊層體1的第二側面114的部位。而圖5所示出的第二實施例中,最上層的圖案導體12的第一端121與第一外部電極31的連接處是在第一外部電極31內緣312中較靠近疊層體1的底面111的部位,最下層的圖案導體12的第二端122與第二外部電極32的連接處也是在第二外部電極32內緣322中較靠近疊層體1的底面111的部位。
[實施例的有益效果]
本發明的其中一有益效果在於,本發明所提供的電感元件,其能通過“疊層體包括多層交替堆疊的絕緣體及圖案導體,疊層體具有相對的底面和頂面,以及連接在底面和頂面之間且相互對置的第一側面和第二側面,各圖案導體設置在疊層體內部,並且各圖案導體在兩絕緣體之間的介面沿著環繞軌跡延伸”、“多個填充導體分布在各絕緣體,各填充導體沿著各絕緣體的厚度方向貫通各絕緣體,以連接各圖案導體,形成以螺旋狀延伸的卷繞導體”、“第一外部電極及第二外部電極形成在疊層體的第一側面和第二側面,第一外部電極的上緣與多層圖案導體中的最上層的相連接,第二外部電極的上緣與多層圖案導體中的最下層的相連接”以及“第一外部電極的外緣露出於疊層體的底面以及第一側面,第二外部電極的外緣露出於疊層體的底面及第二側面,第一外部電極及第二外部電極的內緣為曲面”的技術方案,以改良電感元件中外部電極與內部導體的連接位置。
更進一步來說,由於現有技術中的電感元件的線圈(內部導體)與外部電極的連接處,通常會以水平方向直線連接至外部電極,或者是沿著線圈外周緣的法線方向延伸連接至外部電極,容易產生電感值與Q值的降低或是增加線圈製造成本的缺陷。本發明提供的電感元件,先將外部電極內緣改良為曲面,接著將圖案導體中與外部電極連接的連接端以圖案導體的環繞軌跡的切線方向T連接至外部電極內緣的上部(靠近疊層體的第一側面及第二側面)或下部(靠近疊層體的底面)。透過本發明提供的電感元件的結構改良,能夠縮短外部電極與圖案導體(內部導體)之間的距離,減少線圈製造成本,且不會影響電感值與Q值,兼顧了電感元件的製造成本與功效。
以上所公開的內容僅為本發明的優選可行實施例,並非因此侷限本發明的申請專利範圍,所以凡是運用本發明說明書及圖式內容所做的等效技術變化,均包含於本發明的申請專利範圍內。
100:電感元件
1:疊層體
10:卷繞導體
11:絕緣體
111:底面
112:頂面
113:第一側面
114:第二側面
12:圖案導體
121:第一端
122:第二端
13:填充導體
31:第一外部電極
311:第一外部電極的外緣
312:第一外部電極的內緣
32:第二外部電極
321:第二外部電極的外緣
322:第二外部電極的內緣
4:通孔
T:切線方向
L1:第一外部電極外緣在第一側面的露出部分的長度
L2:第一側面長度
L3:第二外部電外緣在第二側面的露出部分的長度
L4:第二側面長度
圖1為本發明第一實施例的電感元件的分解示意圖。
圖2為本發明第一實施例的電感元件的第一立體示意圖。
圖3為本發明第一實施例的電感元件的第二立體示意圖。
圖4為本發明第一實施例的電感元件的前視示意圖。
圖5為本發明第二實施例的電感元件的前視示意圖。
100:電感元件
10:卷繞導體
11:絕緣體
12:圖案導體
13:填充導體
31:第一外部電極
32:第二外部電極
Claims (11)
- 一種電感元件,其包括: 一疊層體,包括多層交替堆疊的絕緣體及圖案導體,所述疊層體具有相對的一底面和一頂面以及相對的一第一側面和一第二側面,所述第一側面和所述第二側面連接在所述底面和所述頂面之間,各層所述圖案導體設置在所述疊層體內部,並且各層所述圖案導體在相鄰兩層所述絕緣體之間的介面沿著一環繞軌跡延伸; 多個填充導體,各個所述填充導體分布在各層所述絕緣體,各個所述填充導體沿著各層所述絕緣體的厚度方向貫通各層所述絕緣體,以連接多層所述圖案導體中的相鄰兩層所述圖案導體,形成一以螺旋狀延伸的卷繞導體;以及 一第一外部電極與一第二外部電極,分別形成在所述疊層體的所述第一側面和所述第二側面,所述第一外部電極的內緣與多層所述圖案導體中的最上層的所述圖案導體相連接,所述第二外部電極的內緣與多層所述圖案導體中的最下層的所述圖案導體相連接; 其中,所述第一外部電極的外緣露出於所述疊層體的所述底面以及所述第一側面,所述第二外部電極的外緣露出於所述疊層體的所述底面及所述第二側面,所述第一外部電極及所述第二外部電極的所述內緣為一曲面。
- 如請求項1所述的電感元件,其中,各所述圖案導體具有第一端與第二端,且在相鄰的上下兩層所述圖案導體中,上層所述圖案導體的所述第二端與下層所述圖案導體的所述第一端透過所述填充導體相連接。
- 如請求項2所述的電感元件,其中,當所述第一外部電極與多層所述圖案導體中的最上層的所述圖案導體相連接時,最上層的所述圖案導體的所述第一端是以沿著所述環繞軌跡的切線方向連接所述第一外部電極的所述內緣。
- 如請求項2所述電感元件,其中,當所述第二外部電極與多層所述圖案導體中的所述最下層的相連接時,最下層的所述圖案導體的所述第二端是以沿著所述環繞軌跡的切線方向連接所述第二外部電極的所述內緣。
- 如請求項2所述的電感元件,其中,最上層的所述圖案導體的所述第一端連接所述第一外部電極的所述內緣,且最上層的所述圖案導體的所述第一端與所述第一外部電極的所述內緣的連接處靠近所述疊層體的底面。
- 如請求項2所述的電感元件,其中,最下層的所述圖案導體的所述第二端連接所述第二外部電極的內緣,且最下層的所述圖案導體的所述第二端與所述第二外部電極的所述內緣的連接處靠近所述疊層體的底面。
- 如請求項1所述的電感元件,其中,當所述第一外部電極的所述外緣露出於所述疊層體的所述第一側面時,所述第一外部電極的所述外緣在所述第一側面的露出部分的長度至少為所述第一側面長度的三分之一。
- 如請求項1所述的電感元件,其中,當所述第二外部電極的所述外緣露出於所述疊層體的所述第二側面時,所述第二外部電極的所述外緣在所述第二側面的露出部分的長度至少為所述第二側面長度的三分之一。
- 如請求項1所述的電感元件,其中,所述絕緣體是以陶瓷材料透過卷對卷塗佈方式製成 。
- 如請求項1所述的電感元件,其中,所述絕緣體是以非感光陶瓷漿透過印刷方式製成。
- 如請求項1所述的電感元件,其中,所述填充導體透過一雷射光束對所述絕緣體進行穿孔,再注入感光銀漿且透過曝光顯影方式而形成。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109130184A TWI724965B (zh) | 2020-09-03 | 2020-09-03 | 電感元件 |
US17/402,717 US20220068547A1 (en) | 2020-09-03 | 2021-08-16 | Inductance device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109130184A TWI724965B (zh) | 2020-09-03 | 2020-09-03 | 電感元件 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI724965B TWI724965B (zh) | 2021-04-11 |
TW202211269A true TW202211269A (zh) | 2022-03-16 |
Family
ID=76604914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109130184A TWI724965B (zh) | 2020-09-03 | 2020-09-03 | 電感元件 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20220068547A1 (zh) |
TW (1) | TWI724965B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI748926B (zh) * | 2021-06-16 | 2021-12-01 | 奇力新電子股份有限公司 | 薄膜電感 |
TWI760275B (zh) * | 2021-08-26 | 2022-04-01 | 奇力新電子股份有限公司 | 電感元件及其製造方法 |
TWI762423B (zh) * | 2021-09-29 | 2022-04-21 | 奇力新電子股份有限公司 | 電感元件 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI675385B (zh) * | 2019-06-28 | 2019-10-21 | 奇力新電子股份有限公司 | 合金材積層電感製法 |
-
2020
- 2020-09-03 TW TW109130184A patent/TWI724965B/zh active
-
2021
- 2021-08-16 US US17/402,717 patent/US20220068547A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
TWI724965B (zh) | 2021-04-11 |
US20220068547A1 (en) | 2022-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI724965B (zh) | 電感元件 | |
TWI493577B (zh) | 電磁元件 | |
CN1914699B (zh) | 电子元件的制造方法、母板和电子元件 | |
US7579937B2 (en) | Laminated inductor and method of manufacture of same | |
JP3856047B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
US6603380B2 (en) | Method of producing laminated ceramic electronic component and laminated ceramic electronic component | |
CN103377811B (zh) | 电磁器件及其线圈结构 | |
JP2004128506A (ja) | 積層型コイル部品及びその製造方法 | |
US6498555B1 (en) | Monolithic inductor | |
KR101983192B1 (ko) | 코일 전자부품 | |
JP5757376B1 (ja) | 多層基板の製造方法、多層基板および電磁石 | |
TWI578872B (zh) | 印刷電路板之多層導線結構、磁性元件及其製造方法 | |
JP2018206922A (ja) | 電子部品 | |
JP2007214448A (ja) | コモンモードチョークコイル | |
CN112071554A (zh) | 电感组件 | |
JP2003332141A (ja) | チップ型コモンモードチョークコイル | |
KR102029548B1 (ko) | 코일 부품 | |
JP6090444B2 (ja) | 積層型インダクタ素子の製造方法 | |
JP6232976B2 (ja) | 多層基板の製造方法、多層基板および電磁石 | |
US20230215616A1 (en) | Coil component | |
US20230230737A1 (en) | Multilayer coil component | |
JP6024826B2 (ja) | 積層型インダクタ素子とその製造方法 | |
WO2006123467A1 (ja) | 電子部品 | |
JP2003037014A (ja) | 積層インダクタ搭載構造 | |
JPWO2005043565A1 (ja) | 積層型磁性部品及びその製造方法並びに積層型磁性部品用積層体の製造方法 |