TWI578872B - 印刷電路板之多層導線結構、磁性元件及其製造方法 - Google Patents

Description

印刷電路板之多層導線結構、磁性元件及其製造方法

本發明是有關於一種多層導線結構、磁性元件及其製造方法，尤其是有關於平面型電路元件的一種印刷電路板(PCB)之多層導線結構、磁性元件及其製造方法。

銅箔基板(CCL, Copper clad laminate)為印刷電路板(Printed circuit board，全文將簡稱為PCB)的主要材料，其組成係包含有增加強度的玻纖布、絕緣環氧樹脂以及銅箔。如圖1a所示，位於中間的基材10便是以固化的玻纖布與環氧樹脂來完成，與基材10面積相同的整面銅箔11、12分別平整地接合在基材10的上、下表面，主要是在未形成多層結構及導線形狀之前為了增加單片銅箔基板(CCL)的強度，因此基材10的厚度必須大於0.1毫米(mm)以上，但是這種厚度對於電子產業產品微小化薄型化是不利的。此外，在銅箔11、12上定義出導線形狀的製程上，必須讓銅箔11、12經過光阻塗佈→曝光→顯影→蝕刻等多道步驟後才能完成。但是，在顯影與蝕刻時需要用到大量化學藥劑，因此是相當不利於環境保護的，並且在製程中必須以人工的方式上下料與整料，無法以自動化的方式來節省成本以及降低因人造成的製程問題，造成製程時間較長且成本較高。

另外，如圖1b所示，其係以傳統工法所完成的多層印刷電路板(PCB)的剖面示意圖，由圖可清楚看出，由於銅箔導線19是以蝕刻液來完成定義，因此銅箔導線19的邊緣形狀會有因側蝕所造成的內凹形狀，即銅箔導線19的內邊緣處與外邊緣處之間有很大的側蝕距離d1。隨著大電流的應用下，選用較大厚度的銅箔導線19時，側蝕現像會更嚴重，即側蝕距離d1會更大。銅厚d4為0.15mm時，側蝕距離d1大於0.15mm。圖1b所示舉例說明，內邊緣處在上表面，外邊緣處在下表面，上線路間距d2是指銅箔導線19兩相鄰的上表面邊緣處之間距離，下線路間距d3是指銅箔導線19兩相鄰的下表面邊緣處之間距離，絕緣特性由兩者較小者決定。側蝕現象使得上線路間距d2(相同於曝光用的光罩中的線路間距)必需增加，才能維持相同的絕緣特性，因而造成整體印刷電路板(PCB)的尺寸大大增加。為了避免傳統電路板製程中蝕刻線路時所造成的側蝕問題，並且可以更精準的控制層與層之間的偏移量，係為發展本案之主要目的之一。

本案係為一種印刷電路板之多層導線結構製造方法，其包含下列步驟：提供一第一導線結構以及一第二導線結構；於該第一導線結構與該第二導線結構間提供一絕緣隔絕層，該絕緣隔絕層厚度小於該第一導線結構或該第二導線結構的厚度；以及對該第一導線結構、該絕緣隔絕層與該第二導線結構進行一壓合製程，進而完成一印刷電路板之多層導線結構。

本案之另一方面係為一種平面式的磁性元件構造，其包含:一磁芯；以及一平面式導電繞組，為印刷電路板之多層導線結構，其包含:一第一導線結構以及一第二導線結構；一絕緣隔絕層，設置於該第一導線結構與該第二導線結構間，該絕緣隔絕層厚度小於該第一導線結構或該第二導線結構的厚度；以及一貫穿孔，其中該磁芯貫穿該貫穿孔。

本案之再一方面係為一種印刷電路板之多層導線結構，其包含：一第一導線結構以及一第二導線結構；以及一絕緣隔絕層，設置於該第一導線結構與該第二導線結構間，該絕緣隔絕層厚度小於該第一導線結構或該第二導線結構的厚度。

請參見圖2a~2c，其係本案為改善習用手段缺失所發展出來的PCB多層導線結構製造方法的過程示意圖，首先，如圖2a，其係以沖壓或蝕刻的方式先定義形狀的多個導線結構21，每個導線結構21包含有複數個子單元211以及分別連接至該等子單元211的連接條210，而連接條210上還可具有定位孔2100，該等子單元211的形狀可以是相同或是有稍微不同，每個導線結構21被以沖壓或蝕刻的方式一體成型地完成。該等導線結構21係可以用銅導體或其它金屬或合金材料來完成，並可額外進行棕化處理，用以增加表面粗糙度。

接著請參見圖2b，將上述導線結構21間分別提供一絕緣隔絕層22，並可以重覆進行上述動作而形成一堆疊結構，而且可以利用將複數個固定柱由堆疊方向插入定位孔2100來進行上述導線結構21間的定位，同時可以有效降低導線結構21在壓合時產生的偏移，複數個固定柱於壓合完成後移除。由於，在接合形成多層結構之前已經形成特定，例如環狀圖形的導線結構21，使絕緣隔絕層22需要負擔的支撐強度降低，因此該絕緣隔絕層22的厚度可設計成小於該等導線結構21的厚度，且該絕緣隔絕層22的厚度範圍可以為0.015mm~0.2mm，如此一來，將可以大幅降低完成後多層導線結構的整體厚度。接著對該等導線結構21以該等絕緣隔絕層22之堆疊結構進行壓合製程，進而完成壓合的一多層導線結構29。而該絕緣隔絕層22係可以用玻纖布(Prepreg, 材料主要為玻璃纖維(glass fiber )加上樹脂(resin))來完成，且該壓合製程可以是一種加熱壓合製程，可以先對上述導線結構21進行預熱，或同時對導線結構21及絕緣隔絕層22一起加熱，例如加熱到180~230℃後再進行壓合，其加熱及加壓曲線的圖式請參見圖2d與圖2e之所示，其中詳細描述加熱加壓過程中隨時間變化的溫度與壓力數值實施例。圖2d主要是兩段溫度與兩段壓力的加工過程，而圖2e主要是一段溫度與兩段壓力的加工過程。

接著請參見圖2c，其係將壓合完成的多層導線結構29進行一切割製程而分離該連接條210與該等子單元211，並將該多層導線結構29分離成複數個子單元多層導線結構290。舉例來說，切割完成的子單元多層導線結構290可以作為平面式線圈的基礎結構。而由於本案所完成之子單元多層導線結構290中的絕緣隔絕層22厚度可小於該等導線結構的厚度，因此可以達到大幅降低整體結構厚度的功效增進。

再請參見圖3a，其係本案用以完成平面式線圈基礎結構中不同層的導線結構形狀示意圖，以五層導線結構為例，圖中表示出代表在五個分層L1~L5中五種導線結構31~35中不同子單元310~350的Ｃ形狀(圓弧形狀)，其中每一個上下重疊區域上(如圖中之相同的切除線390上)每一層的子單元的接腳3101、3102、3201、3202、3301、3302、3401、3402、3501、3502的相對位置皆有所不同，將五種導線結構31~35之間置放絕緣隔絕層22並堆疊定位後(定位可以利用圖2a中定位孔2100，不過為求圖面簡潔，本圖未將其示出)，上下相鄰導線結構的一隻接腳(例如接腳3102與接腳3201、接腳3202與接腳3301、接腳3302與接腳3401、接腳3402與接腳3501)將處於對準的位置(如圖所示之虛線處)，於本實施例中，每一層的子單元之內、外側邊線上、下對凖，使其放置在上、下重疊的切除區域391之外。而經過切割製程後，切割面將露出如圖3b所示之接腳3101、3102、3201、3202、3301、3302、3401、3402、3501、3502。而透過圖3b與圖3c接腳外露側設置的導體插塞39，便可將導線結構31~35串接成一個平面式線圈。而且，透過對經過切割製程後，所露出的導線結構，例如圖3b中所示之接腳3101、3102、3201、3202、3301、3302、3401、3402、3501、3502，還可以藉此檢測PCB多層導線結構的成品是否附合規格，例如：層間距離、各導線結構層間對齊時的偏移量與側蝕量等。

於一些實施例中，如圖3d所示，露出切割面之接腳3101、3102、3201、3202、3301、3302、3401、3402、3501、3502更可以包含一通孔或凹槽，利用鍍通孔製程(Plating Through Hole)(包含：鑽孔+活化孔+孔電鍍等步驟)來取代上述之導體插塞39，用以將圖3b所示露出來的接腳3101、3102、3201、3202、3301、3302、3401、3402、3501、3502完成電性連接。並可再進行下列步驟：上下表面塗佈絕緣漆(綠漆)，接著進行表面處理(例如：化金、化銀,噴錫或有機保護膜(Organic Soldering Preservative))，然後再進行銑板成型(routing)，即切割製程，如圖3e所示，通孔或凹槽結構38上下貫通整個多層導線結構。

另外於一些實施例中，為了增加最上、下層的平整度，最上、下層不設置導線結構，或是最上、下層的導線結構由黃光微影製程來定義形狀，步驟如下：最上、下層是使用未定義形狀的單面銅箔進行壓合後，再利用黃光微影製程(曝光+顯影+蝕刻等步驟)，並可再進行下列步驟：上下表面塗佈絕緣漆(綠漆)，接著進行表面處理(例如：化金、化銀,噴錫或有機保護膜(Organic Soldering Preservative))，然後再進行銑板成型(routing)。再者，於一些實施例中，導線結構31~35為Ｃ形環狀線圈結構等彼此之間的電性連接關係更可以是串接及並接的組合關係所構成的一個平面式線圈。

於一些實施例中，本案技術更可應用在大電流的PCB多層導線結構，會在PCB多層導線結構的至少一表面焊接電子元件(未圖示)，其導線結構的圖形則不限定為C形狀，而是對應該電子元件焊接處相互連接的形狀(圖未示出)。

而利用上述之平面式的線圈構造為基礎，則可以用來完成一個平面式的變壓器或電感器等平面式磁性元件，而該平面式PCB的線圈構造可以是其中的一個或多個繞組。請參照圖4，其為本發明之一實施例所述之平面式磁性元件的結構分解示意圖。平面式磁性元件7可以是平面式電感器或變壓器，其包含有導電繞組70以及磁芯71。而導電繞組70可以是圖3b與圖3c所示的結構，其電性上等效為一個或多個繞組，為平面式變壓器時，至少包含兩個繞組，可由單層或多層的C形環狀圖形的導線結構21構成，並可透過上述製作方法來完成。至於兩件式的磁芯71，例如E-I、E-E式磁芯，可以套設於導電繞組70，使導電繞組70之導電路徑環繞於磁芯71的部份結構，例如中軸部。此外，本實施例所述之平面式磁性元件7還可以是其他類型的磁性元件，例如共模式電感器及耦合式電感器。一般的電感器只有單一個繞組，若平面式磁性元件7是共模式電感器或耦合式電感器時，該電感器會有相同匝數的兩個繞組。以下再就本實施例所述之平面式磁性元件7的詳細構造做進一步的描述。

如圖4所示，本實施例所述之導電繞組70包括主體701與貫穿主體701的貫穿孔702。磁芯71包括第一磁芯部711與第二磁芯部712。導電繞組70的主體701位於第一磁芯部711與第二磁芯部712之間。第二磁芯部712具有軸部713，第二磁芯部712藉由軸部713穿過導電繞組70的貫穿孔702而與第一磁芯部711接合，例如使用環氧樹脂的膠材貼合。

如圖4所示，本實施例所述之磁性元件7更包括以線餅式結構所完成的第一次線圈繞組單元72與第二次線圈繞組單元73，其電性上可以等效為一次繞組（primary winding）、二次繞組(secondary winding)以及輔助繞組（auxiliary winding）。於本實施例中，第一次線圈繞組單元72與第二次線圈繞組單元73為線餅式結構，導電繞組70、第一次線圈繞組單元72以及第二次線圈繞組單元73在電性上分別等效為二次繞組、一次繞組以及輔助繞組。第一次線圈繞組單元72配置於導電繞組70的主體701與第一磁芯部711之間。第二次線圈繞組單元73配置於導電繞組70的主體701與第二磁芯部712之間，但本發明並不以此為限。值得一提的是，第一次線圈繞組單元72與第二次線圈繞組單元73也可以透過本案於上所述之製作方法來完成之PCB多層導線結構。

如圖4所示，本實施例所述之磁性元件7更包括第一絕緣膜層74以及第二絕緣膜層75。第一絕緣膜層74配置於第一磁芯部711與第一次線圈繞組單元72之間，第二絕緣膜層75配置於第二次線圈繞組單元73與第二磁芯部712之間。此外， 第一次線圈繞組單元72、第二次線圈繞組單元73、第一絕緣膜層74以及第二絕緣膜層75分別具有與導電繞組70的貫穿孔702相對應的貫穿孔，以供第二磁芯部712的軸部213穿過。

於本實施例中，平面式磁性元件7更包含：六個柱狀導電接腳(pin)761~766以及兩個導線架(bobbin)771~772，每一個柱狀導電接腳(導體插塞)761~766分別設置在平面型PCB之導電繞組70之兩個相對側邊之凹槽部(例如截切通孔)，且分別固定在兩個導線架771~772上，藉由導線架771~772增加柱狀導電接腳761~766的機械強度，其中兩個柱狀導電接腳分別電性連接於線圈繞組單元的其中一個繞組。

於本實施例中，平面式PCB的導電繞組70之單層或多層的C形環狀圖形的導線結構所構成之二次繞組、第一次線圈繞組單元72所構成之一次繞組以及第二次線圈繞組單元73所構成之輔助繞組的各兩端會分別電性連接到其中兩個柱狀導電接腳，該平面式磁性元件7的一次繞組、二次繞組以及輔助繞組是藉由六個柱狀導電接腳761~766與系統板電性連接。於一些實施例中，平面式磁性元件不包含導線架，所以每一個柱狀導電接腳分別設置在平面型PCB之導電繞組70之兩側邊之接腳導孔中(未圖示)，例如通孔或截切通孔，直接藉由接腳導孔增加柱狀導電接腳的機械強度。

再請參見圖5a，其係本案技術手段可以進行大量製造的示意圖，其中可以看出多個子單元50同時完成於一整層相連接的片狀物上，透過與絕緣隔絕層59的堆疊、對準與壓合的製程後，便可以進行切割而完成多個導電繞組，其中堆疊及壓合時，該複數個固定柱510會由堆疊方向插入固定孔511及定位孔2100。至於圖5b則是表達出含有阻流結構51的示意圖，阻流結構51的形狀不限定，但主要設置於導線結構的子單元50外邊緣區堿或是子單元50之間，並可選擇性地在阻流結構51上設置固定孔511，堆疊壓合時於將複數個固定柱510由堆疊方向插入固定孔511，主要是用以達到降低導線結構在層內的水平偏移，達成各導線結構層間對齊時的偏移量降低的功效增進，例如圖3b所示，第一層的接腳3101與第二層的接腳之間的水平偏移量降低。

再請參見圖6，其係利用本案技術手段來完成一個變壓器繞線單元的分層實例示意圖，其中所有的導線結構601~616係透過絕緣層(本圖未示出)的隔離而依序地堆疊在一起，即導線結構601~616分別對應放置於第1~16層，其中導線結構601、604、605、608、609、612、613、616可透過圖式上端第一側的第一接點~第五接點(通孔)P1~P5來進行層間的導通，進而形成第一側繞組，而導線結構602、603、606、607、610、611、614、615則透過圖式下端第二側的第一接點~第五接點(通孔)S1~S5來進行層間的導通，進而形成第二側繞組，而中央孔洞621則可以讓鐵芯(本圖未示出)穿過。第一側繞組及第二側繞組在電性上可以等效為一次繞組（primary winding）、二次繞組(secondary winding)或輔助繞組（auxiliary winding）。

而將圖6所示之導線結構完成疊合後的示意圖請參見圖7a之所示，其中第一側的第一接點~第五接點P1~P5與第二側的第一接點~第五接點S1~S5分別代表圖7b所示變壓器電路的節點，而圖7c則是7b所示變壓器電路的細部實例示意圖，其中清楚表達出每個導線結構與圖6的關係，例如第1層的導線結構601與第4層的導線結構604為並聯關件，第1層的導線結構601與第5層的導線結構605為串聯關件。A1、A2、B1、B2、C1、C2、D1與D2則是代表導線結構形狀的類型，但是透過對稱與翻轉，A1、A2、D1與D2的形狀其實是一樣的，而B1、B2、C1與C2的形狀其實也是一樣的，因此，在本例中僅需製作兩種形狀的導線結構即可。

再請參見圖8，其係表達出本案的側蝕現象改善之剖面圖，由圖可看出，在導線結構21的銅厚d4為0.1~0.3mm的大電流應用條件下，側蝕距離d1可以維持小於5μm。絕緣隔絕層22的厚度範圍可以為0.015mm~0.200mm，例如(1)導線結構的厚度：0.25mm，絕緣隔絕層22的厚度：0.09mm；(2)導線結構的厚度：0.20mm，絕緣隔絕層22的厚度：0.15mm。本發明所述之多層導線結構及其製作方法，主要的優點在於能省去高污染的電鍍製程，節省製程的步驟進而降低成本。並且特別適用於大電流導通、小尺寸的印刷電路板應用，如電源線路所需的多層線路導通結構或電源元件所需的平面型(薄型)導電繞組，例如是平面型的變壓器或平面型的電感(inductor, choke, common mode choke, reactor)等磁性元件。本案技術在結構上，部份的切割面會有露出部份的導線結構，可以藉此檢測PCB多層導線結構的成品是否附合規格，例如絕緣隔絕層的厚度、導線結構在層內的水平偏移量是否附合規格。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

磁性元件7 基材10 銅箔11、12 銅箔導線19 導線結構21 絕緣隔絕層22 多層導線結構29 凹槽結構38 導體插塞39 子單元50 阻流結構51 絕緣隔絕層59 導電繞組70 磁芯71 第一次線圈繞組單元72 第二次線圈繞組單元73 第一絕緣膜層74 第二絕緣膜層75 連接條210 子單元211 多層導線結構290 子單元310~350 切除線390 切除區域391 固定柱510 固定孔511 中央孔洞621 主體701 貫穿孔702 第一磁芯部711 第二磁芯部712 軸部713 柱狀導電接腳761~766 導線架771~772 定位孔2100 接腳3101、3102、3201、3202、3301、3302、3401、3402、3501、3502 導線結構31~35 導線結構601~616 導線結構形狀類型A1、A2、B1、B2、C1、C2、D1、D2 側蝕距離d1 上線路間距d2 下線路間距d3 銅厚d4 分層L1~L5 接點(通孔)P1~P5 接點(通孔)S1~S5

圖1a，其係以傳統工法所完成銅箔基板(CCL)的剖面示意圖。 圖1b所示，其係以傳統工法所完成的多層印刷電路板(PCB)的剖面示意圖。 圖2a~2e，其係本案為改善習用手段缺失所發展出來的PCB多層導線結構製造方法的過程示意圖。 圖3a~3e，其係本案用以完成平面式線圈基礎結構中不同層的導線結構形狀以及疊合後的各個角度的示意圖。 圖4，其係本案所發展出來之磁性元件的結構分解示意圖。 圖5a~5b，其係本案技術手段可以進行大量製造的示意圖。 圖6，其係利用本案技術手段來完成一個變壓器繞線單元的分層實例示意圖。 圖7a~7c其係將圖6所示之導線結構完成疊合後的結構示意圖以及繞線電路示意圖。 圖8，其係表達出本案的側蝕現象改善之剖面圖。

子單元50 絕緣隔絕層59 固定柱510

Claims (23)

1. 一種印刷電路板之多層導線結構製造方法，其包含下列步驟：提供一第一導線結構以及一第二導線結構；於該第一導線結構與該第二導線結構間提供一絕緣隔絕層，該絕緣隔絕層厚度小於該第一導線結構或該第二導線結構的厚度；以及對該第一導線結構、該絕緣隔絕層與該第二導線結構進行一壓合製程，使該第一導線結構與該第二導線結構間的距離小於該第一導線結構或該第二導線結構的厚度，進而完成一印刷電路板之多層導線結構。
2. 如申請專利範圍第1項所述之印刷電路板之多層導線結構製造方法，其中該第一導線結構或該第二導線結構係以沖壓或蝕刻的方式先定義出其形狀。
3. 如申請專利範圍第2項所述之印刷電路板之多層導線結構製造方法，其中提供該第一導線結構以及該第二導線結構之步驟中，先定義出形狀之該第一導線結構或該第二導線結構與該絕緣隔絕層分離。
4. 如申請專利範圍第1項所述之印刷電路板之多層導線結構製造方法，其中該第一導線結構與該第二導線結構係以銅導體或合金材料來完成，並進行棕化處理，用以增加表面粗糙度。
5. 如申請專利範圍第1項所述之印刷電路板之多層導線結構製造方法，其中該絕緣隔絕層之厚度範圍為0.015mm~0.2mm，該第一導線結構與該第二導線結構之厚度範圍為0.1~0.3mm。
6. 如申請專利範圍第1項所述之印刷電路板之多層導線結構製造方法，其中對該第一導線結構、該絕緣隔絕層與該第二導線結構所進行之該壓合製程，係為一加熱壓合製程。
7. 如申請專利範圍第6項所述之印刷電路板之多層導線結構製造方法，其中該加熱壓合製程中包含對該第一導線結構與該第二導線結構進行預熱。
8. 如申請專利範圍第1項所述之印刷電路板之多層導線結構製造方法，其中該第一導線結構或該第二導線結構係包含有：複數個子單元，該等子單元形狀相同；以及一連接條，分別連接至該等子單元。
9. 如申請專利範圍第8項所述之印刷電路板之多層導線結構製造方法，其中該第一導線結構或該第二導線結構更包含有至少一阻流結構，設置於該等子單元外邊緣區堿或是該等子單元之間，該阻流結構上設置有至少一固定孔與一固定柱，該固定柱沿堆疊方向插入該固定孔。
10. 如申請專利範圍第8項所述之印刷電路板之多層導線結構製造方法，其中該連接條上設置有至少一定位孔與一固定柱，該至少一固定柱沿堆疊方向插入該定位孔。
11. 如申請專利範圍第8項所述之印刷電路板之多層導線結構製造方法，其中更包含下列步驟：將該印刷電路板之多層導線結構進行一切割製程而分離該連接條與該等子單元，並將該多層導線結構分離成複數個子單元多層導線結構，且該等子單元多層導線結構的側面露出複數個接腳。
12. 如申請專利範圍第11項所述之印刷電路板之多層導線結構製造方法，其中更包含下列步驟：提供一導體插塞，用以與該子單元多層導線結構中側面所露出之上下相鄰接腳完成電性接觸。
13. 如申請專利範圍第1項所述之印刷電路板之多層導線結構製造方法，其中更包含下列步驟：重覆進行提供該第一導線結構、該絕緣隔絕層以及該第二導線結構。
14. 一種印刷電路板之多層導線結構，其包含：一第一導線結構以及一第二導線結構；以及一絕緣隔絕層，設置於該第一導線結構與該第二導線結構間，該絕緣隔絕層厚度小於該第一導線結構或該第二導線結構的厚度，且該第一導線結構與該第二導線結構間的距離也小於該第一導線結構或該第二導線結構的厚度。
15. 如申請專利範圍第14項所述之印刷電路板之多層導線結構，其中該第一導線結構與該第二導線結構係以沖壓或蝕刻的方式來定義出其形狀。
16. 如申請專利範圍第14項所述之印刷電路板之多層導線結構，其中該第一導線結構與該第二導線結構係以銅導體材料來完成，並進行完棕化處理，用以增加表面粗糙度。
17. 如申請專利範圍第14項所述之印刷電路板之多層導線結構，其中該絕緣隔絕層係以玻纖布完成。
18. 如申請專利範圍第14項所述之印刷電路板之多層導線結構，其中該絕緣隔絕層之厚度範圍為0.015mm~0.2mm，該第一導線結構與該第二導線結構之厚度範圍為0.1~0.3mm。
19. 如申請專利範圍第14項所述之印刷電路板之多層導線結構，其中更包含一導體插塞或孔洞，用以與該印刷電路板之多層導線結構中露出之上下相鄰導線結構完成電性接觸，進而將該等導線結構串接或並接成一個完整的繞組。
20. 如申請專利範圍第14項所述之印刷電路板之多層導線結構，其中該印刷電路板之多層導線結構的側面露出部份的該第一導線結構與該第二導線結構。
21. 一種平面式的磁性元件構造，其包含：一磁芯；以及一平面式導電繞組，為印刷電路板之多層導線結構，其包含：一第一導線結構以及一第二導線結構；一絕緣隔絕層，設置於該第一導線結構與該第二導線結構間，該絕緣隔絕層厚度小於該第一導線結構或該第二導線 結構的厚度，且該第一導線結構與該第二導線結構間的距離也小於該第一導線結構或該第二導線結構的厚度；以及一貫穿孔，其中該磁芯貫穿該貫穿孔。
22. 如申請專利範圍第21項所述之平面式的磁性元件構造，其中其中該平面式導電繞組的側面露出部份的該第一導線結構與該第二導線結構。
23. 如申請專利範圍第21項所述之平面式的磁性元件構造，其中該絕緣隔絕層之厚度範圍為0.015mm~0.2mm，該第一導線結構與該第二導線結構之厚度範圍為0.1~0.3mm。