TW201336360A - 線路板及其構造單元與製程 - Google Patents
線路板及其構造單元與製程 Download PDFInfo
- Publication number
- TW201336360A TW201336360A TW102104240A TW102104240A TW201336360A TW 201336360 A TW201336360 A TW 201336360A TW 102104240 A TW102104240 A TW 102104240A TW 102104240 A TW102104240 A TW 102104240A TW 201336360 A TW201336360 A TW 201336360A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- adhesive layer
- conductive layer
- unit
- circuit board
- Prior art date
Links
Abstract
一種線路板及其構造單元與製程,可利用一或多道高溫壓合製程來進行線路板製作,其中所提出的構造單元可被反覆疊加,以形成多層線路板。
Description
本申請是有關於一種線路板及其構造單元與製作方法,且特別是有關於可利用一或多道高溫壓合製程來進行線路板製作的構造單元、製作方法,及其所形成的線路板結構。
傳統軟性電路板的製作方式之一是在一絕緣基材的單側表面或相對二側表面上進行前處理及濺鍍(sputter)等步驟,以於絕緣基材上化學鍍或電鍍形成線路層。然而,此製程的步驟繁複,且濺鍍的製程的成本較高。現行的軟性電路板大多是由可撓式銅箔基板(Flexible Copper Clad Laminate,FCCL)、絕緣基材、接著劑所組成。此類軟性電路板的製作方式是先對可撓式銅箔基板進行蝕刻等圖案化步驟,以形成所需的線路。之後,再對可撓式銅箔基板以及絕緣基材進行快速壓合步驟,使可撓式銅箔基板與絕緣基材藉由接著劑相互接合。
應注意的是,在製作前述軟性電路板時,基於各層的材料特性,如接著劑的耐溫極限較低,而無法進行高溫以及長時間
的壓合步驟。也因此,現有的軟性電路板多為單層或雙層線路結構,在製作更多層的線路結構時,會遭遇較大的困難與限制。另外,傳統用於軟性電路板的接著劑,其介電常數偏高,也不利於線路解析度與積集度的提升。
傳統的印刷電路板製程雖然可以提供多層線路結構,但其採用FR4基材所包含的玻璃纖維布(Glass Febrics),其介電常數較高。就縮減厚度而言,雖然可以採用短纖的玻璃纖維布,但此種短纖的玻璃纖維布的費用較高。
本申請提供一種線路板製程,其可利用一或多道高溫壓合製程來達成快速且高可靠度的多層線路板製作。
此線路板製程包括下列步驟:首先,提供一核心單元與一第一疊加單元。此核心單元包括一第一聚亞醯胺層、一第一膠層、一第二膠層、一第一導電層與一第二導電層。第一膠層與第二膠層分別配置於第一聚亞醯胺層之一第一與一第二表面上。第一與第二導電層分別配置於第一與第二膠層上。第一疊加單元包括一第二聚亞醯胺層、一第三膠層、一第四膠層與一第三導電層。第三與第四膠層分別配置於第二聚亞醯胺層之一第三與一第四表面上。第四膠層外露且面向第一導電層,而第三導電層配置於第三膠層上。之後,進行一第一壓合步驟,且壓合溫度高於160℃,壓合第一疊加單元與核心單
元,使第四膠層接合至第一導電層。
在本申請之一實施例中,在第一壓合步驟之前更包括提供一第二疊加單元,其包括一第三聚亞醯胺層、一第五膠層、一第六膠層與一第四導電層。第五與第六膠層分別配置於第三聚亞醯胺層之一第五與一第六表面上。第六膠層外露且面向第二導電層,且第四導電層配置於第五膠層上。此外,在進行第一壓合步驟的過程中,同時壓合第一疊加單元、第二疊加單元以及核心單元,使第四膠層接合至第一導電層,並且使第六膠層接合至第二導電層。
在本申請之一實施例中,在第一壓合步驟之後還可包括分別形成一第一與一第二銲罩層於第三與第四導電層上。
在本申請之一實施例中,在該第一壓合步驟之後,此製程更包括提供另一第一疊加單元,此另一第一疊加單元的第四膠層外露,且面向前一第一疊加單元的第三導電層。提供另一第二疊加單元,此另一第二疊加單元的第六膠層外露,且面向前一第二疊加單元的第四導電層。然後,進行一第二壓合步驟,且壓合溫度高於160℃,壓合所有的第一疊加單元、第二疊加單元與核心單元,使另一第一疊加單元的第四膠層接合至前一第一疊加單元的第三導電層與另一第二疊加單元的第六膠層至前一第二疊加單元的第四導電層。
在本申請之一實施例中,在第二壓合步驟之後還可包括分別形成一第一與一第二銲罩層於最外層的第三與第四導電層
上。
在本申請之一實施例中,第一壓合步驟的壓合溫度大約介於160℃至200℃之間。
在本申請之一實施例中,第二壓合步驟的壓合溫度大約介於160℃至200℃之間。
本申請提供一種線路板,具有良好的製程溫度耐受性,可相容於現有印刷電路板的製程設備,並且具有較薄的厚度。
此線路板包括一核心單元以及一第一疊加單元。核心單元包括一第一聚亞醯胺層、一第一膠層、一第二膠層、一第一導電層與一第二導電層。第一與第二膠層分別配置於第一聚亞醯胺層之一第一與一第二表面上。第一與第二導電層分別配置於第一與第二膠層上。第一疊加單元包括一第二聚亞醯胺層、一第三膠層、一第四膠層與一第三導電層。第二聚亞醯胺層具有一第三及一第四表面。第三與第四膠層分別配置於第二聚亞醯胺層之第三與第四表面上。第四膠層接合至該第一導電層。第三導電層配置於第三膠層上。第一、第二、第三與第四膠層的玻璃轉化溫度大約介於140℃至160℃之間。
在本申請的一實施例中,所述之線路板更包括一第二疊加單元,其包括一第三聚亞醯胺層、一第五膠層、一第六膠層以及一第四導電層。第五與第六膠層分別配置於第三聚亞醯胺層之一第五與一第六表面上。第六膠層接合至第二導電層。第四導電層配置於第五膠層上。第五與第六膠層的玻璃轉化溫度大約介於
140℃至160℃之間。
在本申請的一實施例中,前述線路板還可包括一第一與一第二銲罩層分別位於第三與第四導電層上
在本申請的一實施例中,前述之線路板更包括至少另一第一疊加單元與至少另一第二疊加單元分別位於核心單元的第一側與第二側。另一第一疊加單元的第四膠層接合至前一第一疊加單元的第三導電層,且另一第二疊加單元的第六膠層接合至前一第二疊加單元的第四導電層。
在本申請的一實施例中,前述線路板還可包括一第一與一第二銲罩層分別位於最外層的第三與第四導電層上。
在本申請的一實施例中,所述線路板之第一、第二、第三與第四膠層的介電常數大約小於3。
在本申請的一實施例中,所述線路板之第五與第六膠層的介電常數大約小於3。
本申請更提供一種線路板,其為具有良好可撓性與製程溫度耐受性的軟硬複合板,可相容於現有印刷電路板的製程設備。另外,此軟硬複合板具有遠較傳統之軟硬複合板更薄的厚度。
此線路板包括一第一核心單元、一第二核心單元、一第三核心單元、一第七膠層、一第八膠層、一第一疊加單元以及一第二疊加單元。第一核心單元包括一第一聚亞醯胺層、一第一膠層、一第二膠層、一第一導電層以及一第二導電層。第一與第二膠層分別配置於第一聚亞醯胺層之一第一與一第二表面上。第一
與第二導電層分別配置於第一與第二膠層上。
第二核心單元位於第一核心單元的一第一側。第二核心單元包括一第二聚亞醯胺層、一第三膠層、一第四膠層、一第三導電層以及一第四導電層。第三與第四膠層分別配置於第二聚亞醯胺層之一第三與一第四表面上。第三與第四導電層分別配置於第三與第四膠層上,而第四導電層面向第一導電層。
第三核心單元位於第一核心單元的一第二側。第三核心單元包括一第三聚亞醯胺層、一第五膠層、一第六膠層、一第五導電層以及一第六導電層。第五與第六膠層分別配置於第二聚亞醯胺層之一第五與一第六表面上。第五與第六導電層分別配置於第五與第六膠層上,第六導電層面向第二導電層。
此外,第七膠層配置於第一與第二核心單元之間,第四導電層藉由第七膠層接合至第一導電層。第八膠層配置於第一與第三核心單元之間,第六導電層藉由第八膠層接合至第二導電層。
第一疊加單元位於第一核心單元的第一側,且第一疊加單元包括一第四聚亞醯胺層、一第九膠層、一第十膠層與一第七導電層。第九與第十膠層分別配置於第四聚亞醯胺層之一第七與一第八表面上。第十膠層接合至第三導電層,而第七導電層配置於第九膠層上。
第二疊加單元位於第一核心單元的第二側,且第二疊加單元包括一第五聚亞醯胺層、一第十一膠層、一第十二膠層及一第八導電層。第十一與第十二膠層分別配置於第五聚亞醯胺層之
一第九與一第十表面上。第十二膠層接合至第三核心單元的第五導電層,而第八導電層配置於第十一膠層上。
在本申請之一實施例中,所述線路板更包括一第一與一第二銲罩層分別位於第七與第八導電層上。
在本申請之一實施例中,所述線路板具有一第一區域,且第一區域內的一部分的第一疊加單元被移除,使第一疊加單元與第三導電層共同暴露第一區域內的一部份的第三膠層。
在本申請之一實施例中,前述線路板之第一區域內的一部分的第二疊加單元被移除,使第二疊加單元與第五導電層共同暴露第一區域內的一部分的第五膠層。此外,線路板在第一區域內具有一厚度,此厚度小於線路板在其他區域的厚度。
在本申請之一實施例中,所述線路板之第一區域內的一部分的第七膠層被移除,且被移除的部分的第七膠層對應於第一導電層的多個導電端子。第一區域內的一部份的第二核心單元被移除,以暴露前述導電端子。
在本申請之一實施例中,所述線路板之第一、第二、第三、第四、第五、第六、第七、第八、第九、第十、第十一與第十二膠層的介電常數大約小於3。
為讓本申請之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
110、310、410、510、520、530‧‧‧核心單元
120、320、330、420、430、470、480、550、560‧‧‧疊加單元
130‧‧‧接合單元
112、122、132、312、322、332、412、422、432、472、482、512、522、532、552、562‧‧‧聚亞醯胺層
112a、112b、122a、122b、132a、132b、312a、312b、412a、412b、422a、422b、432a、432b、472a、472b、482a、482b、512a、512b、522a、522b、532a、532b、552a、552b、562a、562b‧‧‧聚亞醯胺層之表面
113、114、123、124、133、134、313、314、323、324、333、
334、413、414、423、424、433、434、473、474、483、484、513、514、523、524、533、534、542、544、553、554、563、564‧‧‧膠層
115、116、126、315、316、326、336、415、416、426、436、476、486、515、516、525、526、535、536、556、566‧‧‧導電層
315a、316a、326a、336a、415a、416a、426a、436a、476a、486a、515a、516a、525a、535a、556a、566a‧‧‧線路層
526a、536a‧‧‧屏蔽圖案
128‧‧‧離型層
135、136‧‧‧基層
210~230‧‧‧步驟
300‧‧‧四層線路板
340、440、592、594‧‧‧導電孔道
352、354、452、454、572、574‧‧‧銲罩層
352a、354a、452a、454a、572a、574a‧‧‧開口
400‧‧‧六層線路板
A1‧‧‧第一區域
A2‧‧‧第二區域
T‧‧‧導電端子
圖1A~1C分別繪示依照本申請之一實施例的多種構造單元。
圖2繪示依照本申請之一實施例的線路板的製作方法。
圖3A~3F繪示依照本申請之一實施例的四層線路板製程。
圖4A~4I繪示依照本申請之一實施例的六層線路板製程。
圖5A~5I繪示依照本申請之一實施例的線路板製程。
本申請提出的技術方案包含了單層線路板、多層線路板、軟硬複合板,及用以形成前述多種類型之線路板的構造單元與製作方法。下文以構造單元的角度出發,輔以多個實施例,來介紹本申請用以形成各類型線路板的技術方案。
圖1A~1C分別繪示依照本申請之一實施例的多種構造單元。在此,為便於後續製程步驟之描述,將圖1A~1C的構造單元分別稱為核心單元、疊加單元以及接合單元。
首先,如圖1A所示之核心單元110包括聚亞醯胺層112(polyimide,PI)、第一膠層113、第二膠層114、第一導電層115與第二導電層116。第一膠層113與第二膠層114分別位於聚亞醯胺層112之第一表面112a與第二表面112b上。第一導電層115位於第一膠層113上。第二導電層116位於第二膠層114上。
此外,圖1B所示之疊加單元120包括聚亞醯胺層122、第一膠層123、第二膠層124、導電層126與離型層128。聚亞醯
胺層122具有第一表面122a以及第二表面122b。第一膠層123與第二膠層124分別位於聚亞醯胺層122之第一表面122a與第二表面122b上。導電層126位於第一膠層123上。離型層128位於第二膠層124上。
另外,如圖1C所示,接合單元130包括聚亞醯胺層132、第一膠層133、第二膠層134、第一基層135以及第二基層136。第一膠層133與第二膠層134分別位於聚亞醯胺層132之第一表面132a與第二表面132b上。第一基層135位於第一膠層133上。第二基層136位於第二膠層134上。
此外,前述第一膠層113、123、133以及第二膠層114、124、134例如具有相同的材料組成,其介電常數小於3,例如是介於2.6-2.8之間。其中,介電常數乃是依照IPC TM650-2.5.5.9在1GHz下所進行的量測。同時,為了適應後續進行的高溫壓合步驟,第一膠層113、123、133以及第二膠層114、124、134的玻璃轉化溫度例如是介於140℃至160℃之間。依據本技術領域中具有通常知識者的理解,此處的「玻璃轉移溫度」(Glass transition temperature,Tg)當可被視為轉移溫度(Transition temperature)的一種。即,當聚合物(如第一膠層113、123、133以及第二膠層114、124、134)在玻璃轉移溫度時,會由較高溫所呈現的橡膠態,轉至低溫所呈現出似玻璃又硬且易脆的性質。舉例而言,結晶性塑料具有明顯的玻璃轉移溫度及潛熱值,而聚合物會呈現塑膠態或橡膠狀態全視玻璃轉移溫度與當時使用時的溫度而定。換言之,在
此選用玻璃轉化溫度例如是大於或等於介於140℃至160℃之間的膠層,可以承受後續溫度至少在160℃以上的高溫壓合步驟。
甚至,本實施例還可以進一步選用玻璃轉化溫度介於140℃至160℃之間的聚合物來做為前述第一膠層113、123、133以及第二膠層114、124、134的材料,如此更可確保更高溫度(例如是介於160℃至200℃之間)之壓合步驟的順利進行。由於印刷電路板之高溫壓合步驟的製程溫度約在160℃上下,因此若採用玻璃轉化溫度介於140℃至160℃之間的第一膠層113、123、133以及第二膠層114、124、134,將可確保本實施例之壓合步驟相容於已知印刷電路板之高溫壓合製程與設備,不須開發新的製程設備,可避免成本的增加。
以下就本實施例以及各實施例中壓合步驟進行定義。更詳細而言,傳統軟性電路板使用快速壓合製程,乃是採用滾筒(Roll to Roll)設備。相較於快速壓合製程,本實施例以及後續各實施例之壓合步驟乃是採用現有的印刷電路板(也就是硬板)之高溫壓合製程與設備,也就是單片式製程。因此,兩者的製程參數以及製程設備並不相同。就製程參數而言,本實施例以及後續各實施例之壓合步驟中的壓合時間大於傳統軟板所使用的快速壓合製程的壓合時間,而兩者大約相差一個級數(order)以上。其次,本實施例以及後續各實施例之壓合步驟中的壓合溫度也大於傳統軟板所使用的快速壓合製程的壓合溫度。
在現有已知的材料中,第一膠層113、123、133以及第
二膠層114、124、134例如可以選用律勝科技股份有限公司(Microcosm Technology Co.Ltd)所提供的型號為PE-25F38的產品。此產品可提供玻璃轉化溫度介於140℃~160℃之間,且介電常數約為2.6-2.8的膠材。值得一提的是,傳統軟板所使用的膠材的介電常數通常大於3。
當然,前述所舉之實際產品僅是用來證明本實施例之技術方案的可行性,並非用來限制所選用的膠材種類。依據現有技術水平,本技術領域中具有通常知識者當可在參照本申請的揭露之後,選用或開發出具有類似之材料性質的膠材,並將其應用於本申請的技術方案。
另外,依據所述核心單元110、疊加單元120以及接合單元130在後續線路板製程中所擔當的角色與功用,所述第一膠層113、123、133以及第二膠層114、124、134可能呈現固化的C階狀態或半固化的B階狀態。舉例而言,核心單元110的第一膠層113以及第二膠層114例如皆為固化後的C階狀態。疊加單元120的第一膠層123例如為固化的C階狀態,第二膠層124例如為半固化的B階狀態。接合單元130的第一膠層133以及第二膠層134例如皆為半固化的B階狀態。
此外,第一導電層115、第二導電層116以及導電層126的材質例如為銅或其他適用的導電材料。在後續的線路板製程中,第一導電層115、第二導電層116以及導電層126例如可被圖案化為線路,或是作為屏蔽層、接地層、電源層等。離型層128
例如是離型紙等,其可在後續的線路板製程中被移除,以暴露出B階狀態的第二膠層124。第一基層135以及第二基層136的材質例如是聚對苯二甲酸乙二醇酯(poly ethylene terephthalate,PET)基板或是其他塑料基板,用以支撐聚亞醯胺層132以及B階狀態的第一膠層133以及第二膠層134。
應用前述之核心單元110、疊加單元120以及接合單元130可以形成各種類型的線路板。具體而言,如圖2所示的製程步驟,本申請可以先挑選核心單元110、疊加單元120以及接合單元130中相同種類或不同種類的兩個以上的構造單元(步驟210)。並且,分別對挑選的構造單元選擇性地進行一前置處理(步驟220)。之後,進行一或多道壓合步驟(步驟230),在溫度例如是介於160℃-200℃的環境下壓合所挑選的構造單元,以固化B階狀態的膠層,例如疊加單元120的第二膠層124,以及接合單元130的第一膠層133與第二膠層134。如此,所述多個構造單元可藉由相應的第一膠層133或第二膠層124、134相互接合。
以下藉由多個實施例進一步說明應用前述構造單元與製程步驟所實現的多層線路板及其製程。
圖3A~3F繪示依照本申請之一實施例的四層線路板製程。
首先,如圖3A所示,提供一核心單元310。在此,例如是挑選圖1A的核心單元110來作為本實施例的核心單元310。核心單元310包括第一聚亞醯胺層312、第一膠層313、第二膠層
314、第一導電層315以及第二導電層316。第一膠層313與第二膠層314分別配置於第一聚亞醯胺層312之第一表面312a與第二表面312b上。第一導電層315配置於第一膠層313上。第二導電層316配置於第二膠層314上。
在挑選圖1A的核心單元110來作為本實施例的核心單元310之後,還可以選擇對核心單元310進行如圖2所示之前置處理(步驟220)。如圖3B所示,本實施例可以選擇圖案化第一導電層315以及第二導電層316,以分別形成第一線路層315a以及第二線路層316a。在其他實施例中,也可以選擇不圖案化第一導電層315以及第二導電層316,以作為訊號參考面、電源面或接地面等。
另一方面,如圖3C所示,分別提供一第一疊加單元320以及一第二疊加單元330於核心單元310的相對兩側。在此,例如是挑選圖1B的疊加單元120來作為本實施例的第一疊加單元320與第二疊加單元330,其中圖1B的疊加單元120須經由如圖2所示之前置處理(步驟220),移除離型層128,以暴露出第二膠層124,方能得到本實施例的第一疊加單元320與第二疊加單元330。
第一疊加單元320包括第二聚亞醯胺層322、第三膠層323、第四膠層324以及第三導電層326。第三膠層323與第四膠層324分別配置於第二聚亞醯胺層322之第三表面322a與第四表面322b上。第四膠層324外露並面向第一導電層315(第一線路層315a)。第三導電層326配置於第三膠層323上。
第二疊加單元330包括第三聚亞醯胺層332、第五膠層333、第六膠層334以及第四導電層336。第五膠層333與第六膠層334分別配置於第五表面332a與第六表面332b上。且第六膠層334外露並面向第二導電層316(第二線路層316a)。第四導電層336配置於第五膠層333上。
之後,如圖3D所示,進行一壓合步驟,且壓合溫度高於160℃,壓合第一疊加單元320、核心單元310與第二疊加單元330,使第四膠層324接合至第一導電層315(第一線路層315a),並使第六膠層334接合至第二導電層316(第二線路層316a)。在此步驟中,第四膠層324以及第六膠層334會由半固化之B階狀態轉變為固化之C階狀態。
如前述,由於本申請的核心單元、疊加單元以及接合單元中的膠層可耐高溫,因此可確保本實施例之壓合步驟相容於已知印刷電路板之高溫壓合製程與設備,不須開發新的製程設備,可避免成本的增加。具體而言,前述壓合步驟的壓合溫度大約介於160℃至200℃之間。
接著,如圖3E所示,形成貫穿第一疊加單元320、核心單元310以及第二疊加單元330的導電孔道340,以電性連接第三導電層326、第一線路層315a(第一導電層315)、第二線路層316a(第二導電層316)以及第四導電層336。並且,圖案化第三導電層326以及第四導電層336,以分別形成第三線路層326a以及第四線路層336a。換言之,本實施例所形成的導電孔道340是導
通第三線路層326a、第一線路層315a、第二線路層316a以及第四線路層336a等四層線路的鍍通孔。
當然,在其他實施例中,也可以藉由調整製程步驟以及線路布局等方式,選擇將導電孔道340形成在部分的第一疊加單元320、核心單元310以及第二疊加單元330中,以電性連接第三線路層326a、第一線路層315a、第二線路層316a以及第四線路層336a中的至少兩個。例如,將導電孔道340形成在第一疊加單元320與核心單元310中,使其電性連接第三線路層326a、第一線路層315a以及第二線路層316a。或是,將導電孔道340形成在第一疊加單元320中,使其電性連接第三線路層326a以及第一線路層315a。
接著,如圖3F所示,分別形成第一銲罩層352以及第二銲罩層354於第三線路層326a以及第四線路層336a上。第一銲罩層352具有一或多個開口352a,以暴露作為對外接點的部分第三線路層326a。第二銲罩層354具有一或多個開口354a,以暴露作為對外接點的部分第四線路層336a。如此,大致完成本實施例之四層線路板300的製作。
就傳統具有四層線路的軟性電路板而言,傳統四層軟性電路板需要兩次快速壓合製程,其用以壓合最外層的兩線路層以及保護膜(cover layer),其中保護膜例如是PET基板。然而,本實施例只需要一次壓合步驟便可形成四層線路板。因此,在製程上較為簡單。
圖4A~4I繪示依照本申請之一實施例的六層線路板製程。
首先,如圖4A所示,提供一核心單元410。在此,例如是挑選圖1A的核心單元110來作為本實施例的核心單元410。核心單元410包括第一聚亞醯胺層412、第一膠層413、第二膠層414、第一導電層415與第二導電層416。第一膠層413與第二膠層414分別配置於第一聚亞醯胺層412之第一表面412a與第二表面412b上。第一導電層415配置於第一膠層413上。第二導電層416配置於第二膠層414上。
在挑選圖1A的核心單元110來作為本實施例的核心單元410之後,還可以選擇對核心單元410進行如圖2所示之前置處理(步驟220)。如圖4B所示,本實施例可以選擇圖案化第一導電層415以及第二導電層416,以分別形成第一線路層415a以及第二線路層416a。在其他實施例中,也可以選擇不圖案化第一導電層415以及第二導電層416,以作為訊號參考面、電源面或接地面等。
另一方面,如圖4C所示,分別提供一第一疊加單元420以及一第二疊加單元430於核心單元410的相對兩側。在此,例如是挑選圖1B的疊加單元120來作為本實施例的第一疊加單元420與第二疊加單元430,其中圖1B的疊加單元120須經由如圖2所示之前置處理(步驟220),移除離型層128,以暴露出第二膠層124,方能得到本實施例的第一疊加單元420與第二疊加單元430。
第一疊加單元420包括第二聚亞醯胺層422、第三膠層
423、第四膠層424與第三導電層426。第三膠層423與第四膠層424分別配置於第二聚亞醯胺層422之第三表面422a與第四表面422b上。第四膠層424外露並面向第一導電層415(第一線路層415a)。第三導電層426配置於第三膠層423上。
第二疊加單元430包括第三聚亞醯胺層432、第五膠層433、第六膠層434以及第四導電層436。第五膠層433與第六膠層434分別配置於第五表面432a與第六表面432b上。第六膠層434外露並面向第二導電層416(第二線路層416a)。第四導電層436配置於第五膠層433上。
之後,如圖4D所示,進行一第一壓合步驟,且壓合溫度高於160℃,壓合第一疊加單元420、核心單元410與第二疊加單元430,使第四膠層424接合至第一導電層415(第一線路層415a),並使第六膠層434接合至第二導電層416(第二線路層416a)。在此步驟中,第四膠層424以及第六膠層434會由半固化之B階狀態轉變為固化之C階狀態。具體而言,前述壓合步驟的壓合溫度大約介於160℃至200℃之間。
接著,如圖4E所示,本實施例可以選擇圖案化第三導電層426以及第四導電層436,以分別形成第三線路層426a與第四線路層436a。
然後,如圖4F所示,提供另一第一疊加單元470於前一第一疊加單元420上,並且提供另一第二疊加單元480於前一第二疊加單元430上。在此,例如是挑選圖1B的疊加單元120來作
為本實施例的第一疊加單元470以及第二疊加單元480,其中圖1B的疊加單元120同樣須經由如圖2所示之前置處理(步驟220),移除離型層128,以暴露出第二膠層124,方能得到本實施例的第一疊加單元470與第二疊加單元480。
所述第一疊加單元470包括第二聚亞醯胺層472、第三膠層473、第四膠層474與第三導電層476。第三膠層473與第四膠層474分別配置於第二聚亞醯胺層472之第三表面472a與第四表面472b上。第四膠層474外露並面向第三線路層426a。第三導電層476配置於第三膠層473上。
所述第二疊加單元480包括第三聚亞醯胺層482、第五膠層483、第六膠層484以及第四導電層486。第五膠層483與第六膠層484分別配置於第三聚亞醯胺層482之第五表面482a與第六表面482b上。第六膠層484外露並面向前一第二疊加單元430的第四線路層436a。第四導電層486配置於第五膠層483上。
之後,如圖4G所示,進行一第二壓合步驟,且壓合溫度高於160℃,壓合第一疊加單元470、第一疊加單元420、核心單元410、第二疊加單元430與第二疊加單元480,使第四膠層474接合至第三導電層426(第三線路層426a),並第六膠層484接合至第四導電層436(第四線路層436a)。在此步驟中,第四膠層474以及第六膠層484會由半固化之B階狀態轉變為固化之C階狀態。具體而言,前述第二壓合步驟的壓合溫度大約介於160℃至200℃之間。
接著,如圖4H所示,形成貫穿第一疊加單元470、第一疊加單元420、核心單元410、第二疊加單元430以及第二疊加單元480的導電孔道440,以電性連接第三導電層476、第三線路層426a、第一線路層415a、第二線路層416a、第四線路層436a以及第四導電層486。並且,圖案化第三導電層476以及第四導電層486,以分別形成第三線路層476a以及第四線路層486a。換言之,本實施例所形成的導電孔道440是導通第三線路層476a、第三線路層426a、第一線路層415a、第二線路層416a、第四線路層436a以及第四線路層486a等六層線路的鍍通孔。
當然,在其他實施例中,也可以藉由調整製程步驟以及線路布局等方式,選擇將導電孔道440形成在部分的第一疊加單元470、第一疊加單元420、核心單元410、第二疊加單元430以及第二疊加單元480中,以電性連接第三線路層476a、第三線路層426a、第一線路層415a、第二線路層416a、第四線路層436a以及第四線路層486a中的至少兩個。例如,將導電孔道440形成在第一疊加單元470、第一疊加單元420與核心單元410中,使其電性連接第三線路層476a、第三線路層426a、第一線路層815a以及第二線路層416a。或是,將導電孔道440形成在第一疊加單元470與第一疊加單元420中,使其電性連接第三線路層476a、第三線路層426a以及第一線路層415a。
接著,如圖4I所示,分別形成第一銲罩層452以及第二銲罩層454於第三線路層476a以及第四線路層486a上。第一銲
罩層452具有一或多個開口452a,以暴露作為對外接點的部分第三線路層476a。第二銲罩層454具有一或多個開口454a,以暴露作為對外接點的部分第四線路層486a。如此,大致完成本實施例之六層線路板400的製作。
基於前述多個實施例可知,吾人可以藉由一或多道壓合製程來陸續壓合一或多個圖1B的疊加單元至圖1A的核心單元110的單側或相對兩側,以形成各種多層線路板。因此,本申請並不限於圖3F所示的四層線路板300以及圖4I所示的六層線路板400。
舉例而言,在圖4G所示的第二壓合步驟之後,可以分別提供另一第一疊加單元以及另一第二疊加單元於第一疊加單元470以及第二疊加單元480上,並且壓合溫度高於160℃下進行另一道壓合步驟,使此新增的第一疊加單元接合至前一第一疊加單元470上,並使新增的第二疊加單元接合至前一第二疊加單元480上。此外,還可選擇進行導電層的圖案化,以及導電孔道的製作,以形成八層線路板。
另外,也可以反覆進行上述步驟,以形成更多層的偶數層線路板。此處不再贅述。
本申請的技術方案更可用於製作類似軟硬複合板的線路板結構。換言之,可應用前述之核心單元110、疊加單元120以及接合單元130來形成本實施例的線路板。
圖5A~5I繪示依照本申請之一實施例的線路板製程。
首先,如圖5A所示,提供第一核心單元510、第二核心單元520以及第三核心單元530。在此,例如是挑選圖1A的核心單元110來作為本實施例的第一核心單元510、第二核心單元520以及第三核心單元530。第二核心單元520與第三核心單元530分別位於第一核心單元510的兩側。
第一核心單元510包括第一聚亞醯胺層512、第一膠層513、第二膠層514、第一導電層515與第二導電層516。第一膠層513與第二膠層514分別配置於第一表面512a與第二表面512b上。第一導電層515配置於第一膠層513上。第二導電層516配置於第二膠層514上。
第二核心單元520包括第二聚亞醯胺層522、第三膠層523、第四膠層524、第三導電層525與第四導電層526。第三膠層523與第四膠層524分別配置於第二聚亞醯胺層522之第三表面522a與第四表面522b上。第三導電層525配置於第三膠層523上。第四導電層526配置於第四膠層524上,並面向第一導電層515。
第三核心單元530包括第三聚亞醯胺層532、第五膠層533、第六膠層534、第五導電層535與第六導電層536。第五膠層533與第六膠層534分別配置於第五表面532a與第六表面532b上。第五導電層535配置於第五膠層533上。第六導電層536配置於第六膠層534上,並面向第二導電層516。
在挑選圖1A的核心單元110來作為本實施例的第一核心
單元510、第二核心單元520以及第三核心單元530之後,還可以選擇對第一核心單元510、第二核心單元520以及第三核心單元530進行如圖2所示之前置處理(步驟220)。本實施例可以選擇圖案化第一核心單元510的第一導電層515以及第二導電層516,以分別形成第一線路層515a以及第二線路層516a。同時,形成第一導電孔道592於第一核心單元510中,以電性連接第一線路層515a(第一導電層515)以及第二線路層516a(第二導電層516)。此外,也可以選擇圖案化第二核心單元520的第四導電層526以及第三核心單元530的第六導電層536,以分別形成屏蔽圖案526a以及536a。當然,在其他實施例中,也可以選擇圖案化或不圖案化各核心單元的導電層,使其作為線路層、訊號參考面、電源面或接地面等不同的元件。
接著,如圖5C所示,提供第七膠層542於第一核心單元510與第二核心單元520之間,並且提供第八膠層544於第一核心單元510與第三核心單元530之間。在此,第七膠層542以及第八膠層544為半固化之B階狀態,其材質例如與前述第一膠層513、第二膠層514、第三膠層523、第四膠層524、第五膠層533以及第六膠層534等相同,此處不再贅述。
然後,如圖5D所示,進行第一壓合步驟,壓合溫度高於160℃,壓合第一核心單元510、第二核心單元520與第三核心單元530,使第四導電層526藉由第七膠層542接合至第一導電層515,並且使第六導電層536藉由第八膠層544接合至第二導電層
516。在此步驟中,第七膠層542以及第八膠層544會由半固化之B階狀態轉變為固化之C階狀態。具體而言,本實施例之第一壓合步驟的壓合溫度大約介於160℃至200℃之間。
接著,如圖5E所示,本實施例可以選擇圖案化第二核心單元520的第三導電層525以及第三核心單元530的第五導電層535。在此,例如是移除第一區域A1內的第三導電層525以及第五導電層535,並且使其餘的第三導電層525以及第五導電層535分別形成第三線路層525a以及第五線路層535a。
然後,如圖5F所示,分別提供第一疊加單元550以及第二疊加單元560於第一核心單元510的相對兩側。在此,例如是挑選圖1B的疊加單元120來作為本實施例的第一疊加單元550與第二疊加單元560,其中圖1B的疊加單元120須經由如圖2所示之前置處理(步驟220),移除離型層128,以暴露出第二膠層124,方能得到本實施例的第一疊加單元550與第二疊加單元560。
第一疊加單元550包括第四聚亞醯胺層552、第九膠層553、第十膠層554以及第七導電層556。第九膠層553與第十膠層554分別配置於第四聚亞醯胺層552之第七表面552a與第八表面552b上。第十膠層554外露並面向第三導電層525。第七導電層556配置於第九膠層553。
第二疊加單元560包括第五聚亞醯胺層562、第十一膠層563、第十二膠層564與第八導電層566。第十一膠層563與第十二膠層564分別配置於第五聚亞醯胺層562之第九表面562a與第
十表面562b上。第十二膠層564外露並面向第五導電層535。第八導電層566配置於第十一膠層563上。
接著,如圖5G所示,進行第二壓合步驟,且壓合溫度高於160℃,壓合第一疊加單元550、第二疊加單元560、第一核心單元510、第二核心單元520與第三核心單元530,使第十膠層554接合至第三導電層525,並且使第十二膠層564接合至第五導電層535。在此步驟中,第十膠層554以及第十二膠層564會由半固化之B階狀態轉變為固化之C階狀態。
在本實施例中,可在此第二壓合步驟之前移除第一區域A1內的第一疊加單元550,使第一疊加單元550在被壓合至第二核心單元520之後與第三導電層525共同暴露第一區域A1內的第三膠層523。此外,可在此第二壓合步驟之前移除第一區域A1內的第二疊加單元560,使第二疊加單元560在被壓合至第三核心單元530之後與第五導電層535共同暴露第一區域A1內的第五膠層533。具體而言,本實施例之第二壓合步驟的壓合溫度大約介於160℃至200℃之間。
然後,如圖5H所示,本實施例可以選擇圖案化第一疊加單元550的第七導電層556以及第二疊加單元560的第八導電層566,以分別形成第七線路層556a以及第八線路層566a。此外,本實施例也可以同時形成第二導電孔道594於至少部分的第一疊加單元550、第二核心單元520、第一核心單元510、第三核心單元530以及第二疊加單元560中,以電性連接第七導電層556、第
三導電層525、第四導電層526、第一導電層515、第二導電層516、第六導電層536、第五導電層535以及第八導電層566中的至少兩個。在此,例如是讓第二導電孔道594貫穿第一疊加單元550、第二核心單元520、第一核心單元510、第三核心單元530以及第二疊加單元560,以電性連接第七導電層556、第三導電層525、第四導電層526、第一導電層515、第二導電層516、第六導電層536、第五導電層535以及第八導電層566。
此外,本實施例更選擇以例如雷射切割的方式移除第一區域A1內的部份的第二核心單元520以及部份的第七膠層542,以暴露部分的第一導電層515a,作為多個導電端子T。當然,吾人也可以選擇在圖13D的第一壓合步驟之前就移除第一區域A1內的第七膠層542。本申請並不限制移除第七膠層542的時間點。
之後,如圖5I所示,形成第一銲罩層572於第七導電層556(第七線路層556a)上,並且形成第二銲罩層574於第八導電層566(第八線路層566a)上。第一銲罩層572具有一或多個開口572a,以暴露作為對外接點的部分第七線路層556a。第二銲罩層574具有一或多個開口574a,以暴露作為對外接點的部分第八線路層566a。
如此,大致完成線路板500的製作。依照本實施例的製程所得到的線路板500可以分為厚度較薄的第一區域A1以及厚度相對較厚的第二區域A2。線路板500的的部分因厚度較薄,可具有如同軟性電路板的可撓曲的性質,並且藉由導電端子T對外連
接。另外,線路板500的第二區域A2的部分的厚度較厚,並且可藉由反覆接合多個疊加單元來形成更多層的線路結構,因此可提供相當於已知印刷線路板的線路布局空間與彈性。換言之,本實施例所提出的線路板同時整合了已知印刷電路板(硬板)以及軟性電路板(軟板)的優點,並且可藉由同一製程完成線路板的製作,因此製程簡單、快速,且可降低製作成本。
就傳統的六層軟硬板而言,針對軟性電路板部分需要一次快速壓合製程用以壓合保護膜(cover layer),其中保護膜例如是PET基板。針對傳統的印刷電路板的部分,需要兩次壓合製程以形成另外四層線路。
然而,就本實施例而言,只需要兩次第二壓合步驟便可形成具有六層線路層的線路板。因此,本實施例的製程較為快速與簡單。
以下就本申請各實施例與傳統印刷電路板進行比較。
請參考表1,相較於傳統印刷電路板,本申請所形成的線路板的厚度較薄。更詳細而言,本申請的四層線路板的厚度只有傳統四層印刷電路板的厚度的41.2%。本申請的十層線路板的厚度
只有傳統十層印刷電路板的厚度的74.6%。本申請的六層軟硬板的厚度只有傳統六層軟硬板的厚度的68.9%。
相較於傳統印刷電路板採用FR4基材,其介電常數較高,本申請採用聚亞醯胺層作為基材並搭配耐高溫的膠材,其介電常數大約小於3,因此本申請之線路板的電氣特性較佳。
雖然本申請已以實施例揭露如上,然其並非用以限定本申請,任何所屬技術領域中具有通常知識者,在不脫離本申請之精神和範圍內,當可作些許之更動與潤飾,故本申請之保護範圍當視後附之申請專利範圍所界定者為準。
300‧‧‧四層線路板
310‧‧‧核心單元
320、330‧‧‧疊加單元
312、322、332‧‧‧聚亞醯胺層
313、314、323、324、333、334‧‧‧膠層
315a、316a、326a、336a‧‧‧線路層
340‧‧‧導電孔道
352、354‧‧‧銲罩層
352a、354a‧‧‧開口
Claims (20)
- 一種線路板製程,包括:提供一核心單元,該核心單元包括:一第一聚亞醯胺層,具有兩相對之一第一與一第二表面;一第一膠層,配置於該第一表面上;一第二膠層,配置於該第二表面上;一第一導電層,配置於該第一膠層上;以及一第二導電層,配置於該第二膠層上;提供一第一疊加單元,且第一疊加單元包括:一第二聚亞醯胺層,具有兩相對之一第三與一第四表面;一第三膠層,配置於該第三表面上;一第四膠層,配置於該第四表面上,並面向該第一導電層;以及一第三導電層,配置於該第三膠層上;以及進行一第一壓合步驟,且壓合溫度高於160℃,壓合該第一疊加單元與該核心單元,使該第一疊加單元的該第四膠層接合至該第一導電層。
- 如申請專利範圍第1項所述之線路板製程,其中在該第一壓合步驟之前,該線路板製程更包括:提供一第二疊加單元,且該第二疊加單元包括: 一第三聚亞醯胺層,具有兩相對之一第五與一第六表面;一第五膠層,配置於該第五表面上;一第六膠層,配置於該第六表面上,並面向該第二導電層;以及一第四導電層,配置於該第五膠層上,其中在進行該第一壓合步驟的過程中,同時壓合該第一疊加單元、該第二疊加單元與該核心單元,使該第四膠層接合至該第一導電層,並且使該第六膠層接合至該第二導電層。
- 如申請專利範圍第2項所述之線路板製程,其中在該第一壓合步驟之後,該線路板製程更包括:形成一第一銲罩層於該第三導電層上;以及形成一第二銲罩層於該第四導電層上。
- 如申請專利範圍第2項所述之線路板製程,其中在該第一壓合步驟之後,該線路板製程更包括:提供另一第一疊加單元,其中該另一第一疊加單元的該第四膠層外露,且面向前一第一疊加單元的該第三導電層;提供另一第二疊加單元,其中該另一第二疊加單元的該第六膠層外露,且面向前一第二疊加單元的該第四導電層;以及進行一第二壓合步驟,且壓合溫度高於160℃,壓合所有的第一疊加單元、第二疊加單元與核心單元,使該另一第一疊加單元的該第四膠層接合至該前一第一疊加單元的該第三導電層與該 另一第二疊加單元的該第六膠層至該前一第二疊加單元的該第四導電層。
- 如申請專利範圍第4項所述之線路板製程,其中在該第二壓合步驟之後,該線路板製程更包括:形成一第一銲罩層於最外層的該第三導電層上;以及形成一第二銲罩層於最外層的該第四導電層上。
- 如申請專利範圍第4項所述之線路板製程,其中該第二壓合步驟的壓合溫度大約介於160℃至200℃之間。
- 如申請專利範圍第1項所述之線路板製程,其中該第一壓合步驟的壓合溫度大約介於160℃至200℃之間。
- 一種線路板,包括:一核心單元,包括:一第一聚亞醯胺層,具有兩相對之一第一與一第二表面;一第一膠層,配置於該第一表面上;一第二膠層,配置於該第二表面上;一第一導電層,配置於該第一膠層上;以及一第二導電層,配置於該第二膠層上;以及一第一疊加單元,配置於該核心單元的一第一側,且該第一疊加單元包括:一第二聚亞醯胺層,具有兩相對之一第三與一第四表面; 一第三膠層,配置於該第三表面上;一第四膠層,配置於該第四表面上,並接合至該第一導電層;以及一第三導電層,配置於該第三膠層上,其中該第一、該第二、該第三與該第四膠層的玻璃轉化溫度大約介於140℃至160℃之間。
- 如申請專利範圍第8項所述之線路板,更包括:一第二疊加單元,位於該核心單元的一第二側,該第二疊加單元包括:一第三聚亞醯胺層,具有兩相對之一第五與一第六表面;一第五膠層,配置於該第五表面上;一第六膠層,配置於該第六表面上,並接合至該第二導電層,其中該第五與該第六膠層的玻璃轉化溫度大約介於140℃至160℃之間;以及一第四導電層,配置於該第五膠層上。
- 如申請專利範圍第9項所述之線路板,更包括:一第一銲罩層,位於該第三導電層上;以及一第二銲罩層,位於該第四導電層上。
- 如申請專利範圍第9項所述之線路板,更包括:至少另一第一疊加單元,位於該核心單元的該第一側,其中該另一第一疊加單元的該第四膠層接合至前一第一疊加單元的該 第三導電層;以及至少另一第二疊加單元,位於該核心單元的該第二側,其中該另一第二疊加單元的該第六膠層接合至前一第二疊加單元的該第四導電層。
- 如申請專利範圍第11項所述之線路板,更包括:一第一銲罩層,位於最外層的該第三導電層上;以及一第二銲罩層,位於最外層的該第四導電層上。
- 如申請專利範圍第9項所述之線路板,其中該第五與該第六膠層的介電常數大約小於3。
- 如申請專利範圍第8項所述之線路板,其中該第一、該第二、該第三與該第四膠層的介電常數大約小於3。
- 一種線路板,包括:一第一核心單元,包括:一第一聚亞醯胺層,具有兩相對之一第一與一第二表面;一第一膠層,配置於該第一表面上;一第二膠層,配置於該第二表面上;一第一導電層,配置於該第一膠層上;以及一第二導電層,配置於該第二膠層上;一第二核心單元,位於該第一核心單元的一第一側,該第二核心單元包括:一第二聚亞醯胺層,具有兩相對之一第三與一第四表 面;一第三膠層,配置於該第三表面上;一第四膠層,配置於該第四表面上;一第三導電層,配置於該第三膠層上;以及一第四導電層,配置於該第四膠層上,該第四導電層面向該第一導電層;一第三核心單元,位於該第一核心單元的一第二側,該第三核心單元包括:一第三聚亞醯胺層,具有兩相對之一第五與一第六表面;一第五膠層,配置於該第五表面上;一第六膠層,配置於該第六表面上;一第五導電層,配置於該第五膠層上;以及一第六導電層,配置於該第六膠層上,該第六導電層面向該第二導電層;一第七膠層,其中該第四導電層藉由該第七膠層接合至該第一導電層;一第八膠層,其中該第六導電層藉由該第八膠層接合至該第二導電層;一第一疊加單元,位於該第一核心單元的該第一側,該第一疊加單元包括:一第四聚亞醯胺層,具有兩相對之一第七與一第八表 面;一第九膠層,配置於該第七表面上;一第十膠層,配置於該第八表面上,該第十膠層接合至該第三導電層;以及一第七導電層,配置於該第九膠層上;以及一第二疊加單元,位於該第一核心單元的該第二側,該第二疊加單元包括:一第五聚亞醯胺層,具有兩相對之一第九與一第十表面;一第十一膠層,配置於該第九表面上;一第十二膠層,配置於該第十表面上,該第十二膠層接合至該第五導電層;以及一第八導電層,配置於該第十一膠層上,其中該第一、該第二、該第三、該第四、該第五、該第六、該第七、該第八、該第九、該第十、該第十一與該第十二膠層的玻璃轉化溫度介於140℃至160℃之間。
- 如申請專利範圍第15項所述之線路板,更包括:一第一銲罩層,位於該第七導電層上;以及一第二銲罩層,位於該第八導電層上。
- 如申請專利範圍第15項所述之線路板,其中該線路板具有一第一區域,且該第一區域內的一部分的該第一疊加單元被移除,使該第一疊加單元與該第三導電層共同暴露該第一區域內的 一部份的該第三膠層。
- 如申請專利範圍第17項所述之線路板,其中該第一區域內的一部分的該第二疊加單元被移除,使該第二疊加單元與該第五導電層共同暴露該第一區域內的一部分的該第五膠層,且該線路板在該第一區域內具有一厚度,該厚度小於該線路板在其他區域的厚度。
- 如申請專利範圍第18項所述之線路板,其中該第一區域內的一部分的該第七膠層被移除,且被移除的該部分的第七膠層對應於該第一導電層的多個導電端子,其中該第一區域內的一部份的該第二核心單元被移除,以暴露該些導電端子。
- 如申請專利範圍第15項所述之線路板,其中該第一、該第二、該第三、該第四、該第五、該第六、該第七、該第八、該第九、該第十、該第十一與該第十二膠層的介電常數大約小於3。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261599954P | 2012-02-17 | 2012-02-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201336360A true TW201336360A (zh) | 2013-09-01 |
TWI481322B TWI481322B (zh) | 2015-04-11 |
Family
ID=48963968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102104240A TWI481322B (zh) | 2012-02-17 | 2013-02-04 | 線路板及其構造單元與製程 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN103260360B (zh) |
TW (1) | TWI481322B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI507100B (zh) * | 2014-01-06 | 2015-11-01 | Zhen Ding Technology Co Ltd | 軟硬結合電路板及其製作方法 |
TWI578872B (zh) * | 2015-07-22 | 2017-04-11 | 乾坤科技股份有限公司 | 印刷電路板之多層導線結構、磁性元件及其製造方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015226034A (ja) * | 2014-05-30 | 2015-12-14 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
DE102014109867A1 (de) * | 2014-07-14 | 2016-01-14 | Erni Production Gmbh & Co. Kg | Steckverbinder und Bauelement |
DE102015226607A1 (de) * | 2015-12-23 | 2017-06-29 | Robert Bosch Gmbh | Verfahren zur Herstellung eines Leitungsabschnitts einer Hydraulikleitung |
TWI622332B (zh) | 2016-09-20 | 2018-04-21 | 群浤科技股份有限公司 | 軟硬複合線路板 |
CN109699126A (zh) * | 2019-01-25 | 2019-04-30 | 昆山珀利铭新材料科技有限公司 | 一种应用于软性线路板的内部装置及制造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4543295A (en) * | 1980-09-22 | 1985-09-24 | The United States Of America As Represented By The Director Of The National Aeronautics And Space Administration | High temperature polyimide film laminates and process for preparation thereof |
DE3639402A1 (de) * | 1986-11-18 | 1988-05-19 | Siemens Ag | Verfahren zur herstellung einer mehrschichtigen leiterplatte sowie danach hergestellte leiterplatte |
JP2000059030A (ja) * | 1998-08-03 | 2000-02-25 | Tomoegawa Paper Co Ltd | 電磁波シールド材付プリント回路板およびその製造方法 |
JP2003264373A (ja) * | 2002-03-08 | 2003-09-19 | Kanegafuchi Chem Ind Co Ltd | プリント配線板用積層体 |
US7285321B2 (en) * | 2003-11-12 | 2007-10-23 | E.I. Du Pont De Nemours And Company | Multilayer substrates having at least two dissimilar polyimide layers, useful for electronics-type applications, and compositions relating thereto |
JP4349270B2 (ja) * | 2004-12-08 | 2009-10-21 | パナソニック株式会社 | 配線基板およびその製造方法 |
JP5077800B2 (ja) * | 2005-10-11 | 2012-11-21 | 住友電気工業株式会社 | 多層プリント配線板の製造方法 |
JP2008016482A (ja) * | 2006-07-03 | 2008-01-24 | Nippon Mektron Ltd | 多層プリント配線板の製造方法 |
TW200826774A (en) * | 2006-12-15 | 2008-06-16 | Foxconn Advanced Tech Inc | Method for manufacturing multilayer flexible printed circuit board |
JP5005427B2 (ja) * | 2007-05-25 | 2012-08-22 | 日本メクトロン株式会社 | 多層プリント配線板の製造方法 |
CN101711101A (zh) * | 2009-11-13 | 2010-05-19 | 深南电路有限公司 | Pcb板电镀后的压合工艺及多层pcb板 |
-
2013
- 2013-02-04 TW TW102104240A patent/TWI481322B/zh active
- 2013-02-04 CN CN201310045021.0A patent/CN103260360B/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI507100B (zh) * | 2014-01-06 | 2015-11-01 | Zhen Ding Technology Co Ltd | 軟硬結合電路板及其製作方法 |
TWI578872B (zh) * | 2015-07-22 | 2017-04-11 | 乾坤科技股份有限公司 | 印刷電路板之多層導線結構、磁性元件及其製造方法 |
US10068693B2 (en) | 2015-07-22 | 2018-09-04 | Cyntec Co., Ltd. | Multi-layer wiring structure, magnetic element and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
CN103260360B (zh) | 2017-07-14 |
CN103260360A (zh) | 2013-08-21 |
TWI481322B (zh) | 2015-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI481322B (zh) | 線路板及其構造單元與製程 | |
TWI392410B (zh) | Multilayer printed wiring board and manufacturing method thereof | |
US7082679B2 (en) | Rigid-flexible PCB having coverlay made of liquid crystalline polymer and fabrication method thereof | |
JP5151265B2 (ja) | 多層配線基板及び多層配線基板の製造方法 | |
TW200906263A (en) | Circuit board and method for manufacturing the same | |
US20160135295A1 (en) | Multi-layer circuit board | |
TW201406224A (zh) | 多層線路板及其製作方法 | |
TWI466610B (zh) | 封裝結構及其製作方法 | |
TW201410097A (zh) | 柔性多層電路板及其製作方法 | |
JP2000101248A (ja) | 多数個取り多層プリント配線板 | |
TW201406222A (zh) | 多層線路板及其製作方法 | |
US8921703B2 (en) | Circuit board, structural unit thereof and manufacturing method thereof | |
JP2013541856A (ja) | 新規なプリント回路基板及びその製造方法 | |
US20170006699A1 (en) | Multilayer circuit board, semiconductor apparatus, and method of manufacturing multilayer circuit board | |
JP2536274B2 (ja) | ポリイミド多層配線基板の製造方法 | |
WO2018097112A1 (ja) | 多層基板、多層基板の回路基板への実装構造、多層基板の実装方法および多層基板の製造方法 | |
WO2015010400A1 (zh) | 印制电路板子板及印制电路板的制造方法和印制电路板 | |
TW201406223A (zh) | 多層線路板及其製作方法 | |
KR20110113980A (ko) | 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법 | |
TWI437943B (zh) | 柔性多層電路板之製作方法 | |
TWI461135B (zh) | 製作電路板之方法 | |
KR101097504B1 (ko) | 다층 인쇄 회로 기판의 제조방법 | |
KR101989798B1 (ko) | 연성회로기판의 제조방법 및 이에 의해 제조된 연성회로기판 | |
TWI713682B (zh) | 多層印刷配線板及多層覆金屬積層板 | |
KR100704927B1 (ko) | 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법 |