TW202209541A - 配置裝置及配置方法 - Google Patents

配置裝置及配置方法 Download PDF

Info

Publication number
TW202209541A
TW202209541A TW110130055A TW110130055A TW202209541A TW 202209541 A TW202209541 A TW 202209541A TW 110130055 A TW110130055 A TW 110130055A TW 110130055 A TW110130055 A TW 110130055A TW 202209541 A TW202209541 A TW 202209541A
Authority
TW
Taiwan
Prior art keywords
die
substrate
arrangement
map data
wafer
Prior art date
Application number
TW110130055A
Other languages
English (en)
Other versions
TWI782664B (zh
Inventor
瀬山耕平
Original Assignee
日商新川股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新川股份有限公司 filed Critical 日商新川股份有限公司
Publication of TW202209541A publication Critical patent/TW202209541A/zh
Application granted granted Critical
Publication of TWI782664B publication Critical patent/TWI782664B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Supplying Of Containers To The Packaging Station (AREA)
  • Auxiliary Devices For And Details Of Packaging Control (AREA)
  • Forklifts And Lifting Vehicles (AREA)
  • Die Bonding (AREA)

Abstract

配置裝置包括：平台，支撐基板；配置部，保持晶粒，且在由平台支撐的基板上配置多個晶粒；以及控制部，具有基於由曝光裝置所形成的多個圖案彼此的位置關係而生成的表示多個晶粒的配置位置的地圖數據，且基於地圖數據，來控制在基板上配置多個晶粒時的平台與配置部的相互的相對位置。

Description

配置裝置及配置方法
本公開涉及一種配置裝置及配置方法。
在專利文獻1中，記載有半導體的製造技術。此技術中，形成有多個半導體裝置的晶圓相互貼合，其中一個晶圓上的連接電極與另一個晶圓上的連接電極相互接合。而且，貼合狀態下的晶圓通過切割而分離為各個半導體裝置。 [現有技術文獻] [專利文獻]
日本專利特開2007-158200號公報
[發明所要解決的問題] 如專利文獻1中記載的技術那樣，在將晶圓彼此直接貼合的情況下，例如，在形成於各個晶圓的多個半導體裝置中也包含良品以外的裝置，因此結果為存在良率降低的情況。為了解決所述問題，考慮如下方法：將自晶圓切割的良品的晶粒以與原本的晶圓對應的方式再配置於基板上，將再配置於基板上的晶粒與對應的其他晶圓連接。在此情況下，要求將經切割的良品的晶粒精度良好地再配置於基板上。
本公開提供一種可精度良好地配置晶粒的配置裝置及配置方法。 [解決問題的技術手段]
本發明的一形態的配置裝置是為了與包括由曝光裝置所形成的多個圖案的晶圓貼合，而以與多個圖案對應的方式在基板上配置多個晶粒的裝置。配置裝置包括：平台，支撐基板；配置部，保持晶粒，且在由平台所支撐的基板上配置多個晶粒；以及控制部，包括基於由曝光裝置所形成的多個圖案彼此的位置關係而生成的表示多個晶粒的配置位置的地圖數據，且基於地圖數據，來控制在基板上配置多個晶粒時的平台與配置部的相互的相對位置。
所述配置裝置中，由控制部基於地圖數據來控制平台與配置部的相互的相對位置，由此保持於配置部的晶粒配置於由平台所支撐的基板上的規定位置。地圖數據是基於由曝光裝置所實際形成的多個圖案彼此的位置關係。因此，在地圖數據中反映出由曝光裝置所形成的圖案中的自設計位置的偏移量。因此，根據此配置裝置，可在基板上精度良好地配置晶粒。
另外，控制部可基於在配置於基板上的多個晶粒與晶圓貼合的狀態下取得的多個晶粒與多個圖案的位置的偏移量，以消除偏移量的方式更新地圖數據。根據此結構，可提高地圖數據的精度。
曝光裝置針對包含多個圖案的每個曝光區域，在晶圓上形成圖案，地圖數據包含曝光區域間的位置關係，控制部可基於曝光區域間的位置關係，而將多個晶粒配置於基板。此結構中，可減少地圖數據的數據量。
本發明的一形態的配置方法是為了與通過曝光裝置而形成有與多個晶粒對應的多個圖案的晶圓貼合，而在基板上配置多個晶粒的方法，其包括：基於通過曝光裝置而形成多個圖案的晶圓中的多個圖案的位置的測量，而取得表示多個晶粒的配置位置的地圖數據的步驟；以及基於所取得的地圖數據，在基板上配置多個晶粒的步驟。
所述配置方法中，晶粒基於地圖數據而配置於基板上的規定位置。地圖數據是基於由曝光裝置實際形成的多個圖案的位置的測量而取得。因此，在地圖數據中反映出由曝光裝置所形成的圖案中的自設計位置的偏移量。因此，根據此配置方法，可在基板上精度良好地配置晶粒。
另外，配置方法還可包括：在配置於基板上的多個晶粒與晶圓貼合的狀態下取得多個晶粒與多個圖案的位置的偏移量的步驟；以及以消除偏移量的方式更新地圖數據的步驟。根據此結構，可提高地圖數據的精度。
曝光裝置針對包含多個圖案的每個曝光區域，在晶圓上形成圖案，地圖數據包含曝光區域間的位置關係，且在進行配置的步驟中，也可基於曝光區域間的位置關係而將多個晶粒配置於基板。此結構中，可減少地圖數據的數據量。 [發明的效果]
根據本公開的一形態，提供一種可精度良好地配置晶粒的配置裝置及配置方法。
以下，參照隨附圖式來對一例的配置裝置及配置方法進行詳細說明。在圖式的說明中，對同一元件標注同一符號，並省略重複的說明。
本公開的配置裝置是使安裝面向上，用以在基板上配置多個晶粒的裝置。配置裝置由於將通過切割而獲得的晶粒再配置於基板上，故而也可稱為再配置裝置。此種配置裝置可在半導體晶片的製造步驟的一部分中利用。在一例的半導體晶片的製造步驟中，準備形成有多個電路圖案的晶圓。再配置於基板上的多個晶粒的安裝面與形成於晶圓的多個電路圖案分別電連接。通過將連接有多個晶粒的晶圓進行切割，可製造多個半導體晶片。
形成於晶圓的電路圖案的位置的精度依存於曝光裝置。圖1是示意性表示通過曝光裝置而形成有與多個晶粒對應的電路圖案的晶圓的立體圖。圖2是表示一例的配置裝置的概略圖。本公開中，曝光裝置以曝光區域為單位在晶圓2形成電路圖案4。所謂曝光區域，可指曝光裝置一次可曝光的區域。圖示例中，在曝光裝置的每一個曝光區域6，形成九個電路圖案4。曝光裝置通過使例如載置有晶圓2的平台以規定的間距移動，而一邊將曝光區域6的位置錯開，一邊將晶圓2曝光。在此情況下，一個曝光區域6中所包含的電路圖案4彼此的位置關係由於依存於曝光裝置的圖案掩模，故而不變動。另一方面，曝光區域6彼此的位置由於依存於平台的間距的精度，故而可產生少許的偏移。即，形成於晶圓2上的電路圖案4的位置存在自設計位置偏移的情況。因此，配置裝置10是以與實際形成於晶圓2上的電路圖案4的位置對應的方式，在基板12上配置多個晶粒14。
如圖2所示，配置裝置10包含平台11、安裝頭（配置部）13、及控制裝置（控制部）15。平台11將基板12支撐於基板12上的規定位置。在基板12上，通過配置裝置10而配置多個晶粒14。例如，基板12也可以是玻璃基板、矽基板等。另外，基板12可具有與成為貼合對象的晶圓2相同的形狀。圖示例的基板12具有圓板形狀。
安裝頭13為了在由平台11所支撐的基板12上配置多個晶粒14，可依序保持多個晶粒14的每一個。一例的安裝頭13可通過機械性的動作來吸附保持晶粒14。圖示例的安裝頭13是由移動控制裝置17來支撐。移動控制裝置17可以是控制X軸方向、Y軸方向及Z軸方向上的安裝頭的移動的裝置。
例如，移動控制裝置17可包含以下機構而構成：Z軸移動機構，支撐安裝頭，使安裝頭沿Z方向移動；Y軸移動機構，支撐Z軸移動機構，使Z軸移動機構沿Y軸方向移動；以及X軸移動機構，支撐Y軸移動機構，使Y軸移動機構沿X軸方向移動。
在此情況下，一例的Z軸移動機構包含：導軌，沿著Z方向而延伸存在；以及基座，支撐於導軌而沿著Z軸方向移動，且支撐安裝頭。一例的Y軸移動機構包含：導軌，沿著Y方向而延伸存在；以及基座，支撐於導軌而沿著Y軸方向移動，且支撐Z軸移動機構。一例的X軸移動機構包含：導軌，沿著X方向而延伸存在；以及基座，支撐於導軌而沿著X軸方向移動，且支撐Y軸移動機構。
控制裝置15是計算機及與計算機連接的電子電路，通過由中央處理器（central processing unit，CPU）執行規定的程序來執行配置裝置10的運行控制。例如，控制裝置15基於地圖數據來控制平台11與安裝頭13的相對位置。一例的控制裝置15通過控制移動控制裝置17的運行，而將安裝頭13的位置控制為與地圖數據對應的位置。另外，控制裝置15通過控制安裝頭13的運行，而將所吸附保持的晶粒14配置於基板12上的與地圖數據對應的位置。例如，在基板12上，形成以能夠拆裝的方式粘接晶粒14的粘接層，配置於基板12上的晶粒14可相對於基板12而暫時固定。另外，通過在晶粒14形成粘接層，晶粒14也可暫時固定於基板12。
地圖數據是表示配置於基板12上的多個晶粒14的配置位置的數據。地圖數據是基於表示由曝光裝置實際形成的晶圓2上的多個電路圖案4彼此的位置關係的電路圖案數據而生成。電路圖案數據直接或間接地包含多個電路圖案4彼此的相對位置的數據，例如，在一個電路圖案4的位置經確定的情況下，可確定其他所有的電路圖案4的位置。
例如，電路圖案數據也可以是表示實際形成於晶圓2上的多個電路圖案（圖案）4的各自的中心彼此的位置關係的數據。另外，如上所述，曝光裝置中以曝光區域為單位來形成電路圖案4。因此，例如，電路圖案數據也可以是表示晶圓2上的多個曝光區域（圖案）6的中心彼此的位置關係的數據。進而，電路圖案數據也可以是表示相對於晶圓2的成為基準的位置（例如中心）而言的多個電路圖案4、或者多個曝光區域6的位置的數據。在此情況下，電路圖案數據在成為基準的位置經確定的情況下，可確定所有的電路圖案4的位置。另外，電路圖案數據也可以是表示設計上的晶圓的電路圖案的位置與實際形成的晶圓2的電路圖案4的位置的偏移量的數據。
一例的電路圖案數據可通過使用例如包含顯微鏡的測量裝置等來測量形成於晶圓2的多個電路圖案4的位置而取得。通常，由曝光裝置產生的曝光區域6彼此的位置偏移具有再現性。因此，本公開的配置裝置10中，與相同種類的晶圓對應的電路圖案數據只要僅取得一次即可。
地圖數據可基於電路圖案數據而生成。如上所述，電路圖案數據表示晶圓2上的多個電路圖案4彼此的位置關係。本公開中，以形成於晶圓2的電路圖案4與配置於基板12上的晶粒14精度良好地連接的方式，使晶圓2與基板12上的晶粒貼合。圖3是用以對晶圓的電路圖案與配置於基板上的晶粒的關係進行說明的圖。如上所述，由於同一曝光區域內的電路圖案的位置不變動，故而在圖3中，將形成於晶圓2的電路圖案4以曝光區域為單位來描畫，且將配置於基板12上的晶粒14以與曝光區域對應的區域16的單位來描畫。如圖3所示，可由電路圖案數據來表示的多個曝光區域6（即電路圖案4）的位置與可由地圖數據來表示的多個區域16（即晶粒14）的位置處於相互鏡像對稱（線對稱）的關係。
一例的地圖數據也可以是表示配置於基板12上的多個晶粒14的各自的中心彼此的位置關係的數據。另外，地圖數據也可以是表示相對於基板12的成為基準的位置（例如中心）而言的多個晶粒14的位置的數據。另外，地圖數據也可以是表示基板12上的晶粒14的自設計上的配置位置的偏移量的數據。晶粒14的設計上的配置位置也可以是與設計上的晶圓的電路圖案的位置對應的位置，即，與設計上的晶圓的電路圖案的位置處於鏡像對稱的關係的位置。
一例的控制裝置15也可在基於所取得的地圖數據來執行晶粒14的配置後，更新地圖數據。即便基於地圖數據來配置晶粒，也由於移動控制裝置17的間距偏移等，而認為在晶圓2的電路圖案4的位置與所配置的晶粒14的位置之間產生偏移（誤差）。因此，也可以消除偏移量的方式更新地圖數據。
多個晶粒14與多個電路圖案4的位置的偏移量可在配置於基板12上的多個晶粒14與晶圓2貼合的狀態下，使用包含紅外顯微鏡的測量裝置等來取得。偏移量可以是從晶圓2的厚度方向來看時的多個晶粒14的各自的中心位置與多個電路圖案4的各自的中心位置的差量。基於偏移量來更新的地圖數據可輸入至控制裝置15，也可通過輸入有偏移量的數據的控制裝置15來更新現有的地圖數據。
繼而，對基於配置方法的一系列的運行進行說明。圖4是用以對一例的配置方法進行說明的流程圖。一例的配置方法中，首先，通過測量形成有多個電路圖案4的晶圓2中的多個電路圖案4的位置，來取得表示多個電路圖案4彼此的位置關係的電路圖案數據。然後，基於所取得的電路圖案數據而取得表示多個晶粒14的配置位置的地圖數據（步驟S1）。如上所述，由於由電路圖案數據而得的電路圖案4的位置與由地圖數據而得的晶粒14的位置處於鏡像對稱的關係，故而能夠通過規定的運算來轉換電路圖案數據而取得地圖數據。所取得的地圖數據可輸入至配置裝置10的控制裝置15。此外，通過將所取得的電路圖案數據輸入至控制裝置15，控制裝置15也可生成地圖數據。
繼而，基於所取得的地圖數據，在基板12上配置多個晶粒14（步驟S2）。即，控制裝置15通過基於地圖數據來控制移動控制裝置17，而在與地圖數據對應的基板12上的位置配置晶粒14。然後，配置有晶粒14的基板12自配置裝置10中取出，以多個晶粒14與對應的多個電路圖案4電連接的方式與晶圓2貼合。通過將連接有多個晶粒14的晶圓2進行切割可製造多個半導體晶片。
此外，在相互貼合的多個晶粒14與多個電路圖案4的位置的偏移大的情況下，可更新地圖數據（步驟S3）。位置的偏移量可如上所述，在配置於基板12上的多個晶粒14與晶圓2貼合的狀態下，使用包含紅外顯微鏡的測量裝置等而取得。即，能夠在將連接有多個晶粒14的晶圓2進行切割之前取得。而且，以消除所取得的偏移量的方式更新地圖數據，經更新的地圖數據用於下一次的配置動作。
如以上所說明，一例的配置裝置10是為了與包括由曝光裝置所形成的多個電路圖案4的晶圓2貼合，而以與多個電路圖案4對應的方式在基板12上配置多個晶粒14的裝置。配置裝置10包括：平台11，支撐基板12；安裝頭13，為了在由平台11所支撐的基板12上配置多個晶粒14，而將多個晶粒14的每一個加以保持；以及控制裝置15，基於根據實際的晶圓2上的多個電路圖案4彼此的位置關係而生成的表示多個晶粒14的配置位置的地圖數據，來控制在基板12上配置多個晶粒14時的平台11與安裝頭13的相互的相對位置。
在此情況下，配置方法包括：基於通過曝光裝置而形成有多個電路圖案4的晶圓2中的多個電路圖案4的位置的測量，而取得表示多個晶粒14的配置位置的地圖數據的步驟；以及基於所取得的地圖數據，而在基板12上配置多個晶粒14的步驟。
所述配置裝置10及配置方法中，由控制裝置15基於地圖數據來控制平台11與安裝頭13的相互的相對位置，由此將由安裝頭13所保持的晶粒14配置於由平台11所支撐的基板12上的規定位置。地圖數據是基於實際上由曝光裝置所形成的晶圓2上的多個電路圖案4彼此的位置關係。因此，在地圖數據中反映出由曝光裝置所形成的電路圖案4中的自設計位置的偏移量。因此，根據此配置裝置10，可在基板12上精度良好地配置晶粒。
另外，控制裝置15也可基於在配置於基板12上的多個晶粒14與晶圓2貼合的狀態下取得的、多個晶粒14與多個電路圖案4的位置的偏移量，以消除偏移量的方式更新地圖數據。在此情況下，在配置於基板12上的多個晶粒14與晶圓2貼合的狀態下取得多個晶粒14與多個電路圖案4的位置的偏移量，以消除所取得的偏移量的方式更新地圖數據。在使用基於晶圓2的測量而生成的地圖數據來執行晶粒14的配置的情況下，也認為在配置於基板12上的多個晶粒14與晶圓2貼合時，在晶粒14與電路圖案4之間產生位置偏移。如上所述，通過使用實際測量的偏移量來更新地圖數據，可提高地圖數據的精度。
另外，地圖數據包含曝光區域6間的位置關係，控制裝置15也可基於曝光區域6間的位置關係，而將多個晶粒14配置於基板12。此結構中，可減少地圖數據的數據量。
以上，已對配置裝置的形態進行了說明，但配置裝置的結構並不限定於所述形態。
例如，在配置裝置中，只要能夠控制平台上的基板與安裝頭的相對位置關係即可。例如，將另一例的配置裝置100示於圖5中。配置裝置100包括支撐基板12的平台111、支撐安裝頭13的移動控制裝置117、以及控制裝置（控制部）115。平台111將基板12支撐於基板12上的規定位置。另外，平台111是所謂的XY移動平台，能夠沿X軸方向及Y軸方向進行移動控制。移動控制裝置117包括使安裝頭沿Z方向移動的Z軸移動機構。控制裝置115不僅控制平台111的X軸方向的位置及Y軸方向的位置，而且通過移動控制裝置117的運行控制來控制安裝頭13的位置。由此，控制裝置115基於地圖數據來控制平台111與安裝頭13的相對位置。
另外，已對利用一個曝光區域將多個電路圖案4形成於晶圓2的曝光裝置進行了例示，但曝光裝置中的每個曝光區域的電路圖案4的數量並無特別限定。圖6是示意性表示通過另一曝光裝置而形成有電路圖案4的晶圓2的立體圖。如圖6所示，曝光裝置可利用一個曝光區域6將一個電路圖案4形成於晶圓2。即，一個曝光區域6中所含的電路圖案4也可以是一個。在此情況下，控制裝置15也可基於地圖數據，在每一個曝光區域中控制將晶粒14配置於基板12的位置。
2:晶圓 4:電路圖案（圖案） 6:曝光區域（圖案） 10、100:配置裝置 11、111:平台 12:基板 13:安裝頭（配置部） 14:晶粒 15、115:控制裝置（控制部） 16:區域 17、117:移動控制裝置 S1～Ｓ3:步驟
圖1是示意性表示通過曝光裝置而形成電路圖案的晶圓的立體圖。 圖2是表示一例的配置裝置的概略圖。 圖3是用以對晶圓與配置於基板上的晶粒的關係進行說明的圖。 圖4是表示使用配置裝置的配置方法的流程圖。 圖5是表示另一例的配置裝置的概略圖。 圖6是示意性表示通過另一曝光裝置而形成電路圖案的晶圓的立體圖。
10:配置裝置
11:平台
12:基板
13:安裝頭(配置部)
15:控制裝置(控制部)
17:移動控制裝置

Claims (6)

  1. 一種配置裝置，為了與包括由曝光裝置所形成的多個圖案的晶圓貼合，而以與所述多個圖案對應的方式在基板上配置多個晶粒，且所述配置裝置包括： 平台，支撐基板； 配置部，保持所述晶粒，且在由所述平台支撐的所述基板上配置所述多個晶粒；以及 控制部，具有基於由所述曝光裝置形成的所述多個圖案彼此的位置關係而生成的表示所述多個晶粒的配置位置的地圖數據，且基於所述地圖數據，來控制在所述基板上配置所述多個晶粒時的所述平台與所述配置部的相互的相對位置。
  2. 如請求項1所述的配置裝置，其中，所述控制部基於在配置於所述基板上的所述多個晶粒與所述晶圓貼合的狀態下取得的所述多個晶粒與所述多個圖案的位置的偏移量，以消除所述偏移量的方式更新所述地圖數據。
  3. 如請求項1或2所述的配置裝置，其中，所述曝光裝置針對包含所述多個圖案的每個曝光區域，在所述晶圓上形成所述圖案， 所述地圖數據包含所述曝光區域間的位置關係，且 所述控制部基於所述曝光區域間的位置關係，將所述多個晶粒配置於所述基板。
  4. 一種配置方法，為了與包括由曝光裝置所形成的多個圖案的晶圓貼合，而以與多個圖案對應的方式在基板上配置多個晶粒，所述配置方法包括： 基於由所述曝光裝置形成有多個圖案的晶圓中的所述多個圖案的位置的測量，取得表示所述多個晶粒的配置位置的地圖數據的步驟；以及 基於所取得的所述地圖數據，在所述基板上配置所述多個晶粒的步驟。
  5. 如請求項4所述的配置方法，還包括：在配置於所述基板上的所述多個晶粒與所述晶圓貼合的狀態下，取得所述多個晶粒與所述多個圖案的位置的偏移量的步驟；以及 以消除所述偏移量的方式更新所述地圖數據的步驟。
  6. 如請求項4或5所述的配置方法，其中，所述曝光裝置針對包含所述多個圖案的每個曝光區域，在所述晶圓上形成所述圖案， 所述地圖數據包含所述曝光區域間的位置關係，且 在進行所述配置的步驟中，基於所述曝光區域間的位置關係，將所述多個晶粒配置於所述基板。
TW110130055A 2020-08-20 2021-08-16 配置裝置及配置方法 TWI782664B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/JP2020/031466 2020-08-20
PCT/JP2020/031466 WO2022038745A1 (ja) 2020-08-20 2020-08-20 配置装置及び配置方法

Publications (2)

Publication Number Publication Date
TW202209541A true TW202209541A (zh) 2022-03-01
TWI782664B TWI782664B (zh) 2022-11-01

Family

ID=80323567

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110130055A TWI782664B (zh) 2020-08-20 2021-08-16 配置裝置及配置方法

Country Status (6)

Country Link
US (1) US20220319885A1 (zh)
JP (1) JP7133254B2 (zh)
KR (1) KR102442373B1 (zh)
CN (1) CN114402424A (zh)
TW (1) TWI782664B (zh)
WO (1) WO2022038745A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060019468A1 (en) 2004-07-21 2006-01-26 Beatty John J Method of manufacturing a plurality of electronic assemblies
JP4720469B2 (ja) 2005-12-08 2011-07-13 株式会社ニコン 貼り合わせ半導体装置製造用の露光方法
JP6149277B2 (ja) * 2011-03-30 2017-06-21 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板
JP5963374B2 (ja) * 2012-09-23 2016-08-03 国立大学法人東北大学 チップ支持基板、チップ支持方法、三次元集積回路、アセンブリ装置及び三次元集積回路の製造方法

Also Published As

Publication number Publication date
JP7133254B2 (ja) 2022-09-08
CN114402424A (zh) 2022-04-26
KR102442373B1 (ko) 2022-09-14
WO2022038745A1 (ja) 2022-02-24
JPWO2022038745A1 (zh) 2022-02-24
US20220319885A1 (en) 2022-10-06
TWI782664B (zh) 2022-11-01
KR20220023747A (ko) 2022-03-02

Similar Documents

Publication Publication Date Title
TWI698952B (zh) 電子部件的實裝裝置與實裝方法，及封裝部件的製造方法
US8468690B2 (en) Holding member for use in test and method for manufacturing same
KR100674440B1 (ko) 프로브 카드 제조 방법 및 장치
US20110038704A1 (en) Sub-field enhanced global alignment
CN112204707A (zh) 数字光刻系统的多基板处理
KR20200006095A (ko) 전자 디바이스들의 테스트 장치를 위한 프로브 카드의 다-층을 제조하는 방법
TWI782664B (zh) 配置裝置及配置方法
JPH10321515A (ja) 半導体露光装置
JPH098104A (ja) チップボンディング装置におけるキャリブレーション方法
KR102434544B1 (ko) 이간 장치 및 이간 방법
US6954272B2 (en) Apparatus and method for die placement using transparent plate with fiducials
TW201944458A (zh) 位置對準方法及位置對準裝置
JP3815759B2 (ja) 検出方法、露光装置およびデバイス製造方法
JP5362404B2 (ja) 半導体集積回路装置の製造方法
JP2021027171A (ja) ダイボンディング装置および半導体装置の製造方法
JP2000228355A (ja) 半導体露光装置およびデバイス製造方法
JP2564440B2 (ja) ウエハ内位置表示を付したチップの製造方法
JP7350696B2 (ja) 電子部品の実装装置
TW201837478A (zh) 晶片測試方法
KR20230077665A (ko) 접합 장치 및 접합 방법
JP3724256B2 (ja) 基板の切断方法及び装置
WO2020021666A1 (ja) 決定装置及びこれを備えるチップ装着装置
JPH0677296A (ja) 集積回路素子ウエハー用測定電極
JPH10160793A (ja) ベアチップ検査用プローブ基板及びその製造方法、及びベアチップ検査システム
JP5647312B2 (ja) 半導体集積回路装置の製造方法