KR102442373B1 - 배치 장치 및 배치 방법 - Google Patents

배치 장치 및 배치 방법 Download PDF

Info

Publication number
KR102442373B1
KR102442373B1 KR1020217020042A KR20217020042A KR102442373B1 KR 102442373 B1 KR102442373 B1 KR 102442373B1 KR 1020217020042 A KR1020217020042 A KR 1020217020042A KR 20217020042 A KR20217020042 A KR 20217020042A KR 102442373 B1 KR102442373 B1 KR 102442373B1
Authority
KR
South Korea
Prior art keywords
dies
substrate
wafer
map data
arrangement
Prior art date
Application number
KR1020217020042A
Other languages
English (en)
Other versions
KR20220023747A (ko
Inventor
코헤이 세야마
Original Assignee
가부시키가이샤 신가와
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 신가와 filed Critical 가부시키가이샤 신가와
Publication of KR20220023747A publication Critical patent/KR20220023747A/ko
Application granted granted Critical
Publication of KR102442373B1 publication Critical patent/KR102442373B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

배치 장치는 기판을 지지하는 스테이지와, 다이를 유지하고, 스테이지에 지지된 기판 상에 복수의 다이를 배치하는 배치부와, 노광 장치에 의해 형성된 복수의 패턴끼리의 위치 관계에 기초하여 생성된 복수의 다이의 배치 위치를 나타내는 맵 데이터를 가지고, 맵 데이터에 기초하여, 기판 상에 복수의 다이를 배치할 때의 스테이지와 배치부와의 서로의 상대적인 위치를 제어하는 제어부를 갖춘다.

Description

배치 장치 및 배치 방법
본 개시는 배치 장치 및 배치 방법에 관한 것이다.
특허문헌 1에는 반도체의 제조 기술이 기재되어 있다. 이 기술에서는 복수의 반도체 장치가 형성된 웨이퍼가 서로 첩합되고, 일방의 웨이퍼 상의 접속 전극과 타방의 웨이퍼 상의 접속 전극이 서로 접합된다. 그리고, 첩합된 상태의 웨이퍼가 다이싱에 의해 개개의 반도체 장치로 분리된다.
일본 특개 2007-158200호 공보
특허문헌 1에 기재된 기술과 같이, 웨이퍼끼리를 그대로 첩합시키는 경우, 예를 들면 각각의 웨이퍼에 형성되어 있는 복수의 반도체 장치에는 양품 이외에도 포함되어 있기 때문에, 결과적으로 수율이 저하되는 일이 있었다. 이것을 해결하기 위해서, 웨이퍼로부터 다이싱된 양품의 다이를 원래의 웨이퍼에 대응하도록 기판 상에 재배치하고, 기판 상에 재배치된 다이와 대응하는 별개의 웨이퍼를 접속하는 방법이 생각된다. 이 경우, 다이싱된 양품의 다이를 기판 상에 정밀도 좋게 재배치하는 것이 요구된다.
본 개시는 다이를 정밀도 좋게 배치할 수 있는 배치 장치 및 배치 방법을 제공한다.
본 개시의 하나의 형태에 따른 배치 장치는, 노광 장치에 의해 형성된 복수의 패턴을 가지는 웨이퍼와 첩합시키기 위해서, 복수의 패턴에 대응하도록 기판 상에 복수의 다이를 배치하는 장치이다. 배치 장치는, 기판을 지지하는 스테이지와, 다이를 유지하고, 스테이지에 지지된 기판 상에 복수의 다이를 배치하는 배치부와, 노광 장치에 의해 형성된 복수의 패턴끼리의 위치 관계에 기초하여 생성된 복수의 다이의 배치 위치를 나타내는 맵 데이터를 가지고, 맵 데이터에 기초하여, 기판 상에 복수의 다이를 배치할 때의 스테이지와 배치부와의 서로의 상대적인 위치를 제어하는 제어부를 갖춘다.
상기 배치 장치에서는, 제어부에 의해 스테이지와 배치부와의 서로의 상대적인 위치가 맵 데이터에 기초하여 제어됨으로써, 배치부에 유지된 다이가 스테이지에 지지된 기판 상의 소정 위치에 배치된다. 맵 데이터는 노광 장치에 의해 실제로 형성된 복수의 패턴끼리의 위치 관계에 기초하고 있다. 그 때문에, 맵 데이터에는, 노광 장치에 의해 형성된 패턴에 있어서의 설계 위치로부터의 어긋남량이 반영되어 있다. 따라서, 당해 배치 장치에 의하면, 기판 상에 다이를 정밀도 좋게 배치할 수 있다.
또 제어부는 기판 상에 배치된 복수의 다이와 웨이퍼가 첩합된 상태에서 취득된 복수의 다이와 복수의 패턴과의 위치의 어긋남량에 기초하여, 어긋남량을 없애도록 맵 데이터를 갱신해도 된다. 이 구성에 의하면, 맵 데이터의 정밀도를 향상시킬 수 있다.
노광 장치는 복수의 패턴을 포함하는 쇼트마다 웨이퍼 상에 패턴을 형성하고, 맵 데이터는 쇼트간의 위치 관계를 포함하고, 제어부는 쇼트간의 위치 관계에 기초하여, 복수의 다이를 기판에 배치해도 된다. 이 구성에서는, 맵 데이터의 데이터량을 저감시킬 수 있다.
본 개시의 하나의 형태에 따른 배치 방법은, 노광 장치에 의해 복수의 다이에 대응하는 복수의 패턴이 형성된 웨이퍼와 첩합시키기 위해서, 기판 상에 복수의 다이를 배치하는 방법으로서, 노광 장치에 의해 복수의 패턴이 형성된 웨이퍼에 있어서의 복수의 패턴의 위치의 계측에 기초하여, 복수의 다이의 배치 위치를 나타내는 맵 데이터를 취득하는 공정과, 취득된 맵 데이터에 기초하여, 기판 상에 복수의 다이를 배치하는 공정을 갖춘다.
상기 배치 방법에서는 맵 데이터에 기초하여 다이가 기판 상의 소정 위치에 배치된다. 맵 데이터는 노광 장치에 의해 실제로 형성된 복수의 패턴의 위치의 계측에 기초하여 취득되어 있다. 그 때문에, 맵 데이터에는 노광 장치에 의해 형성된 패턴에 있어서의 설계 위치로부터의 어긋남량이 반영되어 있다. 따라서, 당해 배치 방법에 의하면, 기판 상에 다이를 정밀도 좋게 배치할 수 있다.
또 배치 방법은, 기판 상에 배치된 복수의 다이와 웨이퍼가 첩합된 상태에 있어서 복수의 다이와 복수의 패턴과의 위치의 어긋남량을 취득하는 공정과, 어긋남량을 없애도록 맵 데이터를 갱신하는 공정을 추가로 갖추어도 된다. 이 구성에 의하면, 맵 데이터의 정밀도를 향상시킬 수 있다.
노광 장치는 복수의 패턴을 포함하는 쇼트마다 웨이퍼 상에 패턴을 형성하고, 맵 데이터는 쇼트간의 위치 관계를 포함하고, 배치하는 공정에 있어서, 쇼트간의 위치 관계에 기초하여, 복수의 다이를 기판에 배치해도 된다. 이 구성에서는 맵 데이터의 데이터량을 저감시킬 수 있다.
본 개시의 하나의 형태에 따르면, 다이를 정밀도 좋게 배치할 수 있는 배치 장치 및 배치 방법이 제공된다.
도 1은 노광 장치에 의해 회로 패턴이 형성된 웨이퍼를 모식적으로 나타내는 사시도이다.
도 2는 일례에 따른 배치 장치를 나타내는 개략도이다.
도 3은 웨이퍼와 기판 상에 배치된 다이와의 관계를 설명하기 위한 도면이다.
도 4는 배치 장치를 사용한 배치 방법을 나타내는 플로우도이다.
도 5는 다른 예에 따른 배치 장치를 나타내는 개략도이다.
도 6은 다른 노광 장치에 의해 회로 패턴이 형성된 웨이퍼를 모식적으로 나타내는 사시도이다.
이하, 첨부 도면을 참조하면서 일례에 따른 배치 장치 및 배치 방법을 상세하게 설명한다. 도면의 설명에 있어서 동일한 요소에는 동일한 부호를 붙이고, 중복되는 설명을 생략한다.
본 개시에 따른 배치 장치는, 실장면을 상방향으로 하여, 기판 상에 복수의 다이를 배치하기 위한 장치이다. 배치 장치는 다이싱에 의해 얻어지는 다이를 기판 상에 재배치하기 때문에, 재배치 장치라고도 할 수 있다. 이와 같은 배치 장치는 반도체 칩의 제조 공정의 일부에 있어서 이용될 수 있다. 일례의 반도체 칩의 제조 공정에 있어서는 복수의 회로 패턴이 형성된 웨이퍼가 준비된다. 기판 상에 재배치된 복수의 다이의 실장면은 웨이퍼에 형성된 복수의 회로 패턴에 대하여 각각 전기적으로 접속된다. 복수의 다이가 접속된 웨이퍼를 다이싱함으로써, 복수의 반도체 칩이 제조될 수 있다.
웨이퍼에 형성되는 회로 패턴의 위치의 정밀도는 노광 장치에 의존하고 있다. 도 1은 노광 장치에 의해 복수의 다이에 대응하는 회로 패턴이 형성된 웨이퍼를 모식적으로 나타내는 사시도이다. 도 2는 일례에 따른 배치 장치를 나타내는 개략도이다. 본 개시에 있어서, 노광 장치는 쇼트 단위로 웨이퍼(2)에 회로 패턴(4)을 형성한다. 쇼트란 노광 장치가 1회에 노광할 수 있는 영역을 의미할 수 있다. 도시예에서는 노광 장치의 하나의 쇼트(6)당, 9개의 회로 패턴(4)이 형성된다. 노광 장치는 예를 들면 웨이퍼(2)가 재치된 스테이지를 소정의 피치로 이동시킴으로써, 쇼트(6)의 위치를 어긋나게 하면서 웨이퍼(2)를 노광한다. 이 경우, 하나의 쇼트(6)에 포함되는 회로 패턴(4)끼리의 위치 관계는 노광 장치의 패턴 마스크에 의존하기 때문에, 변동하지 않는다. 한편, 쇼트(6)끼리의 위치는 스테이지의 피치의 정밀도에 의존하기 때문에, 약간이지만 어긋남이 생길 수 있다. 즉, 웨이퍼(2) 상에 형성되는 회로 패턴(4)의 위치는 설계 위치로부터 어긋나는 경우가 있다. 그래서, 배치 장치(10)는 웨이퍼(2) 상에 실제로 형성된 회로 패턴(4)의 위치에 대응하도록, 기판(12) 상에 복수의 다이(14)를 배치한다.
도 2에 나타내는 바와 같이, 배치 장치(10)는 스테이지(11)와, 실장 헤드(배치부)(13)와, 제어 장치(제어부)(15)를 포함하고 있다. 스테이지(11)는 기판(12)을 기판(12) 상의 소정의 위치에 지지한다. 기판(12) 상에는 배치 장치(10)에 의해 복수의 다이(14)가 배치된다. 예를 들면, 기판(12)은 유리 기판, 실리콘 기판 등이어도 된다. 또 기판(12)은 첩합의 대상이 되는 웨이퍼(2)와 동일한 형상을 가지고 있어도 된다. 도시예의 기판(12)은 원판 형상을 가지고 있다.
실장 헤드(13)는 스테이지(11)에 지지된 기판(12) 상에 복수의 다이(14)를 배치하기 때문에, 복수의 다이(14)의 각각을 순서대로 유지할 수 있다. 일례의 실장 헤드(13)는 기계적인 동작에 의해 다이(14)를 흡착 유지해도 된다. 도시예의 실장 헤드(13)는 이동 제어 장치(17)에 의해 지지되어 있다. 이동 제어 장치(17)는 X축 방향, Y축 방향 및 Z축 방향에 있어서의 실장 헤드의 이동을 제어하는 장치여도 된다.
예를 들면, 이동 제어 장치(17)는 실장 헤드를 지지하여, 실장 헤드를 Z방향으로 이동시키는 Z축 이동 기구와, Z축 이동 기구를 지지하여, Z축 이동 기구를 Y축 방향으로 이동시키는 Y축 이동 기구와, Y축 이동 기구를 지지하여, Y축 이동 기구를 X축 방향으로 이동시키는 X축 이동 기구를 포함하여 구성될 수 있다.
이 경우, 일례의 Z축 이동 기구는 Z방향을 따라 연장되는 가이드 레일과, 가이드 레일에 지지되어 Z축 방향을 따라 이동하고, 실장 헤드를 지지하는 베이스를 포함한다. 일례의 Y축 이동 기구는 Y방향을 따라 연장되는 가이드 레일과, 가이드 레일에 지지되어 Y축 방향을 따라 이동하고, Z축 이동 기구를 지지하는 베이스를 포함한다. 일례의 X축 이동 기구는 X방향을 따라 연장되는 가이드 레일과, 가이드 레일에 지지되어 X축 방향을 따라 이동하고, Y축 이동 기구를 지지하는 베이스를 포함한다.
제어 장치(15)는 컴퓨터 및 컴퓨터에 접속된 전자 회로이며, CPU에 의해 소정의 프로그램을 실행함으로써, 배치 장치(10)의 동작 제어를 실행한다. 예를 들면, 제어 장치(15)는 맵 데이터에 기초하여, 스테이지(11)와 실장 헤드(13)와의 상대적인 위치를 제어한다. 일례의 제어 장치(15)는 이동 제어 장치(17)의 동작을 제어함으로써, 실장 헤드(13)의 위치를 맵 데이터에 대응하는 위치로 제어한다. 또 제어 장치(15)는 실장 헤드(13)의 동작을 제어함으로써, 흡착 유지한 다이(14)를 기판(12) 상의 맵 데이터에 대응하는 위치에 배치한다. 예를 들면, 기판(12) 상에는 다이(14)를 착탈 가능하게 접착하는 접착층이 형성되어 있고, 기판(12) 상에 배치된 다이(14)는 기판(12)에 대하여 가고정될 수 있다. 또 다이(14)에 접착층이 형성됨으로써, 다이(14)가 기판(12)에 가고정되어도 된다.
맵 데이터는 기판(12) 상에 배치되는 복수의 다이(14)의 배치 위치를 나타내는 데이터이다. 맵 데이터는 노광 장치에 의해 실제로 형성된 웨이퍼(2) 상의 복수의 회로 패턴(4)끼리의 위치 관계를 나타내는 회로 패턴 데이터에 기초하여 생성된다. 회로 패턴 데이터는 복수의 회로 패턴(4)끼리의 상대 위치의 데이터를 직접적 또는 간접적으로 포함하고, 예를 들면 1개의 회로 패턴(4)의 위치가 특정된 경우에는 다른 모든 회로 패턴(4)의 위치를 특정할 수 있다.
예를 들면, 회로 패턴 데이터는 웨이퍼(2) 상에 실제로 형성된 복수의 회로 패턴(패턴)(4)의 각각의 중심끼리의 위치 관계를 나타내는 데이터여도 된다. 또 상기 서술한 바와 같이, 노광 장치에서는 쇼트 단위로 회로 패턴(4)이 형성된다. 그 때문에 예를 들면 회로 패턴 데이터는 웨이퍼(2) 상의 복수의 쇼트(패턴)(6)의 중심끼리의 위치 관계를 나타내는 데이터여도 된다. 또한 회로 패턴 데이터는 웨이퍼(2)의 기준이 되는 위치(예를 들면 중심)에 대한 복수의 회로 패턴(4), 또는 복수의 쇼트(6)의 위치를 나타내는 데이터여도 된다. 이 경우, 회로 패턴 데이터는 기준이 되는 위치가 특정된 경우에, 모든 회로 패턴(4)의 위치를 특정할 수 있다. 또 회로 패턴 데이터는 설계상의 웨이퍼의 회로 패턴의 위치와 실제로 형성된 웨이퍼(2)의 회로 패턴(4)의 위치와의 어긋남량을 나타내는 데이터여도 된다.
일례의 회로 패턴 데이터는 웨이퍼(2)에 형성된 복수의 회로 패턴(4)의 위치를 예를 들면 현미경을 포함하는 계측 장치 등을 사용하여 계측함으로써 취득될 수 있다. 일반적으로 노광 장치에 의해 생기는 쇼트(6)끼리의 위치 어긋남에는 재현성이 있다. 그 때문에, 본 개시에 있어서의 배치 장치(10)에서는 동일한 종류의 웨이퍼에 대응하는 회로 패턴 데이터는 1회만 취득되면 된다.
맵 데이터는 회로 패턴 데이터에 기초하여 생성될 수 있다. 상기 서술한 바와 같이, 회로 패턴 데이터는 웨이퍼(2) 상의 복수의 회로 패턴(4)끼리의 위치 관계를 나타낸다. 본 개시에서는 웨이퍼(2)에 형성된 회로 패턴(4)과 기판(12) 상에 배치된 다이(14)가 정밀도 좋게 접속되도록, 웨이퍼(2)와 기판(12) 상의 다이가 첩합된다. 도 3은 웨이퍼의 회로 패턴과 기판 상에 배치된 다이와의 관계를 설명하기 위한 도면이다. 상기 서술한 바와 같이, 동일 쇼트 내에 있어서의 회로 패턴의 위치는 변동하지 않기 때문에, 도 3에서는 웨이퍼(2)에 형성된 회로 패턴(4)을 쇼트 단위로 묘화하고, 기판(12) 상에 배치된 다이(14)를 쇼트에 대응하는 영역(16)의 단위로 묘화하고 있다. 도 3에 나타내는 바와 같이, 회로 패턴 데이터에 의해 나타내질 수 있는 복수의 쇼트(6)(즉 회로 패턴(4))의 위치와 맵 데이터에 의해 나타내질 수 있는 복수의 영역(16)(즉 다이(14))의 위치는 서로 경영(鏡映) 대칭(선대칭)의 관계에 있다.
일례의 맵 데이터는 기판(12) 상에 배치되는 복수의 다이(14)의 각각의 중심끼리의 위치 관계를 나타내는 데이터여도 된다. 또 맵 데이터는 기판(12)의 기준이 되는 위치(예를 들면 중심)에 대한 복수의 다이(14)의 위치를 나타내는 데이터여도 된다. 또 맵 데이터는 기판(12) 상의 다이(14)의 설계상의 배치 위치로부터의 어긋남량을 나타내는 데이터여도 된다. 다이(14)의 설계상의 배치 위치는 설계상의 웨이퍼의 회로 패턴의 위치에 대응하는 위치, 즉, 설계상의 웨이퍼의 회로 패턴의 위치와 경영 대칭의 관계에 있는 위치이면 된다.
일례의 제어 장치(15)는 취득된 맵 데이터에 기초하여 다이(14)의 배치를 실행한 후에, 맵 데이터를 갱신해도 된다. 맵 데이터에 기초하여 다이가 배치되었다고 해도, 이동 제어 장치(17)의 피치 어긋남 등 때문에, 웨이퍼(2)의 회로 패턴(4)의 위치와 배치된 다이(14)의 위치와의 사이에 어긋남(오차)이 생기는 것이 생각된다. 그래서, 어긋남량이 없어지도록, 맵 데이터가 갱신되어도 된다.
복수의 다이(14)와 복수의 회로 패턴(4)과의 위치의 어긋남량은 기판(12) 상에 배치된 복수의 다이(14)와 웨이퍼(2)가 첩합된 상태에서, 적외현미경을 포함하는 계측 장치 등을 이용하여 취득될 수 있다. 어긋남량은 웨이퍼(2)의 두께 방향으로부터 보았을 때의, 복수의 다이(14)의 각각의 중심 위치와 복수의 회로 패턴(4)의 각각의 중심 위치와의 차분이어도 된다. 어긋남량에 기초하여 갱신된 맵 데이터가 제어 장치(15)에 입력되어도 되고, 어긋남량의 데이터가 입력된 제어 장치(15)에 의해 기존의 맵 데이터가 갱신되어도 된다.
계속해서, 배치 방법에 기초하는 일련의 동작에 대해 설명한다. 도 4는 일례의 배치 방법을 설명하기 위한 플로우도이다. 일례의 배치 방법에서는 우선 복수의 회로 패턴(4)이 형성된 웨이퍼(2)에 있어서의 복수의 회로 패턴(4)의 위치를 계측 함으로써, 복수의 회로 패턴(4)끼리의 위치 관계를 나타내는 회로 패턴 데이터가 취득된다. 그리고, 취득된 회로 패턴 데이터에 기초하여 복수의 다이(14)의 배치 위치를 나타내는 맵 데이터가 취득된다(스텝 S1). 상기 서술한 바와 같이, 회로 패턴 데이터에 의한 회로 패턴(4)의 위치와 맵 데이터에 의한 다이(14)의 위치는 경영 대칭의 관계에 있기 때문에, 회로 패턴 데이터를 소정의 연산에 의해 변환함으로써 맵 데이터를 취득하는 것이 가능하다. 취득된 맵 데이터는 배치 장치(10)의 제어 장치(15)에 입력되어도 된다. 또한 취득된 회로 패턴 데이터가 제어 장치(15)에 입력됨으로써, 제어 장치(15)가 맵 데이터를 생성해도 된다.
계속해서, 취득된 맵 데이터에 기초하여, 기판(12) 상에 복수의 다이(14)가 배치된다(스텝 S2). 즉, 제어 장치(15)는 맵 데이터에 기초하여 이동 제어 장치(17)를 제어함으로써, 맵 데이터에 대응하는 기판(12) 상의 위치에 다이(14)를 배치한다. 그 후, 다이(14)가 배치된 기판(12)은 배치 장치(10)로부터 취출되어, 복수의 다이(14)와 대응하는 복수의 회로 패턴(4)이 전기적으로 접속되도록, 웨이퍼(2)와 첩합된다. 복수의 다이(14)가 접속된 웨이퍼(2)를 다이싱함으로써, 복수의 반도체 칩이 제조될 수 있다.
또한 서로 첩합된 복수의 다이(14)와 복수의 회로 패턴(4)과의 위치의 어긋남이 큰 경우에는 맵 데이터가 갱신될 수 있다(스텝 S3). 위치의 어긋남량은 상기 서술한 바와 같이, 기판(12) 상에 배치된 복수의 다이(14)와 웨이퍼(2)가 첩합된 상태에서, 적외현미경을 포함하는 계측 장치 등을 사용하여 취득될 수 있다. 즉, 복수의 다이(14)가 접속된 웨이퍼(2)를 다이싱하는 것보다 전에 취득된다. 그리고, 취득된 어긋남량이 없어지도록 맵 데이터가 갱신되고, 갱신된 맵 데이터가 다음회의 배치 동작에 이용된다.
이상 설명한 바와 같이, 일례의 배치 장치(10)는 노광 장치에 의해 형성된 복수의 회로 패턴(4)을 가지는 웨이퍼(2)와 첩합시키기 위해서, 복수의 회로 패턴(4)에 대응하도록 기판(12) 상에 복수의 다이(14)를 배치하는 장치이다. 배치 장치(10)는 기판(12)을 지지하는 스테이지(11)와, 스테이지(11)에 지지된 기판(12) 상에 복수의 다이(14)를 배치하기 위해서 복수의 다이(14)의 각각을 유지하는 실장 헤드(13)와, 실제의 웨이퍼(2) 상의 복수의 회로 패턴(4)끼리의 위치 관계에 기초하여 생성된, 복수의 다이(14)의 배치 위치를 나타내는 맵 데이터에 기초하여, 기판(12) 상에 복수의 다이(14)가 배치될 때의 스테이지(11)와 실장 헤드(13)와의 서로의 상대적인 위치를 제어하는 제어 장치(15)를 갖춘다.
이 경우, 배치 방법은 노광 장치에 의해 복수의 회로 패턴(4)이 형성된 웨이퍼(2)에 있어서의 복수의 회로 패턴(4)의 위치의 계측에 기초하여, 복수의 다이(14)의 배치 위치를 나타내는 맵 데이터를 취득하는 공정과, 취득된 맵 데이터 에 기초하여, 기판(12) 상에 복수의 다이(14)를 배치하는 공정을 갖춘다.
상기 배치 장치(10) 및 배치 방법에서는, 제어 장치(15)에 의해 스테이지(11)와 실장 헤드(13)와의 서로의 상대적인 위치가 맵 데이터에 기초하여 제어 됨으로써, 실장 헤드(13)에 유지된 다이(14)가 스테이지(11)에 지지된 기판(12) 상의 소정 위치에 배치된다. 맵 데이터는 실제로 노광 장치에 의해 형성된 웨이퍼(2) 상의 복수의 회로 패턴(4)끼리의 위치 관계에 기초하고 있다. 그 때문에, 맵 데이터에는 노광 장치에 의해 형성된 회로 패턴(4)에 있어서의 설계 위치로부터의 어긋남량이 반영되어 있다. 따라서, 당해 배치 장치(10)에 의하면, 기판(12) 상에 다이를 정밀도 좋게 배치할 수 있다.
또 제어 장치(15)는 기판(12) 상에 배치된 복수의 다이(14)와 웨이퍼(2)가 첩합된 상태에서 취득된, 복수의 다이(14)와 복수의 회로 패턴(4)과의 위치의 어긋남량에 기초하여, 어긋남량을 없애도록 맵 데이터를 갱신해도 된다. 이 경우, 기판(12) 상에 배치된 복수의 다이(14)와 웨이퍼(2)가 첩합된 상태에 있어서 복수의 다이(14)와 복수의 회로 패턴(4)과의 위치의 어긋남량을 취득하고, 취득된 어긋남량을 없애도록 맵 데이터를 갱신하게 된다. 웨이퍼(2)의 계측에 기초하여 생성된 맵 데이터를 사용하여 다이(14)의 배치가 실행된 경우라도, 기판(12) 상에 배치된 복수의 다이(14)와 웨이퍼(2)가 첩합되었을 때에 다이(14)와 회로 패턴(4)과의 사이에서 위치 어긋남이 생기는 것이 생각된다. 상기 서술한 바와 같이, 실제로 계측된 어긋남량을 사용하여 맵 데이터를 갱신함으로써, 맵 데이터의 정밀도를 향상시킬 수 있다.
또 맵 데이터는 쇼트(6)간의 위치 관계를 포함하고, 제어 장치(15)는 쇼트(6)간의 위치 관계에 기초하여, 복수의 다이(14)를 기판(12)에 배치해도 된다. 이 구성에서는 맵 데이터의 데이터량을 저감시킬 수 있다.
이상, 배치 장치의 형태에 대해 설명했는데, 배치 장치의 구성은 상기 서술한 형태에 한정되지 않는다.
예를 들면, 배치 장치에 있어서는 스테이지 상의 기판과 실장 헤드와의 상대적인 위치 관계가 제어 가능하면 된다. 예를 들면, 다른 예에 따른 배치 장치(100)를 도 5에 나타낸다. 배치 장치(100)는 기판(12)을 지지하는 스테이지(111)와, 실장 헤드(13)를 지지하는 이동 제어 장치(117)와, 제어 장치(제어부)(115)를 포함하고 있다. 스테이지(111)는 기판(12)을 기판(12) 상의 소정의 위치에 지지한다. 또 스테이지(111)는 소위 XY 이동 스테이지이며, X축 방향 및 Y축 방향으로 이동 제어 가능하게 되어 있다. 이동 제어 장치(117)는 실장 헤드를 Z방향으로 이동시키는 Z축 이동 기구를 가지고 있다. 제어 장치(115)는 스테이지(111)의 X축 방향의 위치 및 Y축 방향의 위치를 제어함과 아울러, 이동 제어 장치(117)의 동작 제어에 의해 실장 헤드(13)의 위치를 제어한다. 이것에 의해, 제어 장치(115)는 맵 데이터에 기초하여, 스테이지(111)와 실장 헤드(13)와의 상대적인 위치를 제어한다.
또 1쇼트로 복수의 회로 패턴(4)을 웨이퍼(2)에 형성하는 노광 장치에 대해서 예시했지만, 노광 장치에 있어서의 쇼트마다의 회로 패턴(4)의 수는 특별히 한정되지 않는다. 도 6은 다른 노광 장치에 의해 회로 패턴(4)이 형성된 웨이퍼(2)를 모식적으로 나타내는 사시도이다. 도 6에 나타내는 바와 같이, 노광 장치는 1개의 쇼트(6)로 1개의 회로 패턴(4)을 웨이퍼(2)에 형성해도 된다. 즉, 1개의 쇼트(6)에 포함되는 회로 패턴(4)은 1개여도 된다. 이 경우, 제어 장치(15)는 맵 데이터에 기초하여 1쇼트마다 다이(14)를 기판(12)에 배치하는 위치를 제어해도 된다.
2…웨이퍼, 4…회로 패턴(패턴), 6…쇼트(패턴), 10, 100…배치 장치, 11, 111…스테이지, 12…기판, 13…실장 헤드(배치부), 14…다이, 15, 115…제어 장치(제어부).

Claims (6)

  1. 노광 장치에 의해 형성된 복수의 패턴을 가지는 웨이퍼와 첩합시키기 위해서, 상기 복수의 패턴에 대응하도록 기판 상에 복수의 다이를 배치하는 배치 장치로서,
    기판을 지지하는 스테이지와,
    상기 다이를 유지하고, 상기 스테이지에 지지된 상기 기판 상에 상기 복수의 다이를 배치하는 배치부와,
    상기 노광 장치에 의해 형성된 상기 복수의 패턴끼리의 위치 관계에 기초하여 생성된 상기 복수의 다이의 배치 위치를 나타내는 맵 데이터를 가지고, 상기 맵 데이터에 기초하여, 상기 기판 상에 상기 복수의 다이를 배치할 때의 상기 스테이지와 상기 배치부와의 서로의 상대적인 위치를 제어하는 제어부를 갖추는 것을 특징으로 하는 배치 장치.
  2. 제 1 항에 있어서, 상기 제어부는, 상기 기판 상에 배치된 상기 복수의 다이와 상기 웨이퍼가 첩합된 상태에서 취득된 상기 복수의 다이와 상기 복수의 패턴과의 위치의 어긋남량에 기초하여, 상기 어긋남량을 없애도록 상기 맵 데이터를 갱신하는 것을 특징으로 하는 배치 장치.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 노광 장치는, 상기 복수의 패턴을 포함하는 쇼트마다 상기 웨이퍼 상에 상기 패턴을 형성하고,
    상기 맵 데이터는, 상기 쇼트간의 위치 관계를 포함하고,
    상기 제어부는, 상기 쇼트간의 위치 관계에 기초하여, 상기 복수의 다이를 상기 기판에 배치하는 것을 특징으로 하는 배치 장치.
  4. 노광 장치에 의해 형성된 복수의 패턴을 가지는 웨이퍼와 첩합시키기 위해서, 복수의 패턴에 대응하도록 기판 상에 복수의 다이를 배치하는 배치 방법으로서,
    상기 노광 장치에 의해 복수의 패턴이 형성된 웨이퍼에 있어서의 상기 복수의 패턴의 위치의 계측에 기초하여, 상기 복수의 다이의 배치 위치를 나타내는 맵 데이터를 취득하는 공정과,
    취득된 상기 맵 데이터에 기초하여, 상기 기판 상에 상기 복수의 다이를 배치하는 공정을 갖추는 배치 방법.
  5. 제 4 항에 있어서, 상기 기판 상에 배치된 상기 복수의 다이와 상기 웨이퍼가 첩합된 상태에 있어서 상기 복수의 다이와 상기 복수의 패턴과의 위치의 어긋남량을 취득하는 공정과,
    상기 어긋남량을 없애도록 상기 맵 데이터를 갱신하는 공정
    을 추가로 갖추는 것을 특징으로 하는 배치 방법.
  6. 제 4 항 또는 제 5 항에 있어서, 상기 노광 장치는, 상기 복수의 패턴을 포함하는 쇼트마다 상기 웨이퍼 상에 상기 패턴을 형성하고,
    상기 맵 데이터는, 상기 쇼트간의 위치 관계를 포함하고,
    상기 배치하는 공정에 있어서, 상기 쇼트간의 위치 관계에 기초하여, 상기 복수의 다이를 상기 기판에 배치하는 것을 특징으로 하는 배치 방법.
KR1020217020042A 2020-08-20 2020-08-20 배치 장치 및 배치 방법 KR102442373B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/031466 WO2022038745A1 (ja) 2020-08-20 2020-08-20 配置装置及び配置方法

Publications (2)

Publication Number Publication Date
KR20220023747A KR20220023747A (ko) 2022-03-02
KR102442373B1 true KR102442373B1 (ko) 2022-09-14

Family

ID=80323567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217020042A KR102442373B1 (ko) 2020-08-20 2020-08-20 배치 장치 및 배치 방법

Country Status (6)

Country Link
US (1) US20220319885A1 (ko)
JP (1) JP7133254B2 (ko)
KR (1) KR102442373B1 (ko)
CN (1) CN114402424A (ko)
TW (1) TWI782664B (ko)
WO (1) WO2022038745A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008507844A (ja) 2004-07-21 2008-03-13 インテル・コーポレーション 複数の電子アセンブリの製造方法
WO2012133760A1 (ja) 2011-03-30 2012-10-04 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板
WO2014046052A1 (ja) 2012-09-23 2014-03-27 国立大学法人東北大学 チップ支持基板、チップ支持方法、三次元集積回路、アセンブリ装置及び三次元集積回路の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4720469B2 (ja) 2005-12-08 2011-07-13 株式会社ニコン 貼り合わせ半導体装置製造用の露光方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008507844A (ja) 2004-07-21 2008-03-13 インテル・コーポレーション 複数の電子アセンブリの製造方法
WO2012133760A1 (ja) 2011-03-30 2012-10-04 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板
WO2014046052A1 (ja) 2012-09-23 2014-03-27 国立大学法人東北大学 チップ支持基板、チップ支持方法、三次元集積回路、アセンブリ装置及び三次元集積回路の製造方法

Also Published As

Publication number Publication date
WO2022038745A1 (ja) 2022-02-24
CN114402424A (zh) 2022-04-26
TW202209541A (zh) 2022-03-01
US20220319885A1 (en) 2022-10-06
TWI782664B (zh) 2022-11-01
JP7133254B2 (ja) 2022-09-08
KR20220023747A (ko) 2022-03-02
JPWO2022038745A1 (ko) 2022-02-24

Similar Documents

Publication Publication Date Title
TWI698952B (zh) 電子部件的實裝裝置與實裝方法，及封裝部件的製造方法
KR102196105B1 (ko) 전자 부품의 실장 장치와 실장 방법, 및 패키지 부품의 제조 방법
KR100674440B1 (ko) 프로브 카드 제조 방법 및 장치
US7356918B2 (en) Component mounting method
US4479298A (en) Alignment apparatus and method for mounting LSI and VLSI packages to a printed circuit board
CN112204707A (zh) 数字光刻系统的多基板处理
KR20190079554A (ko) 캐리어 상의 부품의 단계식 배치를 위한 배치 가능한 마커 부품의 사용
WO2020049127A1 (en) Die attach systems, and methods for integrated accuracy verification and calibration using such systems
CN105845594A (zh) 检查半导体封装的印刷电路板的方法
KR102186384B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
KR102442373B1 (ko) 배치 장치 및 배치 방법
KR20210058641A (ko) 프로브 어레이 및 그를 이용한 프로브 카드의 프로브 헤드 제조 방법
US6954272B2 (en) Apparatus and method for die placement using transparent plate with fiducials
KR102415798B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP5362404B2 (ja) 半導体集積回路装置の製造方法
JP2008117968A (ja) プローバ
KR102417464B1 (ko) 전자 부품의 실장 장치
JPH11163059A (ja) 集積回路用半導体薄板検査装置およびその検査方法
KR20230138423A (ko) 전자 부품의 실장 장치 및 실장 방법
JP5647312B2 (ja) 半導体集積回路装置の製造方法
KR20230103832A (ko) 다이 본딩 설비 및 다이 본딩 설비의 구동 편차 보정 방법
KR20230077665A (ko) 접합 장치 및 접합 방법
JP2016148523A (ja) プローブユニット
JPH02278166A (ja) 半導体検査装置
JPH01213181A (ja) 素子収納用トレイ

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant