WO2022038745A1 - 配置装置及び配置方法 - Google Patents

配置装置及び配置方法 Download PDF

Info

Publication number
WO2022038745A1
WO2022038745A1 PCT/JP2020/031466 JP2020031466W WO2022038745A1 WO 2022038745 A1 WO2022038745 A1 WO 2022038745A1 JP 2020031466 W JP2020031466 W JP 2020031466W WO 2022038745 A1 WO2022038745 A1 WO 2022038745A1
Authority
WO
WIPO (PCT)
Prior art keywords
dies
substrate
map data
wafer
patterns
Prior art date
Application number
PCT/JP2020/031466
Other languages
English (en)
French (fr)
Inventor
耕平 瀬山
Original Assignee
株式会社新川
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社新川 filed Critical 株式会社新川
Priority to PCT/JP2020/031466 priority Critical patent/WO2022038745A1/ja
Priority to CN202080015443.1A priority patent/CN114402424A/zh
Priority to KR1020217020042A priority patent/KR102442373B1/ko
Priority to US17/599,535 priority patent/US20220319885A1/en
Priority to JP2021525257A priority patent/JP7133254B2/ja
Priority to TW110130055A priority patent/TWI782664B/zh
Publication of WO2022038745A1 publication Critical patent/WO2022038745A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Definitions

  • This disclosure relates to an arrangement device and an arrangement method.
  • Patent Document 1 describes a semiconductor manufacturing technique.
  • wafers on which a plurality of semiconductor devices are formed are bonded to each other, and a connection electrode on one wafer and a connection electrode on the other wafer are bonded to each other. Then, the wafers in the bonded state are separated into individual semiconductor devices by dicing.
  • the present disclosure provides an arrangement device and an arrangement method capable of accurately arranging dies.
  • the arrangement device is an apparatus for arranging a plurality of dies on a substrate so as to correspond to a plurality of patterns in order to bond the wafers having a plurality of patterns formed by the exposure device.
  • the arrangement device is based on the positional relationship between the stage that supports the substrate, the arrangement portion that holds the dies and arranges a plurality of dies on the substrate supported by the stage, and the plurality of patterns formed by the exposure apparatus.
  • Control that has map data indicating the placement positions of the generated multiple dies and controls the relative positions of the stage and the placement portion when arranging the multiple dies on the substrate based on the map data. It has a part and.
  • the control unit controls the relative positions of the stage and the arrangement unit based on the map data, so that the die held by the arrangement unit is at a predetermined position on the substrate supported by the stage. Placed in.
  • the map data is based on the positional relationship between a plurality of patterns actually formed by the exposure apparatus. Therefore, the map data reflects the amount of deviation from the design position in the pattern formed by the exposure apparatus. Therefore, according to the arrangement device, the die can be arranged with high accuracy on the substrate.
  • control unit cancels out the deviation amount based on the deviation amount between the positions of the plurality of dies and the plurality of patterns acquired in the state where the plurality of dies and the wafers arranged on the substrate are bonded to each other.
  • the map data may be updated. According to this configuration, the accuracy of the map data can be improved.
  • the exposure apparatus forms a pattern on the wafer for each shot containing a plurality of patterns, the map data includes the positional relationship between the shots, and the control unit bases a plurality of dies based on the positional relationship between the shots. May be placed in. In this configuration, the amount of map data can be reduced.
  • the arrangement method is a method of arranging a plurality of dies on a substrate in order to bond the wafers on which a plurality of patterns corresponding to the plurality of dies are formed by the exposure apparatus.
  • the process of arranging the dies of the above is provided.
  • the die is arranged at a predetermined position on the substrate based on the map data.
  • the map data is acquired based on the measurement of the positions of a plurality of patterns actually formed by the exposure apparatus. Therefore, the map data reflects the amount of deviation from the design position in the pattern formed by the exposure apparatus. Therefore, according to the arrangement method, the die can be arranged with high accuracy on the substrate.
  • the placement method is a process of acquiring the amount of displacement between a plurality of dies and a plurality of patterns in a state where a plurality of dies and wafers arranged on the substrate are bonded together, and a map so as to cancel the displacement amount. It may further include a process of updating the data. According to this configuration, the accuracy of the map data can be improved.
  • the exposure apparatus forms a pattern on the wafer for each shot containing a plurality of patterns, the map data includes the positional relationship between the shots, and in the process of arranging the map data, a plurality of dies are formed based on the positional relationship between the shots. It may be placed on a substrate. In this configuration, the amount of map data can be reduced.
  • an arrangement device and an arrangement method capable of accurately arranging dies are provided.
  • FIG. 1 is a perspective view schematically showing a wafer in which a circuit pattern is formed by an exposure apparatus.
  • FIG. 2 is a schematic view showing an arrangement device according to an example.
  • FIG. 3 is a diagram for explaining the relationship between the wafer and the die arranged on the substrate. It is a flow chart which shows the arrangement method using the arrangement device.
  • FIG. 5 is a schematic view showing an arrangement device according to another example.
  • FIG. 6 is a perspective view schematically showing a wafer in which a circuit pattern is formed by another exposure apparatus.
  • the placement device is a device for arranging a plurality of dies on a substrate with the mounting surface facing upward. Since the placement device rearranges the die obtained by dicing on the substrate, it can be said to be a rearrangement device. Such an arrangement device can be used as part of the semiconductor chip manufacturing process. In the manufacturing process of an example semiconductor chip, a wafer in which a plurality of circuit patterns are formed is prepared. The mounting surfaces of the plurality of dies rearranged on the substrate are electrically connected to the plurality of circuit patterns formed on the wafer. By dicing a wafer to which a plurality of dies are connected, a plurality of semiconductor chips can be manufactured.
  • FIG. 1 is a perspective view schematically showing a wafer in which a circuit pattern corresponding to a plurality of dies is formed by an exposure apparatus.
  • FIG. 2 is a schematic view showing an arrangement device according to an example.
  • the exposure apparatus forms a circuit pattern 4 on the wafer 2 on a shot-by-shot basis.
  • the shot may mean an area that the exposure apparatus can expose at one time.
  • nine circuit patterns 4 are formed for each shot 6 of the exposure apparatus.
  • the exposure apparatus exposes the wafer 2 while shifting the position of the shot 6 by, for example, moving the stage on which the wafer 2 is placed at a predetermined pitch.
  • the arrangement device 10 arranges a plurality of dies 14 on the substrate 12 so as to correspond to the positions of the circuit patterns 4 actually formed on the wafer 2.
  • the arrangement device 10 includes a stage 11, a mounting head (arrangement unit) 13, and a control device (control unit) 15.
  • the stage 11 supports the substrate 12 at a predetermined position on the substrate 12.
  • a plurality of dies 14 are arranged on the substrate 12 by the arrangement device 10.
  • the substrate 12 may be a glass substrate, a silicon substrate, or the like. Further, the substrate 12 may have the same shape as the wafer 2 to be bonded.
  • the substrate 12 in the illustrated example has a disk shape.
  • the mounting head 13 may hold each of the plurality of dies 14 in order in order to arrange the plurality of dies 14 on the substrate 12 supported by the stage 11.
  • the mounting head 13 of one example may attract and hold the die 14 by mechanical operation.
  • the mounting head 13 of the illustrated example is supported by the movement control device 17.
  • the movement control device 17 may be a device that controls the movement of the mounting head in the X-axis direction, the Y-axis direction, and the Z-axis direction.
  • the movement control device 17 supports a Z-axis movement mechanism that supports the mounting head and moves the mounting head in the Z direction, and a Y that supports the Z-axis movement mechanism and moves the Z-axis movement mechanism in the Y-axis direction. It may be configured to include an axis movement mechanism and an X-axis movement mechanism that supports the Y-axis movement mechanism and moves the Y-axis movement mechanism in the X-axis direction.
  • the Z-axis movement mechanism of the example includes a guide rail extending along the Z direction and a base supported by the guide rail and moving along the Z-axis direction to support the mounting head.
  • An example Y-axis moving mechanism includes a guide rail that extends along the Y direction and a base that is supported by the guide rail and moves along the Y-axis direction to support the Z-axis moving mechanism.
  • An example X-axis movement mechanism includes a guide rail that extends along the X direction and a base that is supported by the guide rail and moves along the X-axis direction to support the Y-axis movement mechanism.
  • the control device 15 is a computer and an electronic circuit connected to the computer, and the operation control of the arrangement device 10 is executed by executing a predetermined program by the CPU.
  • the control device 15 controls the relative positions of the stage 11 and the mounting head 13 based on the map data.
  • the control device 15 of the example controls the position of the mounting head 13 to the position corresponding to the map data by controlling the operation of the movement control device 17.
  • the control device 15 arranges the suction-held die 14 at a position corresponding to the map data on the substrate 12 by controlling the operation of the mounting head 13.
  • an adhesive layer for detachably adhering the die 14 is formed on the substrate 12, and the die 14 arranged on the substrate 12 can be temporarily fixed to the substrate 12. Further, the 14th may be temporarily fixed to the substrate 12 by forming the adhesive layer on the die 14.
  • the map data is data indicating the arrangement positions of a plurality of dies 14 arranged on the substrate 12.
  • the map data is generated based on the circuit pattern data showing the positional relationship between the plurality of circuit patterns 4 on the wafer 2 actually formed by the exposure apparatus.
  • the circuit pattern data directly or indirectly includes data on the relative positions of the plurality of circuit patterns 4, and for example, when the position of one circuit pattern 4 is specified, the positions of all the other circuit patterns 4 are specified. Can be identified.
  • the circuit pattern data may be data showing the positional relationship between the centers of the plurality of circuit patterns (patterns) 4 actually formed on the wafer 2. Further, as described above, in the exposure apparatus, the circuit pattern 4 is formed in shot units. Therefore, for example, the circuit pattern data may be data indicating the positional relationship between the centers of the plurality of shots (patterns) 6 on the wafer 2. Further, the circuit pattern data may be data indicating the positions of the plurality of circuit patterns 4 or the plurality of shots 6 with respect to the reference position (for example, the center) of the wafer 2. In this case, the circuit pattern data can specify the positions of all the circuit patterns 4 when the reference positions are specified. Further, the circuit pattern data may be data indicating the amount of deviation between the position of the circuit pattern of the wafer in design and the position of the circuit pattern 4 of the actually formed wafer 2.
  • the circuit pattern data of an example can be acquired by measuring the positions of a plurality of circuit patterns 4 formed on the wafer 2 using, for example, a measuring device including a microscope.
  • a measuring device including a microscope In general, the misalignment between shots 6 caused by the exposure apparatus is reproducible. Therefore, in the arrangement device 10 in the present disclosure, the circuit pattern data corresponding to the same type of wafer needs to be acquired only once.
  • Map data can be generated based on circuit pattern data.
  • the circuit pattern data shows the positional relationship between the plurality of circuit patterns 4 on the wafer 2.
  • the wafer 2 and the die on the substrate 12 are bonded together so that the circuit pattern 4 formed on the wafer 2 and the die 14 arranged on the substrate 12 are accurately connected.
  • FIG. 3 is a diagram for explaining the relationship between the circuit pattern of the wafer and the die arranged on the substrate.
  • the circuit pattern 4 formed on the wafer 2 is drawn in shot units, and the die 14 arranged on the substrate 12 corresponds to the shot. It is drawn in units of 16 areas. As shown in FIG.
  • the positions of the plurality of shots 6 that is, the circuit pattern 4
  • the positions of the plurality of regions 16 that is, the dies 14
  • the map data are mirror-symmetrical to each other. There is a (line symmetry) relationship.
  • the map data of one example may be data showing the positional relationship between the centers of the plurality of dies 14 arranged on the substrate 12. Further, the map data may be data indicating the positions of the plurality of dies 14 with respect to the reference position (for example, the center) of the substrate 12. Further, the map data may be data indicating the amount of deviation from the design arrangement position of the die 14 on the substrate 12.
  • the design arrangement position of the die 14 may be a position corresponding to the position of the circuit pattern of the design wafer, that is, a position having a mirror-symmetrical relationship with the position of the circuit pattern of the design wafer.
  • the control device 15 of the example may update the map data after executing the placement of the die 14 based on the acquired map data. Even if the dies are arranged based on the map data, there is a deviation (error) between the position of the circuit pattern 4 of the wafer 2 and the position of the arranged dies 14 due to the pitch deviation of the movement control device 17. It is possible that it will occur. Therefore, the map data may be updated so that the deviation amount is canceled out.
  • the amount of displacement between the plurality of dies 14 and the plurality of circuit patterns 4 is determined by using a measuring device including an infrared microscope with the plurality of dies 14 and the wafer 2 arranged on the substrate 12 bonded to each other. Can be obtained.
  • the amount of deviation may be the difference between the center position of each of the plurality of dies 14 and the center position of each of the plurality of circuit patterns 4 when viewed from the thickness direction of the wafer 2.
  • the map data updated based on the deviation amount may be input to the control device 15, or the existing map data may be updated by the control device 15 into which the deviation amount data is input.
  • FIG. 4 is a flow chart for explaining an arrangement method of an example.
  • the arrangement method of one example first, by measuring the positions of the plurality of circuit patterns 4 on the wafer 2 in which the plurality of circuit patterns 4 are formed, the circuit pattern data indicating the positional relationship between the plurality of circuit patterns 4 is acquired. To. Then, map data indicating the arrangement positions of the plurality of dies 14 is acquired based on the acquired circuit pattern data (step S1). As described above, since the position of the circuit pattern 4 based on the circuit pattern data and the position of the die 14 based on the map data are in a mirror-symmetrical relationship, the map data is acquired by converting the circuit pattern data by a predetermined operation. Is possible. The acquired map data may be input to the control device 15 of the arrangement device 10. By inputting the acquired circuit pattern data to the control device 15, the control device 15 may generate map data.
  • a plurality of dies 14 are arranged on the substrate 12 based on the acquired map data (step S2). That is, the control device 15 controls the movement control device 17 based on the map data, so that the die 14 is arranged at a position on the substrate 12 corresponding to the map data.
  • the substrate 12 on which the die 14 is arranged is taken out from the arrangement device 10 and bonded to the wafer 2 so that the plurality of dies 14 and the plurality of circuit patterns 4 corresponding to the die 14 are electrically connected.
  • the map data can be updated when the positional deviation between the plurality of dies 14 bonded to each other and the plurality of circuit patterns 4 is large (step S3).
  • the amount of displacement can be obtained by using a measuring device including an infrared microscope in a state where the plurality of dies 14 arranged on the substrate 12 and the wafer 2 are bonded to each other. That is, it is acquired before dicing the wafer 2 to which the plurality of dies 14 are connected. Then, the map data is updated so that the acquired deviation amount is canceled, and the updated map data is used for the next placement operation.
  • the arrangement device 10 of the example has a plurality of dies on the substrate 12 so as to correspond to the plurality of circuit patterns 4 in order to bond the wafer 2 having the plurality of circuit patterns 4 formed by the exposure device. It is a device for arranging 14.
  • the arrangement device 10 includes a stage 11 that supports the substrate 12, a mounting head 13 that holds each of the plurality of dies 14 for arranging the plurality of dies 14 on the substrate 12 supported by the stage 11, and an actual wafer. Stage 11 when a plurality of dies 14 are arranged on the substrate 12 based on map data indicating the arrangement positions of the plurality of dies 14 generated based on the positional relationship between the plurality of circuit patterns 4 on 2. And a control device 15 for controlling the relative positions of the mounting head 13 and the mounting head 13.
  • the arrangement method is a step of acquiring map data indicating the arrangement positions of the plurality of dies 14 based on the measurement of the positions of the plurality of circuit patterns 4 on the wafer 2 in which the plurality of circuit patterns 4 are formed by the exposure apparatus. And a step of arranging a plurality of dies 14 on the substrate 12 based on the acquired map data.
  • the control device 15 controls the relative positions of the stage 11 and the mounting head 13 based on the map data, so that the die 14 held by the mounting head 13 is staged. It is arranged at a predetermined position on the substrate 12 supported by 11.
  • the map data is based on the positional relationship between the plurality of circuit patterns 4 on the wafer 2 actually formed by the exposure apparatus. Therefore, the map data reflects the amount of deviation from the design position in the circuit pattern 4 formed by the exposure apparatus. Therefore, according to the arrangement device 10, the die can be accurately arranged on the substrate 12.
  • control device 15 is based on the amount of positional deviation between the plurality of dies 14 and the plurality of circuit patterns 4 acquired in a state where the plurality of dies 14 arranged on the substrate 12 and the wafer 2 are bonded to each other. Then, the map data may be updated so as to cancel the deviation amount. In this case, in a state where the plurality of dies 14 arranged on the substrate 12 and the wafer 2 are bonded to each other, the amount of displacement between the plurality of dies 14 and the plurality of circuit patterns 4 is acquired, and the acquired displacement amount is used. The map data will be updated to cancel.
  • the map data includes the positional relationship between the shots 6, and the control device 15 may arrange a plurality of dies 14 on the substrate 12 based on the positional relationship between the shots 6. In this configuration, the amount of map data can be reduced.
  • the configuration of the placement device is not limited to the above-mentioned form.
  • FIG. 5 shows an arrangement device 100 according to another example.
  • the arrangement device 100 includes a stage 111 that supports the substrate 12, a movement control device 117 that supports the mounting head 13, and a control device (control unit) 115.
  • the stage 111 supports the substrate 12 at a predetermined position on the substrate 12. Further, the stage 111 is a so-called XY movement stage, and movement control is possible in the X-axis direction and the Y-axis direction.
  • the movement control device 117 has a Z-axis movement mechanism for moving the mounting head in the Z direction.
  • the control device 115 controls the position of the stage 111 in the X-axis direction and the position in the Y-axis direction, and controls the position of the mounting head 13 by controlling the operation of the movement control device 117. As a result, the control device 115 controls the relative positions of the stage 111 and the mounting head 13 based on the map data.
  • FIG. 6 is a perspective view schematically showing the wafer 2 in which the circuit pattern 4 is formed by another exposure apparatus.
  • the exposure apparatus may form one circuit pattern 4 on the wafer 2 with one shot 6. That is, the number of circuit patterns 4 included in one shot 6 may be one.
  • the control device 15 may control the position where the die 14 is arranged on the substrate 12 for each shot based on the map data.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Supplying Of Containers To The Packaging Station (AREA)
  • Auxiliary Devices For And Details Of Packaging Control (AREA)
  • Forklifts And Lifting Vehicles (AREA)
  • Die Bonding (AREA)

Abstract

配置装置は、基板を支持するステージと、ダイを保持し、ステージに支持された基板上に複数のダイを配置する配置部と、露光装置によって形成された複数のパターン同士の位置関係に基づいて生成された複数のダイの配置位置を示すマップデータを有し、マップデータに基づいて、基板上に複数のダイを配置する際のステージと配置部との互いの相対的な位置を制御する制御部と、を備える。

Description

配置装置及び配置方法
　本開示は、配置装置及び配置方法に関する。
　特許文献１には、半導体の製造技術が記載されている。この技術では、複数の半導体装置が形成されたウェーハが互いに貼り合わされ、一方のウェーハ上の接続電極と他方のウェーハ上の接続電極とが互いに接合される。そして、貼り合わされた状態のウェーハが、ダイシングによって個々の半導体装置に分離される。
特開２００７－１５８２００号公報
　特許文献１に記載の技術のように、ウェーハ同士をそのまま貼り合わせる場合、例えば、それぞれのウェーハに形成されている複数の半導体装置には良品以外も含まれているため、結果として歩留まりが低下することがあった。これを解決するために、ウェーハからダイシングされた良品のダイを元のウェーハに対応するように基板上に再配置し、基板上に再配置されたダイと対応する別のウェーハとを接続する方法が考えられる。この場合、ダイシングされた良品のダイを基板上に精度良く再配置することが求められる。
　本開示は、ダイを精度良く配置することができる配置装置及び配置方法を提供する。
　本開示の一形態に係る配置装置は、露光装置によって形成された複数のパターンを有するウェーハと貼り合わせるために、複数のパターンに対応するように基板上に複数のダイを配置する装置である。配置装置は、基板を支持するステージと、ダイを保持し、ステージに支持された基板上に複数のダイを配置する配置部と、露光装置によって形成された複数のパターン同士の位置関係に基づいて生成された複数のダイの配置位置を示すマップデータを有し、マップデータに基づいて、基板上に複数のダイを配置する際のステージと配置部との互いの相対的な位置を制御する制御部と、を備える。
　上記配置装置では、制御部によってステージと配置部との互いの相対的な位置がマップデータに基づいて制御されることにより、配置部に保持されたダイがステージに支持された基板上の所定位置に配置される。マップデータは、露光装置によって実際に形成された複数のパターン同士の位置関係に基づいている。そのため、マップデータには、露光装置によって形成されたパターンにおける設計位置からのずれ量が反映されている。したがって、当該配置装置によれば、基板上にダイを精度良く配置することができる。
　また、制御部は、基板上に配置された複数のダイとウェーハとが貼り合わされた状態で取得された複数のダイと複数のパターンとの位置のずれ量に基づいて、ずれ量を打ち消すようにマップデータを更新してもよい。この構成によれば、マップデータの精度を向上させることができる。
　露光装置は、複数のパターンを含むショット毎にウェーハ上にパターンを形成し、マップデータは、ショット間の位置関係を含み、制御部は、ショット間の位置関係に基づいて、複数のダイを基板に配置してもよい。この構成では、マップデータのデータ量を低減することができる。
　本開示の一形態に係る配置方法は、露光装置によって複数のダイに対応する複数のパターンが形成されたウェーハと貼り合わせるために、基板上に複数のダイを配置する方法であって、露光装置によって複数のパターンが形成されたウェーハにおける複数のパターンの位置の計測に基づいて、複数のダイの配置位置を示すマップデータを取得する工程と、取得されたマップデータに基づいて、基板上に複数のダイを配置する工程と、を備える。
　上記配置方法では、マップデータに基づいてダイが基板上の所定位置に配置される。マップデータは、露光装置によって実際に形成された複数のパターンの位置の計測に基づいて取得されている。そのため、マップデータには、露光装置によって形成されたパターンにおける設計位置からのずれ量が反映されている。したがって、当該配置方法によれば、基板上にダイを精度良く配置することができる。
　また、配置方法は、基板上に配置された複数のダイとウェーハとが貼り合わされた状態において複数のダイと複数のパターンとの位置のずれ量を取得する工程と、ずれ量を打ち消すようにマップデータを更新する工程と、をさらに備えてもよい。この構成によれば、マップデータの精度を向上させることができる。
　露光装置は、複数のパターンを含むショット毎にウェーハ上にパターンを形成し、マップデータは、ショット間の位置関係を含み、配置する工程において、ショット間の位置関係に基づいて、複数のダイを基板に配置してもよい。この構成では、マップデータのデータ量を低減することができる。
　本開示の一形態によれば、ダイを精度良く配置することができる配置装置及び配置方法が提供される。
図１は、露光装置によって回路パターンが形成されたウェーハを模式的に示す斜視図である。 図２は、一例に係る配置装置を示す概略図である。 図３は、ウェーハと基板上に配置されたダイとの関係を説明するための図である。 配置装置を用いた配置方法を示すフロー図である。 図５は、他の例に係る配置装置を示す概略図である。 図６は、他の露光装置によって回路パターンが形成されたウェーハを模式的に示す斜視図である。
　以下、添付図面を参照しながら一例に係る配置装置及び配置方法を詳細に説明する。図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
　本開示に係る配置装置は、実装面を上向きにして、基板上に複数のダイを配置するための装置である。配置装置は、ダイシングによって得られるダイを基板上に再配置するため、再配置装置ともいえる。このような配置装置は、半導体チップの製造工程の一部において利用され得る。一例の半導体チップの製造工程においては、複数の回路パターンが形成されたウェーハが準備される。基板上に再配置された複数のダイの実装面は、ウェーハに形成された複数の回路パターンに対して、それぞれ電気的に接続される。複数のダイが接続されたウェーハをダイシングすることによって、複数の半導体チップが製造され得る。
　ウェーハに形成される回路パターンの位置の精度は、露光装置に依存している。図１は、露光装置によって複数のダイに対応する回路パターンが形成されたウェーハを模式的に示す斜視図である。図２は、一例に係る配置装置を示す概略図である。本開示において、露光装置はショット単位でウェーハ２に回路パターン４を形成する。ショットとは、露光装置が１回に露光できる領域を意味し得る。図示例では、露光装置の一つのショット６あたり、９個の回路パターン４が形成される。露光装置は、例えばウェーハ２が載置されたステージを所定のピッチで移動させることにより、ショット６の位置をずらしながらウェーハ２を露光する。この場合、一つのショット６に含まれる回路パターン４同士の位置関係は、露光装置のパターンマスクに依存するため、変動しない。一方、ショット６同士の位置は、ステージのピッチの精度に依存するため、僅かながらズレが生じ得る。すなわち、ウェーハ２上に形成される回路パターン４の位置は、設計位置からずれる場合がある。そこで、配置装置１０は、ウェーハ２上に実際に形成された回路パターン４の位置に対応するように、基板１２上に複数のダイ１４を配置する。
　図２に示すように、配置装置１０は、ステージ１１と、実装ヘッド（配置部）１３と、制御装置（制御部）１５とを含んでいる。ステージ１１は、基板１２を基板１２上の所定の位置に支持する。基板１２上には、配置装置１０によって複数のダイ１４が配置される。例えば、基板１２は、ガラス基板、シリコン基板等であってよい。また、基板１２は、貼り合わせの対象となるウェーハ２と同じ形状を有していてよい。図示例の基板１２は円板形状を有している。
　実装ヘッド１３は、ステージ１１に支持された基板１２上に複数のダイ１４を配置するために、複数のダイ１４のそれぞれを順番に保持し得る。一例の実装ヘッド１３は、機械的な動作によってダイ１４を吸着保持してよい。図示例の実装ヘッド１３は、移動制御装置１７によって支持されている。移動制御装置１７は、Ｘ軸方向、Ｙ軸方向及びＺ軸方向における実装ヘッドの移動を制御する装置であってよい。
　例えば、移動制御装置１７は、実装ヘッドを支持して、実装ヘッドをＺ方向に移動させるＺ軸移動機構と、Ｚ軸移動機構を支持して、Ｚ軸移動機構をＹ軸方向に移動させるＹ軸移動機構と、Ｙ軸移動機構を支持して、Ｙ軸移動機構をＸ軸方向に移動させるＸ軸移動機構と、を含んで構成され得る。
　この場合、一例のＺ軸移動機構は、Ｚ方向に沿って延在するガイドレールと、ガイドレールに支持されてＺ軸方向に沿って移動して、実装ヘッドを支持するベースと、を含む。一例のＹ軸移動機構は、Ｙ方向に沿って延在するガイドレールと、ガイドレールに支持されてＹ軸方向に沿って移動して、Ｚ軸移動機構を支持するベースと、を含む。一例のＸ軸移動機構は、Ｘ方向に沿って延在するガイドレールと、ガイドレールに支持されてＸ軸方向に沿って移動して、Ｙ軸移動機構を支持するベースと、を含む。
　制御装置１５は、コンピュータ及びコンピュータに接続された電子回路であり、ＣＰＵによって所定のプログラムを実行することにより、配置装置１０の動作制御を実行する。例えば、制御装置１５は、マップデータに基づいて、ステージ１１と実装ヘッド１３との相対的な位置を制御する。一例の制御装置１５は、移動制御装置１７の動作を制御することによって、実装ヘッド１３の位置をマップデータに対応する位置に制御する。また、制御装置１５は、実装ヘッド１３の動作を制御することによって、吸着保持したダイ１４を基板１２上のマップデータに対応する位置に配置する。例えば、基板１２上には、ダイ１４を着脱可能に接着する接着層が形成されており、基板１２上に配置されたダイ１４は、基板１２に対して仮固定され得る。また、ダイ１４に接着層が形成されることにより、第１４が基板１２に仮固定されてもよい。
　マップデータは、基板１２上に配置される複数のダイ１４の配置位置を示すデータである。マップデータは、露光装置によって実際に形成されたウェーハ２上の複数の回路パターン４同士の位置関係を示す回路パターンデータに基づいて生成される。回路パターンデータは、複数の回路パターン４同士の相対位置のデータを直接的又は間接的に含み、例えば、１つの回路パターン４の位置が特定された場合には他の全ての回路パターン４の位置を特定し得る。
　例えば、回路パターンデータは、ウェーハ２上に実際に形成された複数の回路パターン（パターン）４のそれぞれの中心同士の位置関係を示すデータであってもよい。また、上述のとおり、露光装置ではショット単位で回路パターン４が形成される。そのため、例えば、回路パターンデータは、ウェーハ２上の複数のショット（パターン）６の中心同士の位置関係を示すデータであってもよい。さらに、回路パターンデータは、ウェーハ２の基準となる位置（例えば中心）に対する複数の回路パターン４、又は複数のショット６の位置を示すデータであってもよい。この場合、回路パターンデータは、基準となる位置が特定された場合に、全ての回路パターン４の位置を特定し得る。また、回路パターンデータは、設計上のウェーハの回路パターンの位置と実際に形成されたウェーハ２の回路パターン４の位置とのズレ量を示すデータであってもよい。
　一例の回路パターンデータは、ウェーハ２に形成された複数の回路パターン４の位置を、例えば、顕微鏡を含む計測装置などを用いて計測することで取得され得る。一般に、露光装置によって生じるショット６同士の位置ずれには再現性がある。そのため、本開示における配置装置１０では、同じ種類のウェーハに対応する回路パターンデータは１回のみ取得されればよい。
　マップデータは、回路パターンデータに基づいて生成され得る。上述のとおり、回路パターンデータは、ウェーハ２上の複数の回路パターン４同士の位置関係を示す。本開示では、ウェーハ２に形成された回路パターン４と基板１２上に配置されたダイ１４とが精度良く接続されるように、ウェーハ２と基板１２上のダイとが貼り合わされる。図３は、ウェーハの回路パターンと基板上に配置されたダイとの関係を説明するための図である。上述の通り、同一ショット内における回路パターンの位置は変動しないため、図３では、ウェーハ２に形成された回路パターン４をショット単位で描画し、基板１２上に配置されたダイ１４をショットに対応する領域１６の単位で描画している。図３に示すように、回路パターンデータによって示され得る複数のショット６（すなわち回路パターン４）の位置とマップデータによって示され得る複数の領域１６（すなわちダイ１４）の位置とは互いに鏡映対称（線対称）の関係にある。
　一例のマップデータは、基板１２上に配置される複数のダイ１４のそれぞれの中心同士の位置関係を示すデータであってもよい。また、マップデータは、基板１２の基準となる位置（例えば中心）に対する複数のダイ１４の位置を示すデータであってもよい。また、マップデータは、基板１２上のダイ１４の設計上の配置位置からのズレ量を示すデータであってもよい。ダイ１４の設計上の配置位置は、設計上のウェーハの回路パターンの位置に対応する位置、すなわち、設計上のウェーハの回路パターンの位置と鏡映対称の関係にある位置であってよい。
　一例の制御装置１５は、取得されたマップデータに基づいてダイ１４の配置を実行した後に、マップデータを更新してもよい。マップデータに基づいてダイが配置されたとしても、移動制御装置１７のピッチずれ等のために、ウェーハ２の回路パターン４の位置と配置されたダイ１４の位置との間にずれ（誤差）が生じることが考えられる。そこで、ずれ量が打ち消されるように、マップデータが更新されてもよい。
　複数のダイ１４と複数の回路パターン４との位置のずれ量は、基板１２上に配置された複数のダイ１４とウェーハ２とが貼り合わされた状態で、赤外顕微鏡を含む計測装置などを用いて取得され得る。ずれ量は、ウェーハ２の厚さ方向から見たときの、複数のダイ１４のそれぞれの中心位置と複数の回路パターン４のそれぞれの中心位置との差分であってよい。ずれ量に基づいて更新されたマップデータが制御装置１５に入力されてもよいし、ずれ量のデータが入力された制御装置１５によって既存のマップデータが更新されてもよい。
　続いて、配置方法に基づく一連の動作について説明する。図４は、一例の配置方法を説明するためのフロー図である。一例の配置方法では、まず、複数の回路パターン４が形成されたウェーハ２における複数の回路パターン４の位置を計測することによって、複数の回路パターン４同士の位置関係を示す回路パターンデータが取得される。そして、取得された回路パターンデータに基づいて複数のダイ１４の配置位置を示すマップデータが取得される（ステップＳ１）。上述の通り、回路パターンデータによる回路パターン４の位置とマップデータによるダイ１４の位置とは鏡映対称の関係にあるため、回路パターンデータを所定の演算によって変換することでマップデータを取得することが可能である。取得されたマップデータは、配置装置１０の制御装置１５に入力されてよい。なお、取得された回路パターンデータが制御装置１５に入力されることにより、制御装置１５がマップデータを生成してもよい。
　続いて、取得されたマップデータに基づいて、基板１２上に複数のダイ１４が配置される（ステップＳ２）。すなわち、制御装置１５はマップデータに基づいて移動制御装置１７を制御することにより、マップデータに対応する基板１２上の位置にダイ１４を配置する。その後、ダイ１４が配置された基板１２は、配置装置１０から取り出され、複数のダイ１４と対応する複数の回路パターン４とが電気的に接続されるように、ウェーハ２と貼り合わされる。複数のダイ１４が接続されたウェーハ２をダイシングすることによって、複数の半導体チップが製造され得る。
　なお、互いに貼り合わされた複数のダイ１４と複数の回路パターン４との位置のズレが大きい場合には、マップデータが更新され得る（ステップＳ３）。位置のずれ量は、上述のように、基板１２上に配置された複数のダイ１４とウェーハ２とが貼り合わされた状態で、赤外顕微鏡を含む計測装置などを用いて取得され得る。すなわち、複数のダイ１４が接続されたウェーハ２をダイシングするよりも前に取得される。そして、取得されたずれ量が打ち消されるようにマップデータが更新され、更新されたマップデータが次回の配置動作に利用される。
　以上説明したとおり、一例の配置装置１０は、露光装置によって形成された複数の回路パターン４を有するウェーハ２と貼り合わせるために、複数の回路パターン４に対応するように基板１２上に複数のダイ１４を配置する装置である。配置装置１０は、基板１２を支持するステージ１１と、ステージ１１に支持された基板１２上に複数のダイ１４を配置するために複数のダイ１４のそれぞれを保持する実装ヘッド１３と、実際のウェーハ２上の複数の回路パターン４同士の位置関係に基づいて生成された、複数のダイ１４の配置位置を示すマップデータに基づいて、基板１２上に複数のダイ１４が配置される際のステージ１１と実装ヘッド１３との互いの相対的な位置を制御する制御装置１５と、を備える。
　この場合、配置方法は、露光装置によって複数の回路パターン４が形成されたウェーハ２における複数の回路パターン４の位置の計測に基づいて、複数のダイ１４の配置位置を示すマップデータを取得する工程と、取得されたマップデータに基づいて、基板１２上に複数のダイ１４を配置する工程と、を備える。
　上記配置装置１０及び配置方法では、制御装置１５によってステージ１１と実装ヘッド１３との互いの相対的な位置がマップデータに基づいて制御されることにより、実装ヘッド１３に保持されたダイ１４がステージ１１に支持された基板１２上の所定位置に配置される。マップデータは、実際に露光装置によって形成されたウェーハ２上の複数の回路パターン４同士の位置関係に基づいている。そのため、マップデータには、露光装置によって形成された回路パターン４における設計位置からのずれ量が反映されている。したがって、当該配置装置１０によれば、基板１２上にダイを精度良く配置することができる。
　また、制御装置１５は、基板１２上に配置された複数のダイ１４とウェーハ２とが貼り合わされた状態で取得された、複数のダイ１４と複数の回路パターン４との位置のずれ量に基づいて、ずれ量を打ち消すようにマップデータを更新してもよい。この場合、基板１２上に配置された複数のダイ１４とウェーハ２とが貼り合わされた状態において複数のダイ１４と複数の回路パターン４との位置のずれ量を取得し、取得されたずれ量を打ち消すようにマップデータを更新することになる。ウェーハ２の計測に基づいて生成されたマップデータを用いてダイ１４の配置が実行された場合であっても、基板１２上に配置された複数のダイ１４とウェーハ２とが貼り合わされた際にダイ１４と回路パターン４との間で位置ずれが生じることが考えられる。上述の通り、実際に計測されたずれ量を用いてマップデータを更新することにより、マップデータの精度を向上させることができる。
　また、マップデータは、ショット６間の位置関係を含み、制御装置１５は、ショット６間の位置関係に基づいて、複数のダイ１４を基板１２に配置してもよい。この構成では、マップデータのデータ量を低減することができる。
　以上、配置装置の形態について説明したが、配置装置の構成は、上述した形態に限定されない。
　例えば、配置装置においては、ステージ上の基板と実装ヘッドとの相対的な位置関係が制御可能であればよい。例えば、他の例に係る配置装置１００を図５に示す。配置装置１００は、基板１２を支持するステージ１１１と、実装ヘッド１３を支持する移動制御装置１１７と、制御装置（制御部）１１５とを含んでいる。ステージ１１１は、基板１２を基板１２上の所定の位置に支持する。また、ステージ１１１は、いわゆるＸＹ移動ステージであり、Ｘ軸方向及びＹ軸方向に移動制御可能となっている。移動制御装置１１７は、実装ヘッドをＺ方向に移動させるＺ軸移動機構を有している。制御装置１１５は、ステージ１１１のＸ軸方向の位置及びＹ軸方向の位置を制御するとともに、移動制御装置１１７の動作制御により実装ヘッド１３の位置を制御する。これにより、制御装置１１５は、マップデータに基づいて、ステージ１１１と実装ヘッド１３との相対的な位置を制御する。
　また、１ショットで複数の回路パターン４をウェーハ２に形成する露光装置について例示したが、露光装置におけるショットごとの回路パターン４の数は特に限定されない。図６は、他の露光装置によって回路パターン４が形成されたウェーハ２を模式的に示す斜視図である。図６に示すように、露光装置は、１つのショット６で一つの回路パターン４をウェーハ２に形成してもよい。すなわち、１つのショット６に含まれる回路パターン４は１つであってもよい。この場合、制御装置１５は、マップデータに基づいて１ショット毎にダイ１４を基板１２に配置する位置を制御してもよい。
２…ウェーハ、４…回路パターン（パターン）、６…ショット（パターン）、１０，１００…配置装置、１１，１１１…ステージ、１２…基板、１３…実装ヘッド（配置部）、１４…ダイ、１５，１１５…制御装置（制御部）。

Claims (6)

  1. 　露光装置によって形成された複数のパターンを有するウェーハと貼り合わせるために、前記複数のパターンに対応するように基板上に複数のダイを配置する配置装置であって、
    　基板を支持するステージと、
    　前記ダイを保持し、前記ステージに支持された前記基板上に前記複数のダイを配置する配置部と、
    　前記露光装置によって形成された前記複数のパターン同士の位置関係に基づいて生成された前記複数のダイの配置位置を示すマップデータを有し、前記マップデータに基づいて、前記基板上に前記複数のダイを配置する際の前記ステージと前記配置部との互いの相対的な位置を制御する制御部と、を備える、配置装置。
  2. 　前記制御部は、前記基板上に配置された前記複数のダイと前記ウェーハとが貼り合わされた状態で取得された前記複数のダイと前記複数のパターンとの位置のずれ量に基づいて、前記ずれ量を打ち消すように前記マップデータを更新する、請求項１に記載の配置装置。
  3. 　前記露光装置は、前記複数のパターンを含むショット毎に前記ウェーハ上に前記パターンを形成し、
    　前記マップデータは、前記ショット間の位置関係を含み、
    　前記制御部は、前記ショット間の位置関係に基づいて、前記複数のダイを前記基板に配置する、請求項１または２に記載の配置装置。
  4. 　露光装置によって形成された複数のパターンを有するウェーハと貼り合わせるために、複数のパターンに対応するように基板上に複数のダイを配置する配置方法であって、
    　前記露光装置によって複数のパターンが形成されたウェーハにおける前記複数のパターンの位置の計測に基づいて、前記複数のダイの配置位置を示すマップデータを取得する工程と、
    　取得された前記マップデータに基づいて、前記基板上に前記複数のダイを配置する工程と、を備える、配置方法。
  5. 　前記基板上に配置された前記複数のダイと前記ウェーハとが貼り合わされた状態において前記複数のダイと前記複数のパターンとの位置のずれ量を取得する工程と、
    　前記ずれ量を打ち消すように前記マップデータを更新する工程と、をさらに備える、請求項４に記載の配置方法。
  6. 　前記露光装置は、前記複数のパターンを含むショット毎に前記ウェーハ上に前記パターンを形成し、
    　前記マップデータは、前記ショット間の位置関係を含み、
    　前記配置する工程において、前記ショット間の位置関係に基づいて、前記複数のダイを前記基板に配置する、請求項４または５に記載の配置方法。
     
PCT/JP2020/031466 2020-08-20 2020-08-20 配置装置及び配置方法 WO2022038745A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
PCT/JP2020/031466 WO2022038745A1 (ja) 2020-08-20 2020-08-20 配置装置及び配置方法
CN202080015443.1A CN114402424A (zh) 2020-08-20 2020-08-20 配置装置及配置方法
KR1020217020042A KR102442373B1 (ko) 2020-08-20 2020-08-20 배치 장치 및 배치 방법
US17/599,535 US20220319885A1 (en) 2020-08-20 2020-08-20 Arrangement apparatus and arrangement method
JP2021525257A JP7133254B2 (ja) 2020-08-20 2020-08-20 配置装置及び配置方法
TW110130055A TWI782664B (zh) 2020-08-20 2021-08-16 配置裝置及配置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/031466 WO2022038745A1 (ja) 2020-08-20 2020-08-20 配置装置及び配置方法

Publications (1)

Publication Number Publication Date
WO2022038745A1 true WO2022038745A1 (ja) 2022-02-24

Family

ID=80323567

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/031466 WO2022038745A1 (ja) 2020-08-20 2020-08-20 配置装置及び配置方法

Country Status (6)

Country Link
US (1) US20220319885A1 (ja)
JP (1) JP7133254B2 (ja)
KR (1) KR102442373B1 (ja)
CN (1) CN114402424A (ja)
TW (1) TWI782664B (ja)
WO (1) WO2022038745A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008507844A (ja) * 2004-07-21 2008-03-13 インテル・コーポレーション 複数の電子アセンブリの製造方法
WO2012133760A1 (ja) * 2011-03-30 2012-10-04 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板
WO2014046052A1 (ja) * 2012-09-23 2014-03-27 国立大学法人東北大学 チップ支持基板、チップ支持方法、三次元集積回路、アセンブリ装置及び三次元集積回路の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4720469B2 (ja) 2005-12-08 2011-07-13 株式会社ニコン 貼り合わせ半導体装置製造用の露光方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008507844A (ja) * 2004-07-21 2008-03-13 インテル・コーポレーション 複数の電子アセンブリの製造方法
WO2012133760A1 (ja) * 2011-03-30 2012-10-04 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板
WO2014046052A1 (ja) * 2012-09-23 2014-03-27 国立大学法人東北大学 チップ支持基板、チップ支持方法、三次元集積回路、アセンブリ装置及び三次元集積回路の製造方法

Also Published As

Publication number Publication date
JP7133254B2 (ja) 2022-09-08
TW202209541A (zh) 2022-03-01
CN114402424A (zh) 2022-04-26
KR102442373B1 (ko) 2022-09-14
JPWO2022038745A1 (ja) 2022-02-24
US20220319885A1 (en) 2022-10-06
TWI782664B (zh) 2022-11-01
KR20220023747A (ko) 2022-03-02

Similar Documents

Publication Publication Date Title
KR100674440B1 (ko) 프로브 카드 제조 방법 및 장치
TWI698952B (zh) 電子部件的實裝裝置與實裝方法，及封裝部件的製造方法
US8299446B2 (en) Sub-field enhanced global alignment
TWI714048B (zh) 基材載體、圖案化數個基材的方法、及處理系統
JP3377165B2 (ja) 半導体露光装置
WO2022038745A1 (ja) 配置装置及び配置方法
US20230417798A1 (en) Large probe head for testing electronic devices and related manufacturing method
US6954272B2 (en) Apparatus and method for die placement using transparent plate with fiducials
JP2020166029A (ja) 実装方法および画像表示装置の製造方法
TW201944458A (zh) 位置對準方法及位置對準裝置
CN112331582B (zh) 芯片贴装装置以及半导体器件的制造方法
US6747466B2 (en) Substrate testing apparatus and substrate testing method
JP3815759B2 (ja) 検出方法、露光装置およびデバイス製造方法
JP5362404B2 (ja) 半導体集積回路装置の製造方法
TWI616658B (zh) 晶片測試方法
JP2564440B2 (ja) ウエハ内位置表示を付したチップの製造方法
JP2000228355A (ja) 半導体露光装置およびデバイス製造方法
CN113031404B (zh) 量产型激光直写光刻机及其控制方法
JPH11163059A (ja) 集積回路用半導体薄板検査装置およびその検査方法
KR102228510B1 (ko) 자동 패드 교체 방법
JP5647312B2 (ja) 半導体集積回路装置の製造方法
KR20230103832A (ko) 다이 본딩 설비 및 다이 본딩 설비의 구동 편차 보정 방법
JP2016148523A (ja) プローブユニット
JP2002158159A (ja) 半導体装置の製造方法及びレチクル及び半導体ウェハ
JP2023081191A (ja) 部品圧着装置及び部品圧着装置の制御方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2021525257

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20950310

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20950310

Country of ref document: EP

Kind code of ref document: A1