TW202205130A - 積體電路元件 - Google Patents

積體電路元件 Download PDF

Info

Publication number
TW202205130A
TW202205130A TW110100344A TW110100344A TW202205130A TW 202205130 A TW202205130 A TW 202205130A TW 110100344 A TW110100344 A TW 110100344A TW 110100344 A TW110100344 A TW 110100344A TW 202205130 A TW202205130 A TW 202205130A
Authority
TW
Taiwan
Prior art keywords
source
cap
insulating
horizontal direction
segment
Prior art date
Application number
TW110100344A
Other languages
English (en)
Inventor
裵德漢
朴柱勳
嚴命允
張光勇
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202205130A publication Critical patent/TW202205130A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種積體電路元件包括：鰭型主動區，在基板上沿第一水平方向延伸；閘極線，在鰭型主動區上沿第二水平方向延伸；第一源極/汲極區及第二源極/汲極區，佈置於鰭型主動區上；第一源極/汲極接觸圖案，連接至第一源極/汲極區，且包括在豎直方向上具有第一高度的第一段；第二源極/汲極接觸圖案，連接至第二源極/汲極區，且包括在豎直方向上具有較第一高度小的第二高度的第二段；以及絕緣頂蓋線，在閘極線上沿第二水平方向延伸，且包括位於第一段與第二段之間的不對稱頂蓋部分，不對稱頂蓋部分在第一水平方向上具有可變厚度。

Description

積體電路元件
本發明概念是有關於一種積體電路元件，且更具體而言，是有關於一種包括鰭式場效電晶體的積體電路元件。
近來隨著積體電路元件的按比例縮小的迅速發展，可有必要確保積體電路元件的操作準確度以及其快速操作速度。因此，需要開發與積體電路元件相關的技術，以減小在相對小的區域中佈線及觸點所佔據的面積、可靠地確保佈線及觸點之間的絕緣距離並增加可靠性。
本發明概念提供一種積體電路元件，其包括用於增加元件區藉由按比例縮小而減小的積體電路元件的可靠性的結構。
根據本發明概念的一些實施例，提供一種積體電路元件，包括：鰭型主動區，在基板上沿第一水平方向延伸；閘極線，在所述鰭型主動區上沿與所述第一水平方向垂直的第二水平方向延伸；第一源極/汲極區，位於所述鰭型主動區上，且與所述閘極線的第一側壁相鄰；第二源極/汲極區，位於所述鰭型主動區上，且與所述閘極線的與所述第一側壁相對的第二側壁相鄰；第一源極/汲極接觸圖案，電性連接至所述第一源極/汲極區，且包括在與所述第一水平方向及所述第二水平方向垂直的豎直方向上具有第一高度的第一段；第二源極/汲極接觸圖案，電性連接至所述第二源極/汲極區，且包括在所述豎直方向上具有較所述第一高度小的第二高度的第二段；以及絕緣頂蓋線，位於所述閘極線上，並沿所述第二水平方向延伸，且包括位於所述第一源極/汲極接觸圖案的所述第一段與所述第二源極/汲極接觸圖案的所述第二段之間的不對稱頂蓋部分，所述不對稱頂蓋部分在所述第一水平方向上具有可變厚度。
根據本發明概念的一些實施例，提供一種積體電路元件，包括：多個鰭型主動區，在基板上沿第一水平方向延伸並彼此平行；多個閘極線，位於所述多個鰭型主動區上，沿與所述第一水平方向垂直的第二水平方向延伸；多個絕緣頂蓋線，位於所述多個閘極線上且沿所述第二水平方向延伸；多個源極/汲極區，佈置於所述多個鰭型主動區上，所述多個源極/汲極區中的每一者位於所述多個閘極線中相應的相鄰閘極線之間；以及多個源極/汲極接觸圖案，電性連接至所述多個源極/汲極區中的相應源極/汲極區，其中所述多個絕緣頂蓋線中的至少一個絕緣頂蓋線包括位於所述多個源極/汲極接觸圖案中相鄰的源極/汲極接觸圖案之間的不對稱頂蓋部分，且所述不對稱頂蓋部分在所述第一水平方向上具有可變厚度。
根據本發明概念的一些實施例，提供一種積體電路元件，包括：基板，包括第一元件區、第二元件區及位於所述第一元件區與所述第二元件區之間的元件隔離區；多個鰭型主動區，在所述第一元件區及所述第二元件區中沿第一水平方向延伸並彼此平行；閘極線，在所述第一元件區、所述第二元件區及所述元件隔離區中並在所述多個鰭型主動區上沿與所述第一水平方向垂直的第二水平方向延伸；絕緣頂蓋線，在所述第一元件區、所述第二元件區及所述元件隔離區中並在所述閘極線上沿所述第二水平方向延伸；第一對源極/汲極區，位於所述第一元件區中並分別佈置於所述閘極線的二側處；以及第一對源極/汲極接觸圖案，位於所述第一元件區中並電性連接至所述第一對源極/汲極區，其中所述絕緣頂蓋線包括所述第一對源極/汲極接觸圖案之間的不對稱頂蓋部分，所述不對稱頂蓋部分在所述第一水平方向上具有可變厚度。
在下文中，將參照附圖詳細闡述各實施例。在圖式中，相同的參考字元表示相同的元件，且將不對相同的元件予以贅述。
圖1是根據一些實施例的積體電路元件100的平面佈局圖。圖2A至圖2C是根據實施例的積體電路元件100的剖視圖，其中圖2A示出沿著圖1中的線X1-X1'截取的剖面的局部配置及沿著圖1中的線X2-X2'截取的剖面的局部配置，圖2B示出沿著圖1中的線Y1-Y1'截取的剖面的局部配置，且圖2C示出沿著圖1中的線Y2-Y2'截取的剖面的局部配置。圖3是圖1中的區XA及XB的放大剖視圖。
參照圖1至圖3，積體電路元件100可形成包括鰭式場效電晶體（fin field-effect transistor，FinFET）的邏輯單元。積體電路元件100包括形成於基板110上由單元邊界BN界定的區中的邏輯單元LC。
基板110具有沿水平方向（例如，XY平面方向）延伸的主表面110M。基板110可包含例如Si或Ge等半導體或者例如SiGe、SiC、GaAs、InAs或InP等化合物半導體。基板110可包括例如經雜質摻雜井或經雜質摻雜結構等的導電區。
邏輯單元LC包括第一元件區RX1及第二元件區RX2。在第一元件區RX1及第二元件區RX2中的每一者中可形成有自基板110突出的多個鰭型主動區FA。元件隔離區DTA可位於第一元件區RX1與第二元件區RX2之間。
鰭型主動區FA可沿邏輯單元LC的寬度方向（即，第一水平方向（例如，X方向））延伸，以彼此平行。如圖2B及圖2C所示，在基板110中於鰭型主動區FA間可形成有隔離膜112，且在基板110中於元件隔離區DTA中可形成有隔離絕緣膜114。隔離膜112及隔離絕緣膜114中的每一者可包括氧化物膜。在第一元件區RX1及第二元件區RX2中，鰭型主動區FA可自隔離膜112突出以具有鰭形狀。
在基板110上形成有多個閘極絕緣膜132及多個閘極線GL，其在邏輯單元LC的高度方向（即，第二水平方向（例如，Y方向））上延伸，進而與鰭型主動區FA交叉。閘極絕緣膜132及閘極線GL可覆蓋鰭型主動區FA中每一者的頂表面及二個側壁、隔離膜112的頂表面以及隔離絕緣膜114的頂表面。
在第一元件區RX1及第二元件區RX2中沿著閘極線GL可形成有多個金屬氧化物半導體（metal-oxide semiconductor，MOS）電晶體。MOS電晶體中的每一者可具有三維（three-dimensional，3D）結構，在所述3D結構中，在鰭型主動區FA中的每一者的頂表面及二個側壁上形成有通道。
虛擬閘極線DGL可在第二水平方向（例如，Y方向）上沿著單元邊界BN延伸。虛擬閘極線DGL可包含與閘極線GL相同的材料，但可在積體電路元件100的操作期間藉由維持電浮置狀態來充當邏輯單元LC與另一相鄰邏輯單元之間的電隔離區。
閘極線GL及多個虛擬閘極線DGL可在第一水平方向（例如，X方向）上具有相同的寬度，且可在第一水平方向（例如，X方向）上以一定的間距佈置。
閘極絕緣膜132可包括氧化矽膜、高介電常數（高k）介電膜或其組合。高介電常數介電膜可包含較氧化矽膜具有更高介電常數的材料。高介電常數介電膜可包含金屬氧化物或金屬氮氧化物。介面膜（未示出）可位於鰭型主動區FA與閘極絕緣膜132之間。介面膜可包括氧化物膜、氮化物膜或氮氧化物膜。
閘極線GL及虛擬閘極線DGL可具有其中金屬氮化物層、金屬層、導電頂蓋層及間隙填充金屬膜被循序堆疊的結構。金屬氮化物層及金屬層可包含選自Ti、Ta、W、Ru、Nb、Mo及Hf的至少一種金屬。間隙填充金屬膜可包括W膜或Al膜。閘極線GL及虛擬閘極線DGL可包括功函數金屬層。功函數金屬層可包含選自Ti、W、Ru、Nb、Mo、Hf、Ni、Co、Pt、Yb、Tb、Dy、Er及Pd的至少一種金屬。在一些實施例中，閘極線GL及虛擬閘極線DGL可包括TiAlC/TiN/W、TiN/TaN/TiAlC/TiN/W或TiN/TaN/TiN/TiAlC/TiN/W等堆疊結構，但並非僅限於此。
多個絕緣間隔件120可覆蓋或交疊閘極線GL的二個側壁及虛擬閘極線DGL的二個側壁。絕緣間隔件120中的每一者可沿邏輯單元LC的長度方向（例如，Y方向）以線形狀延伸。絕緣間隔件120可包括氮化矽膜、SiOCN膜、SiCN膜或其組合，但並非僅限於此。
閘極線GL、閘極絕緣膜132、絕緣間隔件120及虛擬閘極線DGL中的每一者的頂表面可被絕緣頂蓋線140覆蓋。多個絕緣頂蓋線140可包括氮化矽膜。
在鰭型主動區FA的頂表面中分別於閘極線GL中的每一者的二側處可形成有多個凹陷區RR，且在凹陷區RR中可形成有多個源極/汲極區SD。閘極線GL可與源極/汲極區SD分隔開，閘極絕緣膜132及絕緣間隔件120位於閘極線GL與源極/汲極區SD之間。多個源極/汲極區SD可包括在鰭型主動區FA中的多個凹陷區RR上磊晶生長的半導體磊晶層或半導體磊晶層的組合。源極/汲極區SD可包括磊晶生長的Si層、磊晶生長的SiC層或磊晶生長的SiGe層。閘極間絕緣膜128可包括氧化矽膜。在示例性實施例中，源極/汲極區SD可被絕緣襯裡（未示出）覆蓋。絕緣襯裡可保形地覆蓋或交疊源極/汲極區SD中的每一者的表面。絕緣襯裡可包含SiN、SiCN、SiBN、SiON、SiOCN、SiBCN、SiOC、SiO2 或其組合。
在示例性實施例中，第一元件區RX1可對應於N通道MOS（N-channel MOS，NMOS）電晶體區，且第二元件區RX2可對應於P通道MOS（P-channel MOS，PMOS）電晶體區。在此種情形中，第一元件區RX1中的多個源極/汲極區SD可包括磊晶生長的Si層或磊晶生長的SiC層，且第二元件區RX2中的多個源極/汲極區SD可包括多個磊晶生長的SiGe層。如圖2C所示，第一元件區RX1中的源極/汲極區SD可具有與第二元件區RX2中的源極/汲極區SD不同的形狀及尺寸。然而，實施例並非僅限於此，且在第一元件區RX1及第二元件區RX2中，多個源極/汲極區SD可具有各種形狀及尺寸。
在源極/汲極區SD上可形成有多個源極/汲極接觸圖案CAP。源極/汲極區SD可藉由源極/汲極接觸圖案CAP連接至其上方的導電線（未示出）。源極/汲極接觸圖案CAP可包括導電障壁膜154及金屬插塞156。導電障壁膜154可環繞金屬插塞156的側壁及底表面。金屬矽化物膜152可形成於源極/汲極區SD與源極/汲極接觸圖案CAP之間。
在示例性實施例中，金屬矽化物膜152可包含Ti、W、Ru、Nb、Mo、Hf、Ni、Co、Pt、Yb、Tb、Dy、Er或Pd。例如，金屬矽化物膜152可包含矽化鈦。導電障壁膜154可包含Ti、Ta、TiN、TaN或其組合，且金屬插塞156可包含W、Co、Cu、Ru、Mn或其組合。
源極/汲極接觸圖案CAP中的每一者的側壁可被接觸絕緣間隔件150覆蓋或交疊。在示例性實施例中，接觸絕緣間隔件150可包含SiCN、SiCON、氮化矽（SiN）或其組合，但並非僅限於此。
源極/汲極接觸圖案CAP根據其位置可具有不同的高度。源極/汲極接觸圖案CAP中的每一者可包括分別在豎直方向（例如，Z方向）上具有不同的高度且彼此一體連接的第一段S1及第二段S2。換言之，第一段S1及第二段S2是單塊式的。
鰭型主動區FA上方的源極/汲極接觸圖案CAP的第一段S1在豎直方向（例如，Z方向）上可具有第一高度H1，且源極/汲極接觸圖案CAP的第二段S2在豎直方向（例如，Z方向）上可具有較第一高度H1小的第二高度H2。在示例性實施例中，在豎直方向（例如，Z方向）上，第一段S1的最頂表面可高於多個閘極線GL中的每一者的最頂表面，且在豎直方向（例如，Z方向）上，第二段S2的最頂表面可低於閘極線GL中的每一者的最頂表面。換言之，在豎直方向（例如，Z方向）上，自基板110的主表面110M至第一段S1的最頂表面的距離可大於自基板110的主表面110M至閘極線GL中的每一者的最頂表面的距離，且在豎直方向（例如，Z方向）上，自基板110的主表面110M至第二段S2的最頂表面的距離可小於自基板110的主表面110M至閘極線GL中的每一者的最頂表面的距離。然而，實施例並非僅限於此。例如，第一段S1及第二段S2中的每一者的最頂表面可高於閘極線GL中的每一者的最頂表面。
絕緣頂蓋線140中的至少一些可包括不對稱頂蓋部分140AS，不對稱頂蓋部分140AS在第一水平方向（例如，X方向）上位於一個源極/汲極接觸圖案CAP的第一段S1與另一源極/汲極接觸圖案CAP的第二段S2之間。例如，如圖1及圖2A中的區XC所示，一個源極/汲極接觸圖案CAP的第一段S1與另一源極/汲極接觸圖案CAP的第二段S2之間的絕緣頂蓋線140可包括不對稱頂蓋部分140AS，不對稱頂蓋部分140AS在第一水平方向（例如，X方向）上具有可變厚度。一個源極/汲極接觸圖案CAP的第一段S1可與閘極線GL的二個側壁之一相鄰，閘極線GL的所述二個側壁被絕緣頂蓋線140的不對稱頂蓋部分140AS覆蓋，且另一源極/汲極接觸圖案CAP的第二段S2可與閘極線GL的所述二個側壁中相對的一者相鄰。
絕緣頂蓋線140的不對稱頂蓋部分140AS的厚度可在第一水平方向（例如，X方向）上朝向第二段S2減小。在示例性實施例中，絕緣頂蓋線140的不對稱頂蓋部分140AS的在第一水平方向（例如，X方向）上最靠近第一段S1的一部分在豎直方向（例如，Z方向）上最厚，且絕緣頂蓋線140的不對稱頂蓋部分140AS的在第一水平方向（例如，X方向）上最靠近第二段S2的一部分在豎直方向（例如，Z方向）上最薄。
在示例性實施例中，中間具有絕緣頂蓋線140的不對稱頂蓋部分140AS的二個相鄰的源極/汲極接觸圖案CAP可被佈置成在彼此面對且中間具有不對稱頂蓋部分140AS的位置處在豎直方向（例如，Z方向）上具有不同的高度。
在示例性實施例中，一個源極/汲極接觸圖案CAP的第一段S1可位於多個絕緣頂蓋線140中二個相鄰的絕緣頂蓋線140之間。在此種情形中，所述二個相鄰的絕緣頂蓋線140中的每一者可包括不對稱頂蓋部分140AS，不對稱頂蓋部分140AS在第一水平方向（例如，X方向）上與所述二個相鄰的絕緣頂蓋線140之間的第一段S1對齊。所述二個相鄰的絕緣頂蓋線140中的每一者的不對稱頂蓋部分140AS可朝向所述二個相鄰的絕緣頂蓋線140之間的第一段S1變厚。
在示例性實施例中，一個源極/汲極接觸圖案CAP的第二段S2可位於多個絕緣頂蓋線140中二個相鄰的絕緣頂蓋線140之間。在此種情形中，所述二個相鄰的絕緣頂蓋線140中的每一者可包括不對稱頂蓋部分140AS，不對稱頂蓋部分140AS在第一水平方向（例如，X方向）上與所述二個相鄰的絕緣頂蓋線140之間的第二段S2對齊。所述二個相鄰的絕緣頂蓋線140中的每一者的不對稱頂蓋部分140AS可朝向所述二個相鄰的絕緣頂蓋線140之間的第二段S2變薄。
在示例性實施例中，如圖2B及圖3所示，多個絕緣頂蓋線140的位於二個相鄰的第一段S1之間的一部分可在豎直方向（例如，Z方向）上覆蓋或交疊閘極線GL達第一厚度TH1。絕緣頂蓋線140的位於二個相鄰的第二段S2之間的一部分可在豎直方向（例如，Z方向）上覆蓋閘極線GL達較第一厚度TH1小的第二厚度。因此，多個閘極線GL的位於二個相鄰的第一段S1之間的一部分可被絕緣頂蓋線140的具有相對大的第一厚度TH1的部分覆蓋，且閘極線GL的位於二個相鄰的第二段S2之間的一部分可被絕緣頂蓋線140的具有較第一厚度TH1相對小的第二厚度TH2的部分覆蓋。
在示例性實施例中，如圖2B所示，不對稱頂蓋部分140AS的一部分可覆蓋或交疊閘極線GL達小於第一厚度TH1且等於或大於第二厚度TH2的厚度。例如，如圖1及圖2B中的區YA所示，不對稱頂蓋部分140AS的一部分可覆蓋閘極線GL達小於第一厚度TH1且大於第二厚度TH2的第三厚度TH3。
絕緣頂蓋線140的覆蓋元件隔離區DTA中隔離絕緣膜114的一部分的最大厚度可小於覆蓋第一元件區RX1或第二元件區RX2的一部分的最大厚度。在示例性實施例中，元件隔離區DTA中的絕緣頂蓋線140可具有小於第一厚度TH1且與第二厚度TH2相等或相似的厚度。在本說明書中，與第二厚度TH2相似的厚度可在第二厚度TH2的約10%的範圍內。
在示例性實施例中，如圖2B所示，至少一個絕緣頂蓋線140在第二水平線（例如，Y方向）上可具有可變厚度。絕緣頂蓋線140的位於二個相鄰的第一段S1之間的一部分可覆蓋閘極線GL達第一厚度TH1。絕緣頂蓋線140的位於二個相鄰的第二段S2之間的一部分可覆蓋閘極線GL達較第一厚度TH1小的第二厚度TH2。絕緣頂蓋線140的不對稱頂蓋部分140AS可覆蓋閘極線GL達小於第一厚度TH1且大於第二厚度TH2的第三厚度TH3。絕緣頂蓋線140的覆蓋元件隔離區DTA中隔離絕緣膜114的一部分可具有小於第一厚度TH1且與第二厚度TH2相等或相似的厚度。
在示例性實施例中，如圖2A及圖3所示，絕緣頂蓋線140的不對稱頂蓋部分140AS的一部分可在豎直方向（例如，Z方向）上與鰭型主動區FA交疊。與被絕緣頂蓋線140的不對稱頂蓋部分140AS覆蓋的閘極線GL的側壁最靠近的源極/汲極接觸圖案CAP的第一段S1的一部分可在豎直方向（例如，Z方向）上與鰭型主動區FA交疊，源極/汲極區SD位於所述部分與鰭型主動區FA之間。與閘極線GL的相對的側壁相鄰的源極/汲極接觸圖案CAP的第二段S2的一部分可在豎直方向（例如，Z方向）上與鰭型主動區FA交疊，源極/汲極區SD位於所述部分與鰭型主動區FA之間。
在示例性實施例中，絕緣頂蓋線140的不對稱頂蓋部分140AS可包括在豎直方向（例如，Z方向）上與二個相鄰的鰭型主動區FA之間的隔離膜112交疊的一部分。
積體電路元件100可包括：掩埋絕緣膜170，覆蓋或交疊多個源極/汲極接觸圖案CAP中的每一者的第二段的頂表面及絕緣頂蓋線140的頂表面；以及絕緣結構180，覆蓋或交疊掩埋絕緣膜170的頂表面。掩埋絕緣膜170可與多個第二段S2中的每一者的頂表面及多個絕緣頂蓋線140中的每一者的頂表面接觸。絕緣結構180可包括循序堆疊於掩埋絕緣膜170及源極/汲極接觸圖案CAP上的蝕刻停止膜182及層間絕緣膜184。掩埋絕緣膜170可具有經平坦化的頂表面。掩埋絕緣膜170可包括填充多個閘極線GL間的源極/汲極接觸圖案CAP中的每一者的第二段S2上方的空間的一部分。掩埋絕緣膜170的最底表面可與源極/汲極接觸圖案CAP中的每一者的第二段S2接觸。掩埋絕緣膜170的最頂表面可與蝕刻停止膜182的底表面接觸。
掩埋絕緣膜170可包含氧化矽膜、SiOC、SiOCN、SiON、SiCN、SiN或其組合，但並非僅限於此。蝕刻停止膜182可包含碳化矽（SiC）、SiN、經氮摻雜的碳化矽（SiC:N）、SiOC、AlN、AlON、AlO、AlOC或其組合。層間絕緣膜184可包括氧化物膜、氮化物膜、具有約2.2至約2.4的超低介電常數K的超低介電常數（ultra low-k，ULK）膜或其組合。例如，層間絕緣膜184可包括原矽酸四乙酯（tetraethylorthosilicate，TEOS）膜、高密度電漿（high density plasma，HDP）膜、硼磷矽酸鹽玻璃（boro-phospho-silicate glass，BPSG）膜、可流動化學氣相沈積（flowable chemical vapor deposition，FCVD）氧化物膜、SiON膜、SiN膜、SiOC膜、SiCOH膜或其組合。
在源極/汲極接觸圖案CAP上可分別形成有多個通孔觸點CAV。通孔觸點CAV中的每一者可穿過絕緣結構180，且與源極/汲極接觸圖案CAP的第一段S1的頂表面接觸。通孔觸點CAV中的每一者可與掩埋絕緣膜170分隔開，且可處於較掩埋絕緣膜170高的水平高度。
在閘極線GL上可分別形成有多個閘極觸點CB。閘極觸點CB中的每一者可穿過絕緣結構180、掩埋絕緣膜170及絕緣頂蓋線140，且可連接至閘極線GL的頂表面。絕緣頂蓋線140的被每一閘極觸點CB穿過的一部分在絕緣頂蓋線140中可相對較薄。絕緣頂蓋線140的被閘極觸點CB穿過的所述部分的厚度可小於絕緣頂蓋線140的位於二個相鄰的第一段S1之間的一部分的第一厚度TH1。絕緣頂蓋線140的被閘極觸點CB穿過的所述部分的厚度可小於覆蓋閘極線GL的不對稱頂蓋部分140AS的一部分的最大厚度。在示例性實施例中，閘極觸點CB中的每一者可穿過絕緣頂蓋線140的一部分且可與閘極線GL的頂表面接觸，所述部分的厚度與相對薄的第二厚度TH2相等或相似。
通孔觸點CAV及閘極觸點CB中的每一者可包括掩埋金屬膜及環繞所述掩埋金屬膜的導電障壁膜。掩埋金屬膜可包含Co、Cu、W、Ru、Mn或其組合，且導電障壁膜可包含Ti、Ta、TiN、TaN或其組合。通孔觸點CAV及閘極觸點CB中的每一者的側壁可被絕緣襯裡（未示出）覆蓋或交疊。絕緣襯裡可包括氮化矽膜，但並非僅限於此。
在邏輯單元LC中，接地線VSS可藉由源極/汲極接觸圖案CAP中的一些連接至第一元件區RX1中的鰭型主動區FA，且電源供應線VDD可藉由其他源極/汲極接觸圖案CAP連接至第二元件區RX2中的鰭型主動區FA。接地線VSS及電源供應線VDD可形成於較源極/汲極接觸圖案CAP及閘極觸點CB中的每一者的頂表面高的水平高度處。接地線VSS及電源供應線VDD中的每一者可包括導電障壁膜及佈線導電層。導電障壁膜可包含Ti、Ta、TiN、TaN或其組合。佈線導電層可包含Co、Cu、W、其合金或其組合。
在圖1至圖3所示的積體電路元件100中，連接至閘極線GL的閘極觸點CB可不佈置於元件隔離區DTA中，而僅佈置於第一元件區RX1或第二元件區RX2中。因此，邏輯單元LC中由元件隔離區DTA佔據的面積可減小，以有助於邏輯單元LC的尺寸減小。
在圖1至圖3所示的積體電路元件100中，多個閘極觸點CB可具有穿過絕緣頂蓋線140的相對薄的一部分的結構。因此，當用於閘極觸點CB的閘極接觸孔CBH被形成為穿過絕緣結構180、掩埋絕緣膜170及絕緣頂蓋線140時，絕緣頂蓋線140的相對薄的所述部分被蝕刻，且因此，在形成閘極接觸孔CBH的蝕刻製程期間，絕緣頂蓋線140的蝕刻目標厚度可減小，藉此增加製程裕度。
另外，當在圖1至圖3所示的積體電路元件100中形成掩埋絕緣膜170時，位於第二段S2上方且與源極/汲極接觸圖案CAP的第一段S1相鄰的空間可被掩埋絕緣膜170填充，而不會存在由空隙或不良填充引起的問題，乃因絕緣頂蓋線140的位於第一段S1與第二段S2之間的不對稱頂蓋部分140AS具有可變厚度，所述厚度在第一水平方向（例如，X方向）上朝向第二段S2減小。相對於基板110，第二段S2的頂表面處於較絕緣頂蓋線140相對更低的水平高度。因此，可簡化積體電路元件100的製造製程，且可提供防止例如相鄰導電區之間的意外短路等故障的結構。
圖4A至圖4C是根據實施例的積體電路元件200的剖視圖，其中圖4A示出與沿著圖1中的線X1-X1'截取的積體電路元件200的剖面對應的區的局部配置以及與沿著圖1中的線X2-X2'截取的積體電路元件200的剖面對應的區的局部配置，圖4B示出與沿著圖1中的線Y1-Y1'截取的積體電路元件200的剖面對應的區的局部配置，且圖4C示出與沿著圖1中的線Y2-Y2'截取的積體電路元件200的剖面對應的區的局部配置。
參照圖4A至圖4C，積體電路元件200可實質上具有與參照圖1至圖3闡述的積體電路元件100相同的配置。然而，積體電路元件200包括在通孔觸點CAV上沿與多個閘極線GL交叉的方向延伸的多個導電線ML。
如圖4A及圖4C所示，導電線ML中的一些可各自藉由通孔觸點CAV及源極/汲極接觸圖案CAP連接至源極/汲極區SD。如圖4B所示，其他導電線ML可各自藉由閘極觸點CB連接至閘極線GL。
導電線ML可形成於基板110上與接地線VSS及電源供應線VDD相同的水平高度處。導電線ML可包括沿第一水平方向（例如，X方向）延伸以彼此平行的多個單向佈線層。導電線ML中的每一者可包括導電障壁膜及佈線導電層。導電障壁膜可包含Ti、Ta、TiN、TaN或其組合。佈線導電層可包含Co、Cu、W、其合金或其組合。
圖5是根據實施例的積體電路元件300的平面佈局圖。圖6是示出沿著圖5中的線X4-X4'截取的剖面的局部配置的剖視圖。
參照圖5及圖6，積體電路元件300可實質上具有與參照圖1至圖3闡述的積體電路元件100相同的配置。然而，積體電路元件300可更包括元件隔離區DTA中的多閘極觸點RCB。多閘極觸點RCB共同連接至多個閘極線GL。
多閘極觸點RCB可位於閘極線GL上方，以在與閘極線GL交叉的方向（例如，第一水平方向（例如，X方向））上延長。多閘極觸點RCB可在元件隔離區DTA中與閘極線GL及隔離絕緣膜114豎直交疊。
多閘極觸點RCB可形成於穿過絕緣結構180、掩埋絕緣膜170及絕緣頂蓋線140的多閘極接觸孔RCBH中。多閘極觸點RCB可與多閘極接觸孔RCBH中的閘極線GL中的每一者的頂表面接觸。多閘極觸點RCB的底表面可包括與閘極線GL中的每一者的頂表面接觸的第一底表面部分BT1以及與閘極線GL之間的閘極間絕緣膜128接觸的第二底表面部分BT2。
在示例性實施例中，多閘極觸點RCB的第二底表面部分BT2可較第一底表面部分BT1更靠近基板110，如圖6所示。在示例性實施例中，多閘極觸點RCB的第一底表面部分BT1的豎直水平高度可與第二底表面部分BT2的豎直水平高度實質上相同或相似。儘管在圖6中多閘極觸點RCB的第二底表面部分BT2與閘極間絕緣膜128接觸，但實施例並非僅限於此。例如，多閘極接觸孔RCBH可穿過絕緣結構180、掩埋絕緣膜170、絕緣頂蓋線140及閘極間絕緣膜128，且朝向基板110延伸至較閘極線GL的最底表面低或者較隔離絕緣膜114的最頂表面低的水平高度。在此種情形中，多閘極觸點RCB的最底表面的豎直水平高度可低於閘極線GL的最底表面或者低於隔離絕緣膜114的最頂表面。
在積體電路元件300中，可在元件隔離區DTA中穿過絕緣頂蓋線140的相對薄的一部分而形成多閘極觸點RCB。因此，當形成多閘極接觸孔RCBH以形成多閘極觸點RCB時，可減小絕緣頂蓋線140的蝕刻目標厚度。
作為比較性實例，在其中絕緣頂蓋線140的蝕刻目標厚度過大的情形中，當絕緣頂蓋線140被蝕刻以形成多閘極接觸孔RCBH時，與絕緣頂蓋線140一起暴露於蝕刻氣氛的其他相鄰絕緣膜（例如，隔離絕緣膜114）可被過度蝕刻，使得多閘極接觸孔RCBH可能在隔離絕緣膜114內延伸得過遠。在此種情形中，隔離絕緣膜114的被過度蝕刻的部分可需要用另一絕緣膜填充，等等，藉此使形成多閘極觸點RCB的製程複雜化。
根據實施例，由於在元件隔離區DTA中藉由穿過絕緣頂蓋線140的相對薄的一部分來形成多閘極觸點RCB，因此在形成多閘極接觸孔RCBH期間，絕緣頂蓋線140的蝕刻目標厚度減小，藉此防止隔離絕緣膜114被過度蝕刻並防止多閘極接觸孔RCBH形成至過深的水平高度。因此，可防止例如使用於形成多閘極觸點RCB的製程複雜化、在形成多閘極觸點RCB期間出現故障以及得到其中電特性劣化的結構等問題。
圖7是根據實施例的積體電路元件400的電路圖。圖7示出包括六個電晶體的6電晶體靜態隨機存取記憶體（6-transistor static random access memory，6T SRAM）單元。
參照圖7，積體電路元件400可包括：一對反相器，例如第一反相器INV1及第二反相器INV2，並聯連接於電源供應節點NVDD與接地節點NVSS之間；第一傳輸電晶體PS1，連接至第一反相器INV1的輸出節點；以及第二傳輸電晶體PS2，連接至第二反相器INV2的輸出節點。第一傳輸電晶體PS1及第二傳輸電晶體PS2可分別連接至位元線BL及互補位元線/BL。第一傳輸電晶體PS1的閘極及第二傳輸電晶體PS2的閘極可連接至字元線WL。
第一反相器INV1包括彼此串聯連接的第一上拉電晶體PU1及第一下拉電晶體PD1，且第二反相器INV2包括彼此串聯連接的第二上拉電晶體PU2及第二下拉電晶體PD2。第一上拉電晶體PU1及第二上拉電晶體PU2可包括PMOS電晶體，且第一下拉電晶體PD1及第二下拉電晶體PD2可包括NMOS電晶體。
為了用第一反相器INV1及第二反相器INV2形成單個鎖存電路，第一反相器INV1的輸入節點連接至第二反相器INV2的輸出節點，且第二反相器INV2的輸入節點連接至第一反相器INV1的輸出節點。
圖8是用於詳細闡述圖7所示積體電路元件400的平面佈局圖。圖9是沿著圖8中的線X8-X8'截取的剖視圖。在圖1至圖2C以及圖8及圖9中，參考字元表示相同的元件，且將不再對相同的元件予以贅述。圖7及圖8所示的積體電路元件400可包括SRAM陣列，所述SRAM陣列包括在基板110上佈置成矩陣的多個SRAM單元。所述SRAM單元可具有圖7所示的電路配置。
參照圖8及圖9，積體電路元件400包括沿第一水平方向（例如，X方向）延伸以彼此平行的多個鰭型主動區FA以及在鰭型主動區FA上沿第二水平方向（例如，Y方向）延伸以彼此平行的多個閘極線GL。
在鰭型主動區FA與閘極線GL之間的相交點處可分別形成有電晶體。積體電路元件400中所包括的多個SRAM單元中的每一者可包括圖7所示的第一上拉電晶體PU1、第一下拉電晶體PD1、第一傳輸電晶體PS1、第二上拉電晶體PU2、第二下拉電晶體PD2及第二傳輸電晶體PS2。第一上拉電晶體PU1及第二上拉電晶體PU2可包括PMOS電晶體，且第一下拉電晶體PD1、第二下拉電晶體PD2、第一傳輸電晶體PS1及第二傳輸電晶體PS2可包括NMOS電晶體。積體電路元件400可包括各自連接至閘極線GL及源極/汲極區SD的多個共享觸點SC。
如圖9所示，在積體電路元件400中，多個絕緣頂蓋線140中的至少一些可包括在第一水平方向（例如，X方向）上位於一個源極/汲極接觸圖案CAP的第一段S1與另一源極/汲極接觸圖案CAP的第二段S2之間的不對稱頂蓋部分140AS。不對稱頂蓋部分140AS在第一水平方向（例如，X方向）上可具有可變厚度。中間具有絕緣頂蓋線140的不對稱頂蓋部分140AS的二個相鄰的源極/汲極接觸圖案CAP可被佈置成在彼此面對且中間具有不對稱頂蓋部分140AS的位置處在豎直方向（例如，Z方向）上具有不同的高度。多個絕緣頂蓋線140的不對稱頂蓋部分140AS可在第一水平方向（例如，X方向）上朝向最靠近其的第一段S1變厚。絕緣頂蓋線140的不對稱頂蓋部分140AS可在第一水平方向（例如，X方向）上朝向最靠近其的第二段S2變薄。絕緣頂蓋線140的位於二個相鄰的第二段S2之間的一部分可在豎直方向（例如，Z方向）上覆蓋閘極線GL達相對薄的厚度TH9。
圖8及圖9所示的積體電路元件400包括在不同位置處具有不同厚度的絕緣頂蓋線140，藉此提供與以上參照圖1至圖2C所述相同的效果。
圖10A是根據實施例的積體電路元件900的局部配置的平面佈局圖，圖10B是沿著圖10A中的線X9-X9'截取的剖視圖，且圖10C是沿著圖10A中的線Y9-Y9'截取的剖視圖。
參照圖10A至圖10C，積體電路元件900包括：多個鰭型主動區F9，自基板902突出並在第一水平方向（例如，X方向）上延長；以及多個奈米片材堆疊NSS，所述多個奈米片材堆疊NSS中的每一者沿豎直方向（例如，Z方向）向上與鰭型主動區F9分隔開並面對鰭型主動區F9的頂表面FT。在本說明書中，用語「奈米片材（nanosheet）」是指具有與電流流動方向實質上垂直的剖面的導電結構。應理解，奈米片材包括奈米線。
界定多個鰭型主動區F9的溝槽T9可形成於基板902中，並填充有隔離膜912。基板902、鰭型主動區F9及隔離膜912可具有與圖2A至圖2C所示的基板110、鰭型主動區FA及隔離膜112相同的配置。
多個閘極線960在鰭型主動區F9上沿第二水平方向（例如，Y方向）延伸。奈米片材堆疊NSS中的每一者可在鰭型主動區F9之一與閘極線960之一之間的相交點處位於鰭型主動區F9之一的頂表面FT上方，且可在與鰭型主動區F9之一分隔開的位置處面對鰭型主動區F9之一的頂表面FT。在鰭型主動區F9與閘極線960之間的相交點處可形成有多個奈米片材電晶體。
奈米片材堆疊NSS中的每一者可包括在鰭型主動區F9之一的頂表面FT上方在豎直方向（例如，Z方向）上彼此交疊的多個奈米片材。奈米片材可包括相對於鰭型主動區F9中的每一者的頂表面FT分別具有不同豎直距離的第一奈米片材N1、第二奈米片材N2及第三奈米片材N3。
儘管在圖10A中奈米片材堆疊NSS實質上具有矩形平面形狀，但實施例並非僅限於此。根據鰭型主動區F9及閘極線960的平面形狀，奈米片材堆疊NSS可具有各種平面形狀。本實施例示出其中在一個鰭型主動區F9上形成多個奈米片材堆疊NSS及多個閘極線960且奈米片材堆疊NSS在第一水平方向（例如，X方向）上以一條線佈置於鰭型主動區F9上的配置。然而，根據一些實施例，一個鰭型主動區F9上的奈米片材堆疊NSS的數目不受特別限制。例如，在一個鰭型主動區F9上可形成一個奈米片材堆疊NSS。儘管本實施例示出其中奈米片材堆疊NSS中的每一者包括三個奈米片材的情形，但實施例並非僅限於此。例如，奈米片材堆疊NSS中的每一者可包括至少二個奈米片材，且每一奈米片材堆疊NSS中所包括的奈米片材的數目不受特別限制。
第一奈米片材N1至第三奈米片材N3中的每一者可具有通道區。在示例性實施例中，第一奈米片材N1至第三奈米片材N3中的每一者可包括Si層、SiGe層或其組合。
在鰭型主動區F9的上部分中可形成有多個凹陷區R9，且在凹陷區R9中可形成有多個源極/汲極區930。源極/汲極區930可包括磊晶生長的半導體層。源極/汲極區930的詳細配置與以上參照圖2A及圖2C闡述的源極/汲極區SD的詳細配置實質上相同。
閘極線960可位於鰭型主動區F9上，以覆蓋奈米片材堆疊NSS並環繞第一奈米片材N1至第三奈米片材N3中的每一者。閘極線960中的每一者可包括：主閘極部分960M，沿第二水平方向（例如，Y方向）延伸以覆蓋或交疊奈米片材堆疊NSS的頂表面；以及多個子閘極部分960S，一體地或單塊地連接至主閘極部分960M，且分別佈置於第三奈米片材N3與第二奈米片材N2之間、第二奈米片材N2與第一奈米片材N1之間以及第一奈米片材N1與鰭型主動區F9之間。第一奈米片材N1至第三奈米片材N3可具有由閘極線960環繞的全環繞閘極（gate-all-around，GAA）結構。閘極線960可包含金屬、金屬氮化物、金屬碳化物或其組合。金屬可選自Ti、W、Ru、Nb、Mo、Hf、Ni、Co、Pt、Yb、Tb、Dy、Er或Pd。金屬氮化物可選自TiN或TaN。金屬碳化物可包括TiAlC。閘極絕緣膜952可位於奈米片材堆疊NSS與閘極線960之間。閘極絕緣膜952可具有與參照圖2A及圖2B闡述的閘極絕緣膜132實質上相同的配置。
在源極/汲極區930中的每一者的頂表面上可形成有金屬矽化物膜982。金屬矽化物膜982可具有與參照圖2A及圖2C闡述的金屬矽化物膜152實質上相同的配置。可省略金屬矽化物膜982。
閘極線960中的每一者的二個側壁可被多個外絕緣間隔件918覆蓋。外絕緣間隔件918可位於多個奈米片材堆疊NSS上，以覆蓋主閘極部分960M的二個側壁。外絕緣間隔件918及源極/汲極區930可被絕緣襯裡942覆蓋。外絕緣間隔件918及絕緣襯裡942可包含SiN、SiCN、SiBN、SiON、SiOCN、SiBCN、SiOC、SiO2 或其組合。可省略絕緣襯裡942。
多個內絕緣間隔件928位於第三奈米片材N3與第二奈米片材N2之間、第二奈米片材N2與第一奈米片材N1之間、以及第一奈米片材N1與鰭型主動區F9之間。子閘極部分960S中的每一者的二個側壁中的每一者可被內絕緣間隔件928覆蓋，閘極絕緣膜952位於側壁與內絕緣間隔件928之間。多個內絕緣間隔件928可位於子閘極部分960S與源極/汲極區930之間。在示例性實施例中，外絕緣間隔件918及內絕緣間隔件928可包含彼此相同的絕緣材料。在示例性實施例中，外絕緣間隔件918及內絕緣間隔件928可包含彼此不同的絕緣材料。內絕緣間隔件928可包含SiN、SiCN、SiBN、SiON、SiOCN、SiBCN、SiOC、SiO2 或其組合。內絕緣間隔件928可更包括氣隙。
絕緣襯裡942可被閘極間絕緣膜944覆蓋或交疊。閘極間絕緣膜944可包括氧化矽膜。多個源極/汲極接觸圖案CAP9可位於穿過閘極間絕緣膜944及絕緣襯裡942的多個接觸孔980中。源極/汲極接觸圖案CAP9中的每一者可藉由金屬矽化物膜982連接至源極/汲極區930。源極/汲極接觸圖案CAP9可包含金屬、導電金屬氮化物或其組合。源極/汲極接觸圖案CAP9可包括在豎直方向（例如，Z方向）上具有不同高度且彼此一體連接的第一段S91及第二段S92。源極/汲極接觸圖案CAP9可具有與參照圖2A及圖2C闡述的源極/汲極接觸圖案CAP實質上相同的配置。
閘極線960中的每一者可被絕緣頂蓋線940覆蓋。絕緣頂蓋線940可包括在第一水平方向（例如，X方向）上具有可變厚度的不對稱頂蓋部分940AS。絕緣頂蓋線940可具有與參照圖2A及圖2B闡述的絕緣頂蓋線140實質上相同的配置。
掩埋絕緣膜970可覆蓋或交疊源極/汲極接觸圖案CAP9中的每一者的第二段S92的頂表面及絕緣頂蓋線940的頂表面。掩埋絕緣膜970可與第二段S92的頂表面及絕緣頂蓋線940的頂表面接觸。掩埋絕緣膜970可具有經平坦化的頂表面。掩埋絕緣膜970的詳細配置與參照圖2A至圖2C闡述的掩埋絕緣膜170的詳細配置相同。
參照圖10A至圖10C闡述的積體電路元件900包括各自在不同位置處具有不同厚度的多個絕緣頂蓋線940，藉此提供與以上參照圖1至圖2C所述相同的效果。
在下文中，將利用具體實例來闡述根據實施例製造積體電路元件的方法。
圖11A至圖21C是根據實施例製造積體電路元件的方法中的循序階段的剖視圖，其中圖11A、圖12A、...及圖21A示出分別與分別沿著圖1中的線X1-X1'及X2-X2'截取的剖面對應的部分，圖11B、圖12B、...及圖21B示出與沿著圖1中的線Y1-Y1'截取的剖面對應的部分，且圖11C、圖12C、...及圖21C示出與沿著圖1中的線Y2-Y2'截取的剖面對應的部分。
參照圖11A至圖11C，可藉由在第一元件區RX1及第二元件區RX2中部分地蝕刻基板110來形成多個鰭型主動區FA以及隔離膜112，所述多個鰭型主動區FA自基板110的主表面110M向上（例如，在Z方向上）突出並沿X方向延伸以彼此平行，隔離膜112覆蓋鰭型主動區FA中的每一者的下部分的二個側壁或位於所述二個側壁上。可藉由蝕刻隔離膜112的一部分及基板110的一部分來形成且可用隔離絕緣膜114填充界定第一元件區RX1及第二元件區RX2的深溝槽DT。因此，元件隔離區DTA中的深溝槽可填充有隔離絕緣膜114。在第一元件區RX1及第二元件區RX2中，鰭型主動區FA可自隔離膜112的頂表面向上突出。
參照圖12A至圖12C，在隔離膜112及隔離絕緣膜114上形成延伸以與鰭型主動區FA交叉的多個虛擬閘極結構DGS。虛擬閘極結構DGS中的每一者可包括循序堆疊於鰭型主動區FA上的虛擬閘極絕緣膜D12、虛擬閘極線D14及虛擬絕緣頂蓋層D16。虛擬閘極絕緣膜D12可包含氧化矽。虛擬閘極線D14可包含多晶矽。虛擬絕緣頂蓋層D16可包含氮化矽。
可在虛擬閘極結構DGS中的每一者的二個側壁中的每一者上形成絕緣間隔件120，且可藉由部分地蝕刻在每一虛擬閘極結構DGS的二側處暴露的鰭型主動區FA，在多個鰭型主動區FA中的每一者的上部分中形成多個凹陷區RR。此後，可形成填充凹陷區RR的多個源極/汲極區SD。
可在虛擬閘極結構DGS間形成覆蓋隔離膜112、隔離絕緣膜114及源極/汲極區SD的閘極間絕緣膜128。在示例性實施例中，在形成閘極間絕緣膜128之前，亦可形成覆蓋源極/汲極區SD的絕緣襯裡（未示出）。絕緣襯裡可包含SiN、SiCN、SiBN、SiON、SiOCN、SiBCN、SiOC、SiO2 或其組合。
參照圖13A至圖13C，藉由使用化學機械拋光（chemical mechanical polishing，CMP）製程自圖12A至圖12C所示的所得結構移除虛擬絕緣頂蓋層D16及虛擬絕緣頂蓋層D16周圍的絕緣膜來暴露虛擬閘極線D14。此時，閘極間絕緣膜128及絕緣間隔件120的高度可降低。
參照圖14A至圖14C，藉由自圖13A至圖13C所示的所得結構移除多個虛擬閘極線D14及多個虛擬閘極絕緣膜D12來提供多個閘極空間GA。絕緣間隔件120、鰭型主動區FA、隔離膜112及隔離絕緣膜114可由閘極空間GA暴露出。
參照圖15A至圖15C，在圖14A至圖14C所示的所得結構的閘極空間GA中形成閘極絕緣膜132、閘極線GL及絕緣頂蓋線140。
為了形成閘極絕緣膜132、閘極線GL及絕緣頂蓋線140，可形成多個閘極絕緣膜132及多個閘極線GL以填充閘極空間GA，然後對所述多個閘極絕緣膜132及多個閘極線GL進行回蝕以使其降低，進而僅填充閘極空間GA的下部分。在閘極絕緣膜132及閘極線GL的回蝕期間，亦可移除界定閘極空間GA的絕緣間隔件120的上部分，使得絕緣間隔件120的高度可降低。此後，可形成絕緣頂蓋線140，以覆蓋閘極空間GA中閘極線GL、閘極絕緣膜132及絕緣間隔件120中的每一者的頂表面並填充閘極空間GA的上部分。
在示例性實施例中，在形成閘極絕緣膜132之前，可形成介面膜（未示出）以覆蓋由閘極空間GA暴露出的鰭型主動區FA中的每一者的表面。為了形成介面膜，在閘極空間GA中暴露出的鰭型主動區FA可被部分地氧化。
參照圖16A至圖16C，形成多個源極/汲極接觸孔CAH以藉由閘極間絕緣膜128暴露源極/汲極區SD，且形成接觸絕緣間隔件150以覆蓋或交疊源極/汲極接觸孔CAH中的每一者的內側壁。為了形成接觸絕緣間隔件150，可形成絕緣間隔件膜以保形地覆蓋源極/汲極接觸孔CAH中的每一者的內壁，然後非等向性地蝕刻所述絕緣間隔件膜以藉由每一源極/汲極接觸孔CAH暴露源極/汲極區SD。因此，可獲得多個接觸絕緣間隔件150，其各自包括所述絕緣間隔件膜的存留於源極/汲極接觸孔CAH的側壁上的一部分。
形成多個金屬矽化物膜152以及多個源極/汲極觸點CA，所述多個金屬矽化物膜152分別在源極/汲極接觸孔CAH的下部分中覆蓋源極/汲極區SD，所述多個源極/汲極觸點CA分別填充源極/汲極接觸孔CAH。源極/汲極觸點CA可包括導電障壁膜154及金屬插塞156。
在示例性實施例中，可藉由執行以下闡述的製程來形成金屬矽化物膜152及源極/汲極觸點CA。首先，可在源極/汲極接觸孔CAH中形成保形地覆蓋源極/汲極區SD的金屬襯裡。金屬襯裡可包含Ti、W、Ru、Nb、Mo、Hf、Ni、Co、Pt、Yb、Tb、Dy、Er、Pd或其組合。此後，可形成導電障壁膜154以覆蓋金屬襯裡的經暴露表面及源極/汲極接觸孔CAH的內壁。可使用物理氣相沈積（physical vapor deposition，PVD）、CVD或原子層沈積（atomic layer deposition，ALD）來形成金屬襯裡及導電障壁膜154。此後，可對包括金屬襯裡及導電障壁膜154的所得結構進行熱處理，以在源極/汲極區SD的半導體材料及金屬襯裡的金屬上引發反應，藉此形成覆蓋源極/汲極區SD的金屬矽化物膜152。在示例性實施例中，在形成金屬矽化物膜152之後，金屬襯裡可部分地存留於金屬矽化物膜152中的每一者與導電障壁膜154之間。在示例性實施例中，所有金屬襯裡可用於形成金屬矽化物膜152，且因此不會存留於金屬矽化物膜152中的每一者與導電障壁膜154之間。
此後，可在包括金屬矽化物膜152及導電障壁膜154的所得結構上形成金屬膜，其厚度足以填充源極/汲極接觸孔CAH中的每一者的內部。可使用CVD、PVD或電鍍來形成金屬膜。此後，可藉由使用CMP移除導電障壁膜154並移除金屬膜的不必要部分以暴露閘極間絕緣膜128的頂表面來形成源極/汲極接觸孔CAH中的每一者中包括存留於導電障壁膜154上的金屬膜的金屬插塞156。
參照圖17A至圖17C，形成蝕刻停止膜160以覆蓋圖16A至圖16C所示的所得結構的頂表面，且可在蝕刻停止膜160上形成多個遮罩圖案MP以部分地覆蓋源極/汲極觸點CA。遮罩圖案MP可被定位成對應於圖1中的源極/汲極通孔觸點CAV。
蝕刻停止膜160可包含與遮罩圖案MP不同的材料。在示例性實施例中，蝕刻停止膜160可包含SiOC、SiN或其組合，且遮罩圖案MP可包含氧化矽膜、旋塗硬遮罩（spin-on-hardmask，SOH）膜、光阻膜或其組合，但實施例並非僅限於此。
參照圖18A至圖18C，使用遮罩圖案MP作為蝕刻遮罩來蝕刻蝕刻停止膜16，且在第一蝕刻氣氛中蝕刻被暴露的源極/汲極觸點CA以使其降低。因此，可形成在不同位置處具有不同高度的多個源極/汲極接觸圖案CAP。源極/汲極接觸圖案CAP中的每一者可包括在豎直方向（例如，Z方向）上具有不同高度且彼此一體或單塊地連接的第一段S1及第二段S2。
可提供第一蝕刻氣氛來蝕刻形成源極/汲極觸點CA的含金屬膜。在第一蝕刻氣氛中，形成源極/汲極觸點CA的含金屬膜的蝕刻量可大於形成多個絕緣頂蓋線140的絕緣膜的蝕刻量，且形成絕緣頂蓋線140的絕緣膜的蝕刻量可大於0。在示例性實施例中，當蝕刻源極/汲極觸點CA的經暴露部分時，可控制第一蝕刻氣氛，使得形成源極/汲極觸點CA的含金屬膜（例如鎢膜）的蝕刻量大於形成絕緣頂蓋線140的絕緣膜（例如氮化矽膜）的蝕刻量，且絕緣頂蓋線140的蝕刻量對源極/汲極觸點CA的蝕刻量的比率大於0且小於約0.5，例如，選自約0.05至約0.2的範圍。因此，在使用遮罩圖案MP作為蝕刻遮罩來蝕刻源極/汲極觸點CA的經暴露部分時絕緣頂蓋線140的被暴露於第一蝕刻氣氛的部分的高度可降低。此時，絕緣頂蓋線140的與遮罩圖案MP相鄰的部分可較絕緣頂蓋線140的遠離遮罩圖案MP的部分被更少地蝕刻。因此，二個相鄰的源極/汲極接觸圖案CAP之一的第一段S1可在第一水平方向（例如，X方向）上與所述二個相鄰的源極/汲極接觸圖案CAP中另一者的第二段S2對齊。此時，絕緣頂蓋線140的位於二個相鄰的源極/汲極接觸圖案CAP之一的第一段S1與所述二個相鄰的源極/汲極接觸圖案CAP中另一者的第二段S2之間的一部分可包括在第一水平方向（例如，X方向）上具有可變厚度的不對稱頂蓋部分140。
如圖18B所示，至少一個絕緣頂蓋線140在第二水平方向（例如，Y方向）上可具有可變厚度。絕緣頂蓋線140的位於在第一水平方向（例如，X方向）上彼此最靠近的二個相鄰的第一段S1之間的一部分可覆蓋閘極線GL達第一厚度TH1。另外，絕緣頂蓋線140的位於在第一水平方向（例如，X方向）上彼此最靠近的二個相鄰的第二段S2之間的一部分可在豎直方向（例如，Z方向）上覆蓋或交疊閘極線GL達較第一厚度TH1小的第二厚度TH2。
在形成包括第一段S1及第二段S2的源極/汲極接觸圖案CAP時，可在第一蝕刻氣氛中降低遮罩圖案MP、多個絕緣間隔件120及閘極間絕緣膜128的高度。
參照圖19A至圖19C，在圖18A至圖18C所示的所得結構上形成絕緣膜達足以填充遮罩圖案MP間的空間的厚度，然後將所述絕緣膜平坦化以暴露源極/汲極接觸圖案CAP中的每一者的第一段S1的頂表面。此後，移除遮罩圖案MP及蝕刻停止膜160，以形成包括經平坦化絕緣膜的掩埋絕緣膜170。
源極/汲極接觸圖案CAP中的每一者的第二段S2及多個絕緣頂蓋線140可被掩埋絕緣膜170覆蓋。掩埋絕緣膜170可具有經平坦化的頂表面。源極/汲極接觸圖案CAP中的每一者的第一段S1的頂表面可在與掩埋絕緣膜170的頂表面相同的平面上延伸。
掩埋絕緣膜170可被形成為填充源極/汲極接觸圖案CAP中的每一者的第二段S2上方的空間，所述空間位於二個相鄰的閘極線G1之間。由於源極/汲極接觸圖案CAP中的每一者的第二段S2的高度低於第一段S1的高度，因此當在第一水平方向（例如，X方向）上在第二段S2的二側中的每一者處具有第一段S1時，可需要在相對深的空間中無空隙地沈積絕緣材料，以填充第二段S2上方的空間。在根據實施例製造積體電路元件的方法中，絕緣頂蓋線140包括不對稱頂蓋部分140AS，不對稱頂蓋部分140AS位於第一段S1與第二段S2之間且在第一水平方向（例如，X方向）上具有可變厚度以朝向第二段S2減小，且因此，源極/汲極接觸圖案CAP中的每一者的靠近第一段S1的第二段S2上方的空間可輕易地用掩埋絕緣膜170填充。
參照圖20A至圖20C，在圖19A至圖19C所示的所得結構上形成絕緣結構180。絕緣結構180可包括循序形成於掩埋絕緣膜170及源極/汲極接觸圖案CAP上的蝕刻停止膜182及層間絕緣膜184。
參照圖21A至圖21C，形成與源極/汲極接觸圖案CAP中的每一者的第一段S1連接的多個源極/汲極通孔觸點CAV及與多個閘極線GL連接的多個閘極觸點CB。
在示例性實施例中，可同時形成源極/汲極通孔觸點CAV及閘極觸點CB。在示例性實施例中，可使用單獨的製程循序形成源極/汲極通孔觸點CAV及閘極觸點CB。在此種情形中，可在形成源極/汲極通孔觸點CAV之後形成閘極觸點CB，或者可在形成閘極觸點CB之後形成源極/汲極通孔觸點CAV。
源極/汲極通孔觸點CAV中的每一者可穿過層間絕緣膜184及蝕刻停止膜182，且與源極/汲極接觸圖案CAP之一的第一段S1的頂表面接觸。閘極觸點CB中的每一者可穿過或穿透層間絕緣膜184、蝕刻停止膜182、掩埋絕緣膜170及絕緣頂蓋線140之一，且與閘極線GL之一的頂表面接觸。
為了形成閘極觸點CB，可形成穿過或穿透層間絕緣膜184、蝕刻停止膜182、掩埋絕緣膜170及絕緣頂蓋線140的多個閘極接觸孔CBH。此時，由於絕緣頂蓋線140的相對薄的部分被蝕刻，因此在用於形成閘極接觸孔CBH的蝕刻製程期間，絕緣頂蓋線140的蝕刻目標厚度可減小。因此，可增加製程裕度，且可簡化積體電路元件100的製造製程。另外，由於在閘極接觸孔CBH的形成期間蝕刻絕緣頂蓋線140的較薄部分，因此可減少閘極接觸孔CBH周圍的其他元件被暴露於在絕緣頂蓋線140的蝕刻期間使用的蝕刻氣氛的時間。因此，可防止閘極線GL被蝕刻氣氛不合意地損壞，且因此，可最小化包括閘極線GL的多個電晶體中的臨限電壓變化。因此，可提高積體電路元件100的效能。
雖然已參照圖11A至圖21C闡述了製造圖1至圖3所示的積體電路元件100的方法，但熟習此項技術者將理解，在不背離本發明概念的範圍的條件下，可藉由對參照圖11A至圖21C給出的說明進行各種潤飾及改變來製造圖4A至圖4C所示的積體電路元件200、圖5及圖6所示的積體電路元件300、圖7至圖9所示的積體電路元件400、圖10A至圖10C所示的積體電路元件900以及具有相似結構的其他各種積體電路元件。
例如，參照圖11A至圖21C闡述的製造積體電路元件100的製程可用於製造圖4A至圖4C所示的積體電路元件200。然而，在參照圖21A至圖21C闡述的階段中，在形成源極/汲極通孔觸點CAV及閘極觸點CB之後，可進一步執行形成連接至源極/汲極通孔觸點CAV及閘極觸點CB的多個導電線ML的製程。為了製造圖5及圖6所示的積體電路元件300，可在參照圖21A至圖21C闡述的階段中形成閘極觸點CB的同時，執行在元件隔離區DTA中形成共同連接至閘極線GL的多閘極觸點RCB的製程。
圖22A至圖28是根據實施例製造積體電路元件的方法中的循序階段的剖視圖，其中圖22A、圖23A、...及圖28示出與沿著圖10A中的線X9-X9'截取的剖面對應的部分，且圖22B、圖23B、...及圖27B示出與沿著圖10A中的線Y9-Y9'截取的剖面對應的部分。將參照圖22A至圖28闡述製造圖10A至圖10C所示的積體電路元件900的方法。在圖10A至圖10C及圖22A至圖28中，參考字元表示相同的元件，且將不再對相同的元件予以贅述。
參照圖22A及圖22B，在基板902上交替地堆疊多個犧牲半導體層904及多個奈米片材半導體層NS。犧牲半導體層904可包含與奈米片材半導體層NS不同的材料。在示例性實施例中，犧牲半導體層904可包含SiGe，且奈米片材半導體層NS可包含Si。
參照圖23A及圖23B，藉由部分地蝕刻犧牲半導體層904、奈米片材半導體層NS及基板902來形成溝槽T9；且在溝槽T9中形成隔離膜912。因此，可形成由溝槽T9界定的鰭型主動區F9。由犧牲半導體層904及奈米片材半導體層NS而成的堆疊結構存留於鰭型主動區F9的頂表面FT上。
參照圖24A及圖24B，在圖23A及圖23B所示的所得結構的由犧牲半導體層904及奈米片材半導體層NS而成的堆疊結構上形成多個虛擬閘極結構DGS9，且形成分別覆蓋虛擬閘極結構DGS9中的每一者的二個側壁的多個外絕緣間隔件918。此後，使用虛擬閘極結構DGS9及外絕緣間隔件918作為蝕刻遮罩來部分地蝕刻犧牲半導體層904及奈米片材半導體層NS，使得奈米片材半導體層NS被分成包括第一奈米片材至第三奈米片材N1、N2及N3的多個奈米片材堆疊NSS。此後，蝕刻在奈米片材堆疊NSS間暴露出的鰭型主動區F9，藉此在鰭型主動區F9的上部分中形成多個凹陷區R9。
虛擬閘極結構DGS9中的每一者可在第二水平方向（例如，Y方向）上延長。虛擬閘極結構DGS9中的每一者可具有其中絕緣層D962、虛擬閘極層D964及頂蓋層D966被循序堆疊的結構。在示例性實施例中，絕緣層D962可包含氧化矽，虛擬閘極層D964可包含多晶矽，且頂蓋層D966可包含氮化矽。
參照圖25A及圖25B，藉由部分地移除在圖24A及圖24B所示的所得結構的凹陷區R9周圍暴露的犧牲半導體層904在第一奈米片材N1至第三奈米片材N3及頂表面FT之中形成多個凹口，且形成填充所述凹口的多個內絕緣間隔件928。
參照圖26A及圖26B，藉由自圖25A及圖25B所示的所得結構的凹陷區R9的經暴露表面磊晶生長半導體材料來形成多個源極/汲極區930，形成絕緣襯裡942以覆蓋包括源極/汲極區930的所得結構，在絕緣襯裡942上形成閘極間絕緣膜944，且藉由將絕緣襯裡942及閘極間絕緣膜944中的每一者的頂表面平坦化來暴露頂蓋層D966的頂表面。此後，藉由移除虛擬閘極結構DGS9來提供閘極空間GS，且藉由閘極空間GS來移除犧牲半導體層904，使得閘極空間GS延伸至第一奈米片材N1至第三奈米片材N3及頂表面FT之中的空間。
參照圖27A及圖27B，形成閘極絕緣膜952以覆蓋第一奈米片材N1至第三奈米片材N3及鰭型主動區F9中的每一者的經暴露表面，在閘極絕緣膜952上形成多個閘極線960以填充多個閘極空間GS，且移除閘極線960中的每一者的上部分以及閘極線960周圍的閘極絕緣膜952及外絕緣間隔件918中的每一者的上部分，以清空閘極空間GS中的每一者的上部分。此後，用絕緣頂蓋線940填充閘極空間GS中的每一者的上部分。由於在閘極線960及絕緣頂蓋線940的形成期間執行平坦化，因此可降低絕緣襯裡942及閘極間絕緣膜944中的每一者的高度。
參照圖28，藉由部分地蝕刻閘極間絕緣膜944及絕緣襯裡942來形成暴露出源極/汲極區930的多個接觸孔980。在接觸孔980中的每一者中形成金屬矽化物膜982及源極/汲極觸點CA9。
在示例性實施例中，已參照圖16A至圖16C闡述的形成金屬矽化物膜152及源極/汲極觸點CA的方法可用於形成金屬矽化物膜982及源極/汲極觸點CA9。
此後，可對圖28所示的所得結構執行與參照圖17A至圖18C闡述的製程相似的製程，藉此由多個源極/汲極觸點CA9形成多個源極/汲極接觸圖案CAP9。絕緣頂蓋線940的一部分的高度降低，藉此在絕緣頂蓋線940中形成在第一水平方向（例如，X方向）上具有可變厚度的不對稱頂蓋部分940AS。於在絕緣頂蓋線940中形成不對稱頂蓋部分940AS之後，絕緣頂蓋線940在第二水平方向（例如，Y方向）上可具有可變厚度。此後，可藉由使用已參照圖19A至圖19C闡述的形成掩埋絕緣膜170的方法形成掩埋絕緣膜970來製造圖10A至圖10C所示的積體電路元件900。
雖然已參照本發明概念的實施例具體示出及闡述了本發明概念，但應理解，在不背離以下申請專利範圍的精神及範圍的條件下，可在形式及細節上進行各種改變。
100、200、300、400、900:積體電路元件 110、902:基板 110M:主表面 112、912:隔離膜 114:隔離絕緣膜 120:絕緣間隔件 128、944:閘極間絕緣膜 132、952:閘極絕緣膜 140、940:絕緣頂蓋線 140AS、940AS:不對稱頂蓋部分 150:接觸絕緣間隔件 152、982:金屬矽化物膜 154:導電障壁膜 156:金屬插塞 160、182:蝕刻停止膜 170、970:掩埋絕緣膜 180:絕緣結構 184:層間絕緣膜 904:犧牲半導體層 918:外絕緣間隔件 928:內絕緣間隔件 930、SD:源極/汲極區 942:絕緣襯裡 960、GL:閘極線 960M:主閘極部分 960S:子閘極部分 980:接觸孔 BL:位元線 /BL:互補位元線 BN:單元邊界 BT1:第一底表面部分 BT2:第二底表面部分 CA、CA9:源極/汲極觸點 CAH:源極/汲極接觸孔 CAP、CAP9:源極/汲極接觸圖案 CAV:通孔觸點 CB:閘極觸點 CBH:閘極接觸孔 D12:虛擬閘極絕緣膜 D14、DGL:虛擬閘極線 D16:虛擬絕緣頂蓋層 D962:絕緣層 D964:虛擬閘極層 D966:頂蓋層 DGS、DGS9:虛擬閘極結構 DT:深溝槽 DTA:元件隔離區 F9、FA:鰭型主動區 FT:頂表面 GA、GS:閘極空間 H1:第一高度 H2:第二高度 INV1:第一反相器 INV2:第二反相器 LC:邏輯單元 ML:導電線 MP:遮罩圖案 N1:第一奈米片材 N2:第二奈米片材 N3:第三奈米片材 NS:奈米片材半導體層 NSS:奈米片材堆疊 NVDD:電源供應節點 NVSS:接地節點 PD1:第一下拉電晶體 PD2:第二下拉電晶體 PS1:第一傳輸電晶體 PS2:第二傳輸電晶體 PU1:第一上拉電晶體 PU2:第二上拉電晶體 R9、RR:凹陷區 RCB:多閘極觸點 RCBH:多閘極接觸孔 RX1:第一元件區 RX2:第二元件區 S1、S91:第一段 S2、S92:第二段 T9:溝槽 TH1:第一厚度 TH2:第二厚度 TH3:第三厚度 TH9:厚度 VDD:電源供應線 VSS:接地線 WL:字元線 X、Y、Z:方向 X1-X1'、X2-X2'、X4-X4'、X8-X8'、X9-X9'、Y1-Y1'、Y2-Y2'、Y9-Y9':線 XA、XB、XC、YA:區
結合附圖閱讀以下詳細說明，將更清楚地理解本發明概念的實施例，附圖中： 圖1是根據一些實施例的積體電路元件的平面佈局圖。 圖2A至圖2C是根據一些實施例的積體電路元件的剖視圖，其中圖2A示出沿著圖1中的線X1-X1'截取的剖面的局部配置及沿著圖1中的線X2-X2'截取的剖面的局部配置，圖2B示出沿著圖1中的線Y1-Y1'截取的剖面的局部配置，且圖2C示出沿著圖1中的線Y2-Y2'截取的剖面的局部配置。 圖3是圖1中的區XA及XB的放大剖視圖。 圖4A至圖4C是根據實施例的積體電路元件的剖視圖，其中圖4A示出與沿著圖1中的線X1-X1'截取的剖面對應的區的局部配置以及與沿著圖1中的線X2-X2'截取的剖面對應的區的局部配置，圖4B示出與沿著圖1中的線Y1-Y1'截取的剖面對應的區的局部配置，且圖4C示出與沿著圖1中的線Y2-Y2'截取的剖面對應的區的局部配置。 圖5是根據一些實施例的積體電路元件的平面佈局圖。 圖6是示出沿著圖5中的線X4-X4'截取的剖面的局部配置的剖視圖。 圖7是根據一些實施例的積體電路元件的電路圖。 圖8是圖7所示積體電路元件的平面佈局圖。 圖9是沿著圖8中的線X8-X8'截取的剖視圖。 圖10A是根據一些實施例的積體電路元件的局部配置的平面佈局圖；圖10B是沿著圖10A中的線X9-X9'截取的剖視圖；圖10C是沿著圖10A中的線Y9-Y9'截取的剖視圖。 圖11A至圖21C是根據一些實施例製造積體電路元件的方法中的循序階段的剖視圖，其中圖11A、圖12A、...及圖21A示出分別與分別沿著圖1中的線X1-X1'及X2-X2'截取的剖面對應的部分，圖11B、圖12B、...及圖21B示出與沿著圖1中的線Y1-Y1'截取的剖面對應的部分，且圖11C、圖12C、...及圖21C示出與沿著圖1中的線Y2-Y2'截取的剖面對應的部分。 圖22A至圖28是根據一些實施例製造積體電路元件的方法中的循序階段的剖視圖，其中圖22A、圖23A、...及圖28示出與沿著圖10A中的線X9-X9'截取的剖面對應的部分，且圖22B、圖23B、...及圖27B示出與沿著圖10A中的線Y9-Y9'截取的剖面對應的部分。
100:積體電路元件
BN:單元邊界
CAP:源極/汲極接觸圖案
CAV:通孔觸點
CB:閘極觸點
DGL:虛擬閘極線
DTA:元件隔離區
FA:鰭型主動區
GL:閘極線
LC:邏輯單元
RX1:第一元件區
RX2:第二元件區
VDD:電源供應線
VSS:接地線
X、Y、Z:方向
X1-X1'、X2-X2'、Y1-Y1'、Y2-Y2':線
XA、XB、XC、YA:區

Claims (20)

  1. 一種積體電路元件，包括： 鰭型主動區，在基板上沿第一水平方向延伸； 閘極線，在所述鰭型主動區上沿與所述第一水平方向垂直的第二水平方向延伸； 第一源極/汲極區，位於所述鰭型主動區上，且與所述閘極線的第一側壁相鄰； 第二源極/汲極區，佈置於所述鰭型主動區上，且與所述閘極線的與所述第一側壁相對的第二側壁相鄰； 第一源極/汲極接觸圖案，電性連接至所述第一源極/汲極區，且包括在與所述第一水平方向及所述第二水平方向垂直的豎直方向上具有第一高度的第一段； 第二源極/汲極接觸圖案，電性連接至所述第二源極/汲極區，且包括在所述豎直方向上具有較所述第一高度小的第二高度的第二段；以及 絕緣頂蓋線，位於所述閘極線上，並沿所述第二水平方向延伸，且包括位於所述第一源極/汲極接觸圖案的所述第一段與所述第二源極/汲極接觸圖案的所述第二段之間的不對稱頂蓋部分， 其中所述不對稱頂蓋部分在所述第一水平方向上具有可變厚度。
  2. 如請求項1所述的積體電路元件， 其中所述不對稱頂蓋部分在所述豎直方向上與所述鰭型主動區交疊，且 其中所述閘極線在所述豎直方向上位於所述不對稱頂蓋部分與所述鰭型主動區之間。
  3. 如請求項1所述的積體電路元件，其中所述不對稱頂蓋部分的所述可變厚度在所述第一水平方向上朝向所述第二源極/汲極接觸圖案的所述第二段減小。
  4. 如請求項1所述的積體電路元件， 其中所述不對稱頂蓋部分的在所述第一水平方向上與所述第一源極/汲極接觸圖案的所述第一段相鄰的第一部分較所述不對稱頂蓋部分的在所述第一水平方向上與所述第二段相鄰的第二部分厚。
  5. 如請求項1所述的積體電路元件， 其中所述第一源極/汲極接觸圖案的所述第一段在所述豎直方向上與所述鰭型主動區交疊， 其中所述第一源極/汲極區在所述豎直方向上位於所述第一源極/汲極接觸圖案的所述第一段與所述鰭型主動區之間，且 其中所述第二源極/汲極接觸圖案的所述第二段在所述豎直方向上與所述鰭型主動區交疊， 其中所述第二源極/汲極區在所述豎直方向上位於所述第二源極/汲極接觸圖案的所述第二段與所述鰭型主動區之間。
  6. 如請求項1所述的積體電路元件， 其中在所述豎直方向上，所述第一源極/汲極接觸圖案的所述第一段的第一頂表面的高度大於所述閘極線的頂表面的高度，且 其中在所述豎直方向上，所述第二段的第二頂表面的高度小於所述閘極線的所述頂表面的所述高度。
  7. 如請求項1所述的積體電路元件，更包括： 閘極觸點，穿透所述絕緣頂蓋線的第一部分並與所述閘極線接觸， 其中所述絕緣頂蓋線的所述第一部分的厚度小於所述絕緣頂蓋線的最大厚度。
  8. 如請求項1所述的積體電路元件，更包括： 掩埋絕緣膜，位於所述第二源極/汲極接觸圖案的所述第二段的頂表面上且位於所述不對稱頂蓋部分的一部分上； 絕緣結構，位於所述掩埋絕緣膜的頂表面上； 通孔觸點，與所述掩埋絕緣膜分隔開，其中所述通孔觸點穿透所述絕緣結構，且與所述第一源極/汲極接觸圖案的所述第一段的頂表面接觸；以及 閘極觸點，穿透所述絕緣結構、所述掩埋絕緣膜及所述絕緣頂蓋線，且與所述閘極線接觸；且 其中所述絕緣頂蓋線的被所述閘極觸點穿透的一部分的厚度小於所述絕緣頂蓋線的最大厚度。
  9. 一種積體電路元件，包括： 多個鰭型主動區，在基板上沿第一水平方向延伸並彼此平行； 多個閘極線，位於所述多個鰭型主動區上，沿與所述第一水平方向垂直的第二水平方向延伸； 多個絕緣頂蓋線，位於所述多個閘極線上且沿所述第二水平方向延伸； 多個源極/汲極區，佈置於所述多個鰭型主動區上，其中所述多個源極/汲極區中的每一者位於所述多個閘極線中相應的相鄰閘極線之間；以及 多個源極/汲極接觸圖案，電性連接至所述多個源極/汲極區中的相應源極/汲極區， 其中所述多個絕緣頂蓋線中的至少一個絕緣頂蓋線包括位於所述多個源極/汲極接觸圖案中相鄰的源極/汲極接觸圖案之間的不對稱頂蓋部分，且 其中所述不對稱頂蓋部分在所述第一水平方向上具有可變厚度。
  10. 如請求項9所述的積體電路元件，其中所述相鄰的源極/汲極接觸圖案在所述不對稱頂蓋部分位於其之間的情況下在與所述第一水平方向及所述第二水平方向垂直的豎直方向上具有不同的高度。
  11. 如請求項9所述的積體電路元件， 其中所述多個絕緣頂蓋線包括第一絕緣頂蓋線及與所述第一絕緣頂蓋線相鄰的第二絕緣頂蓋線， 其中第一不對稱頂蓋部分包括所述不對稱頂蓋部分， 其中所述第一絕緣頂蓋線包括所述第一不對稱頂蓋部分，且所述第二絕緣頂蓋線包括第二不對稱頂蓋部分，且 其中在所述第一絕緣頂蓋線與所述第二絕緣頂蓋線之間的區中，所述第一不對稱頂蓋部分及所述第二不對稱頂蓋部分各自的厚度在所述第一水平方向上減小， 其中所述第一不對稱頂蓋部分及所述第二不對稱頂蓋部分各自的厚度在所述第一水平方向上減小。
  12. 如請求項9所述的積體電路元件， 其中所述多個絕緣頂蓋線包括第一絕緣頂蓋線及與所述第一絕緣頂蓋線相鄰的第二絕緣頂蓋線， 其中第一不對稱頂蓋部分包括所述不對稱頂蓋部分， 其中所述第一絕緣頂蓋線包括所述第一不對稱頂蓋部分，且所述第二絕緣頂蓋線包括第二不對稱頂蓋部分，且 其中在所述第一絕緣頂蓋線與所述第二絕緣頂蓋線之間的區中，所述第一不對稱頂蓋部分及所述第二不對稱頂蓋部分各自的厚度在所述第一水平方向上增加， 其中所述第一不對稱頂蓋部分及所述第二不對稱頂蓋部分各自的厚度在所述第一水平方向上增加。
  13. 如請求項9所述的積體電路元件， 其中所述多個源極/汲極接觸圖案中的每一者包括第一段及與所述第一段一體連接的第二段，所述第一段在與所述第一水平方向及所述第二水平方向垂直的豎直方向上具有第一高度，且所述第二段具有較所述第一高度小的第二高度， 其中所述多個絕緣頂蓋線中的絕緣頂蓋線包括第一部分及第二部分，其中所述第一部分位於所述多個源極/汲極接觸圖案中的第一對相鄰的源極/汲極接觸圖案各自的第一段之間，且所述第二部分位於所述多個源極/汲極接觸圖案中的第二對相鄰的源極/汲極接觸圖案各自的第二段之間，且 其中所述第一部分在所述豎直方向上具有第一厚度，且所述第二部分在所述豎直方向上具有較所述第一厚度小的第二厚度。
  14. 如請求項9所述的積體電路元件，其中所述多個絕緣頂蓋線中的至少一些在所述第二水平方向上具有可變厚度。
  15. 如請求項9所述的積體電路元件， 其中所述基板包括具有所述多個鰭型主動區的元件區及不具有所述多個鰭型主動區的元件隔離區， 其中所述元件隔離區與所述元件區相鄰， 其中所述多個閘極線及所述多個絕緣頂蓋線在所述元件區及所述元件隔離區中沿所述第二水平方向延伸，且 其中所述多個絕緣頂蓋線的位於所述元件隔離區中的第一部分的第一最大厚度小於所述多個絕緣頂蓋線的位於所述元件區中的第二部分的第二最大厚度。
  16. 一種積體電路元件，包括： 基板，包括第一元件區、第二元件區及位於所述第一元件區與所述第二元件區之間的元件隔離區； 多個鰭型主動區，在所述第一元件區及所述第二元件區中沿第一水平方向延伸並彼此平行； 閘極線，在所述第一元件區、所述第二元件區及所述元件隔離區中並在所述多個鰭型主動區上沿與所述第一水平方向垂直的第二水平方向延伸； 絕緣頂蓋線，在所述第一元件區、所述第二元件區及所述元件隔離區中並在所述閘極線上沿所述第二水平方向延伸； 第一對源極/汲極區，位於所述第一元件區中並分別位於所述閘極線的二側處；以及 第一對源極/汲極接觸圖案，位於所述第一元件區中並電性連接至所述第一對源極/汲極區， 其中所述絕緣頂蓋線包括所述第一對源極/汲極接觸圖案之間的不對稱頂蓋部分，且 其中所述不對稱頂蓋部分在所述第一水平方向上具有可變厚度。
  17. 如請求項16所述的積體電路元件， 其中所述第一對源極/汲極接觸圖案在所述多個鰭型主動區中的第一鰭型主動區上分別在與所述第一水平方向及所述第二水平方向垂直的豎直方向上具有不同的高度，且 其中所述不對稱頂蓋部分與所述第一鰭型主動區豎直交疊。
  18. 如請求項16所述的積體電路元件，更包括： 第二對源極/汲極區，位於所述第二元件區中並分別位於所述閘極線的二側處；以及 第二對源極/汲極接觸圖案，位於所述第二元件區中並分別電性連接至所述第二對源極/汲極區， 其中所述第二對源極/汲極接觸圖案中的每一者包括第一段及與所述第一段一體連接的第二段， 其中所述第一段在與所述第一水平方向及所述第二水平方向垂直的豎直方向上具有第一高度，且所述第二段具有較所述第一高度小的第二高度，且 其中所述絕緣頂蓋線包括第一部分及第二部分， 其中所述第一部分位於所述第一對源極/汲極接觸圖案各自的第一段之間，且所述第二部分位於所述第二對源極/汲極接觸圖案各自的第二段之間，且 其中所述第一部分在所述豎直方向上具有第一厚度，且所述第二部分在所述豎直方向上具有較所述第一厚度小的第二厚度。
  19. 如請求項16所述的積體電路元件， 其中所述第一對源極/汲極接觸圖案中的每一者包括第一段及與所述第一段一體連接的第二段， 其中所述第一段在所述豎直方向上具有第一高度，且所述第二段在所述豎直方向上具有較所述第一高度小的第二高度，且 其中所述絕緣頂蓋線的位於所述第一對源極/汲極接觸圖案各自的第二段之間的一部分的最大厚度小於所述不對稱頂蓋部分的最大厚度。
  20. 如請求項16所述的積體電路元件，其中所述絕緣頂蓋線的位於所述元件隔離區上的第一部分的第一最大厚度小於所述絕緣頂蓋線的位於所述第一元件區或所述第二元件區之一上的第二部分的第二最大厚度。
TW110100344A 2020-03-27 2021-01-06 積體電路元件 TW202205130A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0037797 2020-03-27
KR1020200037797A KR20210120718A (ko) 2020-03-27 2020-03-27 집적회로 소자

Publications (1)

Publication Number Publication Date
TW202205130A true TW202205130A (zh) 2022-02-01

Family

ID=77809036

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110100344A TW202205130A (zh) 2020-03-27 2021-01-06 積體電路元件

Country Status (4)

Country Link
US (2) US11251306B2 (zh)
KR (1) KR20210120718A (zh)
CN (1) CN113451294A (zh)
TW (1) TW202205130A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220033624A (ko) 2020-09-09 2022-03-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20220037011A (ko) * 2020-09-16 2022-03-24 삼성전자주식회사 반도체 장치
US11735470B2 (en) * 2020-11-13 2023-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming semiconductor device structure with source/drain contact
KR20220067590A (ko) 2020-11-16 2022-05-25 삼성전자주식회사 반도체 소자

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461143B2 (en) 2012-09-19 2016-10-04 Intel Corporation Gate contact structure over active gate and method to fabricate same
US9184263B2 (en) * 2013-12-30 2015-11-10 Globalfoundries Inc. Methods of forming gate structures for semiconductor devices using a replacement gate technique and the resulting devices
US10062763B2 (en) 2015-05-27 2018-08-28 Qualcomm Incorporated Method and apparatus for selectively forming nitride caps on metal gate
TWI656566B (zh) 2015-08-28 2019-04-11 聯華電子股份有限公司 半導體結構以及其製作方法
US10204994B2 (en) 2017-04-03 2019-02-12 Globalfoundries Inc. Methods of forming a semiconductor device with a gate contact positioned above the active region
KR102432894B1 (ko) 2017-11-17 2022-08-17 삼성전자주식회사 반도체 소자
KR102432866B1 (ko) * 2017-11-29 2022-08-17 삼성전자주식회사 반도체 소자 및 그 제조 방법
US10497612B2 (en) 2017-12-11 2019-12-03 Globalfoundries Inc. Methods of forming contact structures on integrated circuit products
US10243053B1 (en) 2018-01-22 2019-03-26 Globalfoundries Inc. Gate contact structure positioned above an active region of a transistor device
KR102376718B1 (ko) 2018-03-22 2022-03-18 삼성전자주식회사 자기 정렬 컨택을 포함하는 반도체 장치 및 그 제조 방법
US10388747B1 (en) 2018-03-28 2019-08-20 Globalfoundries Inc. Gate contact structure positioned above an active region with air gaps positioned adjacent the gate structure
US10685872B2 (en) 2018-05-30 2020-06-16 International Business Machines Corporation Electrically isolated contacts in an active region of a semiconductor device
KR102609372B1 (ko) * 2018-08-31 2023-12-06 삼성전자주식회사 반도체 소자
US10832961B1 (en) * 2019-04-22 2020-11-10 International Business Machines Corporation Sacrificial gate spacer regions for gate contacts formed over the active region of a transistor
KR20210033096A (ko) * 2019-09-17 2021-03-26 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조방법

Also Published As

Publication number Publication date
US20220131008A1 (en) 2022-04-28
US11757040B2 (en) 2023-09-12
US11251306B2 (en) 2022-02-15
KR20210120718A (ko) 2021-10-07
CN113451294A (zh) 2021-09-28
US20210305427A1 (en) 2021-09-30

Similar Documents

Publication Publication Date Title
US11011516B2 (en) Integrated circuit device and method of manufacturing the same
US10361198B2 (en) Integrated circuit devices and method of manufacturing the same
CN107437565B (zh) 半导体器件
US11251306B2 (en) Integrated circuit device
US10396205B2 (en) Integrated circuit device
US11315926B2 (en) Integrated circuit devices and methods of manufacturing the same
KR102458311B1 (ko) 집적회로 소자
US10553593B2 (en) Semiconductor devices
KR20190122464A (ko) 집적회로 소자
TW202218104A (zh) 積體電路裝置
US20220328485A1 (en) Integrated circuit devices and methods of manufacturing the same
US11888039B2 (en) Integrated circuit device
US20230129825A1 (en) Integrated circuit device
US20220246738A1 (en) Integrated circuit device
US20220238666A1 (en) Integrated circuit device
US20220415782A1 (en) Integrated circuit device
US20220375934A1 (en) Integrated circuit device
KR20240072745A (ko) 집적회로 소자
JP2024063765A (ja) 半導体装置