TW202203539A

TW202203539A - 放電裝置

Info

Publication number: TW202203539A
Application number: TW109123573A
Authority: TW
Inventors: 馬英庭
Original assignee: 華邦電子股份有限公司
Priority date: 2020-07-13
Filing date: 2020-07-13
Publication date: 2022-01-16
Also published as: TWI749634B

Abstract

本發明提供一種放電裝置。放電裝置對電子裝置的內部電力進行放電。放電裝置包括電壓調節電路、電荷儲存電路、控制訊號產生器以及放電路徑。電壓調節電路將內部電力調節為經調節電力。電荷儲存電路儲存經調節電力。控制訊號產生器接收經調節電力以及外部電力，依據經調節電力被致能，並反應於外部電力的電壓準位產生控制訊號。放電路徑接收內部電力，並依據控制訊號被導通，藉以對內部電力進行放電。

Description

放電裝置

本發明是有關於一種放電裝置，且特別是有關於一種依據外部電力對電子裝置進行放電的放電裝置。

一般來說，電子裝置會基於特定的斷電（power off）程序被禁能。然而，外部電力是由客戶端控制，製造端無法預期客戶端如何使用。一旦客戶違反斷電程序，可能會造成內部電力在某個無法預期的電壓準位。

舉例來說，請參考圖1，圖1是違反斷電程序的一實施範例的電力時序圖。外部電力VDD是由客戶端控制。在外部電力VDD的時序不符合斷電程序的時序的情況下，當外部電力VDD降低到低電壓準位時，電子裝置的內部電力VPP的電壓準位並沒有及時下降到低電壓準位。一旦內部電壓無法如預期的放電到低電壓準位，就有可能造成電子裝置的內部電路發生無法預期的錯誤。

本發明提供一種能夠將電子裝置的內部電力放電至低電壓準位的放電裝置。

本發明的放電裝置用於對電子裝置的內部電力進行放電。放電裝置包括電壓調節電路、電荷儲存電路、控制訊號產生器以及放電路徑。電壓調節電路經配置以接收內部電力，並將內部電力調節為經調節電力。電荷儲存電路耦接於電壓調節電路。電荷儲存電路經配置以儲存經調節電力。控制訊號產生器耦接於電壓調節電路以及電荷儲存電路。控制訊號產生器經配置以接收經調節電力以及外部電力，依據經調節電力被致能，並反應於外部電力的電壓準位產生控制訊號。放電路徑耦接於控制訊號產生器。放電路徑經配置以接收內部電力，並依據控制訊號被導通，藉以對內部電力進行放電。

基於上述，本發明的放電裝置反應於外部電力的電壓準位產生控制訊號，並依據控制訊號導通放電路徑，藉以對內部電力進行放電。如此一來，藉由外部電力，本發明的放電裝置能夠將電子裝置的內部電力有效地放電至低電壓準位。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

請參考圖2，圖2是依據本發明一實施例所繪示的電子裝置與放電裝置配置示意圖。在本實施例中，電子裝置EE可依據外部電力VDD被致能，藉以產生內部電力VPP。放電裝置100對電子裝置EE的內部電力VPP進行放電。進一步地，放電裝置100與電子裝置EE會共同地接收外部電力VDD。放電裝置100依據外部電力VDD的電壓準位對對電子裝置EE的內部電力VPP進行放電。在本實施例中，電子裝置EE可以是記憶體裝置、手機、平板電腦、筆記型電腦與桌上型電腦等。在本實施例中，放電裝置100被設置於電子裝置EE內，然本發明並不以次為限。在一些實施例中，放電裝置100可被設置於電子裝置EE的外部。

請同時參考圖2以及圖3，圖3是依據本發明一實施例所繪示的放電裝置的裝置示意圖。在本實施例中，放電裝置100包括電壓調節電路110、電荷儲存電路120、控制訊號產生器130以及放電路徑DP。電壓調節電路110接收內部電力VPP，並且將內部電力VPP調節為經調節電力VRG。電荷儲存電路120耦接於電壓調節電路110。電荷儲存電路120儲存來自於電壓調節電路110的經調節電力VRG。控制訊號產生器130耦接於電壓調節電路110以及電荷儲存電路120。控制訊號產生器130接收經調節電力VRG以及外部電力VDD。控制訊號產生器130依據經調節電力VRG被致能，並且反應於外部電力VDD的電壓準位產生控制訊號CS。放電路徑DP耦接於控制訊號產生器130。放電路徑DP接收內部電力VPP，並依據來自於控制訊號產生器130的控制訊號CS被導通，藉以對內部電力VPP進行放電。

舉例來說，當外部電力VDD的電壓準位為高電壓準位時，控制訊號產生器130產生具有低電壓準位的控制訊號CS。放電路徑DP會依據低電壓準位的控制訊號CS被斷開。因此，放電裝置100不會對內部電力VPP進行放電。在另一方面，當外部電力VDD的電壓準位為低電壓準位時，控制訊號產生器130產生具有高電壓準位的控制訊號CS。放電路徑DP會依據高電壓準位的控制訊號CS被導通。因此，放電裝置100會對內部電力VPP進行放電。

在此值得一提的是，放電裝置100反應於外部電力VDD的電壓準位產生控制訊號CS，並依據控制訊號CS導通放電路徑DP，藉以對內部電力VPP進行放電。如此一來，放電裝置100能夠藉由將外部電力VDD將電子裝置EE的內部電力VPP的電壓準位有效地放電至低電壓準位（例如是0伏特）。

在本實施例中，內部電力VPP會因為被放電而使內部電力VPP的電壓準位下降。當內部電力VPP的電壓準位低於經調節電力VRG的電壓準位時，電壓調節電路110則無法提供經調節電力VRG。控制訊號產生器130則可藉由電荷儲存電路120所儲存的經調節電力VRG被致能。如此一來，控制訊號產生器130的致能時間能夠被延長，藉此確保內部電力VPP的電壓準位有效地放電至低電壓準位。

請參考圖4，圖4是依據本發明一實施例所繪示的放電裝置的電路示意圖。在本實施例中，電壓調節電路110包括調節電晶體MP1以及限流電阻R。調節電晶體MP1的第一端經配置以接收內部電力VPP。調節電晶體MP1的控制端耦接於調節電晶體MP1的第二端。調節電晶體MP1的第二端經配置以提供經調節電力VRG。調節電晶體MP1會將內部電力VPP調節為經調節電力VRG。經調節電力VRG的電壓準位會低於內部電力VPP的電壓準位。在本實施例中，調節電晶體MP1例如是由P型金屬氧化物半導體場效電晶體（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）來實現。限流電阻R耦接於調節電晶體MP1的第二端與控制訊號產生器130之間。舉例來說，限流電阻R的第一端耦接於調節電晶體MP1的第二端。限流電阻R的第一端耦接於控制訊號產生器130。限流電阻R會調節流經電壓調節電路110的電流值，藉以防止電壓調節電路110不會受到高電流的破壞。在本實施例中，電荷儲存電路120包括電容器CC。電容器CC的第一端耦接至限流電阻R。電容器CC的第二端耦接於參考低電位（例如是接地）。電荷儲存電路120藉由電容器CC儲存經調節電力VRG。

限流電阻R可基於內部電力VPP的規格被選擇是否被設置。在一些實施例中，基於較小功率的內部電力VPP，電壓調節電路110可以不包括限流電阻R。電容器CC的第一端則會耦接至調節電晶體MP1的第二端。

在本實施例中，控制訊號產生器130藉由反相電路來實現，並且對外部電力VDD進行反相以產生控制訊號CS。舉例來說明，控制訊號產生器130包括P型場效電晶體MP2以及N型場效電晶體MN1。P型場效電晶體MP2的第一端經配置以接收經調節電力VRG。N型場效電晶體MN1的第一端耦接於P型場效電晶體MP2的第二端。N型場效電晶體MN1的控制端與P型場效電晶體MP2的控制端共同接收外部電力VDD。N型場效電晶體MN1的第二端耦接於參考低電位。在本實施例中，N型場效電晶體MN1的第一端與P型場效電晶體MP2的第二端共同被作為控制訊號產生器130的輸出端。

在本實施例中，放電路徑DP包括放電電晶體DMN。放電電晶體DMN的第一端經配置以接收內部電力VPP。放電電晶體DMN的控制端耦接於控制訊號產生器130。放電電晶體DMN的第二端耦接於參考低電位。在本實施例中，放電電晶體DMN例如是由N型MOSFET來實現。當外部電力VDD的電壓準位為高電壓準位時，控制訊號產生器130產生具有低電壓準位的控制訊號CS。放電電晶體DMN會依據低電壓準位的控制訊號CS被斷開。因此，放電路徑DP不會對內部電力VPP進行放電。在另一方面，當外部電力VDD的電壓準位為低電壓準位時，控制訊號產生器130產生具有高電壓準位的控制訊號CS。放電電晶體DMN會依據高電壓準位的控制訊號CS被導通。因此，放電路徑DP會對內部電力VPP進行放電。

在本實施例中，放電路徑DP還包括放電電阻DR。放電電阻DR與放電電晶體DMN串聯耦接。放電電晶體DMN的第一端經配置以經由放電電阻DR接收內部電力VPP。限流電阻R可基於內部電力VPP的規格被選擇是否被設置於放電電阻DR。在一些實施例中，基於較小功率的內部電力VPP，放電路徑DP可以不包括放電電阻DR。

請同時參考圖3、圖5以及圖6，圖5是依據本發明一實施例所繪示的電力時序圖。圖6是依據本發明另一實施例所繪示的電力時序圖。在圖5中，外部電力VDD的電壓準位在時間點T1由1.8伏特開始被降低，並在0.1微秒（micro second）後降低到0伏特。內部電力VPP的電壓準位會在時間點T1之後由2.8伏特降低到0伏特。在圖6中，外部電力VDD的電壓準位在時間點T1由1.8伏特開始被降低，並在1毫秒（mini second）後降低到0伏特。外部電力VDD在圖6中的迴轉率（Slew Rate）遠小於在圖5中的迴轉率。內部電力VPP的電壓準位會在時間點T1之後由2.8伏特降低到0伏特。由於經調節電力VRG可持續地被提供，因此放電裝置100在不同的外部電力VDD的迴轉率的情況下都能夠正常運作，藉以將內部電力VPP的電壓準位放電到0伏特。也就是說，放電裝置100可基於不同的斷電程序將電子裝置的內部電力VPP進行放電，藉以對內部電力VPP的電壓準位降低到低電壓準位。

綜上所述，本發明的放電裝置反應於外部電力的電壓準位以產生控制訊號，並依據控制訊號導通放電路徑，藉以對內部電力進行放電。如此一來，基於外部電力的電壓準位，本發明的放電裝置能夠將電子裝置的內部電力有效地放電至低電壓準位。此外，由於經調節電力可持續地被提供，因此放電裝置在不同的外部電力的迴轉率的情況下都能夠正常運作。

100:放電裝置 110:電壓調節電路 120:電荷儲存電路 130:控制訊號產生器 CC:電容器 CS:控制訊號 DMN:放電電晶體 DP:放電路徑 DR:放電電阻 EE:電子裝置 MN1:N型場效電晶體 MP1:調節電晶體 MP2:P型場效電晶體 R:限流電阻 t:時間 T1:時間點 V:電壓值 VDD:外部電力 VPP:內部電力 VRG:經調節電力

圖1是違反斷電程序的一實施範例的電力時序圖。圖2是依據本發明一實施例所繪示的電子裝置與放電裝置配置示意圖。圖3是依據本發明一實施例所繪示的放電裝置的裝置示意圖。圖4是依據本發明一實施例所繪示的放電裝置的電路示意圖。圖5是依據本發明一實施例所繪示的電力時序圖。圖6是依據本發明另一實施例所繪示的電力時序圖。

100:放電裝置

110:電壓調節電路

120:電荷儲存電路

130:控制訊號產生器

CS:控制訊號

DP:放電路徑

VDD:外部電力

VPP:內部電力

VRG:經調節電力

Claims

一種放電裝置，用於對一電子裝置的一內部電力進行放電，其中該放電裝置包括：一電壓調節電路，經配置以接收該內部電力，並將該內部電力調節為一經調節電力；一電荷儲存電路，耦接於該電壓調節電路，經配置以儲存該經調節電力；一控制訊號產生器，耦接於該電壓調節電路以及該電荷儲存電路，經配置以接收該經調節電力以及一外部電力，依據該經調節電力被致能，並反應於該外部電力的電壓準位產生一控制訊號；以及一放電路徑，耦接於該控制訊號產生器，經配置以接收該內部電力，並依據該控制訊號被導通，藉以對該內部電力進行放電。
如請求項1所述的放電裝置，其中：當該外部電力的電壓準位為高電壓準位時，該控制訊號產生器產生具有低電壓準位的該控制訊號，並且當該外部電力的電壓準位為低電壓準位時，該控制訊號產生器產生具有高電壓準位的該控制訊號。
如請求項1所述的放電裝置，其中當該內部電力的電壓準位低於該經調節電力的電壓準位時，該控制訊號產生器依據該電荷儲存電路所儲存的該經調節電力被致能。
如請求項1所述的放電裝置，其中該電壓調節電路包括：一調節電晶體，該調節電晶體的第一端經配置以接收該內部電力，該調節電晶體的控制端耦接於該調節電晶體的第二端，該調節電晶體的第二端經配置以提供該經調節電力。
如請求項4所述的放電裝置，其中該電荷儲存電路包括：一電容器，該電容器的第一端耦接至該調節電晶體該調節電晶體的第二端，該電容器的第二端耦接於一參考低電位。
如請求項4所述的放電裝置，其中該電荷儲存電路還包括：一限流電阻，耦接於該調節電晶體的第二端與該控制訊號產生器之間。
如請求項1所述的放電裝置，其中該控制訊號產生器藉由反相電路來實現，並且對該外部電力進行反相以產生該控制訊號。
如請求項7所述的放電裝置，其中該控制訊號產生器包括：一P型場效電晶體，該P型場效電晶體的第一端經配置以接收該經調節電力；以及一N型場效電晶體，該N型場效電晶體的第一端耦接於該P型場效電晶體的第二端，該N型場效電晶體的控制端與該P型場效電晶體的控制端共同接收該外部電力，該N型場效電晶體的第二端耦接於一參考低電位，該N型場效電晶體的第一端與該P型場效電晶體的第二端共同被作為該控制訊號產生器的輸出端。
如請求項1所述的放電裝置，其中該放電路徑包括：一放電電晶體，該放電電晶體的第一端經配置以接收該內部電力，該放電電晶體的控制端耦接於該控制訊號產生器，該放電電晶體的第二端耦接於一參考低電位。
如請求項1所述的放電裝置，其中該放電路徑還包括：一放電電阻，其中該放電電晶體的第一端經配置以經由該放電電阻接收該內部電力。