TW202143701A - 具有電壓供應柵極嵌位之影像感測器 - Google Patents

具有電壓供應柵極嵌位之影像感測器 Download PDF

Info

Publication number
TW202143701A
TW202143701A TW109139852A TW109139852A TW202143701A TW 202143701 A TW202143701 A TW 202143701A TW 109139852 A TW109139852 A TW 109139852A TW 109139852 A TW109139852 A TW 109139852A TW 202143701 A TW202143701 A TW 202143701A
Authority
TW
Taiwan
Prior art keywords
coupled
signal
output
clamp
row
Prior art date
Application number
TW109139852A
Other languages
English (en)
Other versions
TWI819251B (zh
Inventor
許程成
睿 王
袁碧
左亮
Original Assignee
美商豪威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商豪威科技股份有限公司 filed Critical 美商豪威科技股份有限公司
Publication of TW202143701A publication Critical patent/TW202143701A/zh
Application granted granted Critical
Publication of TWI819251B publication Critical patent/TWI819251B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Apparatus For Radiation Diagnosis (AREA)

Abstract

本發明提供一種影像感測裝置，其包括一影像感測電路、一電壓供應柵極、位元線及一控制電路。該影像感測電路包括配置成列及行之像素。該等位元線中之每一者耦接至該等行中之一對應行。該電壓供應柵極耦接至該等像素。該控制電路經耦接以將至少一列選擇信號及一傳送信號輸出至該等列。該等列中之每一者選擇性地耦接至該等位元線以回應於該列選擇信號及該傳送信號而選擇性地輸出影像資料信號。該等列中之每一者進一步選擇性地耦接至該等位元線以回應於該列選擇信號及該傳送信號而選擇性地嵌位該等位元線。該等列中之每一者回應於該列選擇信號而選擇性地與該等位元線斷開耦接。

Description

具有電壓供應柵極嵌位之影像感測器
本發明大體上係關於影像感測器，特定言之，係關於具有連接至電壓供應柵極之像素列之影像感測器。
影像感測器可用於包括相機、感測器及消費型電子裝置之各種裝置中。影像感測器可產生如下影像：在影像中具有有害h條帶假影，其中在亮區域及暗區域之間存在高對比度。
本文中揭示針對於影像感測器及裝置之實例。在以下描述中，陳述眾多具體細節以提供對實例之透徹描述。然而，熟習相關技術者將認識到，可在無具體細節中之一或多者的情況下或利用其他方法、組件、材料等來實踐本文中所描述之技術。在其他情況下，未展示或詳細描述眾所周知的結構、材料或操作以免使某些態樣混淆。
在本說明書通篇中參考「一個實例」或「一個實施例」意謂結合實例描述之特定特徵、結構或特性包括於本發明之至少一個實例中。因此，貫穿本說明書在不同位置中出現片語「在一個實例中」或「在一個實施例中」未必均指相同實例。此外，該等特定特徵、結構或特性可在一或多個實例中組合。
貫穿本說明書，使用若干技術術語。除非本文中特別定義，或其使用情境將明顯另外表明，否則此等術語將採用其在其所出現之領域中之普通含義。應注意，元件名稱及符號在本文中可互換使用(例如Si與矽)；然而，兩者具有相同含義。
影像感測器可包括配置成列及行之多個個別像素。像素包括取決於輸入至電晶體之閘極中之輸入信號的電壓而接通或切斷的電晶體。像素行中之每一像素可耦接至複數個位元線中之一者。像素列中之每一像素可接收相同的命令信號，使得像素列中之每一像素同時輸出至複數個位元線中之一者。該等像素可自AVDD柵極(電壓供應柵極)接收AVDD電壓。AVDD柵極連接至電壓VDD。在其中像素連接至AVDD柵極之節點之電壓AVDD可取決於像素附接至AVDD柵極之節點方位、自AVDD柵極拉出之電流及AVDD柵極中之電阻而變化。讀出來自作用中列中之像素之輸出兩次，讀出浮動擴散節點處之重置電壓一次並且讀出基於自浮動擴散節點處之光電二極體產生之電荷之電壓一次。AVDD柵極中感測暗光之節點處之電壓可歸因於藉由AVDD柵極自感測亮光之節點汲取之低電流而在第二讀出中增加。此電壓改變可在感測之影像中產生有害h條帶化，尤其係在感測之影像在亮區及暗區之間具有顯著對比度時。當影像之暗區與同一列中之亮區相比顯得較暗時發生h條帶化。嵌位藉由減少電流改變且因此減少AVDD柵極中之電壓改變，有助於減少h條帶化。本文中所論述之實例像素佈局及操作像素以嵌位AVDD柵極之方法允許影像感測器偵測具有減少的h條帶化之影像。
如將論述，所揭示之實例影像感測器、像素及使用影像感測器及像素之方法減少有害的h條帶化並且改良影像感測器之效能。
圖 1 係說明根據本發明之教示具有像素陣列之成像系統100之一個實例的圖。成像系統100包括控制電路110、影像感測電路120、位元線130、讀出電路140及功能邏輯150。控制電路110可包括嵌位解碼器112。
控制電路110將輸入信號提供至影像感測電路120以控制影像感測電路120。控制電路110包括用於判定將哪些輸入信號提供至影像感測電路120之控制邏輯。控制電路110亦包括輸出輸入信號之電路系統。提供該等輸入信號以使得影像感測電路120將感測影像並且將影像資料或影像電荷經由位元線130輸出至讀出電路140。控制電路110亦可包括控制成像系統100之其他功能(諸如藉由快門信號控制快門)的邏輯。在一個實施例中，快門信號係用於同時啟用影像感測電路120中之所有像素以在單一獲取窗期間同時捕獲其各別影像資料之全域快門。在替代實施例中，快門信號係藉此在連續獲取窗期間依序啟用每一列、行或像素群組之滾動快門信號。
位元線130被配置成使得讀出電路140可自影像感測電路120讀出感測的輸入。如下文將更詳細地論述，影像感測電路120包括配置成列及行之像素。每一像素行耦接至位元線130中之一者且每一位元線130連接至像素行中之一者。藉由讀出電路140一次一列地讀取像素之輸出。讀出電路140可與控制電路110通信以便提供回饋，確保恰當定時等。
在一個實施例中，在每一像素已獲取其影像資料或影像電荷之後，影像資料被讀出電路140讀出並且傳送至功能邏輯150。讀出電路140可包括放大電路系統(例如差分放大器電路系統)、類比至數位(「ADC」)轉換電路或其他。功能邏輯150可包括用於儲存影像資料或甚至藉由應用成像後效果(例如，裁切、旋轉、移除紅眼、調整亮度、調整對比度、或以其他方式)操控影像資料之邏輯及記憶體。
圖 2 說明影像感測電路220及位元線230上之實例聚焦視圖。影像感測電路220包括AVDD柵極225 (或電壓供應柵極)及像素260。像素260在節點Nu,v 處連接至AVDD柵極225。節點Nu,v 配置成列及行，其中「u」表示AVDD柵極225中之列且「v」表示行。節點Nu,v 在柵極中豎直及水平地連接。AVDD柵極225可具有任何數目個列及行，因此，AVDD柵極225可具有「x」列及「y」行。像素260類似地配置成「x」列及「y」行，其中像素260連接至節點Nu,v 以使得每一像素連接至AVDD柵極225。舉例而言，第一列及第一行像素260中之像素260連接至節點N1,1 ，第一列及最後一行中之像素260在節點N1,y 處連接，最後一列及第一行中之像素260在節點Nx,1 處連接，且最後一列及最後一行中之像素260在節點Nx,y 處連接。
AVDD柵極225連接至VDD電壓源221。電阻222存在於VDD電壓源221及AVDD柵極225之間。電阻222可由連接VDD電壓源221及AVDD柵極225之導體及接面之固有電阻所產生。個別電阻222通常可具有類似值。電阻223亦存在於節點Nu,v 之間。電阻223可由連接不同節點Nu,v 之導體及接面之固有電阻所產生。個別電阻223通常具有類似值。
如上文所論述，像素260配置於像素列268中。每一像素列268經耦接以自控制電路210接收一組輸入信號。重申一下，每一像素260基於像素260之像素列268自控制電路210接收一組輸入信號。控制電路210經耦接以將列選擇信號、傳送信號及重置信號輸出至每一像素列268。像素行260中之每一像素260連接至位元線230。電阻235存在於位元線230上之連接點之間。電阻235可由將位元線230的其中將像素260連接的不同連接點連接的導體及接面之固有電阻所產生。在一個實例實施例中，像素列268A係作用中列並且基於來自控制電路210之輸入信號，將影像資料或影像電荷輸出至位元線230。在同一實例實施例中，像素列268B及268C係空閒列(這意謂此等列不將影像資料或影像電荷輸出至位元線230)，其基於自控制電路210接收之輸入信號而用作嵌位列。單一像素列268可用於嵌位，或多個像素列268可用於嵌位。用於嵌位之像素列268 (嵌位列)中之一者可為與作用中像素列268A鄰近的像素列268B，這意謂像素列268直接緊挨著作用中像素列268A。
由像素260自AVDD柵極225接收之電壓AVDD可取決於像素260自其附接至AVDD柵極225之方位、自AVDD柵極225拉出之電流及AVDD柵極225之電阻而變化。重申一下，VDD電壓源221與像素260附接至AVDD柵極225所處之節點Nu,v 之間的電阻222及223將影響在像素260處接收到之電壓。此電壓改變可在感測的影像中產生有害h條帶化，尤其係在感測的影像在亮區及暗區之間具有顯著對比度時。藉由嵌位靠近作用中像素列268A之像素列268，可減小連接至作用中像素列268A之節點Nu,v 處之電壓改變。此外，當執行AVDD柵極225之嵌位時，節點Nu,v 處之電壓在讀出期間改變得較少。因此，在讀出之間存在較少穩定時間，因此影像感測電路220可藉由位元線330更快速地讀出輸出電壓。因此，可改良成像系統100之效能。
圖 3A 及圖 3B 說明根據本發明之教示用於作用中像素列及嵌位像素列360之實例像素360及實例輸入。圖 3A 說明兩個像素360，一個像素處於作用中列中且一個像素處於用作嵌位列之相鄰空閒列中。像素360連接至位元線330並且在像素360之連接點之間具有電阻335。每一像素360包括光電二極體365、傳送電晶體363、浮動擴散電容器366、放大電晶體362、重置電晶體361及列選擇電晶體364。
光電二極體365回應於入射光而耦接至光生影像電荷。傳送電晶體363耦接至光電二極體365且經組態以基於傳送信號TX0、TX1將影像電荷傳送至浮動擴散節點FD0、FD1。浮動擴散電容器366亦耦接至浮動擴散節點FD0、FD1。因此，傳送電晶體363經耦接以回應於傳送信號TX0、TX1而將來自光電二極體365之影像電荷傳送至浮動擴散電容器366。放大電晶體362藉由浮動擴散節點FD0、FD1耦接至浮動擴散電容器366以回應於浮動擴散電容器366處之電荷而產生影像資料信號中之一者。重置電晶體361耦接於可變電壓源RFD0、RFD1 (在所說明之情況下，為來自多工器MUX0或MUX1之輸出)與浮動擴散電容器366之間。多工器MUX0、MUX1分別基於來自控制電路210之控制信號CONTROL0、CONTROL1而輸出電壓源RFD0、RFD1。可變電壓源RFD0、RFD1回應於重置信號RST0、RST1藉由重置電晶體361耦接至浮動擴散電容器366。列選擇電晶體364耦接於放大電晶體362與位元線330之間並且經耦接以回應於列選擇信號RS0、RS1而將影像資料信號發射至位元線。
圖 3B 說明在作用中列處於作用中之時間期間由像素360接收之實例輸入。出於本說明書之目的，「通態電壓」係足以接通電晶體中之一者以使得其操作為閉合開關之電壓且「斷態電壓」係不足以關斷電晶體中之一者以使得其操作為斷開開關之電壓。在T0 處，電壓源RFD0自AVDD柵極電壓AVDD0切換至嵌位電壓VCLAMP0，重置信號RST0切換至通態電壓，重置信號RST0切換至通態電壓，列選擇信號RST1切換至通態電壓。電壓源RFD0可基於在多工器MUX0處接收到之控制信號CONTROL0而自AVDD柵極電壓AVDD0切換至嵌位電壓VCLAMP0。嵌位電壓VCLAMP0係低於AVDD柵極電壓AVDD0並且高於零之電壓。在T1 處，重置信號RST0及RST1切換至斷態電壓。替代地，RST0可保持於通態電壓下。在T1 及T2 之間，藉由讀出電路140進行位元線330之第一讀出。在T2 處，傳送信號TX1切換至通態電壓。在T3 處，列選擇信號RS0切換至AVDD柵極電壓AVDD0且傳送信號TX1切換至斷態電壓。在T3 及T4 之間，藉由讀出電路140進行位元線330之第二讀出。在T5 處，輸入信號返回至其在T0 之前的值。發射信號TX0在作用中列處於作用中之全部時間中保持於斷態電壓下。
在讀出電路140進行之第一讀出期間，嵌位列中之像素360使列選擇電晶體364關斷，因此將不讀出至位元線，作用中列中之像素360將使列選擇電晶體364 (耦接至位元線330)之源極處之電壓為重置電壓，其約為AVDD柵極電壓AVDD1。
在讀出電路140進行之第二讀出期間，嵌位列中之像素360具有源極跟隨器範圍中之放大電晶體362閘極處之電壓。此係因為浮動擴散節點FD0 (耦接至放大電晶體362之閘極)處之電壓係嵌位電壓VCLAMP0且嵌位電壓VCLAMP0低於用於放大電晶體362之接通電壓。藉由列選擇信號RS0接通列選擇電晶體364。因此，列選擇電晶體364 (耦接至位元線330)之源極處之電壓將具有約為嵌位電壓VCLAMP0減去閘極至源極電壓降的電壓。因此，列選擇電晶體364經耦接以回應於以下各項而選擇性地嵌位AVDD柵極225：1)傳送電晶體363回應於傳送信號TX0使浮動擴散節點FD0與光電二極體365隔離；及2)重置電晶體361在列選擇信號RS0啟用列選擇電晶體364之前，回應於重置信號RST0而將第一嵌位電壓VCLAMP0應用於浮動擴散電容器366。
因此，嵌位列中之像素360將電流自位元線330拉至嵌位列中之像素360連接至AVDD柵極225所處之節點Nu,v 。此電流汲取將電流自靠近作用中像素360之位置拉出AVDD柵極225，使得AVDD柵極225上之電流分佈在第一讀出及第二讀出之間發生極少改變。重申一下，當相鄰像素列268被嵌位時，與當該相鄰列不被嵌位時相比，在AVDD柵極225之作用中列中之第一讀出及第二讀出之間的電流流動中存在較少改變。這使得沿著作用中像素列268之節點Nu,v 處之電壓在第一讀出及第二讀出之間更一致。
在讀出電路140進行之第二讀出期間，作用中列中之像素360將使浮動擴散節點FD1處之電壓基於由光電二極體365輸出之電荷。基於放大電晶體362之閘極處之電荷判定放大電晶體362之源極處之電壓，且因此，藉由列選擇電晶體364 (其藉由列選擇信號RS1接通)輸出基於放大電晶體362之源極處之電壓的影像電壓。列選擇電晶體364經耦接以在列選擇信號RS1接通列選擇電晶體364之前，回應於傳送電晶體363將來自光電二極體365之影像電荷傳送至浮動擴散節點FD0、FD1而將影像資料信號選擇性地輸出至各別位元線330。
光電二極體365回應於入射光而產生負電荷。因此，感測的亮光將使得在第二讀出之前將大量負電荷傳送至浮動擴散節點FD1 (連接至放大電晶體364之閘極)並且在第二讀出期間使放大電晶體362關斷，使得無法藉由像素360汲取電流。相反地，未感測到光將致使放大電晶體362維持重置電壓(其為AVDD柵極電壓AVDD1)，且因此，接通並且藉由像素360汲取電流。
像素360中之每一者選擇性地耦接(意謂電連接)至各別位元線330以回應於列選擇信號RS0、RS1及傳送信號TX0、TX1而選擇性地輸出影像資料信號。因為列選擇信號RS0、RS1及傳送信號TX0、TX1藉由控制電路210發送至每一像素列268，所以像素列268中之每一者選擇性地耦接至位元線330以回應於列選擇信號RS0、RS1及傳送信號TX0、TX1而選擇性地輸出影像資料。此外，像素360中之每一者選擇性地耦接(意謂電連接)至各別位元線330以回應於列選擇信號RS0、RS1及傳送信號TX0、TX1而選擇性地嵌位AVDD柵極225。因此，每一像素列268選擇性地耦接至位元線330以回應於列選擇信號RS0、RS1及傳送信號TX0、TX1而選擇性地嵌位AVDD柵極225。
回應於列選擇信號係關斷信號而選擇性地將不處於作用中並且不用於嵌位之像素列268斷開耦接(意謂斷開電連接，例如列選擇電晶體充當斷開開關)。因此，列選擇電晶體364經耦接以回應於列選擇信號RS0、RS1及傳送信號TX0、TX1而將影像資料信號中之該者選擇性地輸出至各別位元線330。列選擇電晶體364經耦接以回應於列選擇信號RS0、RS1及傳送信號TX0、TX1而選擇性地嵌位AVDD柵極225。並且，回應於列選擇信號RS0、RS1，使列選擇電晶體364選擇性地與各別位元線330斷開耦接。
圖 4A 及圖 4B 說明根據本發明之教示用於作用中像素列及嵌位像素列460之其他實例像素460及實例輸入。圖 4A 說明像素460，一個處於作用中列中並且一個處於用作嵌位列之相鄰空閒列。像素460連接至位元線430並且在像素460之連接點之間具有電阻435。每一像素460包括光電二極體465、傳送電晶體463、浮動擴散電容器466、放大電晶體462、重置電晶體461及列選擇電晶體464。像素460之組件以與像素360之組件類似的方式連接，不同之處在於重置電晶體461之汲極連接至AVDD柵極225並且接收AVDD柵極電壓AVDD0、AVDD1作為電壓源。
圖 4B 說明在作用中列處於作用中之時間期間由像素460接收之實例輸入。在T0 處，重置信號RST0、RST1及列選擇信號RS1切換至通態電壓。在T1 處，重置信號RST1切換至斷態電壓。在T1 及T2 之間，藉由讀出電路140進行位元線430之第一讀出。在T2 處，傳送信號TX1切換至通態電壓。在T3 處，傳送信號TX1切換至斷態電壓且列選擇信號RS0切換至通態電壓及斷態電壓之間的嵌位電壓VCLAMP1。在T3 及T4 之間，藉由讀出電路140進行位元線430之第二讀出。在T5 處，輸入信號返回至其在T0 之前的值。發射信號TX0在作用中列處於作用中之全部時間中保持於斷態電壓下。
在讀出電路140進行之第一讀出期間，嵌位列中之像素460使列選擇電晶體464關斷，因此將不讀出至位元線。作用中列中之像素460將使放大電晶體462及列選擇電晶體464接通。因此，列選擇電晶體464 (連接至位元線430)之源極處之電壓將為AVDD柵極電壓AVDD1。因此，作用中列中之像素將讀出至位元線430。
在讀出電路140進行之第二讀出期間，嵌位列中之放大電晶體462之閘極處的電壓係AVDD柵極電壓AVDD0，此係因為重置信號RST0處於通態電壓。因此，嵌位列中之放大電晶體462接通且嵌位列之列選擇電晶體464之汲極處的電壓係AVDD柵極電壓AVDD0。列選擇電晶體464之閘極處之電壓係嵌位電壓VCLAMP1。在各種實例中，應注意，基於帶隙產生嵌位電壓，且圖 4A 至圖 4B 中描述之嵌位電壓VCLAMP1可為與圖 3A 至圖 3B 中描述之嵌位電壓VCLAMP0相同的電壓值。因此，應瞭解，VCLAMP0及VCLAMP1亦可統稱為嵌位電壓VCLAMP。
在圖 4A 至圖 4B 所示之實例中，嵌位電壓VCLAMP處於通態電壓及斷態電壓之間，因此，嵌位列之列選擇電晶體464將充當源極跟隨器且列選擇電晶體464之源極處之電壓將約為嵌位電壓VCLAMP1減去列選擇電晶體464之閘極至源極電壓降。這將以與如上文關於圖 3B 所描述之方式類似的方式嵌位節點Nu,v 處之電壓。因此，嵌位列之列選擇電晶體464經耦接以回應於以下各項而選擇性地嵌位位元線430：1)傳送電晶體463回應於傳送信號TX0使浮動擴散節點FD0與光電二極體465隔離；及2)重置電晶體461在列選擇信號RS0將嵌位電壓VCLAMP1應用於嵌位列之列選擇電晶體464之閘極端子之前，回應於重置信號RST0而將重置電壓(AVDD0)應用於浮動擴散電容器466。
在讀出電路140進行之第二讀出期間，作用中列中之像素460將使浮動擴散節點FD1處之電壓基於由光電二極體465輸出之電荷。基於放大電晶體462之閘極處之電荷判定放大電晶體462之源極處之電壓，且因此，藉由列選擇電晶體464 (其藉由列選擇信號RS1接通)輸出基於放大電晶體462之源極處之電壓的影像電壓。
對於分別關於圖 3B 及圖 4B 論述之實施例中之像素360及像素460的控制兩者，控制電路210經耦接以致使嵌位電壓VCLAMP0、VCLAMP1應用至列選擇電晶體364、464之第一端子(該第一端子可為列選擇電晶體364、464之閘極或汲極)以控制像素360、460選擇性地嵌位AVDD柵極225，使得嵌位電流穿過第二端子(列選擇電晶體364、464之源極)。
圖 5 說明根據本發明之教示的實例控制電路510。在一個實例中，控制電路510經組態以控制上文在圖 3A 至圖 3B 中所描述之實例像素360。控制電路510包括控制邏輯514及嵌位解碼器512。嵌位解碼器512中之每一者包括複數個串聯連接之D正反器5120、5122、5124、5126、5128。D正反器5120、5122、5124、5126、5128中之每一者包括輸入埠(D)、時脈埠(＞)、輸出埠(Q)、清除埠(CLR)，以及輸出互補輸出之互補輸出埠(
Figure 02_image001
)，其為輸出埠之輸出之邏輯補。當在時脈埠處接收到時脈信號之上升邊緣時，輸出埠處之每一D正反器之輸出改變為與輸入埠處接收到之輸入信號相同。當在D正反器5120、5122、5124、5126、5128之清除埠處接收到上升邊緣時，輸出重置為「0」。
第一D正反器5120在輸入埠處自控制邏輯514接收第一輸入值「1」並且在時脈埠處接收列啟用信號rp_enn (其中「n」指示嵌位解碼器512中之哪一者接收該信號)。當與嵌位解碼器512相關聯之列變成作用中列(例如在圖 3B 中之T0 處)時，列啟用信號rp_enn 具有上升邊緣。作為實例，當第一像素列268係作用中列時，若第一嵌位解碼器512與第一像素列268相關聯，則控制邏輯將列啟用信號rp_en1 發送至第一嵌位解碼器512。
控制邏輯514可維持指示哪一像素列268係作用中列之列計數。作用中列之進程可為連續的。因此，將處於作用中之下一列係緊鄰列。當列計數指示與嵌位解碼器512相關聯之列係作用中列時，控制邏輯514可將列啟用信號rp_enn 「1」發送至與列相關聯之嵌位解碼器512。
在所說明之實例中，嵌位解碼器512具有五個D正反器，然而，可取決於將嵌位之所要數目而使用大於兩個的任何數目個D正反器。第二至第五D正反器5122、5124、5126、5128接收前一D正反器5122之輸出作為輸入埠處之輸入。第二至第五D正反器5122、5124、5126、5128自控制邏輯514接收時脈信號a0 ，該時脈信號a0 每當作用中像素列268改變(例如列計數改變)時具有上升邊緣。第二至第五D正反器5122、5124、5126、5128在清除埠中接收第一D正反器5120之差分輸出之輸出。第五D正反器5128將輸出來輸出至第一D正反器5120之清除埠。第二D正反器5122之輸出亦輸出至控制邏輯514以作為嵌位啟用信號clamp_enn 。控制邏輯514控制發至與嵌位解碼器512相關聯之當嵌位啟用信號clamp_enn 係「1」時作為嵌位列(如關於圖 3B 所描述)的像素列268中之像素260之輸入(例如重置信號RST0、傳送信號TX0、列選擇信號RS0)。重申一下，控制電路510基於嵌位啟用信號clamp_enn 輸出列選擇信號RS0及重置信號RST0。
嵌位解碼器512充當計數器，其在與嵌位解碼器512相關聯之像素列268係作用中列之後，提供用於四個作用中列之嵌位啟用信號clamp_enn 「1」。接著，將重置嵌位解碼器512直至與嵌位解碼器512相關聯之像素列再次作為作用中列為止。可藉由改變嵌位解碼器512中之D正反器之數目，改變輸出嵌位啟用信號clamp_enn 「1」所針對之列的數目。舉例而言，具有三個D正反器之嵌位解碼器將在相關聯列處於作用中之後，提供用於兩個作用中列之嵌位啟用信號clamp_enn 「1」。嵌位解碼器512經耦接以在列啟用信號rp_enn 切換至第一值(例如「1」)時輸出具有第一嵌位啟用值(例如「0」)的嵌位啟用信號clamp_enn 並且在列啟用信號rp_enn 切換至第一值之後，針對列計數之數次改變而輸出具有第二嵌位啟用值(例如「1」)的嵌位啟用信號clamp_enn 。
可存在「z」個嵌位解碼器512。每一像素列268可具有與該列相關聯之嵌位解碼器512，使得嵌位解碼器512之數目「z」等於像素列268之數目「x」。替代地，因為h條帶化對於最靠近電壓源221之像素列268而言通常並非顯著問題，所以嵌位解碼器512可僅與像素列268之中間區段相關聯。舉例而言，除了頂部及底部四個像素列268以外的每一像素列268可具有與該列相關聯之嵌位解碼器512，使得嵌位解碼器512之數目「z」係八個，這小於像素列268之數目「x」。重申一下，嵌位解碼器512之數目「z」可等於或小於像素列268之數目「x」。
嵌位解碼器512僅表示控制電路510追蹤將嵌位哪些像素列268之一種方式。在不同實施例中，可使用不同機構追蹤將嵌位哪些像素列268。此外，靠近作用中列的不同數目或不同集合之像素列268可用作嵌位列。
圖 6 說明根據本發明之教示的控制電路610之另一實例。在一個實例中，控制電路610經組態以控制上文在圖 4A 至圖 4B 中所描述之實例像素460。因而，由控制電路610在像素660之第二讀出期間藉由位元線630產生的列選擇信號RS0 (例如，在如所示並且上文在圖 4B 中所描述之T3 及T4 之間)等於嵌位電壓VCLAMP。
返回參考圖 6 中描繪之實例，控制電路610經耦接以自控制電路系統(諸如圖 1 之控制電路110)接收複數個控制信號。在所描繪之實例中，控制電路610經耦接以接收五個控制信號，包括例如addr_rp信號(例如，位址信號)、d_clr_clamp信號(例如，清除嵌位信號)、d_set_clamp信號(例如，設置嵌位信號)、d_rsel信號(例如，作用中列RS啟用信號)及d_ecl_sig_en信號(例如，ECL信號啟用信號)。控制電路610包括位址解碼器670，其經耦接以回應於addr_rp信號而產生row_enable信號。鎖存器672經耦接以接收row_enable信號，以及d_clr_clamp信號及d_set_clamp信號。第一及閘674經耦接以接收row_enable信號以及d_rsel信號。第二及閘678經耦接以接收鎖存器672之輸出以及d_ecl_sig_en信號。第一位準移位器676經耦接以接收第一及閘674之輸出且第二位準移位器680經耦接以接收第二及閘678之輸出。如所示，三態緩衝器682經耦接以藉由第一位準移位器676接收第一及閘674之經位準移位輸出並且藉由第二位準移位器680接收第二及閘678之經位準移位輸出。開關M1 684之閘極端子經耦接以藉由第二位準移位器680接收第二及閘678之經位準移位輸出，且開關M1 684之汲極端子經耦接以接收嵌位電壓VCLAMP (例如，圖 4A 至圖 4B 之嵌位電壓VCLAMP1)。開關M1 684之源極端子耦接至三態緩衝器682之輸出，該輸出經耦接以產生列選擇信號RS0，該列選擇信號RS0經耦接以由像素660之列選擇電晶體664接收。
在所說明之實例中，在操作之H消隱時段期間，鎖存器672藉由由位址解碼器670接收之addr_rp位址(例如，圖 6 中之「N-2」及「N-1」)與由鎖存器672接收之鎖存控制信號d_clr_clamp及d_set_clamp來選擇嵌位列之位址。嵌位列之數目在各種實例中為可組態的，且圖 6 中描繪之定時實例展示嵌位列之數目等於二的實例。
在操作期間，若該列係嵌位列，則開關M1 684將接通並且回應於第二及閘678之回應於d_ecl_sig_en控制信號的經位準移位輸出，三態緩衝器682之輸出將為高阻抗(HZ)。因而，由像素660之列選擇電晶體664接收之列選擇信號RS0等於通過開關M1 684之嵌位電壓VCLAMP (例如，在如所示並且上文在圖 4B 中所描述之T3 及T4 之間)。
另一方面，若該列係作用中列或空閒列，則開關M1 684將關斷並且將由第一及閘674之回應於作用中列RS啟用d_rsel信號的經位準移位輸出及位址解碼器670之回應於addr_rp控制信號的輸出來判定三態緩衝器之輸出。
對本發明之所說明之實施例的以上描述，包括摘要中所描述之內容，並不意欲為窮盡性的或將實施例限於所揭示之精確形式。雖然本文出於說明性目的描述了本發明之具體實施例及實例，但在不脫離本發明之更廣精神及範疇之情況下，各種等效修改係可能的。實際上，應瞭解，為了闡釋目的而提供特定實例電壓、電流、頻率、功率範圍值、時間等，且根據本發明之教示亦可在其他實施例及實例中採用其他值。
可鑒於以上詳細描述對本發明之實例作出此等修改。在所附申請專利範圍中使用之術語不應解釋為將本發明限於說明書及申請專利範圍中所揭示之具體實施例。實際上，範疇將完全由所附申請專利範圍判定，所附申請專利範圍應根據已確立之技術方案解釋原則進行解釋。本說明書及圖式相應地應被視為說明性的而非限定性的。
100:成像系統 110:控制電路 112:嵌位解碼器 120:影像感測電路 130:位元線 140:讀出電路 150:功能邏輯 210:控制電路 220:影像感測電路 221:VDD電壓源 222:電阻 223:電阻 225:AVDD柵極 230:位元線 235:電阻 260:像素 268:像素列 268A:像素列 268B:像素列 268C:像素列 330:位元線 335:電阻 360:像素 361:重置電晶體 362:放大電晶體 363:傳送電晶體 364:列選擇電晶體 365:光電二極體 366:浮動擴散電容器 430:位元線 435:電阻 460:像素 461:重置電晶體 462:放大電晶體 463:傳送電晶體 464:列選擇電晶體 465:光電二極體 466:浮動擴散電容器 510:控制電路 512:嵌位解碼器 514:控制邏輯 610:控制電路 630:位元線 660:像素 664:列選擇電晶體 670:位址解碼器 672:鎖存器 674:第一及閘 676:第一位準移位器 678:第二及閘 680:第二位準移位器 682:三態緩衝器 684:開關M1 5120:D正反器 5122:D正反器 5124:D正反器 5126:D正反器 5128:D正反器 AVDD0:AVDD柵極電壓 AVDD1:AVDD柵極電壓 CONTROL0:控制信號 CONTROL1:控制信號 FD0:浮動擴散節點 FD1:浮動擴散節點 MUX0:多工器 MUX1:多工器 RFD0:輸出電壓源 RFD1:輸出電壓源 RS0:列選擇信號 RS1:列選擇信號 RST0:重置信號 RST1:重置信號 TX0:傳送信號 TX1:傳送信號 VCLAMP0:嵌位電壓 VCLAMP1:嵌位電壓
參考以下各圖描述本發明之非限制性且非詳盡性實施例，其中除非另外指定，否則類似參考標號在各圖中始終指代類似部分。
圖 1 係說明根據本發明之教示具有像素陣列之成像系統之一個實例的圖。
圖 2 說明根據本發明之教示的實例像素陣列。
圖 3A 及圖 3B 說明根據本發明之教示用於作用中像素列及嵌位像素列之實例像素及實例輸入。
圖 4A 及圖 4B 說明根據本發明之教示用於作用中像素列及嵌位像素列之其他實例像素及實例輸入。
圖 5 說明根據本發明之教示的實例控制電路。
圖 6 說明根據本發明之教示的另一實例控制電路。
在附圖之若干視圖中，對應之參考標號指示對應之部分。熟習此項技術者將瞭解，圖中之元件僅為簡單及清晰起見進行說明，但不一定按比例繪製。舉例而言，圖中之一些元件之尺寸可能相對於其他元件放大以有助於改良對本發明之各種實施例之理解。並且，通常未描繪在商業可行之實施例中有用或必需的常見但易於理解的元件，以便呈現本發明之此等各種實施例之遮擋較少的視圖。
210:控制電路
220:影像感測電路
221:VDD電壓源
222:電阻
223:電阻
225:AVDD柵極
230:位元線
235:電阻
260:像素
268:像素列
268A:像素列
268B:像素列
268C:像素列

Claims (22)

  1. 一種影像感測裝置，其包含： 一影像感測電路，其包括配置成複數個列及複數個行之複數個像素； 一電壓供應柵極，其耦接至該複數個像素； 複數個位元線，其中該複數個位元線中之每一者耦接至該複數個行中之一對應行；以及 一控制電路，其經耦接以將至少一列選擇信號及一傳送信號輸出至該複數個列中之每一者， 其中該複數個列中之每一者選擇性地耦接至該複數個位元線以回應於該列選擇信號及該傳送信號而選擇性地輸出影像資料信號， 其中該複數個列中之每一者進一步選擇性地耦接至該複數個位元線以回應於該列選擇信號及該傳送信號而選擇性地嵌位該複數個位元線，且 其中該複數個列中之每一者回應於該列選擇信號而選擇性地與該複數個位元線斷開耦接。
  2. 如請求項1之影像感測裝置，其中該複數個像素中之每一者包含： 一光電二極體，其經耦接以回應於入射光而光生影像電荷； 一傳送電晶體，其耦接至該光電二極體； 一浮動擴散電容器，其耦接至該傳送電晶體，其中該傳送電晶體經耦接以回應於該傳送信號而將來自該光電二極體之該影像電荷傳送至該浮動擴散電容器； 一放大電晶體，其耦接至該浮動擴散電容器以回應於該浮動擴散電容器中之電荷而產生該等影像資料信號中之一者； 一重置電晶體，其耦接於一電壓源與該浮動擴散電容器之間，其中該電壓供應回應於一重置信號藉由該重置電晶體耦接至該浮動擴散電容器；以及 一列選擇電晶體，其耦接於該放大電晶體與該複數個位元線中之一各別位元線之間， 其中該列選擇電晶體經耦接以回應於該列選擇信號及該傳送信號而選擇性地將該等影像資料信號中之該者輸出至該各別位元線， 其中該列選擇電晶體進一步經耦接以回應於該列選擇信號及該傳送信號而選擇性地嵌位該複數個位元線中之該各別位元線，且 其中該列選擇電晶體回應於該列選擇信號而選擇性地與該複數個位元線中之該各別位元線斷開耦接。
  3. 如請求項2之影像感測裝置，其中該列選擇電晶體經耦接以在該列選擇信號啟用該列選擇電晶體之前，回應於該傳送電晶體將該影像電荷傳送至該浮動擴散而選擇性地將該等影像資料信號中之該者輸出至該複數個位元線中之該各別位元線。
  4. 如請求項2之影像感測裝置，其中該列選擇電晶體進一步經耦接以在該列選擇信號啟用該列選擇電晶體之前，回應於該傳送電晶體回應於該傳送信號而使該浮動擴散與該光電二極體隔離且該重置電晶體回應於該重置信號而將第一嵌位電壓應用於該浮動擴散電容器，選擇性地嵌位該複數個位元線中之該各別位元線。
  5. 如請求項4之影像感測裝置，其中該電壓源係一可變電壓源，其中該可變電壓源經耦接以藉由該重置電晶體將一重置電壓選擇性地供應至該浮動擴散電容器以重置該各別像素，且其中該可變電壓源經耦接以藉由該重置電晶體將該第一嵌位電壓選擇性地供應至該浮動擴散電容器以嵌位該複數個位元線中之該各別位元線。
  6. 如請求項2之影像感測裝置，其中該列選擇電晶體進一步經耦接以在該列選擇信號將一第二嵌位電壓應用於該列選擇電晶體之一閘極端子之前，回應於該傳送電晶體回應於該傳送信號而使該浮動擴散與該光電二極體隔離且該重置電晶體回應於該重置信號而將一重置電壓應用於該浮動擴散電容器，選擇性地嵌位該複數個位元線中之該各別位元線。
  7. 如請求項1之影像感測裝置，其中該控制電路另外包括複數個嵌位解碼器，其中該複數個嵌位解碼器中之每一者經耦接以接收一列啟用信號並且輸出一嵌位啟用信號， 其中該控制電路基於該複數個嵌位啟用信號而將該列選擇信號及該重置信號輸出至每一列，且 其中該複數個嵌位解碼器中之至少一者經耦接以在該列啟用信號切換至一第一值時，輸出具有一第一嵌位啟用值之該嵌位啟用信號，並且在該列啟用信號切換至該第一值之後，針對一列計數之複數個改變而輸出具有一第二嵌位啟用值之該等嵌位啟用信號中之該者，其中當該控制電路控制一不同像素列輸出該等輸出電壓時，該控制電路改變該列計數。
  8. 如請求項7之影像感測裝置，其中該複數個嵌位解碼器中之每一者包括複數個串聯耦接之D正反器。
  9. 如請求項8之影像感測裝置，其中每一D正反器具有一輸入埠、一時脈埠及一輸出埠，其中該等D正反器中之一第一D正反器在該輸入埠處接收一第一輸入值並且在該時脈埠處接收用於該影像感測電路的與該嵌位解碼器相關聯之一列的一列啟用信號，其中該第一D正反器在該輸出埠處輸出一第一輸出，其中一第二D正反器經耦接以在該第二D正反器之該輸入埠處接收該第一輸出，其中該控制電路經組態以維持該列計數並且基於該列計數發出該列啟用信號，其中該第二D正反器經耦接以在該第二D正反器之該時脈埠處接收一列啟用信號，其中每一嵌位解碼器之該第二D正反器經耦接以輸出該嵌位啟用信號。
  10. 如請求項9之影像感測裝置，其中該複數個D正反器中之每一者另外包括一清除埠，其中該複數個串聯D正反器中之一最末D正反器之一輸出埠耦接至該第一D正反器之該清除埠。
  11. 如請求項1之影像感測裝置，其中該控制電路另外包括： 一位址解碼器，其經耦接以回應於一位址信號而產生一列啟用信號； 一鎖存器，其經耦接以接收該列啟用信號、一清除嵌位信號及一設置嵌位信號； 一第一及閘，其經耦接以接收該列啟用信號及一作用中列RS啟用信號； 一第二及閘，其經耦接以接收該鎖存器之一輸出及一ECL信號啟用信號； 一三態緩衝器，其經耦接以接收該第一及閘之一經位準移位輸出及該第二及閘之一經位準移位輸出；以及 一開關，其經耦接具有耦接至一嵌位電壓之一汲極、經耦接以接收該第一及閘之該經位準移位輸出之一閘極及耦接至該三態緩衝器之一輸出之一源極，其中該列選擇信號經耦接以在該三態緩衝器之該輸出處產生。
  12. 如請求項11之影像感測裝置，其另外包含經耦接以回應於第一及閘之該輸出而產生該第一及閘之該經位準移位輸出的一第一位準移位器。
  13. 如請求項11之影像感測裝置，其另外包含經耦接以回應於第二及閘之該輸出而產生該第二及閘之該經位準移位輸出的一第二位準移位器。
  14. 一種影像感測裝置，其包含： 複數個位元線； 複數個像素，其中該複數個像素中之每一者包括一列選擇電晶體，其中該列選擇電晶體包括一第一端子及一第二端子，其中該第二端子連接至該複數個位元線中之一者； 一控制電路，其經耦接以控制該複數個像素；以及 一電壓供應柵極，其耦接至該複數個像素， 其中該複數個像素中之每一者經耦接以選擇性地將一影像資料信號輸出至該複數個位元線中之該者， 其中該複數個像素中之每一者進一步經耦接以選擇性地嵌位該複數個位元線中之該者， 其中該複數個像素中之每一者被配置成選擇性地與該複數個位元線中之該者斷開耦接， 其中該控制電路經耦接以致使一嵌位電壓應用至該列選擇電晶體之該第一端子以控制該像素選擇性地嵌位該複數個位元線中之該者，以使得一嵌位電流穿過該第二端子。
  15. 如請求項14之影像感測裝置，其中該等像素配置成列，其中該控制電路進一步經耦接以控制一第一列中之像素選擇性地將影像資料信號輸出至該複數個位元線並且控制靠近該第一列之一第二列中之像素以選擇性地嵌位該複數個位元線。
  16. 如請求項15之影像感測裝置，其中該控制電路進一步經耦接以控制包括該第二列之該等列中之像素選擇性地嵌位該複數個位元線。
  17. 如請求項14之影像感測裝置，其中該第一端子係該列選擇電晶體之一閘極。
  18. 如請求項14之影像感測裝置，其中該第一端子係該列選擇電晶體之一汲極。
  19. 如請求項14之影像感測裝置，其中該第二端子係該列選擇電晶體之一源極。
  20. 如請求項14之影像感測裝置，其中該控制電路另外包括： 一位址解碼器，其經耦接以回應於一位址信號而產生一列啟用信號； 一鎖存器，其經耦接以接收該列啟用信號、一清除嵌位信號及一設置嵌位信號； 一第一及閘，其經耦接以接收該列啟用信號及一作用中列RS啟用信號； 一第二及閘，其經耦接以接收該鎖存器之一輸出及一ECL信號啟用信號； 一三態緩衝器，其經耦接以接收該第一及閘之一經位準移位輸出及該第二及閘之一經位準移位輸出；以及 一開關，其經耦接具有耦接至一嵌位電壓之一汲極、經耦接以接收該第一及閘之該經位準移位輸出之一閘極及耦接至該三態緩衝器之一輸出之一源極，其中該列選擇信號經耦接以在該三態緩衝器之該輸出處產生。
  21. 如請求項20之影像感測裝置，其另外包含經耦接以回應於第一及閘之該輸出而產生該第一及閘之該經位準移位輸出的一第一位準移位器。
  22. 如請求項20之影像感測裝置，其另外包含經耦接以回應於第二及閘之該輸出而產生該第二及閘之該經位準移位輸出的一第二位準移位器。
TW109139852A 2019-12-09 2020-11-16 具有電壓供應柵格箝位之影像感測器 TWI819251B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/708,135 US11218659B2 (en) 2019-12-09 2019-12-09 Image sensor with voltage supply grid clamping
US16/708,135 2019-12-09

Publications (2)

Publication Number Publication Date
TW202143701A true TW202143701A (zh) 2021-11-16
TWI819251B TWI819251B (zh) 2023-10-21

Family

ID=76209894

Family Applications (2)

Application Number Title Priority Date Filing Date
TW109139852A TWI819251B (zh) 2019-12-09 2020-11-16 具有電壓供應柵格箝位之影像感測器
TW112138359A TW202418815A (zh) 2019-12-09 2020-11-16 具有電壓供應柵格箝位之影像感測器

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW112138359A TW202418815A (zh) 2019-12-09 2020-11-16 具有電壓供應柵格箝位之影像感測器

Country Status (3)

Country Link
US (2) US11218659B2 (zh)
CN (2) CN118354218A (zh)
TW (2) TWI819251B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210083450A (ko) * 2019-12-26 2021-07-07 삼성전자주식회사 파워 스위치를 포함하는 이미지 센서 구동 회로 및 이를 포함하는 이미지 센서
JP7419500B2 (ja) * 2020-04-06 2024-01-22 オリンパス株式会社 撮像装置および内視鏡システム
US12096148B2 (en) * 2021-11-19 2024-09-17 Samsung Electronics Co., Ltd. Image sensor device and operation method thereof
US20230168728A1 (en) * 2021-11-30 2023-06-01 Qualcomm Incorporated Neural-network-based power management for neural network loads
US11843884B1 (en) 2023-04-28 2023-12-12 Omnivision Technologies, Inc. HV driver for rolling clamp in image sensor

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720594B2 (en) * 2002-01-07 2004-04-13 Xerox Corporation Image sensor array with reduced pixel crosstalk
JP2010200025A (ja) * 2009-02-25 2010-09-09 Panasonic Corp 固体撮像装置
JP5313766B2 (ja) * 2009-05-21 2013-10-09 シャープ株式会社 固体撮像装置および電子情報機器
TWI396434B (zh) * 2010-06-02 2013-05-11 Himax Imaging Inc 影像感測器的像素單元和箝位電路
JP5930651B2 (ja) * 2011-10-07 2016-06-08 キヤノン株式会社 固体撮像装置
JP6004652B2 (ja) * 2012-01-18 2016-10-12 キヤノン株式会社 揚像装置及びその駆動方法
TWI527450B (zh) * 2012-05-01 2016-03-21 Sony Corp Image sensor, and image sensor control method
US9307161B2 (en) * 2014-01-10 2016-04-05 Qualcomm Incorporated System and method for capturing digital images using multiple short exposures
JP2015185823A (ja) * 2014-03-26 2015-10-22 ソニー株式会社 固体撮像素子、及び、撮像装置
US9661251B1 (en) * 2015-10-30 2017-05-23 Sony Semiconductor Solutions Corporation Adaptive gain control using sample-and-hold circuit for analog CDS
US9961279B1 (en) * 2016-12-20 2018-05-01 Omnivision Technologies, Inc. Blooming free high dynamic range image sensor read out architecture using in-frame multi-bit exposure control
US10165210B1 (en) * 2017-12-22 2018-12-25 Omnivision Technologies, Inc. Bitline settling improvement by using dummy pixels for clamp
KR102573304B1 (ko) * 2018-06-27 2023-08-31 삼성전자 주식회사 이미지 센서, 픽셀 어레이 및 그 동작 방법
US11233962B2 (en) * 2018-06-27 2022-01-25 Samsung Electronics Co., Ltd. Image sensor and pixel array which operate based on a clamp voltage and a selection voltage, and operation method of the image sensor
KR20210037302A (ko) * 2019-09-27 2021-04-06 삼성전자주식회사 이미지 센서 및 그 동작 방법
KR20230008370A (ko) * 2021-07-07 2023-01-16 삼성전자주식회사 온도 변화에 따른 전압 레벨을 보상하는 전자 회로 및 이를 포함하는 이미지 센서

Also Published As

Publication number Publication date
TWI819251B (zh) 2023-10-21
TW202418815A (zh) 2024-05-01
CN118354218A (zh) 2024-07-16
US11218659B2 (en) 2022-01-04
US20210176417A1 (en) 2021-06-10
CN113038044B (zh) 2024-05-24
US20220078365A1 (en) 2022-03-10
CN113038044A (zh) 2021-06-25
US11706543B2 (en) 2023-07-18

Similar Documents

Publication Publication Date Title
TW202143701A (zh) 具有電壓供應柵極嵌位之影像感測器
US10277843B2 (en) Oversampled image sensor with conditional pixel readout
US8605182B2 (en) Driving method of solid-state imaging apparatus with successive clamping
CN103607547B (zh) 镜像像素成像装置及其成像方法
TW201347158A (zh) 具有浮動擴散開關的成像裝置
JP2005143078A (ja) 固体撮像装置、画素信号処理方法、アナログ信号転送装置、アナログ信号転送方法
TW202137530A (zh) 多閘式橫向溢流積體電容感測器
US20090079856A1 (en) Solid-state imaging device and driving method therefor
US20190379852A1 (en) Imaging device and camera
JP2015198315A (ja) 固体撮像装置及び撮像システム
TWI603618B (zh) 像素控制信號驅動器
CN112243098B (zh) 开关驱动器电路及包含其的成像系统
JP2010252118A (ja) 固体撮像素子
US7683671B2 (en) Method, apparatus, and system providing power supply independent imager output driver having a constant slew rate
JP4432509B2 (ja) 物理量分布検知の半導体装置、並びにこの半導体装置の駆動制御方法および駆動制御装置
JP4840402B2 (ja) 固体撮像装置、画素信号処理方法、アナログ信号転送装置、アナログ信号転送方法
US8587689B2 (en) Time AD converter and solid state image pickup device
US9838629B2 (en) Pixel array and method for controlling a pixel array
CN203801011U (zh) 成像装置
WO2023080180A1 (ja) 撮像素子および撮像装置
JP2012222763A (ja) 固体撮像装置およびその駆動方法
US7525079B2 (en) CMOS image sensor circuit and method of supplying initial charge thereof
JP2024523430A (ja) クロストーク効果を軽減する撮像画素
WO2011070745A1 (ja) 固体撮像装置及び撮像装置