CN113038044B - 具有电压供应网格箝位的图像感测装置 - Google Patents

具有电压供应网格箝位的图像感测装置 Download PDF

Info

Publication number
CN113038044B
CN113038044B CN202011348333.5A CN202011348333A CN113038044B CN 113038044 B CN113038044 B CN 113038044B CN 202011348333 A CN202011348333 A CN 202011348333A CN 113038044 B CN113038044 B CN 113038044B
Authority
CN
China
Prior art keywords
coupled
row
clamp
signal
selectively
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011348333.5A
Other languages
English (en)
Other versions
CN113038044A (zh
Inventor
许程成
王睿
袁碧
左亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Priority to CN202410546956.5A priority Critical patent/CN118354218A/zh
Publication of CN113038044A publication Critical patent/CN113038044A/zh
Application granted granted Critical
Publication of CN113038044B publication Critical patent/CN113038044B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Apparatus For Radiation Diagnosis (AREA)

Abstract

本公开涉及具有电压供应网格箝位的图像传感器。一种图像感测装置包含图像感测电路、电压供应网格、位线和控制电路。所述图像感测电路包含布置成行和列的像素。所述位线中的每一个耦合到所述列中的对应一个。所述电压供应网格耦合到所述像素。所述控制电路经耦合以将至少行选择信号和传送信号输出到所述行。所述行中的每一个选择性地耦合到所述位线以响应于所述行选择信号和所述传送信号而选择性地输出图像数据信号。所述行中的每一个进一步选择性地耦合到所述位线以响应于所述行选择信号和所述传送信号而选择性地箝位所述位线。所述行中的每一个响应于所述行选择信号而选择性地与所述位线断开耦合。

Description

具有电压供应网格箝位的图像感测装置
技术领域
本公开大体上涉及图像传感器，特定来说，涉及具有连接到电压供应网格的像素行的图像传感器。
背景技术
图像传感器可用于包含相机、传感器和消费型电子装置的各种装置中。图像传感器可产生如下图像：在图像中具有有害h条带假影，其中在亮区域和暗区域之间存在高对比度。
发明内容
本申请案的一个实施例提供一种图像感测装置，其包括：图像感测电路，其包含布置成多个行和多个列的多个像素；电压供应网格，其耦合到所述多个像素；多个位线，其中所述多个位线中的每一个耦合到所述多个列中的对应一个；和控制电路，其经耦合以将至少行选择信号和传送信号输出到所述多个行中的每一个，其中所述多个行中的每一个选择性地耦合到所述多个位线以响应于所述行选择信号和所述传送信号而选择性地输出图像数据信号，其中所述多个行中的每一个进一步选择性地耦合到所述多个位线以响应于所述行选择信号和所述传送信号而选择性地箝位所述多个位线，且其中所述多个行中的每一个响应于所述行选择信号而选择性地与所述多个位线断开耦合。
本申请案的另一实施例提供一种图像感测装置，其包括：多个位线；多个像素，其中所述多个像素中的每一个包含行选择晶体管，其中所述行选择晶体管包含第一端子和第二端子，其中所述第二端子连接到所述多个位线中的一个；控制电路，其经耦合以控制所述多个像素；和电压供应网格，其耦合到所述多个像素，其中所述多个像素中的每一个经耦合以选择性地将图像数据信号输出到所述多个位线中的所述一个，其中所述多个像素中的每一个进一步经耦合以选择性地箝位所述多个位线中的所述一个，其中所述多个像素中的每一个被布置成选择性地与所述多个位线中的所述一个断开耦合，其中所述控制电路经耦合以致使箝位电压应用到所述行选择晶体管的所述第一端子以控制所述像素选择性地箝位所述多个位线中的所述一个，以使得箝位电流穿过所述第二端子。
附图说明
参考以下各图描述本发明的非限制性且非详尽性实施例，其中除非另外指定，否则类似参考标号在各图中始终指代类似部分。
图1是说明根据本发明的教示具有像素阵列的成像系统的一个实例的图。
图2说明根据本发明的教示的实例像素阵列。
图3A和3B说明根据本发明的教示用于作用中像素行和箝位像素行的实例像素和实例输入。
图4A和4B说明根据本发明的教示用于作用中像素行和箝位像素行的其它实例像素和实例输入。
图5说明根据本发明的教示的实例控制电路。
图6说明根据本发明的教示的另一实例控制电路。
在附图的若干视图中，对应的参考标号指示对应的部分。本领域技术人员将了解，图中的元件仅为简单和清晰起见进行说明，但不一定按比例绘制。举例来说，图中的一些元件的尺寸可能相对于其它元件放大以有助于改进对本发明的各种实施例的理解。并且，通常未描绘在商业可行的实施例中有用或必需的常见但易于理解的元件，以便呈现本发明的这些各种实施例的遮挡较少的视图。
具体实施方式
本文中公开针对于图像传感器和装置的实例。在以下描述中，陈述众多具体细节以提供对实例的透彻描述。然而，相关领域的技术人员将认识到，可在没有具体细节中的一或多个的情况下或利用其它方法、组件、材料等来实践本文中所描述的技术。在其它情况下，未展示或详细描述众所周知的结构、材料或操作以免使某些方面混淆。
在本说明书通篇中参考“一个实例”或“一个实施例”意味着结合实例描述的特定特征、结构或特性包含于本发明的至少一个实例中。因此，贯穿本说明书在不同位置中出现短语“在一个实例中”或“在一个实施例中”未必都是指相同实例。此外，所述特定特征、结构或特性可在一或多个实例中组合。
贯穿本说明书，使用若干技术术语。除非本文中特别定义，或其使用情境将明显另外表明，否则这些术语将采用其在其所出现的领域中的普通含义。应注意，元件名称和符号在本文中可互换使用(例如Si与硅)；然而，两者具有相同含义。
图像传感器可包含布置成行和列的多个个别像素。像素包含取决于输入到晶体管的栅极中的输入信号的电压而接通或切断的晶体管。像素列中的每一像素可耦合到多个位线中的一个。像素行中的每一像素可接收相同的命令信号，使得像素行中的每一像素同时输出到多个位线中的一个。所述像素可从AVDD网格(电压供应网格)接收AVDD电压。AVDD网格连接到电压VDD。在其中像素连接到AVDD网格的节点的电压AVDD可取决于像素附接到AVDD网格的节点方位、从AVDD网格拉出的电流和AVDD网格中的电阻而变化。读出来自作用中行中的像素的输出两次，读出浮动扩散节点处的重置电压一次并且读出基于从浮动扩散节点处的光电二极管产生的电荷的电压一次。AVDD网格中感测暗光的节点处的电压可归因于通过AVDD网格从感测亮光的节点汲取的低电流而在第二读出中增加。此电压改变可在感测的图像中产生有害h条带化，尤其是在感测的图像在亮区和暗区之间具有显著对比度时。当图像的暗区与同一行中的亮区相比显得较暗时发生h条带化。箝位通过减少电流改变且因此减少AVDD网格中的电压改变，有助于减少h条带化。本文中所论述的实例像素布局和操作像素以箝位AVDD网格的方法允许图像传感器检测具有减少的h条带化的图像。
如将论述，所公开的实例图像传感器、像素和使用图像传感器和像素的方法减少有害的h条带化并且改进图像传感器的性能。
图1是说明根据本发明的教示具有像素阵列的成像系统100的一个实例的图。成像系统100包含控制电路110、图像感测电路120、位线130、读出电路140和功能逻辑150。控制电路110可包含箝位解码器112。
控制电路110将输入信号提供到图像感测电路120以控制图像感测电路120。控制电路110包含用于确定将哪些输入信号提供到图像感测电路120的控制逻辑。控制电路110还包含输出输入信号的电路系统。提供所述输入信号以使得图像感测电路120将感测图像并且将图像数据或图像电荷经由位线130输出到读出电路140。控制电路110还可包含控制成像系统100的其它功能(例如通过快门信号控制快门)的逻辑。在一个实施例中，快门信号是用于同时启用图像感测电路120中的所有像素以在单一获取窗期间同时捕获其相应图像数据的全局快门。在替代实施例中，快门信号是借此在连续获取窗期间依序启用每一行、列或像素群组的滚动快门信号。
位线130被布置成使得读出电路140可从图像感测电路120读出感测的输入。如下文将更详细地论述，图像感测电路120包含布置成行和列的像素。每一像素列耦合到位线130中的一个且每一位线130连接到像素列中的一个。通过读出电路140一次一行地读取像素的输出。读出电路140可与控制电路110通信以便提供反馈，确保恰当定时等。
在一个实施例中，在每一像素已获取其图像数据或图像电荷之后，图像数据被读出电路140读出并且传送到功能逻辑150。读出电路140可包含放大电路系统(例如差分放大器电路系统)、模/数(“ADC”)转换电路或其它。功能逻辑150可包含用于存储图像数据或甚至通过应用成像后效果(例如，裁切、旋转、移除红眼、调整亮度、调整对比度、或以其它方式)操控图像数据的逻辑和存储器。
图2说明图像感测电路220和位线230上的实例聚焦视图。图像感测电路220包含AVDD网格225(或电压供应网格)和像素260。像素260在节点Nu,v处连接到AVDD网格225。节点Nu,v布置成行和列，其中‘u’表示AVDD网格225中的行且‘v’表示列。节点Nu,v在网格中竖直和水平地连接。AVDD网格225可具有任何数目个行和列，因此，AVDD网格225可具有‘x’行和‘y’列。像素260类似地布置成‘x’行和‘y’列，其中像素260连接到节点Nu,v以使得每一像素连接到AVDD网格225。举例来说，第一行和第一列像素260中的像素260连接到节点N1,1，第一行和最后一列中的像素260在节点N1,y处连接，最后一行和第一列中的像素260在节点Nx,1处连接，且最后一行和最后一列中的像素260在节点Nx,y处连接。
AVDD网格225连接到VDD电压源221。电阻222存在于VDD电压源221和AVDD网格225之间。电阻222可由连接VDD电压源221和AVDD网格225的导体和结的固有电阻所产生。个别电阻222通常可具有类似值。电阻223还存在于节点Nu,v之间。电阻223可由连接不同节点Nu,v的导体和结的固有电阻所产生。个别电阻223通常具有类似值。
如上文所论述，像素260布置于像素行268中。每一像素行268经耦合以从控制电路210接收一组输入信号。重申一下，每一像素260基于像素260的像素行268从控制电路210接收一组输入信号。控制电路210经耦合以将行选择信号、传送信号和重置信号输出到每一像素行268。像素列260中的每一像素260连接到位线230。电阻235存在于位线230上的连接点之间。电阻235可由将位线230的其中将像素260连接的不同连接点连接的导体和结的固有电阻所产生。在一个实例实施例中，像素行268A是作用中行并且基于来自控制电路210的输入信号，将图像数据或图像电荷输出到位线230。在同一实例实施例中，像素行268B和268C是空闲行(这意味着这些行不将图像数据或图像电荷输出到位线230)，其基于从控制电路210接收的输入信号而用作箝位行。单一像素行268可用于箝位，或多个像素行268可用于箝位。用于箝位的像素行268(箝位行)中的一个可为与作用中像素行268A邻近的像素行268B，这意味着像素行268直接紧挨着作用中像素行268A。
由像素260从AVDD网格225接收的电压AVDD可取决于像素260从其附接到AVDD网格225的方位、从AVDD网格225拉出的电流和AVDD网格225的电阻而变化。重申一下，VDD电压源221与像素260附接到AVDD网格225所处的节点Nu,v之间的电阻222和223将影响在像素260处接收到的电压。此电压改变可在感测的图像中产生有害h条带化，尤其是在感测的图像在亮区和暗区之间具有显著对比度时。通过箝位靠近作用中像素行268A的像素行268，可减少连接到作用中像素行268A的节点Nu,v处的电压改变。此外，当执行AVDD网格225的箝位时，节点Nu,v处的电压在读出期间改变得较少。因此，在读出之间存在较少稳定时间，因此图像感测电路220可通过位线330更快速地读出输出电压。因此，可改进成像系统100的性能。
图3A和3B说明根据本发明的教示用于作用中像素行和箝位像素行360的实例像素360和实例输入。图3A说明两个像素360，一个像素处于作用中行中且一个像素处于用作箝位行的相邻空闲行中。像素360连接到位线330并且在像素360的连接点之间具有电阻335。每一像素360包含光电二极管365、传送晶体管363、浮动扩散电容器366、放大晶体管362、重置晶体管361和行选择晶体管364。
光电二极管365响应于入射光而耦合到光生图像电荷。传送晶体管363耦合到光电二极管365且被配置成基于传送信号TX0、TX1将图像电荷传送到浮动扩散节点FD0、FD1。浮动扩散电容器366还耦合到浮动扩散节点FD0、FD1。因此，传送晶体管363经耦合以响应于传送信号TX0、TX1而将来自光电二极管365的图像电荷传送到浮动扩散电容器366。放大晶体管362通过浮动扩散节点FD0、FD1耦合到浮动扩散电容器366以响应于浮动扩散电容器366处的电荷而产生图像数据信号中的一个。重置晶体管361耦合于可变电压源RFD0、RFD1(在所说明的情况下，为来自多路复用器MUX0或MUX1的输出)与浮动扩散电容器366之间。多路复用器MUX0、MUX1分别基于来自控制电路210的控制信号CONTROL0、CONTROL1而输出电压源RFD0、RFD1。可变电压源RFD0、RFD1响应于重置信号RST0、RST1通过重置晶体管361耦合到浮动扩散电容器366。行选择晶体管364耦合于放大晶体管362与位线330之间并且经耦合以响应于行选择信号RS0、RS1而将图像数据信号发射到位线。
图3B说明在作用中行处于作用中的时间期间由像素360接收的实例输入。出于本说明书的目的，“通态电压”是足以接通晶体管中的一个以使得其操作为闭合开关的电压且“断态电压”是不足以关断晶体管中的一个以使得其操作为断开开关的电压。在T0处，电压源RFD0从AVDD网格电压AVDD0切换到箝位电压VCLAMP0，重置信号RST0切换到通态电压，重置信号RST0切换到通态电压，行选择信号RST1切换到通态电压。电压源RFD0可基于在多路复用器MUX0处接收到的控制信号CONTROL0而从AVDD网格电压AVDD0切换到箝位电压VCLAMP0。箝位电压VCLAMP0是低于AVDD网格电压AVDD0并且高于零的电压。在T1处，重置信号RST0和RST1切换到断态电压。替代地，RST0可保持于通态电压下。在T1和T2之间，通过读出电路140进行位线330的第一读出。在T2处，传送信号TX1切换到通态电压。在T3处，行选择信号RS0切换到AVDD网格电压AVDD0且传送信号TX1切换到断态电压。在T3和T4之间，通过读出电路140进行位线330的第二读出。在T5处，输入信号返回到其在T0之前的值。发射信号TX0在作用中行处于作用中的全部时间中保持于断态电压下。
在读出电路140进行的第一读出期间，箝位行中的像素360使行选择晶体管364关断，因此将不读出到位线，作用中行中的像素360将使行选择晶体管364(耦合到位线330)的源极处的电压为重置电压，其约为AVDD网格电压AVDD1。
在读出电路140进行的第二读出期间，箝位行中的像素360具有源极跟随器范围中的放大晶体管362栅极处的电压。这是因为浮动扩散节点FD0(耦合到放大晶体管362的栅极)处的电压是箝位电压VCLAMP0且箝位电压VCLAMP0低于用于放大晶体管362的接通电压。通过行选择信号RS0接通行选择晶体管364。因此，行选择晶体管364(耦合到位线330)的源极处的电压将具有约为箝位电压VCLAMP0减栅极到源极电压降的电压。因此，行选择晶体管364经耦合以响应于以下各项而选择性地箝位AVDD网格225：1)传送晶体管363响应于传送信号TX0使浮动扩散节点FD0与光电二极管365隔离；和2)重置晶体管361在行选择信号RS0启用行选择晶体管364之前，响应于重置信号RST0而将第一箝位电压VCLAMP0应用于浮动扩散电容器366。
因此，箝位行中的像素360将电流从位线330拉到箝位行中的像素360连接到AVDD网格225所处的节点Nu,v。此电流汲取将电流从靠近作用中像素360的位置拉出AVDD网格225，使得AVDD网格225上的电流分布在第一读出和第二读出之间发生极少改变。重申一下，当相邻像素行268被箝位时，与当所述相邻行不被箝位时相比，在AVDD网格225的作用中行中的第一读出和第二读出之间的电流流动中存在较少改变。这使得沿着作用中像素行268的节点Nu,v处的电压在第一读出和第二读出之间更一致。
在读出电路140进行的第二读出期间，作用中行中的像素360将使浮动扩散节点FD1处的电压基于由光电二极管365输出的电荷。基于放大晶体管362的栅极处的电荷确定放大晶体管362的源极处的电压，且因此，通过行选择晶体管364(其通过行选择信号RS1接通)输出基于放大晶体管362的源极处的电压的图像电压。行选择晶体管364经耦合以在行选择信号RS1接通行选择晶体管364之前，响应于传送晶体管363将来自光电二极管365的图像电荷传送到浮动扩散节点FD0、FD1而将图像数据信号选择性地输出到相应位线330。
光电二极管365响应于入射光而产生负电荷。因此，感测的亮光将使得在第二读出之前将大量负电荷传送到浮动扩散节点FD1(连接到放大晶体管364的栅极)并且在第二读出期间使放大晶体管362关断，使得无法通过像素360汲取电流。相反地，未感测到光将致使放大晶体管362维持重置电压(其为AVDD网格电压AVDD1)，且因此，接通并且通过像素360汲取电流。
像素360中的每一个选择性地耦合(意味着电连接)到相应位线330以响应于行选择信号RS0、RS1和传送信号TX0、TX1而选择性地输出图像数据信号。因为行选择信号RS0、RS1和传送信号TX0、TX1通过控制电路210发送到每个像素行268，所以像素行268中的每一个选择性地耦合到位线330以响应于行选择信号RS0、RS1和传送信号TX0、TX1而选择性地输出图像数据。此外，像素360中的每一个选择性地耦合(意味着电连接)到相应位线330以响应于行选择信号RS0、RS1和传送信号TX0、TX1而选择性地箝位AVDD网格225。因此，每个像素行268选择性地耦合到位线330以响应于行选择信号RS0、RS1和传送信号TX0、TX1而选择性地箝位AVDD网格225。
响应于行选择信号是关断信号而选择性地将不处于作用中并且不用于箝位的像素行268断开耦合(意味着断开电连接，例如行选择晶体管充当断开开关)。因此，行选择晶体管364经耦合以响应于行选择信号RS0、RS1和传送信号TX0、TX1而将图像数据信号中的所述一个选择性地输出到相应位线330。行选择晶体管364经耦合以响应于行选择信号RS0、RS1和传送信号TX0、TX1而选择性地箝位AVDD网格225。并且，响应于行选择信号RS0、RS1，使行选择晶体管364选择性地与相应位线330断开耦合。
图4A和4B说明根据本发明的教示用于作用中像素行和箝位像素行460的其它实例像素460和实例输入。图4A说明像素460，一个处于作用中行中并且一个处于用作箝位行的相邻空闲行。像素460连接到位线430并且在像素460的连接点之间具有电阻435。每一像素460包含光电二极管465、传送晶体管463、浮动扩散电容器466、放大晶体管462、重置晶体管461和行选择晶体管464。像素460的组件以与像素360的组件类似的方式连接，不同之处在于重置晶体管461的漏极连接到AVDD网格225并且接收AVDD网格电压AVDD0、AVDD1作为电压源。
图4B说明在作用中行处于作用中的时间期间由像素460接收的实例输入。在T0处，重置信号RST0、RST1和行选择信号RS1切换到通态电压。在T1处，重置信号RST1切换到断态电压。在T1和T2之间，通过读出电路140进行位线430的第一读出。在T2处，传送信号TX1切换到通态电压。在T3处，传送信号TX1切换到断态电压且行选择信号RS0切换到通态电压和断态电压之间的箝位电压VCLAMP1。在T3和T4之间，通过读出电路140进行位线430的第二读出。在T5处，输入信号返回到其在T0之前的值。发射信号TX0在作用中行处于作用中的全部时间中保持于断态电压下。
在读出电路140进行的第一读出期间，箝位行中的像素460使行选择晶体管464关断，因此将不读出到位线。作用中行中的像素460将使放大晶体管462和行选择晶体管464接通。因此，行选择晶体管464(连接到位线430)的源极处的电压将为AVDD网格电压AVDD1。因此，作用中行中的像素将读出到位线430。
在读出电路140进行的第二读出期间，箝位行中的放大晶体管462的栅极处的电压是AVDD网格电压AVDD0，这是因为重置信号RST0处于通态电压。因此，箝位行中的放大晶体管462接通且箝位行的行选择晶体管464的漏极处的电压是AVDD网格电压AVDD0。行选择晶体管464的栅极处的电压是箝位电压VCLAMP1。在各种实例中，应注意，基于带隙产生箝位电压，且图4A-4B中描述的箝位电压VCLAMP1可为与图3A-3B中描述的箝位电压VCLAMP0相同的电压值。因此，应了解，VCLAMP0和VCLAMP1也可统称为箝位电压VCLAMP。
在图4A-4B所示的实例中，箝位电压VCLAMP处于通态电压和断态电压之间，因此，箝位行的行选择晶体管464将充当源极跟随器且行选择晶体管464的源极处的电压将约为箝位电压VCLAMP1减行选择晶体管464的栅极到源极电压降。这将以与如上文关于图3B所描述的方式类似的方式箝位节点Nu,v处的电压。因此，箝位行的行选择晶体管464经耦合以响应于以下各项而选择性地箝位位线430：1)传送晶体管463响应于传送信号TX0使浮动扩散节点FD0与光电二极管465隔离；和2)重置晶体管461在行选择信号RS0将箝位电压VCLAMP1应用于箝位行的行选择晶体管464的栅极端子之前，响应于重置信号RST0而将重置电压(AVDD0)应用于浮动扩散电容器466。
在读出电路140进行的第二读出期间，作用中行中的像素460将使浮动扩散节点FD1处的电压基于由光电二极管465输出的电荷。基于放大晶体管462的栅极处的电荷确定放大晶体管462的源极处的电压，且因此，通过行选择晶体管464(其通过行选择信号RS1接通)输出基于放大晶体管462的源极处的电压的图像电压。
对于分别关于图3B和4B论述的实施例中的像素360和像素460的控制两者，控制电路210经耦合以致使箝位电压VCLAMP0、VCLAMP1应用到行选择晶体管364、464的第一端子(所述第一端子可为行选择晶体管364、464的栅极或漏极)以控制像素360、460选择性地箝位AVDD网格225，使得箝位电流穿过第二端子(行选择晶体管364、464的源极)。
图5说明根据本发明的教示的实例控制电路510。在一个实例中，控制电路510被配置成控制上文在图3A-3B中所描述的实例像素360。控制电路510包含控制逻辑514和箝位解码器512。箝位解码器512中的每一个包含多个串联连接的D触发器5120、5122、5124、5126、5128。D触发器5120、5122、5124、5126、5128中的每一个包含输入端口(D)、时钟端口(>)、输出端口(Q)、清除端口(CLR)，以及输出互补输出的互补输出端口其为输出端口的输出的逻辑补。当在时钟端口处接收到时钟信号的上升沿时，输出端口处的每一D触发器的输出改变为与输入端口处接收到的输入信号相同。当在D触发器5120、5122、5124、5126、5128的清除端口处接收到上升沿时，输出重置为‘0’。
第一D触发器5120在输入端口处从控制逻辑514接收第一输入值‘1’并且在时钟端口处接收行启用信号rp_enn(其中‘n’指示箝位解码器512中的哪一个接收所述信号)。当与箝位解码器512相关联的行变成作用中行(例如在图3B中的T0处)时，行启用信号rp_enn具有上升沿。作为实例，当第一像素行268是作用中行时，如果第一箝位解码器512与第一像素行268相关联，那么控制逻辑将行启用信号rp_en1发送到第一箝位解码器512。
控制逻辑514可维持指示哪一像素行268是作用中行的行计数。作用中行的进程可为连续的。因此，将处于作用中的下一行是紧邻行。当行计数指示与箝位解码器512相关联的行是作用中行时，控制逻辑514可来行启用信号rp_enn“1”发送到与行相关联的箝位解码器512。
在所说明的实例中，箝位解码器512具有五个D触发器，然而，可取决于将箝位的所要数目而使用大于两个的任何数目个D触发器。第二到第五D触发器5122、5124、5126、5128接收前一D触发器5122的输出作为输入端口处的输入。第二到第五D触发器5122、5124、5126、5128从控制逻辑514接收时钟信号a0，所述时钟信号a0每当作用中像素行268改变(例如行计数改变)时具有上升沿。第二到第五D触发器5122、5124、5126、5128在清除端口中接收第一D触发器5120的差分输出的输出。第五D触发器5128将输出来输出到第一D触发器5120的清除端口。第二D触发器5122的输出还输出到控制逻辑514以作为箝位启用信号clamp_enn。控制逻辑514控制发到与箝位解码器512相关联的当箝位启用信号clamp_enn是‘1’时作为箝位行(如关于图3B所描述)的像素行268中的像素260的输入(例如重置信号RST0、传送信号TX0、行选择信号RS0)。重申一下，控制电路510基于箝位启用信号clamp_enn输出行选择信号RS0和重置信号RST0。
箝位解码器512充当计数器，其在与箝位解码器512相关联的像素行268是作用中行之后，提供用于四个作用中行的箝位启用信号clamp_enn‘1’。接着，将重置箝位解码器512直到与箝位解码器512相关联的像素行再次作为作用中行为止。可通过改变箝位解码器512中的D触发器的数目，改变输出箝位启用信号clamp_enn‘1’所针对的行的数目。举例来说，具有三个D触发器的箝位解码器将在相关联行处于作用中之后，提供用于两个作用中行的箝位启用信号clamp_enn‘1’。箝位解码器512经耦合以当行启用信号rp_enn切换到第一值(例如‘1’)时输出具有第一箝位启用值(例如‘0’)的箝位启用信号clamp_enn并且在行启用信号rp_enn切换到第一值之后，针对行计数的数次改变而输出具有第二箝位启用值(例如‘1’)的箝位启用信号clamp_enn。
可存在‘z’个箝位解码器512。每个像素行268可具有与所述行相关联的箝位解码器512，使得箝位解码器512的数目‘z’等于像素行268的数目‘x’。替代地，因为h条带化对于最靠近电压源221的像素行268来说通常并非显著问题，所以箝位解码器512可仅与像素行268的中间区段相关联。举例来说，除了顶部和底部四个像素行268以外的每个像素行268可具有与所述行相关联的箝位解码器512，使得箝位解码器512的数目‘z’是八个，这小于像素行268的数目‘x’。重申一下，箝位解码器512的数目‘z’可等于或小于像素行268的数目‘x’。
箝位解码器512仅表示控制电路510跟踪将箝位哪些像素行268的一种方式。在不同实施例中，可使用不同机构跟踪将箝位哪些像素行268。此外，靠近作用中行的不同数目或不同集的像素行268可用作箝位行。
图6说明根据本发明的教示的控制电路610的另一实例。在一个实例中，控制电路610被配置成控制上文在图4A-4B中所描述的实例像素460。因而，由控制电路610在像素660的第二读出期间通过位线630产生的行选择信号RS0(例如，在如所示并且上文在图4B中所描述的T3和T4之间)等于箝位电压VCLAMP。
返回参考图6中描绘的实例，控制电路610经耦合以从控制电路系统(例如图1的控制电路110)接收多个控制信号。在所描绘的实例中，控制电路610经耦合以接收五个控制信号，包含例如addr_rp信号(例如，地址信号)、d_clr_clamp信号(例如，清除箝位信号)、d_set_clamp信号(例如，设置箝位信号)、d_rsel信号(例如，作用中行RS启用信号)和d_ecl_sig_en信号(例如，ECL信号启用信号)。控制电路610包含地址解码器670，其经耦合以响应于addr_rp信号而产生row_enable信号。锁存器672经耦合以接收row_enable信号，以及d_clr_clamp信号和d_set_clamp信号。第一AND门674经耦合以接收row_enable信号以及d_rsel信号。第二AND门678经耦合以接收锁存器672的输出以及d_ecl_sig_en信号。第一电平移位器676经耦合以接收第一AND门674的输出且第二电平移位器680经耦合以接收第二AND门678的输出。如所示出，三态缓冲器682经耦合以通过第一电平移位器676接收第一AND门674的经电平移位输出并且通过第二电平移位器680接收第二AND门678的经电平移位输出。开关M1 684的栅极端子经耦合以通过第二电平移位器680接收第二AND门678的经电平移位输出，且开关M1 684的漏极端子经耦合以接收箝位电压VCLAMP(例如，图4A-4B的箝位电压VCLAMP1)。开关M1 684的源极端子耦合到三态缓冲器682的输出，所述输出经耦合以产生行选择信号RS0，所述行选择信号RS0经耦合以由像素660的行选择晶体管664接收。
在所说明的实例中，在操作的H消隐时段期间，锁存器672通过由地址解码器670接收的addr_rp地址(例如，图6中的“N-2”和“N-1”)与由锁存器672接收的锁存控制信号d_clr_clamp和d_set_clamp来选择箝位行的地址。箝位行的数目在各种实例中为可配置的，且图6中描绘的定时实例示出箝位行的数目等于二的实例。
在操作期间，如果所述行是箝位行，那么开关M1 684将接通并且响应于第二AND门678的响应于d_ecl_sig_en控制信号的经电平移位输出，三态缓冲器682的输出将为高阻抗(HZ)。因而，由像素660的行选择晶体管664接收的行选择信号RS0等于通过开关M1 684的箝位电压VCLAMP(例如，在如所示并且上文在图4B中所描述的T3和T4之间)。
另一方面，如果所述行是作用中行或空闲行，那么开关M1 684将关断并且将由第一AND门674的响应于作用中行RS启用d_rsel信号的经电平移位输出和地址解码器670的响应于addr_rp控制信号的输出来确定三态缓冲器的输出。
对本发明的所说明的实施例的以上描述，包含摘要中所描述的内容，并不意图是穷尽性的或将实施例限制到所公开的精确形式。虽然本文出于说明性目的描述了本发明的具体实施例和实例，但在不脱离本发明的更广精神和范围的情况下，各种等同修改是可能的。实际上，应了解，为了阐释目的而提供特定实例电压、电流、频率、功率范围值、时间等，且根据本发明的教示也可在其它实施例和实例中采用其它值。
可鉴于以上详细描述对本发明的实例作出这些修改。在所附权利要求书中使用的术语不应解释为将本发明限制于说明书和权利要求书中所公开的具体实施例。实际上，范围将完全由所附权利要求书确定，所附权利要求书应根据已确立的权利要求解释原则进行解释。本说明书和图相应地应被视为说明性的而非限定性的。

Claims (13)

1.一种图像感测装置，其包括：
图像感测电路，其包含布置成多个行和多个列的多个像素；
电压供应网格，其耦合到所述多个像素；
多个位线，其中所述多个位线中的每一个耦合到所述多个列中的对应一个；和
控制电路，其经耦合以将至少行选择信号和传送信号输出到所述多个行中的每一个，
其中所述多个行中的每一个选择性地耦合到所述多个位线以响应于所述行选择信号和所述传送信号而选择性地输出一或多个图像数据信号，
其中所述多个行中的每一个进一步选择性地耦合到所述多个位线以响应于所述行选择信号和所述传送信号而选择性地箝位所述多个位线，
其中所述多个行中的每一个响应于所述行选择信号而选择性地与所述多个位线断开耦合，
其中所述控制电路进一步包含多个箝位解码器，其中所述多个箝位解码器中的每一个经耦合以接收行启用信号并且输出箝位启用信号，
其中所述控制电路基于相应箝位启用信号而将所述行选择信号和重置信号输出到每个行，及
其中所述多个箝位解码器中的至少一个经耦合以当所述行启用信号切换到第一值时，输出具有第一箝位启用值的箝位启用信号，并且在所述行启用信号切换到第一值之后，针对行计数的多个改变而输出具有第二箝位启用值的箝位启用信号，其中当所述控制电路控制不同像素行来输出所述一或多个图像数据信号时，所述控制电路改变所述行计数。
2.根据权利要求1所述的图像感测装置，其中所述多个像素中的每一个包括：
光电二极管，其经耦合以响应于入射光而光生图像电荷；
传送晶体管，其耦合到所述光电二极管；
浮动扩散电容器，其耦合到所述传送晶体管，其中所述传送晶体管经耦合以响应于所述传送信号而将来自所述光电二极管的所述图像电荷传送到所述浮动扩散电容器；
放大晶体管，其耦合到所述浮动扩散电容器以响应于所述浮动扩散电容器中的电荷而产生所述一或多个图像数据信号中的一个；
重置晶体管，其耦合于电压源与所述浮动扩散电容器之间，其中所述电压源响应于重置信号通过所述重置晶体管耦合到所述浮动扩散电容器；和
行选择晶体管，其耦合于所述放大晶体管与所述多个位线中的相应位线之间，
其中所述行选择晶体管经耦合以响应于所述行选择信号和所述传送信号而选择性地将所述一或多个图像数据信号中的所述一个输出到所述相应位线，
其中所述行选择晶体管进一步经耦合以响应于所述行选择信号和所述传送信号而选择性地箝位所述多个位线中的所述相应位线，及
其中所述行选择晶体管响应于所述行选择信号而选择性地与所述多个位线中的所述相应位线断开耦合。
3.根据权利要求2所述的图像感测装置，其中所述行选择晶体管经耦合以在所述行选择信号启用所述行选择晶体管之前，响应于所述传送晶体管将所述图像电荷传送到所述浮动扩散电容器而选择性地将所述一或多个图像数据信号中的所述一个输出到所述多个位线中的所述相应位线。
4.根据权利要求2所述的图像感测装置，其中所述行选择晶体管进一步经耦合以在所述行选择信号启用所述行选择晶体管之前，响应于所述传送晶体管响应于所述传送信号而使所述浮动扩散电容器与所述光电二极管隔离且所述重置晶体管响应于所述重置信号而将第一箝位电压应用于所述浮动扩散电容器，选择性地箝位所述多个位线中的所述相应位线。
5.根据权利要求4所述的图像感测装置，其中所述电压源是可变电压源，其中所述可变电压源经耦合以通过所述重置晶体管将重置电压选择性地供应到所述浮动扩散电容器以重置所述多个像素中的相应像素，且其中所述可变电压源经耦合以通过所述重置晶体管将所述第一箝位电压选择性地供应到所述浮动扩散电容器以箝位所述多个位线中的所述相应位线。
6.根据权利要求1所述的图像感测装置，其中所述多个箝位解码器中的每一个包含多个D触发器，其中所述多个D触发器串联耦合。
7.根据权利要求6所述的图像感测装置，其中每一D触发器具有输入端口、时钟端口和输出端口，其中所述多个D触发器中的第一D触发器在所述输入端口处接收第一输入值并且在所述时钟端口处接收用于所述图像感测电路的与所述箝位解码器相关联的行的行启用信号，其中所述第一D触发器在所述输出端口处输出第一输出，其中第二D触发器经耦合以在所述第二D触发器的所述输入端口处接收所述第一输出，其中所述控制电路被配置成维持所述行计数并且基于所述行计数发出所述行启用信号，其中所述第二D触发器经耦合以在所述第二D触发器的所述时钟端口处接收行启用信号，其中每一箝位解码器的所述第二D触发器经耦合以输出所述箝位启用信号。
8.根据权利要求7所述的图像感测装置，其中所述多个D触发器中的每一个另外包含清除端口，其中所述多个D触发器中的最后一个的输出端口耦合到所述第一D触发器的所述清除端口。
9.一种图像感测装置，其包括：
多个位线；
多个像素，其中所述多个像素中的每一个包含：
行选择晶体管，其中所述行选择晶体管包含第一端子和第二端子，其中所述第二端子连接到所述多个位线中的一个；及
重置晶体管，其耦合于所述多个像素中的所述每一个的电压源与浮动扩散电容器之间，其中所述电压源响应于重置信号通过所述重置晶体管耦合到所述浮动扩散电容器；
控制电路，其经耦合以控制所述多个像素；和
电压供应网格，其耦合到所述多个像素，
其中所述多个像素中的每一个经耦合以选择性地将图像数据信号输出到所述多个位线中的所述一个，
其中所述多个像素中的每一个进一步经耦合以选择性地箝位所述多个位线中的所述一个，
其中所述多个像素中的每一个被布置成选择性地与所述多个位线中的所述一个断开耦合，
其中所述控制电路经耦合以致使箝位电压应用到所述行选择晶体管的所述第一端子以控制所述像素选择性地箝位所述多个位线中的所述一个，以使得箝位电流穿过所述第二端子，
其中所述电压源是可变电压源，其中所述可变电压源经耦合以通过所述重置晶体管将重置电压选择性地供应到所述浮动扩散电容器以重置所述多个像素中的所述每一个，且其中所述可变电压源经耦合以通过所述重置晶体管将所述箝位电压选择性地供应到所述浮动扩散电容器以选择性地箝位所述多个位线中的所述一个。
10.根据权利要求9所述的图像感测装置，其中所述像素布置成多个行，其中所述控制电路进一步经耦合以控制第一行中的像素选择性地将图像数据信号输出到所述多个位线并且控制靠近所述第一行的第二行中的像素以选择性地箝位所述多个位线。
11.根据权利要求10所述的图像感测装置，其中所述控制电路进一步经耦合以控制包含所述第二行的所述多个行中的像素选择性地箝位所述多个位线。
12.根据权利要求9所述的图像感测装置，其中所述第一端子是所述行选择晶体管的漏极。
13.根据权利要求9所述的图像感测装置，其中所述第二端子是所述行选择晶体管的源极。
CN202011348333.5A 2019-12-09 2020-11-26 具有电压供应网格箝位的图像感测装置 Active CN113038044B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410546956.5A CN118354218A (zh) 2019-12-09 2020-11-26 具有电压供应网格箝位的图像传感器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/708,135 US11218659B2 (en) 2019-12-09 2019-12-09 Image sensor with voltage supply grid clamping
US16/708,135 2019-12-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410546956.5A Division CN118354218A (zh) 2019-12-09 2020-11-26 具有电压供应网格箝位的图像传感器

Publications (2)

Publication Number Publication Date
CN113038044A CN113038044A (zh) 2021-06-25
CN113038044B true CN113038044B (zh) 2024-05-24

Family

ID=76209894

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202410546956.5A Pending CN118354218A (zh) 2019-12-09 2020-11-26 具有电压供应网格箝位的图像传感器
CN202011348333.5A Active CN113038044B (zh) 2019-12-09 2020-11-26 具有电压供应网格箝位的图像感测装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202410546956.5A Pending CN118354218A (zh) 2019-12-09 2020-11-26 具有电压供应网格箝位的图像传感器

Country Status (3)

Country Link
US (2) US11218659B2 (zh)
CN (2) CN118354218A (zh)
TW (2) TWI819251B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210083450A (ko) * 2019-12-26 2021-07-07 삼성전자주식회사 파워 스위치를 포함하는 이미지 센서 구동 회로 및 이를 포함하는 이미지 센서
JP7419500B2 (ja) * 2020-04-06 2024-01-22 オリンパス株式会社 撮像装置および内視鏡システム
US12096148B2 (en) * 2021-11-19 2024-09-17 Samsung Electronics Co., Ltd. Image sensor device and operation method thereof
US20230168728A1 (en) * 2021-11-30 2023-06-01 Qualcomm Incorporated Neural-network-based power management for neural network loads
US11843884B1 (en) 2023-04-28 2023-12-12 Omnivision Technologies, Inc. HV driver for rolling clamp in image sensor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104247404A (zh) * 2012-05-01 2014-12-24 索尼公司 图像传感器以及用于图像传感器的控制方法
CN109963095A (zh) * 2017-12-22 2019-07-02 豪威科技股份有限公司 快速稳定输出线电路、快速稳定方法和成像系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720594B2 (en) * 2002-01-07 2004-04-13 Xerox Corporation Image sensor array with reduced pixel crosstalk
JP2010200025A (ja) * 2009-02-25 2010-09-09 Panasonic Corp 固体撮像装置
JP5313766B2 (ja) * 2009-05-21 2013-10-09 シャープ株式会社 固体撮像装置および電子情報機器
TWI396434B (zh) * 2010-06-02 2013-05-11 Himax Imaging Inc 影像感測器的像素單元和箝位電路
JP5930651B2 (ja) * 2011-10-07 2016-06-08 キヤノン株式会社 固体撮像装置
JP6004652B2 (ja) * 2012-01-18 2016-10-12 キヤノン株式会社 揚像装置及びその駆動方法
US9307161B2 (en) * 2014-01-10 2016-04-05 Qualcomm Incorporated System and method for capturing digital images using multiple short exposures
JP2015185823A (ja) * 2014-03-26 2015-10-22 ソニー株式会社 固体撮像素子、及び、撮像装置
US9661251B1 (en) * 2015-10-30 2017-05-23 Sony Semiconductor Solutions Corporation Adaptive gain control using sample-and-hold circuit for analog CDS
US9961279B1 (en) * 2016-12-20 2018-05-01 Omnivision Technologies, Inc. Blooming free high dynamic range image sensor read out architecture using in-frame multi-bit exposure control
KR102573304B1 (ko) * 2018-06-27 2023-08-31 삼성전자 주식회사 이미지 센서, 픽셀 어레이 및 그 동작 방법
US11233962B2 (en) * 2018-06-27 2022-01-25 Samsung Electronics Co., Ltd. Image sensor and pixel array which operate based on a clamp voltage and a selection voltage, and operation method of the image sensor
KR20210037302A (ko) * 2019-09-27 2021-04-06 삼성전자주식회사 이미지 센서 및 그 동작 방법
KR20230008370A (ko) * 2021-07-07 2023-01-16 삼성전자주식회사 온도 변화에 따른 전압 레벨을 보상하는 전자 회로 및 이를 포함하는 이미지 센서

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104247404A (zh) * 2012-05-01 2014-12-24 索尼公司 图像传感器以及用于图像传感器的控制方法
CN109963095A (zh) * 2017-12-22 2019-07-02 豪威科技股份有限公司 快速稳定输出线电路、快速稳定方法和成像系统

Also Published As

Publication number Publication date
TW202143701A (zh) 2021-11-16
TWI819251B (zh) 2023-10-21
US11706543B2 (en) 2023-07-18
CN113038044A (zh) 2021-06-25
US20210176417A1 (en) 2021-06-10
CN118354218A (zh) 2024-07-16
TW202418815A (zh) 2024-05-01
US20220078365A1 (en) 2022-03-10
US11218659B2 (en) 2022-01-04

Similar Documents

Publication Publication Date Title
CN113038044B (zh) 具有电压供应网格箝位的图像感测装置
US10277843B2 (en) Oversampled image sensor with conditional pixel readout
US8605182B2 (en) Driving method of solid-state imaging apparatus with successive clamping
JP4144578B2 (ja) 固体撮像装置、画素信号処理方法
JP4485203B2 (ja) ノイズ消去型ｃｍｏｓ画像センサ
CN102572326B (zh) 具有流水线化列模数转换器的图像传感器
EP1942663B1 (en) Column current source
CN103607547B (zh) 镜像像素成像装置及其成像方法
US20090079856A1 (en) Solid-state imaging device and driving method therefor
US6590198B1 (en) Video bus for high speed multi-resolution imagers
TWI603618B (zh) 像素控制信號驅動器
US10455175B2 (en) Solid state imaging device and imaging apparatus including clipping sections clipping the voltage of vertical signal line to a predetermined value
CN112243098B (zh) 开关驱动器电路及包含其的成像系统
US6633029B2 (en) Video bus for high speed multi-resolution imagers and method thereof
JP4840402B2 (ja) 固体撮像装置、画素信号処理方法、アナログ信号転送装置、アナログ信号転送方法
JP4432509B2 (ja) 物理量分布検知の半導体装置、並びにこの半導体装置の駆動制御方法および駆動制御装置
CN203801011U (zh) 成像装置
US7525079B2 (en) CMOS image sensor circuit and method of supplying initial charge thereof
KR100864622B1 (ko) 이미지 센서용 화소 회로 및 샘플 및 홀더의 제어방법
WO2011070745A1 (ja) 固体撮像装置及び撮像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant