TW202119604A - 半導體器件和其形成方法 - Google Patents

半導體器件和其形成方法 Download PDF

Info

Publication number
TW202119604A
TW202119604A TW109129389A TW109129389A TW202119604A TW 202119604 A TW202119604 A TW 202119604A TW 109129389 A TW109129389 A TW 109129389A TW 109129389 A TW109129389 A TW 109129389A TW 202119604 A TW202119604 A TW 202119604A
Authority
TW
Taiwan
Prior art keywords
source
dielectric layer
drain region
semiconductor device
region
Prior art date
Application number
TW109129389A
Other languages
English (en)
Other versions
TWI742824B (zh
Inventor
黃進義
施惟凱
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202119604A publication Critical patent/TW202119604A/zh
Application granted granted Critical
Publication of TWI742824B publication Critical patent/TWI742824B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell

Abstract

本發明提供一種半導體器件，包含：通道區，位於源極區與汲極區之間；閘極，位於通道區上方；介電層，位於閘極上方；電容場板，位於介電層上方；以及字元線，電耦合到電容場板。

Description

半導體器件和其形成方法
半導體組件實施於眾多電子器件中，例如行動電話、膝上型計算機、桌上型計算機、平板計算機、手錶、游戲系統，以及各種其它工業、商業以及消費電子産品。半導體領域中的技術發展已經使得電子電路具有比前幾代的那些電子電路更多的組件。此外，每半導體晶圓區域的組件的數量持續增加。
以下公開內容提供用於實施所提供主題的不同特徵的若干不同實施例或實例。下文描述組件和佈置的具體實例來簡化本公開。當然，這些組件和佈置只是實例且並不意欲為限制性的。舉例來說，在以下描述中，第一特徵在第二特徵上方或第二特徵上的形成可包含第一特徵和第二特徵直接接觸地形成的實施例，且還可包含額外特徵可在第一特徵與第二特徵之間形成以使得第一特徵和第二特徵可不直接接觸的實施例。另外，本公開可在各種實例中重複附圖符號或字母。這種重複使用是出於簡化和清楚的目的，而不是自身指示所論述的各種實施例或配置之間的關係。
此外，為易於描述，本文中可使用例如「在…之下（beneath）」、「在…下方（below）」、「下部（lower）」、「在…之上（above）」、「上部（upper）」以及類似術語的空間相對性術語來描述如圖式中所示出的一個元件或特徵與另一（其他）元件或特徵的關係。除圖式中所示出的取向以外，空間相對性術語意欲涵蓋器件在使用或操作中的不同取向。裝置可有其他取向（旋轉90度或處於其它取向），且本文中所使用的空間相對性術語可同樣相應地進行解釋。
非揮發性記憶體（non-volatile memory，NVM）位元單元（bit cell）包括在記憶胞（memory cell）上方堆疊的字元線電容器。NVM位元單元堆疊包括：基底的摻雜阱中的通道區；通道區上方的閘極；閘極上方的介電層；介電層上方的電容場板；以及位於電容場板上方且電耦合到電容場板的字元線。通過在閘極上方堆疊電容場板以及在電容場板上方堆疊介電層，相較於包括字元線電容式電晶體和與字元線電容式電晶體相鄰的單元電晶體兩者的常規NVM位元單元，NVM位元單元具有更小的覆蓋面積（footprint）。因此，可增加單元密度。同樣，由於字元線電容器堆疊於記憶胞上方且沒有與記憶胞相鄰，所以記憶胞的摻雜阱區形成通道區，並且與常規NVM位元單元相比，所述通道區並不需要植入物。由於通道區並不需要植入物，所以NVM位元單元製程的設計和製造成本低於通道區中需要植入物的NVM位元單元製程的設計和製造成本。
轉到圖1A和圖1B，半導體器件100中的至少一些形成在基底102上。在一些實施例中，基底102包括磊晶層、絕緣體上矽（silicon-on-insulator，SOI）結構、晶圓或由晶圓形成的晶粒中的至少一個。在一些實施例中，基底102包括矽、鍺、碳化物、鎵、砷化物、砷、銦、氧化物、藍寶石或其它合適的材料中的至少一個。在一些實施例中，基底102是p型基底（P基底）或n型基底（N基底）中的至少一個。在一些實施例中，基底102包括p摻雜阱區或n摻雜阱區中的一個或多個。
在一些實施例中，基底102包括埋層（buried layer）104。在一些實施例中，埋層104包括磷、砷、鋰、硼、鋁、鎵、銦或其它合適的摻雜劑中的至少一個。在一些實施例中，埋層104是n型埋層（n-type buried layer，NBL）或p型埋層（p-type buried layer，PBL）中的至少一個。在一些實施例中，離子植入或其它合適的技術用來將n型摻雜劑或p型摻雜劑引入到基底102中以形成埋層104。
根據一些實施例，半導體器件100包括一個或多個隔離區，例如第一隔離區（也稱為隔離區）106a、第二隔離區（也稱為隔離區）106b或第三隔離區（也稱為隔離區）106c。隔離區106a、隔離區106b、隔離區106c包括介電材料並且形成在基底102中。根據一些實施例，第一隔離區106a、第二隔離區106b或第三隔離區106c中的一個或多個是包括氧化物、氮化物或其它合適材料中的至少一個的淺溝槽隔離（shallow trench isolation，STI）區。
根據一些實施例，半導體器件100包括形成在基底102中的阱107。阱107包括植入到基底102中的摻雜劑。根據一些實施例，阱107包括n型摻雜劑，例如磷（P）、砷（As）、銻（Sb）、至少一個第V族元素或其它合適的材料中的至少一個。根據一些實施例，阱107包括p型摻雜劑，例如硼（B）、鋁（Al）、鎵（Ga）、銦（In）、至少一個第III族元素或其它合適的材料中的至少一個。
根據一些實施例，半導體器件100包括形成在基底102上方的閘極絕緣層122。根據一些實施例，閘極絕緣層122是高k介電層。如本文中所使用，術語「高k介電質」指具有大於或等於約3.9（其是SiO2 的k值）的介電常數k的材料。高k介電層的材料可以是任何合適的材料。高k介電層的材料的實例包含但不限於：Al2 O3 、HfO2 、ZrO2 、La2 O3 、TiO2 、SrTiO3 、LaAlO3 、Y2 O3 、Al2 Ox Ny 、HfOx Ny 、ZrOx Ny 、La2 Ox Ny 、TiOx Ny 、SrTiOx Ny 、LaAlOx Ny 、Y2 Ox Ny 、SiON、SiNx 、其矽酸鹽以及其合金。x的每一值獨立地為0.5到3，並且y的每一值獨立地為0到2。根據一些實施例，閘極絕緣層122是通過熱氧化基底102的區的矽以形成二氧化矽的絕緣層而形成的氧化物。根據一些實施例，閘極絕緣層122通過自限制氧化（self-limiting oxidation）的製程而形成。
根據一些實施例，半導體器件100包括形成在閘極絕緣層122上方的閘極電極116。根據一些實施例，閘極電極116包括導電材料。根據一些實施例，閘極電極116包括多晶矽、金屬或其它合適的材料中的至少一個。根據一些實施例，使用微影、蝕刻或其它合適的製程中的一個或多個來形成閘極電極116。根據一些實施例，閘極電極材料形成在基底上方，並且光阻層形成在閘極電極材料上方。根據一些實施例，對光阻層進行曝光以形成圖案，並且執行曝光後顯影製程以形成罩幕元件。罩幕元件在執行蝕刻製程時保護閘極電極材料的部分，使得閘極電極116保留在基底102上方並且位於其中將形成第一源極/汲極區110a的區域與其中將形成第二源極/汲極區110b的區域之間。在一些實施例中，閘極電極116經由替換閘極製程（replacement gate process）形成，其中虛擬閘極材料（例如多晶矽）用來初始地形成閘極電極116，並且在製程的後期，例如在形成第一源極/汲極區110a和第二源極/汲極區110b之後，使用另一閘極電極材料（例如金屬）替換虛擬閘極電極材料。在這類實施例中，閘極絕緣層122也在蝕刻製程期間被蝕刻。根據一些實施例，閘極電極116具有由閘極電極116的側表面124a、側表面124b之間的距離限定的長度118。
根據一些實施例，半導體器件100包括一個或多個記憶胞（memory cell，MCEL）植入區，例如第一離子植入區112a和第二離子植入區112b，所述一個或多個記憶胞植入區鄰近於閘極絕緣層122和閘極電極116形成在基底102中。在一些實施例中，第一離子植入區112a或第二離子植入區112b中的一個或多個通過離子植入、分子擴散或其它合適的技術中的至少一種形成。在一些實施例中，第一離子植入區112a或第二離子植入區112b中的一個或多個包括p型摻雜劑或n型摻雜劑中的至少一個。根據一些實施例，第一離子植入區112a或第二離子植入區112b中的一個或多個具有比第一源極/汲極區110a或第二源極/汲極區110b的p型摻雜劑或n型摻雜劑濃度更大的p型摻雜劑或n型摻雜劑濃度。
根據一些實施例，半導體器件100包括與閘極絕緣層122和閘極電極116相鄰形成的一個或多個間隔件，例如第一間隔件126a和第二間隔件126b。在一些實施例中，第一間隔件126a形成在第一離子植入區112a上方，並且第二間隔件126b形成在第二離子植入區112b上方。第一間隔件126a或第二間隔件126b中的一個或多個包括氧化物、氮化物或其它合適的材料中的至少一個。在其它實施例中，間隔件（例如第一間隔件126a或第二間隔件126b中的至少一個）並不形成為與閘極絕緣層122或閘極電極116中的至少一個相鄰。
根據一些實施例，半導體器件100包括一個或多個源極/汲極區，例如第一源極/汲極區110a和第二源極/汲極區110b，所述一個或多個源極/汲極區在隔離區106b、隔離區106c與閘極絕緣層122和閘極電極116之間形成在基底102中。在一些實施例中，在形成第一間隔件126a之後，第一源極/汲極區110a形成在第二隔離區106b與第一離子植入區112a之間。在一些實施例中，在形成第二間隔件126b之後，第二源極/汲極區110b形成在第三隔離區106c與第二離子植入區112b之間。第一源極/汲極區110a或第二源極/汲極區110b中的一個或多個可通過離子植入、分子擴散或其它合適的技術中的至少一種形成。在一些實施例中，第一源極/汲極區110a或第二源極/汲極區110b中的一個或多個包括p型摻雜劑或n型摻雜劑中的至少一個。
根據一些實施例，半導體器件100包括一個或多個摻雜區，例如在隔離區106a與隔離區106b之間形成在基底102中的摻雜區108。摻雜區108可通過離子植入、分子擴散或其它合適的技術中的至少一種形成。控制植入到基底102中的摻雜劑的數目或量，以便控制摻雜區108中的摻雜劑濃度。根據一些實施例，控制植入到基底102中的摻雜劑的能量，以便控制植入到基底102中的摻雜劑的深度。根據一些實施例，通過增加或減少用以將摻雜劑導向到基底102中的電壓來控制基底102中的摻雜劑的深度。在一些實施例中，摻雜區108包括p型摻雜劑或n型摻雜劑中的至少一個。
根據一些實施例，以與控制用於形成摻雜區108的摻雜劑的數目或量相同或類似的方式或其它合適的方式控制植入到基底102中以形成第一源極/汲極區110a或第二源極/汲極區110b中的一個或多個的摻雜劑的數目或量。在一些實施例中，第一源極/汲極區110a或第二源極/汲極區110b中的至少一個包括與摻雜區108不同類型的摻雜劑。舉例來說，在一些實施例中，當摻雜區108包括p型摻雜劑時，第一源極/汲極區110a和第二源極/汲極區110b包括n型摻雜劑。
根據一些實施例，半導體器件100包括電晶體120，所述電晶體120包括第一源極/汲極區110a、第二源極/汲極區110b、閘極絕緣層122、閘極電極116以及基底102的在閘極絕緣層122下方的至少一部分。根據一些實施例，基底102的在閘極絕緣層122下方的部分限定電晶體120的通道區114。
參考圖2，根據一些實施例，介電層202形成在基底102、第一間隔件126a、第二間隔件126b以及閘極電極116上方。在沒有形成第一間隔件126a或第二間隔件126b中的至少一個的一些實施例中，介電層202形成為與閘極絕緣層122的側壁或閘極電極116的側壁中的至少一個直接接觸。在一些實施例中，介電層202包括介電材料，例如氧化物、氧化矽、氮化矽、氮化矽碳（silicon carbon nitride）、氮氧化矽、碳化矽或碳氧化矽（silicon oxycarbide），或其組合，或其它合適的材料。根據一些實施例，介電層202是抗蝕保護氧化物膜（resist-protection-oxide film，RPO膜）。根據一些實施例，介電層202包括單一氧化層。根據一些實施例，介電層202包括多個層。舉例來說，介電層202可包括基底102、第一間隔件126a、第二間隔件126b以及閘極電極116上方的第一氧化物層，第一氧化物層上方的氮化矽層以及氮化矽層上方的第二氧化物層。
根據一些實施例，介電層202通過原子層沉積（atomic layer deposition，ALD）、化學氣相沉積（chemical vapor deposition，CVD）、電漿增强化學氣相沉積（plasma enhanced chemical vapor deposition，PECVD）或其它合適的製程形成。在一些實施例中，介電層202形成為具有大於2奈米（nm）的厚度200。根據一些實施例，通過具有大於2奈米的厚度200，介電層202防止閘極電極116在矽化物形成製程（例如隨後就圖7描述的矽化物形成製程）期間經歷矽化。根據一些實施例，通過使介電層202形成為具有大於2奈米的厚度200，在矽化物形成製程期間，介電層202上方不需要對矽化具有耐受性的光阻層來保護閘極電極116。根據一些實施例，介電層202形成為具有小於10奈米的厚度200。
根據一些實施例，介電層202包括第一部分204a、第二部分204b以及第三部分204c。根據一些實施例，介電層202的第一部分204a上覆於第一源極/汲極區110a的第一部分206a、隔離區106b、摻雜區108以及隔離區106a。根據一些實施例，介電層202的第二部分204b上覆於第二源極/汲極區110b的第一部分206b和隔離區106c。根據一些實施例，介電層202的第三部分204c毗鄰閘極電極116、第一間隔件126a、第二間隔件126b、介電層202的第一部分204a、介電層202的第二部分204b、第一源極/汲極區110a的第二部分208a以及第二源極/汲極區110b的第二部分208b。根據一些實施例，第一源極/汲極區110a的第二部分208a安置在第一源極/汲極區110a的第一部分206a與第一離子植入區112a之間。根據一些實施例，第二源極/汲極區110b的第二部分208b安置在第二源極/汲極區110b的第一部分206b與第二離子植入區112b之間。根據一些實施例，介電層202的第三部分204c的第一底部表面210a上覆於第一源極/汲極區110a的第二部分208a，並且介電層202的第三部分204c的第二底部表面210b上覆於第二源極/汲極區110b的第二部分208b。根據一些實施例，介電層202的第三部分204c的第三底部表面210c上覆於閘極電極116、第一間隔件126a以及第二間隔件126b。根據一些實施例，介電層202的第三部分204c的第一底部表面210a和介電層202的第三部分204c的第三底部表面210c在竪直方向上分隔開距離212。
參考圖3，根據一些實施例，光阻層300形成在介電層202上方。光阻層300可通過旋轉、噴霧塗佈或其它合適的製程中的一種或多種形成。光阻層300包括光敏材料，使得光阻層300的特性（例如可溶性）受光影響。光阻層300是負型光阻或正型光阻。就負型光阻來說，負型光阻的區在受光源照射時變為不可溶的，使得在隨後的顯影階段期間將溶劑施加於負型光阻來去除負型光阻的未照射區。因此，形成於負型光阻中的圖案是由光源與負型光阻之間的模板的不透明區限定的圖案的負面。在正型光阻中，正型光阻的照射區變為可溶的且在顯影期間經由施加溶劑來去除。因此，形成在正型光阻中的圖案是光源與正型光阻之間的模板的不透明區的正面圖像。
參考圖4，當光阻層300是正型光阻時，在光阻層300上覆於介電層202的第三部分204c的部分上方形成光罩幕400。根據一些實施例，光罩幕400的寬度406相同於、大於或小於介電層202的第三部分204c的寬度408。根據一些實施例，介電層202的第一部分204a和介電層202的第二部分204b上方的光阻層300的（未由光罩幕400隱蔽的）暴露部分以及光罩幕400由光源402照射以聚合光阻層300的暴露部分，借此在光阻層300中形成可溶區404。
當光阻層300是負型光阻時，光罩幕（圖中未示）形成在介電層202的第一部分204a和介電層202的第二部分204b上方。根據一些實施例，介電層202的第三部分204c上方的光阻層300的暴露部分以及介電層202的第一部分204a和介電層202的第二部分204b上方的光罩幕由光源402照射以聚合光阻層300的暴露部分。
參考圖5，根據一些實施例，無論光阻層300是正型光阻還是負型光阻，在光阻層300的暴露部分和光罩幕400已由光源402照射之後去除光罩幕400。根據一些實施例，光罩幕400通過化學機械拋光、濕式蝕刻、乾式蝕刻或其它合適的製程中的一種或多種來去除。舉例來說，在一些實施例中，施加溶劑500以去除光阻層300的可溶區404。
參考圖6，根據一些實施例，執行蝕刻製程600以去除沒有由光阻層300保護的介電層202的部分。在一些實施例中，蝕刻製程600包括乾式蝕刻製程。在一些實施例中，蝕刻製程600包括濕式蝕刻製程，其中使用氫氟酸或經稀釋的氫氟酸作為蝕刻劑。在一些實施例中，蝕刻製程600包括乾式蝕刻和濕式蝕刻的組合。根據一些實施例，蝕刻製程600去除介電層202的第一部分204a和介電層202的第二部分204b。
參考圖7，根據一些實施例，去除光阻層300。在一些實施例中，光阻層300通過光阻灰化或剝離製程來去除。根據一些實施例，光阻層300的去除暴露出介電層202的未去除部分，例如介電層202的第三部分204c。
在一些實施例中，矽化物區700a、矽化物區700b以及矽化物700c分別地形成在摻雜區108、第一源極/汲極區110a以及第二源極/汲極區110b上。在一些實施例中，矽化物區700b和矽化物區700c只形成在沒有由介電層202的第三部分204c隱蔽的第一源極/汲極區110a的一部分上和第二源極/汲極區110b的一部分上。舉例來說，矽化物區700b和矽化物區700c可只形成在第一源極/汲極區110a的第一部分206a上和第二源極/汲極區110b的第一部分206b上。
根據一些實施例，矽化物區700a、矽化物區700b以及矽化物區700c通過自身對準矽化物製程（self-aligned silicide process），也稱作自對準矽化物製程（salicide process）來形成。在一些實施例中，自對準矽化物製程包括在500攝氏度到900攝氏度之間的溫度下經由濺射在基底102的表面上沉積金屬材料，使得下伏（underlying）矽與金屬材料之間反應以形成矽化物區700a、矽化物區700b以及矽化物區700c。根據一些實施例，蝕刻掉未經反應的金屬材料。在一些實施例中，矽化物區700a、矽化物區700b以及矽化物區700c包括矽化鈦、矽化鈷、矽化鎳、矽化鉑、矽化鉺、矽化鈀或其它合適的材料中的一種或多種。
參考圖8，根據一些實施例，層間介電（interlayer dielectric，ILD）層800形成在基底102和介電層202上方。在一些實施例中，ILD層800包括介電材料。根據一些實施例，介電材料包括以下各項中的一個或多個：氧化矽、氮化矽、氮氧化矽、磷矽酸鹽玻璃（phosphosilicate glass，PSG）、硼磷矽玻璃（borophosphosilicate glass，BPSG）、旋塗式玻璃（spin-on glass，SOG）、氟化矽玻璃（fluorinated silica glass，FSG）、碳摻雜氧化矽（例如，SiCOH）、非晶氟化碳、雙-苯並環丁烯（BCB）、聚醯亞胺、其組合或其它合適的材料。在一些實施例中，ILD層800通過CVD、高密度電漿（high density plasma，HDP）CVD、次大氣壓CVD（sub-atmospheric CVD，SACVD）、旋塗、濺射或其它合適的製程進行沉積。
參考圖9，根據一些實施例，ILD層800經由蝕刻製程蝕刻以形成以下各項中的一個或多個：閘極竪直內連線通道（vertical interconnect access，VIA）孔900、摻雜區竪直內連線通道孔（也稱為竪直內連線通道孔）902a、第一源極/汲極竪直內連線通道孔（也稱為竪直內連線通道孔）902b或第二源極/汲極竪直內連線通道孔（也稱為竪直內連線通道孔）902c。根據一些實施例，ILD層800通過微影製程或其它合適的製程中的一種或多種進行蝕刻。
在一些實施例中，閘極竪直內連線通道孔900在形成摻雜區竪直內連線通道孔902a、第一源極/汲極竪直內連線通道孔902b或第二源極／汲極竪直內連線通道孔902c之前形成。根據一些實施例，至少部分地用一個或多個材料填充閘極竪直內連線通道孔900。在實例中，在一些實施例中，電容場板的層（關於圖10描述）在形成摻雜區竪直內連線通道孔902a、第一源極/汲極竪直內連線通道孔902b或第二源極/汲極竪直內連線通道孔902c之前形成在閘極竪直內連線通道孔900中。作為另一實例，罩幕層（圖中未示）可在形成摻雜區竪直內連線通道孔902a、第一源極/汲極竪直內連線通道孔902b或第二源極/汲極竪直內連線通道孔902c之前形成在閘極竪直內連線通道孔900上方並且至少部分地填充閘極竪直內連線通道孔900。可在形成摻雜區竪直內連線通道孔902a、第一源極/汲極竪直內連線通道孔902b或第二源極／汲極竪直內連線通道孔902c中的至少一個並且用導電材料進行填充之後去除罩幕層。
根據一些實施例，在形成和填充閘極竪直內連線通道孔900之前，形成並用導電材料填充摻雜區竪直內連線通道孔902a、第一源極/汲極竪直內連線通道孔902b或第二源極/汲極竪直內連線通道孔902c中的至少一個。因此，用於在形成和填充閘極竪直內連線通道孔900之前形成和填充竪直內連線通道孔902a、竪直內連線通道孔902b或竪直內連線通道孔902c的製程動作的次序可與上文所討論的用於在形成和填充竪直內連線通道孔902a、竪直內連線通道孔902b或竪直內連線通道孔902c之前形成和填充閘極竪直內連線通道孔900的製程動作的次序相反。
參考圖10，根據一些實施例，用一種或多種導電材料填充摻雜區竪直內連線通道孔902a、第一源極/汲極竪直內連線通道孔902b以及第二源極/汲極竪直內連線通道孔902c以形成竪直內連線通道1000。在一些實施例中，用W、Ti、Co、Cu、Sn、Ni、Au、Ag或其它合適的材料中的一種或多種填充多個竪直內連線通道1000中的一個或多個。在一些實施例中，竪直內連線通道1000中的一個或多個通過以下各項中的至少一種形成：物理氣相沉積（physical vapor deposition，PVD）、濺射、化學氣相沉積（CVD）、低壓CVD（low pressure CVD，LPCVD）、原子層化學氣相沉積（atomic layer chemical vapor deposition，ALCVD）、超高真空CVD（ultrahigh vacuum CVD，UHVCVD）、減壓CVD（reduced pressure CVD，RPCVD）、分子束磊晶法（molecular beam epitaxy，MBE）、液相磊晶法（liquid phase epitaxy，LPE）或其它合適的技術。
根據一些實施例，用W、Ti、Co、Cu、Sn、Ni、Au、Ag或其它合適的材料中的一種或多種填充閘極竪直內連線通道孔900。根據一些實施例，電容場板（capacitive field plate，CFP）1002形成在閘極竪直內連線通道孔900中。根據一些實施例，CFP 1002包括導電材料的一個或多個層。根據一些實施例，CFP 1002包括一個或多個導電層和一個或多個介電膜。根據一些實施例，CFP 1002包括一個或多個氧化物膜層。根據一些實施例，CFP 1002包括一個或多個導電板。根據一些實施例，CFP 1002包括一個或多個氧化物板。根據一些實施例，CFP 1002包括兩個導電板之間的氧化物膜材料。根據一些實施例，CFP 1002包括導電板，所述導電板包括W、Ti、Co、Cu、Sn、Ni、Au、Ag或其它合適的材料中的一種或多種。根據一些實施例，CFP 1002包括介電板或膜，所述介電板或膜包括陶瓷材料、合成或半合成有機化合物、氧化物或其它合適的材料中的一種或多種。根據一些實施例，CFP 1002包括介電板或膜，所述介電板或膜包括與介電層202或RPO膜相同或類似的材料。根據一些實施例，CFP 1002和介電層202均包括氧化物膜。根據一些實施例，半導體器件100包括電容器1006，所述電容器1006包括作為第一（上部）導體的CFP 1002、作為介電質的介電層202以及作為第二（下部）導體的閘極電極116。
根據一些實施例，CFP 1002具有長度1004。根據一些實施例，CFP 1002的長度1004是大於、等於或小於閘極電極116的長度118中的一種。根據一些實施例，CFP 1002的至少一部分位於閘極電極116上方。根據一些實施例，CFP 1002的至少一部分位於閘極電極116正上方或上覆於閘極電極116。
根據一些實施例，如果CFP 1002的長度1004大於閘極電極116的長度118，那麽CFP 1002與閘極電極116之間的耦合比相對於其中CFP 1002的長度1004不大於閘極電極116的長度118的配置更大。根據一些實施例，CFP 1002與閘極電極116之間的耦合比越大，半導體器件100在較低的操作電壓下的性能就越高。根據一些實施例，半導體器件100的操作電壓是施加到CFP 1002以為閘極電極116充電的電壓。根據一些實施例，如果CFP 1002的長度1004大於閘極電極116的長度118，那麽相對於在CFP 1002的長度1004不大於閘極電極116長度118的情况下為閘極電極116充電所需要的電壓，施加到CFP 1002的較低電壓將足以為閘極電極116充電。根據一些實施例，閘極電極116的長度118小於、等於或大於0.18微米（µm），並且CFP 1002的長度1004等於或大於0.3微米。
根據一些實施例，在長度方向上至少0.12微米的CFP 1002位於閘極電極116上方。根據一些實施例，在長度方向上至少0.12微米的CFP 1002位於閘極電極116正上方或上覆於閘極電極116。根據一些實施例，CFP 1002在長度方向上位於至少0.12微米的閘極電極116上方。根據一些實施例，CFP 1002在長度方向上位於至少0.12微米的閘極電極116正上方或上覆於至少0.12微米的閘極電極116。根據一些實施例，相對於在CFP 1002與閘極電極交疊小於0.12微米的情况下所需要的操作電壓，在長度方向上使CFP 1002與閘極電極116交疊至少0.12微米提供幅值足够高的耦合比以容許使用較低的操作電壓。
參考圖11，根據一些實施例，半導體器件100包括在形成竪直內連線通道1000和CFP 1002之後形成在ILD層800上方的接觸層1100。在一些實施例中，接觸層1100包括介電材料，例如以下各項中的一個或多個：氧化矽、氮化矽、氮氧化矽、磷矽酸鹽玻璃（PSG）、硼磷矽玻璃（BPSG）、旋塗式玻璃（SOG）、氟化矽玻璃（FSG）、碳摻雜氧化矽（例如，SiCOH）、非晶氟化碳、雙-苯並環丁烯（BCB）、聚醯亞胺、其組合或其它合適的材料。在一些實施例中，接觸層1100通過CVD、高密度電漿（HDP）CVD、次大氣壓CVD（SACVD）、旋塗、濺射或其它合適的製程進行沉積。
根據一些實施例，接觸層1100包括竪直內連線通道接觸件1102a、竪直內連線通道接觸件1102b以及竪直內連線通道接觸件1102c。根據一些實施例，竪直內連線通道接觸件1102a電耦合到摻雜區108、竪直內連線通道接觸件1102b電耦合到第一源極/汲極區110a或竪直內連線通道接觸件1102c電耦合到第二源極/汲極區110b。根據一些實施例，接觸層1100包括電耦合到CFP 1002的字元線1104。
根據一些實施例，圖11的半導體器件100充當記憶胞。圖12是繪示根據一些實施例的用於執行圖11的半導體器件100的記憶功能的各種接觸訊號的相對幅值的表1200。在一些實施例中，竪直內連線通道接觸件1102c是電耦合到第二源極/汲極區110b的汲極接觸件，字元線1104是電耦合到閘極電極116的閘極接觸件，且竪直內連線通道接觸件1102b是電耦合到第一源極/汲極區110a的源極接觸件。根據一些實施例，半導體器件100的記憶胞條件包含干擾（disturb）、編程（program）、擦除（erase）以及讀取（read）。根據一些實施例，將每一接觸件依據表1200設置成一個訊號準位以使半導體器件100處於如所示的記憶胞條件中的一個或多個中。
參考圖13和圖14，半導體器件1300包括基底1302，所述基底1302包括上覆於內埋氧化物層（buried oxide layer）1306的第一鰭片結構1304a和第二鰭片結構1304b。根據一些實施例，半導體器件1300包括一個或多個隔離區，例如隔離區1308。隔離區1308包括介電材料並且安置在基底1302中。根據一些實施例，隔離區1308是包括氧化物、氮化物或其它合適的材料中的至少一個的淺溝槽隔離（STI）區。
根據一些實施例，半導體器件1300包括阱1310，所述阱1310包括植入到基底1302中的摻雜劑。根據一些實施例，阱1310包括n型摻雜劑，例如磷（P）、砷（As）、銻（Sb）、至少一個第V族元素或其它合適的材料中的至少一個。根據一些實施例，阱1310包括p型摻雜劑，例如硼（B）、鋁（Al）、鎵（Ga）、銦（In）、至少一個第III族元素或其它合適的材料中的至少一個。根據一些實施例，阱1310鄰接隔離區1308。
在一些實施例中，通道區1400位於第一鰭片結構1304a與第二鰭片結構1304b之間，並且閘極絕緣區1314位於通道區1400上方。半導體器件1300包括閘極絕緣區1314上方的閘極1316和閘極1316上方的介電層1318。根據一些實施例，半導體器件1300包括介電層1318上方的電容場板1320和電耦合到電容場板1320的字元線1322。根據一些實施例，第一鰭片結構1304a包括第一源極/汲極區1312a，並且第二鰭片結構1304b包括第二源極/汲極區1312b。在一些實施例中，第一源極/汲極區1312a或第二源極/汲極區1312b中的一個或多個通過離子植入、分子擴散或其它合適的技術中的至少一種形成。
而圖2到圖8示出其中分別地形成介電層202和ILD層800的製程。在一些實施例中，介電層202可起ILD層的作用。舉例來說，關於圖15，在一些實施例中，在形成圖1A中示出的半導體器件100之後，介電層202可形成為大於圖2的介電層202的厚度200的厚度1500。
圖15的介電層202可通過上文關於形成介電層202或ILD層800所描述的沉積方法中的一種或多種或其它合適的製程來形成。在一些實施例中，介電層202可起ILD層的作用，圖3到圖8中所示出的特徵的形成可從半導體器件100的形成中省略。
參考圖16，經由蝕刻製程蝕刻介電層202，以形成如就圖9所描述的閘極竪直內連線通道孔900、摻雜區竪直內連線通道孔902a、第一源極/汲極竪直內連線通道孔902b或第二源極/汲極竪直內連線通道孔902c中的一個或多個。
在一些實施例中，矽化物區700a、矽化物區700b以及矽化物700c分別地形成在摻雜區108、第一源極/汲極區110a以及第二源極/汲極區110b上。根據一些實施例，矽化物區700a、矽化物區700b以及矽化物區700c通過在摻雜區108、第一源極/汲極區110a以及第二源極/汲極區110b上沉積金屬材料來形成。矽化物區700a、矽化物區700b以及矽化物區700c的形成可包括從側表面1600蝕刻掉矽化物形成材料，所述側表面1600限定摻雜區竪直內連線通道孔902a、第一源極/汲極竪直內連線通道孔902b或第二源極/汲極竪直內連線通道孔902c中的一個或多個。根據一些實施例，介電層202的材料包括蝕刻終止層。舉例來說，介電層202可包括在從側表面1600蝕刻掉矽化物形成材料時可用作蝕刻終止層的RPO膜。隨後，可就圖10和圖11所描述繼續製程。
根據一些實施例，字元線訊號經由CFP 1002傳送到介電層202並且從介電層202傳送到浮動閘極電極（floating gate electrode），例如NVM位元單元的閘極電極116。在CFP 1002下的介電層202建立字元線訊號到浮動閘極電極的電容耦合。NVM位元單元的干擾、編程、擦除以及讀取條件經由將預定訊號準位施加到NVM位元單元的汲極、源極以及字元線接觸件而建立。
根據一些實施例，半導體器件包含：電晶體，包括第一源極/汲極區和第二源極/汲極區、位於第一源極/汲極區與第二源極/汲極區之間的通道區、位於通道區上方的閘極電極；介電層，位於閘極電極上方；電容場板，位於介電層上方；以及字元線，電耦合到電容場板。
根據一些實施例，形成半導體器件的方法包含：在電晶體的閘極電極和第一源極/汲極區上方形成第一介電層；去除第一介電層的在第一源極/汲極區上方的第一部分以暴露第一源極/汲極區的第一部分；在去除第一介電層的第一部分之後在第一介電層上方形成電容場板；以及將字元線耦合到電容場板。
根據一些實施例，半導體器件包含電晶體，所述電晶體包括耦合到源極線的第一源極/汲極區、第二源極/汲極區、位於第一源極/汲極區與第二源極/汲極區之間的通道區以及位於通道區上方的閘極電極。根據一些實施例，半導體器件包括上覆於閘極電極的電容場板和耦合到閘極電極並且上覆於閘極電極的字元線。
以上概述了若干實施例的特徵，以使所屬領域中具有通常知識者可更好地理解本公開的各個方面。所屬領域中具有通常知識者應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的或實現與本文中所介紹的實施例相同的優點。所屬領域中具有通常知識者還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下對其作出各種改變、代替及變更。
儘管已以具體針對結構特徵或方法動作的語言來描述主題，但應理解，所附發明申請專利範圍的主題不必限於上文所描述的具體特徵或動作。相反，公開上文所描述的具體特徵和動作作為實施請求項中的至少一些的實例形式。
本文中提供實施例的各種操作。描述操作中的一些或所有的次序不應解釋為暗示這些操作必然依賴於次序。應瞭解替代排序具有本說明書的益處。另外，應理解，並非所有操作都一定存在於本文中所提供的每一實施例中。此外，應理解，並非所有操作一定在一些實施例中。
應瞭解，例如為了簡單起見並易於理解，本文中所描繪的層、特徵、元件等以相對於彼此的特定尺寸（例如結構尺寸或取向）示出，且在一些實施例中，所述層、特徵、元件等的實際尺寸實質上不同於本文中所示出的尺寸。
此外，「示範性」在本文中用來意指充當實例、例子、說明等，且不一定是有利的。如本申請案中所使用，「或」意欲意指包含性的「或」而不是排它性的「或」。另外，除非另外規定或從待涉及單數形式的上下文中可知，否則如本申請案和所附發明申請專利範圍中所使用的「一（a和an）」通常解釋為意指「一個或多個」。此外，A和B中的至少一個和/或類似物通常意指A或B，或A和B兩者。此外，就使用「包含」、「具有（having/has/with）」或其變體來說，這些術語意欲以類似於術語「包括」的方式而為包含性的。此外，除非另外規定，否則「第一」、「第二」或類似術語並不意欲暗示時間方面、空間方面、次序等。相反，這些術語僅用作用於特徵、元件、物品等的標識符、名稱等。舉例來說，第一元件和第二元件通常對應於元件A和元件B，或兩個不同或兩個相同元件，或同一元件。
此外，儘管已關於一個或多個實施方案展示並描述本公開，但本領域的其它技術人員將基於對本說明書和附圖的閱讀和理解來想到等效的更改和修改。本公開包括所有這些修改和更改，且僅受限於所附發明申請專利範圍的範圍。尤其對於通過上述組件（例如，元件、資源等）來執行的各種功能來說，除非另有指示，否則用於描述這些組件的術語意在對應於執行所描述組件的指定功能的（例如，功能上等效的）任何組件，即使結構上不等效於所公開的結構的情况下也是如此。此外，雖然可能已就若干實施方案中的僅一個公開了本公開的特定特徵，但這些特徵可以與其它實施方案的一個或多個其它特徵組合，這可能對於任何給定或特定的應用來說是符合期望的且有利的。
100、1300:半導體器件 102、1302:基底 104:埋層 106a、106b、106c、1308:隔離區 107、1310:阱 108:摻雜區 110a、1312a:第一源極/汲極區 110b、1312b:第二源極/汲極區 112a:第一離子植入區 112b:第二離子植入區 114、1400:通道區 116:閘極電極 118、1004:長度 120:電晶體 122:閘極絕緣層 124a、124b、1600:側表面 126a:第一間隔件 126b:第二間隔件 200、1500:厚度 202、1318:介電層 204a:第一部分 204b:第二部分 204c:第三部分 206a:第一源極/汲極區的第一部分 206b:第二源極/汲極區的第一部分 208a:第一源極/汲極區的第二部分 208b:第二源極/汲極區的第二部分 210a:第一底部表面 210b:第二底部表面 210c:第三底部表面 212:距離 300:光阻層 400:光罩幕 402:光源 404:可溶區 406、408:寬度 500:溶劑 600:蝕刻製程 700a、700b、700c:矽化物區 800:層間介電層 900:閘極竪直內連線通道孔 902a:摻雜區竪直內連線通道孔 902b:第一源極/汲極竪直內連線通道孔 902c:第二源極/汲極竪直內連線通道孔 1000:竪直內連線通道 1002、1320:電容場板 1006:電容器 1100:接觸層 1102a、1102b、1102c:竪直內連線通道接觸件 1104、1322:字元線 1200:表 1304a:第一鰭片結構 1304b:第二鰭片結構 1306:內埋氧化物層 1314:閘極絕緣區 1316:閘極 X-X、Y-Y:線
當結合附圖閱讀時從以下詳細描述最好地理解本公開的各個方面。應注意，根據業界中的標準慣例，各個特徵未按比例繪製。實際上，為了討論清楚起見，可任意地增大或減小各個特徵的尺寸。 圖1A是根據一些實施例的沿圖1B中的線X-X截取的半導體器件的橫截面圖。 圖1B是根據一些實施例的半導體器件的俯視圖。 圖2到圖11是根據一些實施例的沿圖1B中的線X-X截取的處於各個製造階段的半導體器件的橫截面圖。 圖12示出根據一些實施例的用於執行半導體器件的記憶功能的各種接觸訊號。 圖13示出根據一些實施例的半導體器件。 圖14是根據一些實施例的沿圖13中的線Y-Y截取的半導體器件的橫截面圖。 圖15到圖16是根據一些實施例的沿圖1B中的線X-X截取的處於各個製造階段的半導體器件的橫截面圖。
100:半導體器件
102:基底
104:埋層
106a、106b、106c:隔離區
108:摻雜區
110a:第一源極/汲極區
110b:第二源極/汲極區
112a:第一離子植入區
112b:第二離子植入區
114:通道區
116:閘極電極
126a:第一間隔件
126b:第二間隔件
202:介電層
204c:第三部分
800:層間介電層
1000:竪直內連線通道
1002:電容場板
1100:接觸層
1102a、1102b、1102c:竪直內連線通道接觸件
1104:字元線

Claims (20)

  1. 一種半導體器件，包括： 電晶體，包括： 第一源極/汲極區； 第二源極/汲極區； 通道區，位於所述第一源極/汲極區與所述第二源極/汲極區之間；以及 閘極電極，位於所述通道區上方； 介電層，位於所述閘極電極上方； 電容場板，位於所述介電層上方；以及 字元線，電耦合到所述電容場板。
  2. 如請求項1所述的半導體器件，包括： 第一離子植入區，安置在所述第一源極/汲極區與所述通道區之間；以及 第二離子植入區，安置在所述第二源極/汲極區與所述通道區之間。
  3. 如請求項1所述的半導體器件，包括： 間隔件，安置在所述閘極電極與所述介電層之間。
  4. 如請求項1所述的半導體器件，包括： 隔離區，與所述第一源極/汲極區相鄰；以及 摻雜區，與所述隔離區相鄰。
  5. 如請求項4所述的半導體器件，包括： 竪直內連線通道，電耦合到所述摻雜區；以及 主體接觸件，電耦合到所述竪直內連線通道。
  6. 如請求項1所述的半導體器件，其中： 所述閘極電極具有第一長度，以及 所述電容場板具有不同於所述第一長度的第二長度。
  7. 如請求項6所述的半導體器件，其中所述第二長度大於所述第一長度。
  8. 如請求項1所述的半導體器件，其中所述電容場板上覆於所述閘極電極。
  9. 如請求項1所述的半導體器件，其中所述介電層包括抗蝕保護氧化物膜。
  10. 如請求項9所述的半導體器件，其中所述抗蝕保護氧化物膜包括氧化物-氮化矽-氧化物堆疊。
  11. 如請求項1所述的半導體器件，其中所述閘極電極、所述介電層以及所述電容場板構成電容器。
  12. 如請求項1所述的半導體器件，其中所述第一源極/汲極區和所述第二源極/汲極區包括鰭片結構。
  13. 一種形成半導體器件的方法，包括： 在電晶體的閘極電極和第一源極/汲極區上方形成第一介電層； 去除在所述第一源極/汲極區上方的所述第一介電層的第一部分以暴露所述第一源極/汲極區的第一部分； 在去除所述第一介電層的所述第一部分之後在所述第一介電層上方形成電容場板；以及 將字元線耦合到所述電容場板。
  14. 如請求項13所述的形成半導體器件的方法，其中去除在所述電晶體的所述第一源極/汲極區上方的所述第一介電層的所述第一部分包括： 在所述電晶體的所述閘極電極和所述第一源極/汲極區上方形成光阻層；以及 在所述光阻層位於所述閘極電極和所述第一源極/汲極區的第二部分上方時蝕刻所述第一介電層以去除所述第一介電層的所述第一部分。
  15. 如請求項13所述的形成半導體器件的方法，其中形成所述電容場板包括： 形成所述電容場板以上覆於所述閘極電極和所述第一源極/汲極區的第二部分。
  16. 如請求項13所述的形成半導體器件的方法，包括： 在去除所述第一介電層的所述第一部分之後在所述第一源極/汲極區上方形成第二介電層；以及 在去除所述第一介電層的所述第一部分之後蝕刻所述第二介電層。
  17. 如請求項13所述的形成半導體器件的方法，其中所述第一介電層包括抗蝕保護氧化物膜。
  18. 一種半導體器件，包括： 電晶體，包括： 第一源極/汲極區，耦合到源極線； 第二源極/汲極區； 通道區，位於所述第一源極/汲極區與所述第二源極/汲極區之間；以及 閘極電極，位於所述通道區上方； 電容場板，上覆於所述閘極電極；以及 字元線，耦合到所述閘極電極並且上覆於所述閘極電極。
  19. 如請求項18所述的半導體器件，包括位於所述閘極電極與所述電容場板之間的介電層，其中所述字元線經由所述電容場板和所述介電層電耦合到所述閘極電極。
  20. 如請求項19所述的半導體器件，其中： 所述電容場板上覆於所述第一源極/汲極區，以及 所述電容場板通過所述介電層與所述第一源極/汲極區間隔開。
TW109129389A 2019-08-30 2020-08-27 半導體器件和其形成方法 TWI742824B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962894054P 2019-08-30 2019-08-30
US62/894,054 2019-08-30
US16/926,866 US11411123B2 (en) 2019-08-30 2020-07-13 Semiconductor device and method of formation
US16/926,866 2020-07-13

Publications (2)

Publication Number Publication Date
TW202119604A true TW202119604A (zh) 2021-05-16
TWI742824B TWI742824B (zh) 2021-10-11

Family

ID=74681378

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109129389A TWI742824B (zh) 2019-08-30 2020-08-27 半導體器件和其形成方法

Country Status (3)

Country Link
US (2) US11411123B2 (zh)
CN (1) CN112447738A (zh)
TW (1) TWI742824B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW379384B (en) * 1996-04-02 2000-01-11 Mosel Vitalic Inc High-density memory structure
TW359878B (en) * 1998-01-16 1999-06-01 Vanguard Int Semiconduct Corp Structure of stacked gate memory cell and production process therefor
TW465096B (en) * 2000-10-02 2001-11-21 Macronix Int Co Ltd Sealed ferroelectric memory cell
KR100395765B1 (ko) * 2001-02-02 2003-08-25 삼성전자주식회사 강유전체 기억 소자 및 그 형성 방법
US20050212020A1 (en) * 2003-04-24 2005-09-29 Fujitsu Limited Semiconductor device and manufacturing method thereof
US8247861B2 (en) * 2007-07-18 2012-08-21 Infineon Technologies Ag Semiconductor device and method of making same
KR101415509B1 (ko) * 2008-07-24 2014-07-04 삼성전자주식회사 메모리 소자, 그 제조 방법 및 동작 방법
KR101057746B1 (ko) * 2010-04-12 2011-08-19 매그나칩 반도체 유한회사 비휘발성 메모리 장치 및 그 제조방법
US20160005749A1 (en) * 2014-07-01 2016-01-07 Qualcomm Incorporated Series ferroelectric negative capacitor for multiple time programmable (mtp) devices

Also Published As

Publication number Publication date
US11411123B2 (en) 2022-08-09
US20210066492A1 (en) 2021-03-04
US20220367707A1 (en) 2022-11-17
CN112447738A (zh) 2021-03-05
TWI742824B (zh) 2021-10-11

Similar Documents

Publication Publication Date Title
TWI701809B (zh) 積體晶片、記憶體結構及其形成方法
US10325852B2 (en) Self-aligned vertical transistor with local interconnect
US10263001B2 (en) Method of forming semiconductor memory device
US9716097B2 (en) Techniques to avoid or limit implant punch through in split gate flash memory devices
KR100642754B1 (ko) 식각 저항성 ｌ형 스페이서를 구비하는 반도체 소자 및이의 제조 방법
JPH11354651A (ja) Ｃｍｏｓ自己整合ストラップ状相互接続およびその方法
US20220115391A1 (en) Array boundary structure to reduce dishing
US10026741B2 (en) Logic-compatible memory cell manufacturing method and structure thereof
US9397228B2 (en) Semiconductor device structure and method for forming the same
US11895836B2 (en) Anti-dishing structure for embedded memory
US20240147718A1 (en) Anti-dishing structure for embedded memory
WO2020019282A1 (zh) 存储器结构及其形成方法
US7323377B1 (en) Increasing self-aligned contact areas in integrated circuits using a disposable spacer
TWI742824B (zh) 半導體器件和其形成方法
US9818652B1 (en) Commonly-bodied field-effect transistors
TWI242834B (en) Improvement for MOL integration
US9006809B2 (en) Multi-landing contact etching
TWI675453B (zh) 記憶體元件及其製造方法
US11195841B2 (en) Integrated circuit and method for manufacturing the same
US11201091B2 (en) Semiconductor structure implementing series-connected transistor and resistor and method for forming the same
US20240030302A1 (en) Memory device
US8530306B2 (en) Method of forming a slit recess channel gate
JP2023552930A (ja) Ｎ／ｐ境界構造を有するナノシート半導体デバイス
TW202105659A (zh) 半導體結構及其製造方法