TW202111954A - 電路裝置的製造方法 - Google Patents

電路裝置的製造方法 Download PDF

Info

Publication number
TW202111954A
TW202111954A TW108143134A TW108143134A TW202111954A TW 202111954 A TW202111954 A TW 202111954A TW 108143134 A TW108143134 A TW 108143134A TW 108143134 A TW108143134 A TW 108143134A TW 202111954 A TW202111954 A TW 202111954A
Authority
TW
Taiwan
Prior art keywords
fin
ferroelectric layer
layer
ferroelectric
dummy gate
Prior art date
Application number
TW108143134A
Other languages
English (en)
Inventor
楊柏峰
張志宇
世海 楊
志安 徐
王志豪
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202111954A publication Critical patent/TW202111954A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一種電路裝置及其製造方法。在一實施例中， 一方法包括接收一工作件，此工作件包括一基底以及從基底延伸之一鰭片，形成第一鐵電層於鰭片之上，形成虛置閘極結構於鰭片之通道區域之上，接著形成閘極間隔物於虛置閘極結構的側壁之上，形成層間介電質層於工作件之上，移除虛置閘極結構以露出鰭片之通道區域上方的第一鐵電層，以及形成一閘極電極於鰭片之通道區域上方所露出的第一鐵電層之上。

Description

電路裝置的製造方法
本發明實施例是關於半導體技術，特別是關於一種包含負電容場效電晶體(Negative Capacitance Field Effect Transistors, NCFETs)之半導體配置的製造方法。
半導體積體電路工業經歷了快速的成長。在積體電路的演進過程中，當幾何尺寸（即可使用生產製程創建的最小組件（或線））降低時，功能密度（即單位晶片面積之互連裝置的數量）通常會增加。製程的微縮化通常會帶來增加生產效率和降低相關成本的好處。然而，這樣的微縮化也會增加設計與製造這些包含積體電路之裝置的複雜度。製造技術的進步使得越來越複雜的設計能以精確及可靠的方式製造。
舉例來說，製造技術的進步使3D設計得以實現，像是鰭式場效電晶體(FinFETs)。鰭式場效電晶體可想像為典型的平面裝置，其從基底突出並且進入閘極。一例示性的鰭式場效電晶體由一從基底向上延伸的薄「鰭片」（或鰭片結構）製造。藉由摻雜鰭片材料或凹蝕鰭片材料且磊晶成長源極/汲極部件在其位置上來形成源極/汲極部件於此垂直鰭片中。
鰭片的剩餘部分可在源極/汲極部件之間形成通道區域，且於此鰭片的通道區域上方（例如：環繞著通道區域）設置閘極。使閘極環繞著鰭片的構造能增加通道區域和閘極之間的接觸面積，使閘極能從多個側面控制通道。這可以透過許多方式加以利用，且在一些應用中，鰭式場效電晶體可以減少短通道效應、減少漏電並提供較高的電流。換句話說，他們可比平面裝置更快、更小且效率更高。
本發明實施例提供一種電路裝置製造方法，此方法包括接收一工作件，此工作件包括一基底以及從基底延伸之一鰭片，且此鰭片包括兩個源極/汲極區域及兩個源極/汲極區域之間的通道區域。形成第一鐵電層於鰭片之上，接著形成虛置閘極結構於鰭片之通道區域之上，接著形成閘極間隔物於虛置閘極結構的側壁之上。形成層間介電質層於工作件之上，之後移除虛置閘極結構以露出鰭片之通道區域上方的第一鐵電層，以及形成一閘極電極於鰭片之通道區域上方所露出的第一鐵電層之上。
本發明實施例提供一種電路裝置製造方法，此方法包括接收一工作件，此工作件包括基底以及從基底延伸之鰭片，且此鰭片包括兩個源極/汲極區域及兩個源極/汲極區域之間的通道區域。接著磊晶形成第一鐵電層於鰭片之上，形成虛置閘極結構在鰭片之通道區域之上，且形成閘極間隔物在虛置閘極結構的側壁之上。之後，形成層間介電質層於工作件之上，移除虛置閘極結構以露出鰭片之通道區域上方的第一鐵電層，形成界面層於通道區域上方所露出的第一鐵電層之上，形成第二鐵電層於界面層之上，其中第二鐵電層與第一鐵電層不同。之後，形成閘極電極於第二鐵電層之上。
本發明實施例提供一種電路裝置，此裝置包括一基底，一鰭片從基底延伸且包括一對源極/汲極部件及設置於一對源極/汲極部件之間的通道區域，一第一鐵電層於鰭片之通道區域，一隔離部件設置於基底之上且沿著鰭片設置，使得鰭片延伸至隔離部件上方，一界面層於第一鐵電層之上，一第二鐵電層於界面層之上，以及一閘極電極設置於第二鐵電層之上。
以下揭露提供了許多不同的實施例或範例，用於實施所提供的標的物之不同部件。各部件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一部件形成在第二部件之上或上，可能包含第一和第二部件直接接觸的實施例，也可能包含額外的部件形成在第一和第二部件之間，使得它們不直接接觸的實施例。此外，本發明實施例可能在不同的範例中重複參考數字及∕或字母。如此重複是為了簡明和清楚，而非用以表示所討論的不同實施例及∕或配置之間的關係。
再者，其中可能用到與空間相對用詞，例如「在……之下」、「下方」、「較低的」、「上方」、「較高的」等類似用詞，是為了便於描述圖式中一個（些）部件或特徵與另一個（些）部件或特徵之間的關係。空間相對用詞用以包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），其中所使用的空間相對形容詞也將依轉向後的方位來解釋。
再者，當使用「大約」、「大概」這類的詞來描述數字的範圍時，這些詞是為了涵蓋在合理範圍內的數字，包括所敘述的數字。像是所描述數字的正負10%或是能被此技術領域人員所理解的合理範圍數字，例如「大約5奈米」包含4.5奈米至5.5奈米的尺寸範圍。
本發明實施例提供積體電路的例子，包括具有閘極結構的場效電晶體(FET)，且包括一個以上的鐵電層。在特定的開關條件下，此種閘極結構的鐵電性質會產生負閘極電容，因此這些電晶體可稱為負電容場效電晶體(Negative Capacitance Field Effect Transistors, NCFETs)。與具有任何鐵電層的傳統場效電晶體相比，負電容場效電晶體可具有次臨限擺動(subthreshold swing)，此性質與開啟與關閉裝置的電壓量以及與裝置運轉速度相關。換句話說，負電容場效電晶體的開關速度可能更快。負電容場效電晶體也可減少功率，且有更好的（例如：更高的）Ion /Ioff 電流比例。本發明實施例也提供積體電路的例子，包括場效電晶體，其包括磊晶形成於鰭片主動區域上的第一鐵電層，以及與閘極電極物理接觸的第二鐵電層。第一鐵電層可產生一遲滯曲線以抵銷第二鐵電層的遲滯曲線，從而獲得無遲滯的場效電晶體或基本上無遲滯的場效電晶體。
第1圖為製造包括複數個電晶體的（例如複數個場效電晶體）半導體裝置或積體電路裝置的方法100的流程圖。將結合第2圖至第18圖所顯示的工作件200的透視圖與剖面圖來描述方法100。第3圖至第7圖及第17圖為工作件200沿著第2圖中所顯示的A-A’部分得到的剖面圖。第8圖至第16圖及第18圖為工作件200沿著第2圖中所顯示的B-B’部分得到的剖面圖。可以在方法100的步驟之前、期間、或之後執行額外的製程步驟，並且一些製程步驟可在方法100的額外的實施例中被移動、替代或刪減。
現在參照第1圖、第2圖及第3圖，本發明實施例的方法100包括方框102，其中提供工作件200。工作件200包括從基底202延伸的一鰭片204。在第3圖，鰭片204沿著X方向且平行於基底202之頂面延伸。基底202代表在其上可能形成的任何電路裝置。在各種例子中，基底202包括一元素（單一元素）半導體，像是結晶結構的矽或鍺；化合物半導體，例如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦以及∕或銻化銦；合金半導體，例如SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP以及∕或GaInAsP；非半導體材料，例如鈉鈣玻璃、熔矽石、熔融石英及∕或氟化鈣(CaF2 )；以及∕或前述之組合。
基底202可為均勻組成，或可包括各種層，其中某些層可被選擇性地蝕刻以形成突出的部件，像是鰭片。這些層可有相似或不同的組成，且在各種實施例中，一些基底層有不均勻的組成以誘發裝置應變，並由此調節裝置效能。分層基底的例子包括絕緣上覆矽(silicon-on-insulator, SOI)基底。在一些這樣的例子中，基底202的一層可包括絕緣體，例如半導體氧化物、半導體氮化物、半導體氮氧化物、半導體碳化物以及∕或其他適合的絕緣體材料。
摻雜區域（例如阱）可形成於基底202之上。在這方面，基底202的一些部份可利用p型摻質來摻雜，像是硼、BF2 或銦，而基底202的其他部分可利用n型摻質來摻雜，例如磷或砷；及∕或包括上述組合之其他適合的摻質。
在一些例子中，形成於基底202上的裝置延伸超出基底202。舉例來說，鰭式場效電晶體及∕或其他非平面裝置可形成於設置在基底202上的鰭片（或裝置鰭片）204之上。裝置鰭片204代表任何凸起的部件，且包括鰭式場效電晶體裝置鰭片204及用於在基底202上形成其他凸起的主動和被動裝置的鰭片204。鰭片204可能相似或不同於基底202的組成。例如，在一些實施例中，基底202主要可包括矽，而鰭片204主要可包括鍺或SiGe半導體的一個或多個層。在一些實施例中，基底202包括矽鍺半導體，且鰭片204包括矽鍺比例不同於基底202的矽鍺半導體。
鰭片204可藉由蝕刻基底202的部分，沉積各種層在基底202之上且蝕刻這些層，及∕或以其他適合的技術來形成。例如，鰭片204可利用一道或多道光微影製程，包括雙重圖案化或多重圖案化製程來進行圖案化。一般來說，雙重圖案化或多重圖案化製程結合了光微影製程及自我對準製程，可創造具有例如比使用單一、直接的光微影製程能獲得的節距還要更小的節距的圖案。舉例來說，在一實施例中，犧牲層形成於基底202上。犧牲層藉由光微影製程來進行圖案化。用自我對準製程沿著圖案化後的犧牲層形成間隔物。接著，移除犧牲層，且剩餘的間隔物被用來圖案化鰭片204，其藉由移除未被間隔物覆蓋的基底202的材料來圖案化鰭片204，從而保留鰭片204。
現在參照第1圖及第4圖，方法100包括方框104，其中第一鐵電層206形成於鰭片204之上。因為第一鐵電層206形成於鰭片的側邊（與鰭片204相鄰），所以第一鐵電層構成通道的一部分。在一些實施例中，第一鐵電層206包括半導體性質。在一些實施例中，第一鐵電層206由具有半導體性質的材料形成。如下所述，第二鐵電層（232，第14圖）由不具有半導體性質的鐵電材料形成，且因此與第一鐵電層206不同。也就是，在本發明實施例中，第二鐵電層232的材料可能不適合形成第一鐵電層206。
第一鐵電層206包括以下化合物：銦(In)、硒(Se)、銅(Cu)、磷(P)、鍶(Sr)、鈦(Ti)、氧(O)、鉻(Cr)或硫(S)。第一鐵電層206的材料展示鐵電性，且不具有如第二鐵電層232的材料所有之鈣鈦礦(perovskite)結構（描述如下）。鐵電性為具有自發電極化(spontaneous electric polarization)的材料的特徵，且可透過施加外部電場來反轉。鐵電性材料的顯著特徵為：其極化不只取決於所施加的電流電場，且也取決於它的歷程，從而產生遲滯迴圈。在一些實施例中，第一鐵電層206為無氧材料，且可被分類為非氧鐵電材料。在一些情況下，第一鐵電層206實質上可包含硒化銦(In2 Se3 )或硫代磷酸銅銦(CuInP2 S6 )。在一些其他的情況下，第一鐵電層206可為其他的過渡金屬硫代磷酸鹽，像是CuInP2 Se6 、CuCrP2 S6 或CuCrP2 Se6 。在第4圖代表的實施例，第一鐵電層206形成於基底202的頂面上、鰭片204的頂面上以及鰭片204的側壁上。
在第一鐵電層206包括硒化銦(In2 Se3 )的一些實施例中，可藉由適合的磊晶技術來磊晶形成，例如氣相磊晶(vapor-phase epitaxy, VPE)、分子束磊晶(molecular beam epitaxy, MBE)、其他適合的磊晶製程或上述的組合。另一方面，當第一鐵電層206的材料與鰭片204和基底202的材料失配(mismatch)，第一鐵電層206可保持薄度以避免第一鐵電層206中實質上的晶格缺陷。在替代實施例中，比起在基底202與鰭片204上直接磊晶成長第一鐵電層206，作為替代可形成一緩衝層在基底202與鰭片204上，以橋接(bridge)第一鐵電層206與基底202及鰭片204之間的晶格常數差異。也就是說，緩衝層（當需要時）有介於基底202/鰭片204以及第一鐵電層206之間的晶格常數。
在一些實施例中，當第一鐵電層206由過渡金屬硫代磷酸鹽材料形成時，此過渡金屬硫代磷酸鹽可形成固體，且接著剝落(exfoliated)形成薄片(flake)，從而塗布或分布在鰭片204上。在這些實施例中，過渡金屬硫代磷酸鹽材料可透過固態反應形成。舉例來說，可將銅、銦、磷和硫的化學計量部分設置於爐中以形成硫代磷酸銅銦(CuInP2 S6 )的固體，且固體被剝落形成薄片，以在鰭片204上進行塗布或沉積。在一些其他的情況中，第一鐵電層206可以過渡金屬硫代磷酸鹽材料形成且依然磊晶形成於鰭片204之上。在其他情況下，過渡金屬硫代磷酸鹽材料的元素可透過化學計量比例濺鍍沉積於鰭片上，接著在方框106的退火製程205中固化。
依舊參照第1圖和第5圖，方法100包括方框106，其中執行退火製程205以結晶化或增強第一鐵電層206的磊晶品質，使第一鐵電層表現出鐵電性質或表現出更強的鐵電性質。在一些實施例中，退火製程205可用適合的退火技術執行，像是快速熱退火(rapid thermal anneal, RTA)或雷射退火。退火製程205的溫度取決於第一鐵電層206的組成。在一些情況下，方框106的退火製程205的溫度在約100 ºC及700 ºC之間。依照第一鐵電層206的組成，需要前述的溫度範圍以將第一鐵電層206的材料轉換為所需要的晶相，或移除第一鐵電層206中的缺陷。方框106的退火製程205為可選的，因此用虛線表示方框106。
現在參照第1圖和第6圖，方法100包括方框108，其中隔離部件208形成於基底202之上及鰭片204之間。隔離部件208可稱為淺溝槽隔離部件(shallow trench isolation, STI)208（或STI 208）。隔離部件208可包括介電材料，例如半導體氧化物、半導體氮化物、半導體氮氧化物、半導體碳化物、半導體碳氮化物、半導體碳氮氧化物、金屬氧化物等等，且在一些例子中，隔離部件208包括不同介電材料的多重子層。可藉由任何適合的製程形成隔離部件208，且在一些例子中，可藉由原子層沉積(ALD)、電漿輔助原子層沈積(PEALD)、化學氣相沉積(CVD)、電漿化學氣相沉積(PECVD)、高密度電漿化學氣相沉積(HDP-CVD) 及∕或其他適合的沉積製程來沉積。在沉積之後，隔離部件208可被回蝕刻(etched back)，使得鰭片204最上層的部分突出至隔離部件208上方。在各種這樣的例子中，鰭片204在隔離部件208的最頂面上方延伸約100奈米至約500奈米。在第6圖表示的一些實施例中，隔離部件208直接形成在第一鐵電層206上方。
現在參照第1圖、第7圖和第8圖，方法100包括方框110，其中虛置閘極結構209形成於鰭片204的通道區域2000上方。當功能閘極電極的材料（以下將描述）對於製造過程敏感或是難以圖案化，材料為多晶矽、介電質及∕或其他彈性(resilient)材料的虛置閘極結構209可在一些製造過程中被使用。虛置閘極結構209稍後被移除，且在後閘極(gate-last)製程中被功能閘極電極元件取代（例如：閘極電極、閘極介電質層、界面層等等）。透過這種方式，虛置閘極結構209為即將形成的功能閘極電極保留區域。
第7圖為工作件200沿著鰭片204長度且沿著X方向延伸的剖面圖。在第7圖中，虛置閘極結構209沿著Y方向延伸，且垂直於鰭片204的長度方向（X方向）。第8圖為工作件200沿著虛置閘極結構209的長度，且沿著Y方向延伸之放大的剖面圖。在第8圖，鰭片204沿著X方向延伸。在鰭片204於隔離部件208的最頂面上方延伸約100奈米至約500奈米的例子中，虛置閘極結構209從鰭片204的最頂面延伸約50奈米至150奈米。在第7圖和第8圖表示的一些實施例中，虛置閘極結構209包括虛置閘極電極210。虛置閘極電極210可包括任何適合的材料，像是多晶矽，一種或多種介電材料（例如半導體氧化物、半導體氮化物、半導體氮氧化物、半導體碳化物、半導體碳氮化物、半導體碳氮氧化物等等），及∕或其他適合的材料。虛置閘極電極的材料可以任何適合的製程形成，包括CVD、PECVD、HDP-CVD、物理氣相沉積(PVD)、ALD、PEALD及∕或其他適合的沉積製程。在一些例子中，虛置閘極電極210的材料以毯覆性(blanket)沉積的方式沉積，且被蝕刻以選擇性地移除此材料的一些部分，使得虛置閘極電極210保留在鰭片204的通道區域上方。為了輔助圖案化，可在蝕刻之前形成一層或多層介電材料或其他適合材料的閘極硬遮罩層於虛置閘極電極210的頂部上方，像是第一閘極硬遮罩212和第二閘極硬遮罩214。閘極硬遮罩層可具有相似或不同的組成，且在第7圖和第8圖顯示的例子中，第一閘極硬遮罩層212包括半導體氮化物（例如氮化矽），且第二閘極硬遮罩層包括半導體氧化物（例如氧化矽）。
在一些實施例中，虛置閘極結構209也可包括一虛置閘極介電質層，與鰭片204上方的第一鐵電層206形成界面。為了形成功能閘極電極，首先可形成虛置閘極結構於鰭片204的通道區域2000之上，且環繞通道區域。在這些實施例中，在沉積虛置閘極電極210的材料之前，形成虛置閘極介電質層的材料於第一鐵電層206之上，接著沉積虛置閘極電極210的材料於虛置閘極介電質層之上。在一些情況下，虛置閘極介電質層的材料可包括半導體氧化物（例如氧化矽）。
現在參照第1圖和第9圖，方法100包括方框112，其中閘極間隔物216形成於虛置閘極結構209之上。閘極間隔物216形成於虛置閘極結構209的側表面，包括虛置閘極電極210、第一閘極硬遮罩212和第二閘極硬遮罩214的側表面。在各種例子中，閘極間隔物216包括一層或多層適合的材料，像是介電材料（例如半導體氧化物、半導體氮化物、半導體氮氧化物、半導體碳化物、半導體碳氮氧化物等等）。在一些這樣的例子中，如第9圖中所表示，閘極間隔物216包括低介電常數介電材料（例如：SiCN、SiOC、SiOCN等等）的第一間隔層218以及有相同或另一種低介電常數介電材料的第二間隔層220。在這個例子中，第一間隔層218有約1奈米至約5奈米的厚度，且第二間隔層220有約1奈米至5奈米的厚度。
第一與第二閘極間隔層218及220可用任何適合的沉積技術來形成（例如ALD、CVD、HDP-CVD等等）。在一個例子中，第一與第二閘極間隔層218及220沉積於虛置閘極結構209上方，第一鐵電層206沉積於鰭片204上方，且隔離部件208使用保形(conformal)沉積技術。接著，非等向性地/選擇性地蝕刻第一和第二閘極間隔層218和220，以從沉積在鰭片204上的第一鐵電層206、隔離部件208以及第一和第二閘極硬遮罩212、214的水平表面上去除它們，且將它們留在虛置閘極結構209的垂直表面（或側壁）上。殘留的材料定義閘極間隔物216。可用任何適合的蝕刻方法執行蝕刻製程，像是非等向性乾式蝕刻、濕式蝕刻、反應離子蝕刻(RIE)及∕或其他蝕刻方法，且可利用任何適合的蝕刻劑化學。蝕刻方法和蝕刻劑化學可隨著第一和第二閘極間隔層218、220鎖定特定材料的蝕刻而改變，且最小化非目標材料的意外蝕刻。
現在參照第1圖、第10圖和第11圖，方法100包括方框114，其中源極/汲極部件224形成於鰭片204的源極/汲極區域2100之上。源極/汲極部件224形成於虛置閘極結構209的相對側。源極/汲極部件224可藉由凹蝕鰭片204的一部份以形成源極/汲極凹槽222，並利用磊晶技術（例如氣相磊晶(VPE)及∕或超高真空CVD (UHV-CVD)）、分子束磊晶及∕或其他適合的製程來沉積材料於凹槽222中。磊晶製程可利用氣相及∕或液相前驅物來執行，其與鰭片204剩餘部分的組成（例如矽或矽鍺）相互作用以形成源極/汲極部件224。源極/汲極部件224的半導體成分可相似或不同於鰭片204的剩餘部分。例如，含有矽的源極/汲極部件224可形成於含有矽鍺的鰭片204，或反之亦然。當源極/汲極部件224與鰭片204含有一種以上的半導體材料，其比例可基本上相似或不同。在一些實施例中，源極/汲極部件224的頂面可比第一鐵電層206的頂面高出約2奈米至10奈米。
源極/汲極部件224可原位摻雜以包括p型摻質，像是硼、BF2 或銦；n型摻質，像是磷或砷 ；及∕或其他適合的摻質，包括上述的組合。額外地或替代性地，可在形成源極/汲極部件224之後用佈植(implantation)製程（例如接面佈植(junction implant)製程）摻雜源極/汲極部件224。關於特定的摻質類型，源極/汲極部件224的摻雜類型與鰭片204的剩餘部分相反。對於p-通道裝置，鰭片204以n型摻質摻雜，且源極/汲極部件224以p型摻質摻雜，若為n-通道裝置則反之。一旦摻質被導入源極/汲極部件224，可執行例如快速熱退火製程(RTA)及∕或雷射退火製程的摻質活化製程以活化摻質。
現在參照第1圖和第12圖，方法100包括方框116，其中層間（層級間）介電質層(ILD)226（或ILD226）沉積於工作件200之上。作為絕緣體，層間介電質層226支撐且隔離電性多層互連結構的導線(conductive trace)。多層互連結構與工作件200的元件電性互連，像是源極/汲極部件224和功能閘極電極。層間介電質層226可藉由任何適合的製程形成，包括CVD、PVD、旋轉塗布沉積及∕或其他適合的製程。層間介電質層226可包括一介電質材料（例如：半導體氧化物、半導體氮化物、半導體氮氧化物、半導體碳化物）、旋覆式玻璃(spin-on glass, SOG）、摻氟矽酸鹽玻璃(fluoride-doped silicate glass, FSG)、磷矽酸鹽玻璃(phosphosilicate glass, PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass, BPSG)、Black Diamond®（應用材料，加州聖塔克拉拉）、乾凝膠(xerogel)、氣凝膠(aerogel)、非晶質氟化碳(amorphous fluorinated carbon)、聚對二甲苯(parylene)、苯並環丁烯(BCB)、SiLK®（陶氏化學，密西根米特蘭）及∕或前述之組合。在沉積層間介電質層226之後，可執行化學機械平坦化/研磨(CMP)製程以平坦化層間介電質層226、閘極間隔物216以及虛置閘極結構209。特別是，CMP製程可從虛置閘極結構209的頂部移除第一和第二閘極硬遮罩212、214。在一些其他的實施例中，CMP製程並不會從虛置閘極結構209的頂部移除第一和第二閘極硬遮罩212、214。
現在參照第1圖和第13圖，方法100包括方框118，其中虛置閘極結構209被移除。接著移除剩餘的虛置閘極結構209，像是虛置閘極電極210（或者如果有任何剩餘的閘極硬遮罩）。可以使用各種蝕刻技術的一次或多次迭代來移除虛置閘極結構209，例如乾式蝕刻、濕式蝕刻、RIE等等，每種技術被配置為選擇性地蝕刻虛置閘極結構209的特定材料或材料組合。移除虛置閘極結構209的步驟在閘極間隔物216之間形成凹槽228，以露出鰭片204的通道區域2000上的第一鐵電層206。
現在參照第1圖和第14圖，方法100包括方框120，其中界面層230設置於通道區域2000中的第一鐵電層206之上。在一些實施例中，界面層230形成於凹槽228中露出的第一鐵電層206之上，以促進第一鐵電層與隨後的第二鐵電層232之間的附著力（以下將敘述）且減少界面上的缺陷。界面層230可包括界面材料，像是半導體氧化物、半導體氮化物、半導體氮氧化物、其他半導體介電材料、氧化金屬、其他適合的界面材料及∕或上述的組合。界面層230可利用任何適合的製程形成任何適合的厚度，其製程包括熱生長、ALD、CVD、HDP-CVD、PVD、旋轉塗布沉積及∕或其他適合的沉積製程。
現在參照第1圖和第14圖，方法100包括方框122，其中第二鐵電層232沉積於界面層230之上。在第14圖中表示的一些實施例中，第二鐵電層232形成於閘極間隔物216之間及界面層230之上的凹槽228之中。在這些實施例中，第二鐵電層232形成於通道區域2000中的鰭片204的頂面和側表面（側壁）之上。此步驟可在未於例如隔離部件208的頂部上或在閘極間隔物216的側表面（側壁）上形成第二鐵電層232的情況下完成。第二鐵電層232可以包括金屬氧化物鐵電介電質，例如HfO2 、HfYOx 、HfSrOx 、HfGdOx 、HfSiOx 、HfZrOx 、HfAlOx 、BaTiOx 、Al2 O3 、TiO2 、LaOx 、BaSrTiOx (BST)、PbZrx TiyOz (PZT)或其他金屬氧化物。不同於第一鐵電層206的材料，第二鐵電層232的材料為氧化金屬，且具有鈣鈦礦結構以展現鐵電性。在第二鐵電層232的鐵電材料與高介電常數介電材料有相同的化學式的情況下，鐵電材料具有鈣鈦礦結構且展現鐵電性，而相對地高介電常數介電材料則未展現鐵電性。應注意的是，第二鐵電層232與第一鐵電層206的不同之處在於第二鐵電層不具有半導體性質。第二鐵電層232可以佈植、摻雜、濺鍍、PVD、CVD、PECVD、HDP-CVD及∕或其他適合的技術形成，且可形成任何適合的厚度。形成第二鐵電層232的製程不同於形成第一鐵電層206的製程。
現在參照第1圖和第15圖，方法100包括方框124，其中執行退火製程231。在一些實施例中，在沉積第二鐵電層232之後執行退火製程231。第二鐵電層232的鐵電性質可被各種因素影響，包括且不限於所包含的元素、元素百分比以及最後的晶體結構的相態。因此，第二鐵電層232的鐵電性質可取決於形成第二鐵電層232的沉積製程條件和後處理(post-treatment)條件。因此，即使材料具有與第二鐵電層232相同的元素和元素百分比，此材料不一定是鐵電材料。例如，形成條件和隨後的退火製程會影響是否可達到鐵電性質。退火製程231可為任何合適的退火技術，例如快速熱退火（RTA）及∕或雷射退火製程，且可包括約100°C至約900°C之間的退火溫度。在一些情況下，因為退火製程231在沉積第一鐵電層206與第二鐵電層232之後執行，此製程可用於熱處理第一及第二鐵電層206、232。在這些情況下，也藉由退火製程231對第一鐵電層206進行退火，以在第一鐵電層206中賦予或增強鐵電性質，且方框106的退火製程205可被省略。
在一些例子中，第二鐵電層232的材料有比其他適合的閘極介電質還高的介電常數(dielectric constant/relative permittivity)（例如：k）。在一些實施例中，為了避免閘極與通道之間的漏電電流，第二鐵電層232可由額外的閘極介電質層補充。此種額外的閘極介電質層可形成於界面層230之上，且沿著隔離部件208的頂面或閘極間隔物216的側表面（側壁）延伸。額外的閘極介電質層可包括一種或多種介電材料，其通常以相對於二氧化矽的介電常數作為特徵。在一些實施例中，額外的閘極介電質層包括高介電常數介電質材料，例如氧化釔(Y2 O3 )、氧化鑭(La2 O5 )、氧化釓(Gd2 O5 )、氧化鈦(TiO2 )、氧化鉭(Ta2 O5 )、氧化鉺(Er2 O3 )、氧化鋯(ZrO)、氧化鋁(Al2 O3 )、HfErO、HfLaO、HfYO、HfGdO、HfAlO、HfZrO、HfTiO、HfTaO或SrTiO/HfO2 、HfSiO、HfSiON、HfTaO、HfTiO、氧化鋁(HfO2 -Al2 O3 )合金，其他適合的高介電常數介電質材料及∕或上述的組合。額外地或替代地，額外的閘極介電質層可包括其他介電質，例如半導體氧化物、半導體氮化物、半導體氧氮化物、半導體碳化物、非晶形碳、TEOS、其他合適的電介質材料及∕或其組合。雖然這些材料中的一些材料的化學式，例如例示性的高介電常數介電質材料，可與第二鐵電層232的化學式相似或相同，但額外的閘極電介質層可不包括鐵電材料。
在使用額外的閘極介電質層的實施例中，額外的閘極介電質層可利用任何適合的製程形成，包括ALD、PEALD、CVD、PE CVD、HDP-CVD、PVD、旋轉塗布沉積及∕或其他適合的沉積製程。額外的閘極介電質層可形成任何適合的厚度，且在一些例子中，額外的閘極介電質層具有約0.1奈米至約3奈米的厚度。
現在參照第1圖、第16圖和第17圖，方法100包括方框126，其中閘極電極234沉積於第二鐵電層232之上。在一些實施例中，閘極電極234形成於鰭片204上方和之間的第二鐵電層232之上。在一些實施例中，如第16圖和第17圖所表示，閘極電極234與沉積於閘極間隔物216的側壁上的第二鐵電層232及鰭片204的通道區域2000接觸。閘極電極234可包括數個不同的導電層，包括蓋層、工作函數層和電極填充物。例如，形成閘極電極的步驟（例如閘極電極234）可包括在第二鐵電層232上形成一層或多層蓋層，以避免其他閘極材料遷移進入第二鐵電層232。蓋層可包括任何適合的導電材料，包括金屬（例如：W、Al、 Ta、Ti、Ni、Cu、Co等等）、金屬氮化物及∕或金屬氮矽化物，且可藉由CVD、ALD、PE CVD、PEALD、PVD及∕或其他適合的沉積製程來沉積。在各種實施例中，蓋層包括TaSiN、TaN及∕或TiN。
在一些實施例中，形成閘極電極234的步驟包括形成一層或多層功函數層在蓋層上方。適合的功函數層材料包括n-型及∕或p-型功函數材料，基於所形成的電路裝置的種類。例示性的p-型功函數金屬包括TiN、TaN、Ru、Mo、Al、WN、ZrSi2 、MoSi2 、TaSi2 、NiSi2 、其他適合的p-型功函數材料及∕或上述的組合。例示性的n-型功函數材料包括Ti、Ag、TaAl、TaAlC、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、其他適合的n-型功函數材料及∕或上述的組合。功函數層可用任何適合的技術沉積，包括ALD、PEALD、CVD、PE CVD、PVD及∕或上述的組合。因為p-通道和n-通道裝置可有不同的功函數層，在一些例子中，p-型功函數層於第一沉積製程中沉積，此製程利用介電質硬遮罩以避免沉積在n-通道裝置的電極之上，n-型功函數層於第二沉積製程中沉積，此製程利用介電質硬遮罩以避免沉積在p-通道裝置的電極之上。在一些情況下，電極填充物可由鋁 (Al)、鎢 (W)、銅 (Cu)、釕 (Ru)、鈷 (Co)、鎳 (Ni)、鉬 (Mo)或上述的組合形成。
現在參照第18圖。在一些替代實施例中，未被方框110的虛置閘極結構209保護的第一鐵電層206可被可選地在形成閘極間隔物216之前移除。在這些替代實施例中，閘極間隔物216直接形成於鰭片204之上，且第一鐵電層206的側壁接觸閘極間隔物216，像是第一閘極間隔層218。
現在參照第1圖，方法100可包括方框128，其中執行更進一步的製程。在各種例子中，這包括形成與源極/汲極部件224以及功能閘極電極234耦合的接觸件、形成電性互連結構的剩餘部分、切割、封裝以及其他製程。於是，在工作件200上提供了包含負電容場效電晶體的積體電路。
基於上述的討論，可見本發明實施例與傳統方式比起來提供了一些優點。然而，應當理解，其他實施例可提供額外的優點，且並非所有優點都需要在此揭露，且並非所有實施例都需要特定的優點。其中一個優點是改善裝置效能。例如，本發明實施例的方法形成一電晶體，其於閘極和通道之間具有兩個空間上分隔的鐵電層。利用本發明實施例的方法形成電晶體，其包括磊晶形成於通道（也就是鰭片場效電晶體中的鰭片的通道區域）上的第一鐵電層，沉積在設置於第一鐵電層上的界面層之上的第二鐵電層，以及設置於第二鐵電層上的閘極電極。因第一鐵電層和第二鐵電層與通道（鰭片的通道區域）的距離不同，第一鐵電層可產生遲滯曲線以抵銷第二鐵電層的遲滯曲線，從而實現無遲滯的電晶體或基本上無遲滯的電晶體。
本發明實施例提供電路裝置及其製造方法。在一實施例中提供一方法。方法包括接收一工作件，工作件包括一基底以及從基底延伸之一鰭片，此鰭片包括兩個源極/汲極區域及兩個源極/汲極區域之間的通道區域，形成第一鐵電層於鰭片之上，形成虛置閘極結構於鰭片之通道區域之上，形成閘極間隔物於虛置閘極結構的側壁之上，形成層間介電質層於工作件之上，移除虛置閘極結構以露出鰭片之通道區域上方的第一鐵電層，以及形成一閘極電極於鰭片之通道區域上方所露出的第一鐵電層之上。
在一些實施例中，形成第一鐵電層的步驟包括磊晶成長第一鐵電層於鰭片之上。在一些實施例中，第一鐵電層包括銦(In)、硒(Se)、銅(Cu)、磷(P)、鍶(Sr)、鈦(Ti)、氧(O)或硫(S)，或上述之組合。在一些實施例中，此方法更包括形成界面層在通道區域上方所露出的第一鐵電層上，以及形成第二鐵電層於界面層之上。形成閘極電極的步驟包括形成閘極電極於第二鐵電層之上。在一些實施例中，形成第二鐵電層的步驟包括藉由原子層沉積(ALD)或化學氣相沉積(CVD)來沉積第二鐵電層。在一些情況下，第二鐵電層與第一鐵電層不同。在一些實施例中，專利範圍所述之方法更包括形成隔離部件於第一鐵電層之上。
在另一個實施例中提供一方法。方法包括接收一工作件，此工作件包括基底以及從基底延伸之鰭片，且此鰭片包括兩個源極/汲極區域及兩個源極/汲極區域之間的通道區域，磊晶形成第一鐵電層於鰭片之上，形成虛置閘極結構在鰭片的通道區域之上，形成閘極間隔物在虛置閘極結構的側壁之上，形成層間介電質層於工作件之上，移除虛置閘極結構以露出鰭片之通道區域上方的第一鐵電層，形成界面層於通道區域上方所露出的第一鐵電層之上，形成第二鐵電層於界面層之上，其中第二鐵電層與第一鐵電層不同，以及形成閘極電極於第二鐵電層之上。
在一些實施例中，此方法更包括在形成第一鐵電層的步驟之後執行退火製程。在一些實施例中，第一鐵電層包括硒化銦(In2 Se3 )或過渡金屬硫代磷酸鹽。在一些實施例中，形成第二鐵電層的步驟包括藉由原子層沉積(ALD)或化學氣相沉積(CVD)來沉積第二鐵電層。在一些實施例中，第二鐵電層包括HfO2 、HfSiOx 、HfZrOx 、Al2 O3 、TiO2 、LaOx 、BaSrTiOx (BST)或PbZrx Tiy Oz (PZT)。在一些情況下，此方法更包括在形成第二鐵電層的步驟之後執行退火製程。在一些實施例中，此方法更包括形成隔離部件在第一鐵電層之上。在一些實施例中，形成第一鐵電層的步驟包括直接磊晶形成第一鐵電層於基底之上。
在另一個實施例中提供一種電路裝置。此電路裝置包括一基底，一鰭片從基底延伸且包括一對源極/汲極部件及設置於一對源極/汲極部件之間的通道區域，一第一鐵電層於鰭片之通道區域上，一隔離部件設置於基底之上且沿著鰭片設置，使得鰭片延伸至隔離部件上方，一界面層於第一鐵電層之上，一第二鐵電層於界面層之上，以及一閘極電極設置於第二鐵電層之上。
在一些實施例中，第一鐵電層與第二鐵電層物理接觸隔離部件。在一些實施例中，第一鐵電層的一部份設置於基底之上。在一些情況下，隔離部件的一部份設置於第一鐵電層與第二鐵電層之間。在一些實施例中，第一鐵電層包括硒化銦(In2 Se3 )或硫代磷酸銅銦(CuInP2 S6 )。
以上概述數個實施例之部件，以便在本發明所屬技術領域中具有通常知識者可更易理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及∕或優勢。在本發明所屬技術領域中具有通常知識者也應理解到，此類等效的製程和結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍之下，做各式各樣的改變、取代和替換。
100:方法 200:工作件 102、104、106、108、110、112、114、116、118、120、122、124、126、128:步驟 202:基底 204:鰭片 205、231:退火製程 206:第一鐵電層 209:虛置閘極結構 210:虛置閘極電極 212:第一閘極硬遮罩層 214:第二閘極硬遮罩層 216:閘極間隔物 218:第一閘極間隔層 220:第二閘極間隔層 222、228:凹槽 224:源極/汲極部件 226:層間介電質層 230:界面層 232:第二鐵電層 234:閘極電極 2000:通道區域 2100:源極/汲極區域
以下將配合所附圖式詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。 第1圖為根據本發明的一些實施例所建構之製造半導體裝置的方法例子的流程圖。 第2圖為根據本發明實施例之各種面向的工作件的透視圖。 第3圖至第18圖根據本發明的一些實施例之半導體裝置的例子的剖面圖。
200:工作件
202:基底
204:鰭片
206:第一鐵電層
216:閘極間隔物
218:第一閘極間隔層
220:第二閘極間隔層
224:源極/汲極部件
226:層間介電質層
230:界面層
232:第二鐵電層
234:閘極電極
2000:通道區域
2100:源極/汲極區域

Claims (1)

  1. 一種電路裝置的製造方法，該方法包括： 接收一工作件，其包括： 一基底，以及 一鰭片，從該基底延伸，該鰭片包括兩個源極/汲極區域及兩個源極/汲極區域之間的一通道區域；以及 形成一第一鐵電層於該鰭片之上； 形成一虛置(dummy)閘極結構於該鰭片之該通道區域之上； 形成一閘極間隔物於該虛置閘極結構的側壁之上； 形成一層間介電質層於該工作件之上； 移除該虛置閘極結構以露出該鰭片之該通道區域上方的該第一鐵電層；以及 形成一閘極電極於該鰭片之該通道區域上方所露出的該第一鐵電層之上。
TW108143134A 2018-11-29 2019-11-27 電路裝置的製造方法 TW202111954A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862772666P 2018-11-29 2018-11-29
US62/772,666 2018-11-29
US16/596,059 US11282945B2 (en) 2018-11-29 2019-10-08 Negative-capacitance field effect transistor
US16/596,059 2019-10-08

Publications (1)

Publication Number Publication Date
TW202111954A true TW202111954A (zh) 2021-03-16

Family

ID=70848791

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108143134A TW202111954A (zh) 2018-11-29 2019-11-27 電路裝置的製造方法

Country Status (3)

Country Link
US (3) US11282945B2 (zh)
CN (1) CN111244174A (zh)
TW (1) TW202111954A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629749B2 (en) 2017-11-30 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of treating interfacial layer on silicon germanium
US10861968B1 (en) * 2019-05-30 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with negative capacitance structure and method for forming the same
US11069807B2 (en) * 2019-07-18 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Ferroelectric structure for semiconductor devices
US11302692B2 (en) * 2020-01-16 2022-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices having gate dielectric layers of varying thicknesses and methods of forming the same
US20220109441A1 (en) * 2020-10-01 2022-04-07 Qualcomm Incorporated High performance switches with non-volatile adjustable threshold voltage
CN112259552A (zh) * 2020-10-20 2021-01-22 湘潭大学 一种铁电场效应晶体管存储器及其制备方法
KR20220164334A (ko) * 2021-06-04 2022-12-13 삼성전자주식회사 박막 구조체, 이를 포함하는 반도체 소자 및 반도체 소자를 포함하는 반도체 장치
US20230027261A1 (en) * 2021-07-22 2023-01-26 Taiwan Semicondutor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing thereof
US11538520B1 (en) 2021-09-23 2022-12-27 International Business Machines Corporation Negative-capacitance ferroelectric transistor assisted resistive memory programming

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180106662A (ko) * 2017-03-21 2018-10-01 에스케이하이닉스 주식회사 강유전성 메모리 소자
JP7123622B2 (ja) * 2018-05-18 2022-08-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11469323B2 (en) * 2018-09-25 2022-10-11 Intel Corporation Ferroelectric gate stack for band-to-band tunneling reduction
US11469251B2 (en) * 2019-05-15 2022-10-11 Sandisk Technologies Llc Memory device using a multilayer ferroelectric stack and method of forming the same

Also Published As

Publication number Publication date
US11764292B2 (en) 2023-09-19
US20220208990A1 (en) 2022-06-30
CN111244174A (zh) 2020-06-05
US20200176585A1 (en) 2020-06-04
US20230369471A1 (en) 2023-11-16
US11282945B2 (en) 2022-03-22

Similar Documents

Publication Publication Date Title
US11355611B2 (en) Multi-gate device and method of fabrication thereof
KR101769213B1 (ko) 복수-게이트 소자 및 그의 제조 방법
US11764292B2 (en) Negative-capacitance field effect transistor
TWI642111B (zh) 半導體裝置及其製造方法
TWI704620B (zh) 積體電路的製造方法
TWI664697B (zh) 積體電路構造及其製造方法
TW201729340A (zh) 多重閘極裝置
TWI737296B (zh) 半導體裝置及其製造方法
TWI804735B (zh) 半導體裝置及其製造方法
KR20190059191A (ko) 반도체 디바이스 게이트 스페이서 구조 및 그 방법
TW202243025A (zh) 半導體裝置的製造方法
US20220285533A1 (en) Multi-gate device and related methods
TW202027220A (zh) 半導體結構及其形成方法
US20220367269A1 (en) Contact plug
TW202029460A (zh) 半導體裝置的製造方法
US11855161B2 (en) Semiconductor device contact structures and methods of fabricating thereof
TWI840752B (zh) 半導體裝置及其製造方法
US11769820B2 (en) Methods of manufacturing a FinFET by forming a hollow area in the epitaxial source/drain region
KR102584048B1 (ko) 불균일한 게이트 프로파일을 갖는 반도체 디바이스 구조물
US20240113201A1 (en) Multi-gate device inner spacer and methods thereof
US20220384654A1 (en) Epitaxial features of semiconductor devices