TW202109520A - 半導體記憶裝置 - Google Patents

半導體記憶裝置 Download PDF

Info

Publication number
TW202109520A
TW202109520A TW109101789A TW109101789A TW202109520A TW 202109520 A TW202109520 A TW 202109520A TW 109101789 A TW109101789 A TW 109101789A TW 109101789 A TW109101789 A TW 109101789A TW 202109520 A TW202109520 A TW 202109520A
Authority
TW
Taiwan
Prior art keywords
voltage
time
memory cell
conductive layer
gate line
Prior art date
Application number
TW109101789A
Other languages
English (en)
Other versions
TWI715421B (zh
Inventor
武木田秀人
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Application granted granted Critical
Publication of TWI715421B publication Critical patent/TWI715421B/zh
Publication of TW202109520A publication Critical patent/TW202109520A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明之實施形態提供一種可抑制錯誤位元之產生，且可縮短寫入動作之總時間之半導體記憶裝置。  實施形態之半導體記憶裝置包含第1及第2記憶胞、以及控制器。控制器於編程動作中，於第1時刻t0對選擇閘極線SGD施加第1電壓VSGDH，於第2時刻t1對選擇閘極線SGD施加第2電壓VSS，於第3時刻t2對字元線WL施加第3電壓VPASS，於第5時刻t3對字元線WLsel施加第5電壓VPGM。於選擇第1記憶胞之編程動作中，第2時刻t1與第3時刻t2之間之時間為第1時間TM1。於選擇第2記憶胞之編程動作中，第2時刻t1與第3時刻t2之間之時間為與第1時間不同之第2時間TM2。

Description

半導體記憶裝置
實施形態係關於一種半導體記憶裝置。
已知有一種可非揮發地記憶資料之NAND(Not AND，反及)型快閃記憶體。
實施形態提供一種可抑制錯誤位元之產生，且可縮短寫入動作之總時間之半導體記憶裝置。
實施形態之半導體記憶裝置包含第1及第2記憶胞、字元線、第1及第2位元線、第1及第2選擇電晶體、第1及第2選擇閘極線、以及控制器。字元線與第1及第2記憶胞連接。第1及第2位元線分別與第1及第2記憶胞連接。第1選擇電晶體連接於第1記憶胞與第1位元線之間。第2選擇電晶體連接於第2記憶胞與第2位元線之間。第1及第2選擇閘極線分別與第1及第2選擇電晶體連接。控制器執行寫入動作。控制器於寫入動作中執行包含編程動作之程式循環。控制器於編程動作中，於第1時刻對第1選擇閘極線及上述第2選擇閘極線施加第1電壓，於第1時刻之後之第2時刻對第1選擇閘極線及上述第2選擇閘極線施加較第1電壓低之第2電壓，於第2時刻之後之第3時刻，對字元線施加較第2電壓高之第3電壓，於選擇第1記憶胞之情形時，於第2時刻之後之第4時刻對第1選擇閘極線施加第1電壓與第2電壓之間之第4電壓，於選擇第2記憶胞之情形時，於第4時刻對第2選擇閘極線施加第4電壓，於第3時刻之後之第5時刻，對字元線施加較第3電壓高之第5電壓。於選擇第1記憶胞之編程動作中，第2時刻與第3時刻之間之時間為第1時間。於選擇第2記憶胞之編程動作中，第2時刻與第3時刻之間之時間為與第1時間不同之第2時間。
以下，參照圖式對實施形態進行說明。各實施形態例示用於實現發明之技術思想之裝置及方法。圖式係模式性或概念性之圖，各圖式之尺寸及比例等未必與實物相同。本發明之技術思想並非由構成要素之形狀、構造及配置等特定出。
再者，於以下說明中，對具有大致相同之功能及構成之構成要素標註相同符號。構成參照符號之字符之後之數位藉由包含相同字符之參照符號來參照，且用於區分具有相同構成之要素彼此。於無須將由包含相同字符之參照符號表示之要素相互區分之情形時，該等要素分別藉由僅包含字符之參照符號來參照。
[1]第1實施形態  以下，對第1實施形態之半導體記憶裝置1進行說明。
[1-1]半導體記憶裝置1之構成  [1-1-1]半導體記憶裝置1之整體構成  圖1表示第1實施形態之半導體記憶裝置1之構成例。半導體記憶裝置1係可非揮發地記憶資料之NAND型快閃記憶體，可藉由外部之記憶體控制器2進行控制。如圖1所示，半導體記憶裝置1例如具備記憶胞陣列10、指令暫存器11、位址暫存器12、定序器13、驅動器模組14、列解碼器模組15以及感測放大器模組16。
記憶胞陣列10包含複數個區塊BLK0～BLKn(n為1以上之整數)。區塊BLK包含可非揮發地記憶資料之複數個記憶胞之集合，例如用作資料之抹除單位。又，於記憶胞陣列10中設有複數條位元線及多條字元線。各記憶胞例如與1條位元線及1條字元線相關聯。關於記憶胞陣列10之詳細構成將於下文進行敍述。
指令暫存器11保持半導體記憶裝置1自記憶體控制器2接收到之指令CMD。指令CMD例如包含使定序器13執行讀出動作、寫入動作、抹除動作等之命令。
位址暫存器12保持半導體記憶裝置1自記憶體控制器2接收到之位址資訊ADD。位址資訊ADD例如包含區塊位址BAd、頁位址PAd及行位址CAd。例如，區塊位址BAd、頁位址PAd及行位址CAd分別用於區塊BLK、字元線及位元線之選擇。
定序器13控制半導體記憶裝置1整體之動作。例如，定序器13基於指令暫存器11中所保持之指令CMD來控制驅動器模組14、列解碼器模組15及感測放大器模組16等，執行讀出動作、寫入動作及抹除動作等。
驅動器模組14產生讀出動作、寫入動作及抹除動作等中所使用之電壓。繼而，驅動器模組14例如基於位址暫存器12中保持之頁位址PAd，對與所選擇之字元線對應之信號線施加所產生之電壓。
列解碼器模組15基於位址暫存器12中保持之區塊位址BAd，選擇對應之記憶胞陣列10內之1個區塊BLK。繼而，列解碼器模組15例如將施加至與所選擇之字元線對應之信號線之電壓傳輸至所選擇之區塊BLK內之已選擇之字元線。
感測放大器模組16於寫入動作中，根據自記憶體控制器2接收到之寫入資料DAT，對各位元線施加所期望之電壓。又，感測放大器模組16於讀出動作中，基於位元線之電壓判定記憶胞中所記憶之資料，將判定結果以讀出資料DAT之形式傳輸至記憶體控制器2。
半導體記憶裝置1與記憶體控制器2之間之通信例如支持NAND介面標準。例如，於半導體記憶裝置1與記憶體控制器2之間之通信中，使用指令閂鎖賦能信號CLE、位址閂鎖賦能信號ALE、寫入賦能信號WEn、讀取賦能信號REn、就緒/忙碌信號RBn及輸入輸出信號I/O。
指令閂鎖賦能信號CLE係表示半導體記憶裝置1所接收到之輸入輸出信號I/O為指令CMD之信號。位址閂鎖賦能信號ALE係表示半導體記憶裝置1所接收到之輸入輸出信號I/O為位址資訊ADD之信號。寫入賦能信號WEn係對半導體記憶裝置1命令輸入輸出信號I/O之輸入之信號。讀取賦能信號REn係對半導體記憶裝置1命令輸入輸出信號I/O之輸出之信號。就緒/忙碌信號RBn係向記憶體控制器2通知半導體記憶裝置1為就緒狀態及忙碌狀態中之哪一者之信號。就緒狀態係半導體記憶裝置1受理命令之狀態，忙碌狀態係半導體記憶裝置1不受理命令之狀態。輸入輸出信號I/O係例如8位元寬度之信號，可包含指令CMD、位址資訊ADD、資料DAT等。
以上所說明之半導體記憶裝置1及記憶體控制器2亦可藉由其等之組合而構成1個半導體裝置。作為此種半導體裝置，例如可列舉SD(Secure Digital，安全數位)TM 卡般之記憶卡、及SSD(solid state drive，固態磁碟機)等。
[1-1-2]半導體記憶裝置1之電路構成  (關於記憶胞陣列10之電路構成)  圖2係抽選記憶胞陣列10所包含之複數個區塊BLK中之1個區塊BLK來表示第1實施形態之半導體記憶裝置1所具備之記憶胞陣列10之電路構成的一例。如圖2所示，區塊BLK例如包含4個串單元SU0～SU3。
各串單元SU包含分別與位元線BL0～BLm(m為1以上之整數)相關聯之複數個NAND串NS。各NAND串NS例如包含記憶胞電晶體MT0～MT7、以及選擇電晶體ST1及ST2。記憶胞電晶體MT包含控制閘極及電荷蓄積層，且非揮發地保持資料。選擇電晶體ST1及ST2分別用於各種動作時之串單元SU之選擇。
於各NAND串NS中，記憶胞電晶體MT0～MT7串聯連接。選擇電晶體ST1之汲極與相關聯之位元線BL連接，選擇電晶體ST1之源極與串聯連接之記憶胞電晶體MT0～MT7之一端連接。選擇電晶體ST2之汲極與串聯連接之記憶胞電晶體MT0～MT7之另一端連接。選擇電晶體ST2之源極與源極線SL連接。
於同一區塊BLK中，記憶胞電晶體MT0～MT7之控制閘極分別共通連接於字元線WL0～WL7。串單元SU0～SU3內之各個選擇電晶體ST1之閘極分別共通連接於選擇閘極線SGD0～SGD3。同一區塊BLK中所包含之選擇電晶體ST2之閘極共通連接於選擇閘極線SGS。
於以上所說明之記憶胞陣列10之電路構成中，位元線BL由在各串單元SU中被分配同一行位址之NAND串NS所共有。源極線SL例如於複數個區塊BLK之間為共有。
於1個串單元SU內與共通之字元線WL連接之複數個記憶胞電晶體MT之集合被稱為例如胞單元CU。例如，將包含分別記憶1位元資料之記憶胞電晶體MT之胞單元CU之記憶容量定義為「1頁資料」。胞單元CU可根據記憶胞電晶體MT所記憶之資料之位元數，具有2頁資料以上之記憶容量。
再者，第1實施形態之半導體記憶裝置1所具備之記憶胞陣列10之電路構成並不限於以上所說明之構成。例如，各區塊BLK所包含之串單元SU之個數、或各NAND串NS所包含之記憶胞電晶體MT以及選擇電晶體ST1及ST2之個數可分別為任意個數。
(列解碼器模組15之電路構成)  圖3表示第1實施形態之半導體記憶裝置1所具備之列解碼器模組15之電路構成的一例。如圖3所示，列解碼器模組15包含例如列解碼器RD0～RDn，經由信號線CG0～CG7、SGDD0～SGDD3、SGSD、USGD及USGS與驅動器模組14連接。
以下，著眼於與區塊BLK0對應之列解碼器RD0，說明列解碼器RD之詳細電路構成。列解碼器RD包含例如區塊解碼器BD、傳輸閘極線TG及bTG、以及電晶體TR0～TR17。
區塊解碼器BD對區塊位址BAd進行解碼。繼而，區塊解碼器BD基於解碼結果對傳輸閘極線TG及bTG之各者施加特定之電壓。施加至傳輸閘極線TG之電壓與施加至傳輸閘極線bTG之電壓具有互補關係。換言之，對傳輸閘極線TGb輸入傳輸閘極線TG之反相信號。
電晶體TR0～TR17分別為高耐壓之N型MOS(Metal Oxide Semiconductor，金屬氧化物半導體)電晶體。電晶體TR0～TR12各自之閘極共通連接於傳輸閘極線TG。電晶體TR13～TR17各自之閘極共通連接於傳輸閘極線bTG。又，各電晶體TR連接於自驅動器模組14佈線之信號線與設置於對應之區塊BLK之佈線之間。
具體而言，電晶體TR0之汲極與信號線SGSD連接。電晶體TR0之源極與選擇閘極線SGS連接。電晶體TR1～TR8各自之汲極分別與信號線CG0～CG7連接。電晶體TR1～TR8各自之源極分別與字元線WL0～WL7連接。電晶體TR9～TR12各自之汲極分別與信號線SGDD0～SGDD3連接。電晶體TR9～TR12各自之源極分別與選擇閘極線SGD0～SGD3連接。電晶體TR13之汲極與信號線USGS連接。電晶體TR13之源極與選擇閘極線SGS連接。電晶體TR14～TR17各自之汲極共通連接於信號線USGD。電晶體TR14～TR17各自之源極分別與選擇閘極線SGD0～SGD3連接。
即，信號線CG0～CG7被用作複數個區塊BLK間共有之全局字元線，字元線WL0～WL7被用作針對每個區塊設置之局部字元線。又，信號線SGDD0～SGDD3以及SGSD被用作複數個區塊BLK間共有之全局傳輸閘極線，選擇閘極線SGD0～SGD3以及SGS被用作針對每個區塊設置之局部傳輸閘極線。
藉由以上構成，列解碼器模組15可選擇區塊BLK。具體而言，於各種動作時，與所選擇之區塊BLK對應之區塊解碼器BD將“H(High，上位位元)”位準及“L(Lower，下位)”位準之電壓分別施加至傳輸閘極線TG及bTG，與非選擇之區塊BLK對應之區塊解碼器BD將“L”位準及“H”位準之電壓分別施加至傳輸閘極線TG及bTG。
再者，以上所說明之列解碼器模組15之電路構成僅為一例，可適當變更。例如，列解碼器模組15所包含之電晶體TR之個數係基於設置於各區塊BLK之佈線之條數而設計。
(關於感測放大器模組16之電路構成)  圖4表示第1實施形態之半導體記憶裝置1所具備之感測放大器模組16之電路構成之一例。如圖4所示，感測放大器模組16包含例如感測放大器單元SAU0～SAMm。感測放大器單元SAU0～SAMm分別與位元線BL0～BLm相關聯。各感測放大器單元SAU例如包含位元線連接部BLHU、感測放大器部SA、總線LBUS、以及閂鎖電路SDL、ADL、BDL及XDL。
位元線連接部BLHU連接於相關聯之位元線BL與感測放大器部SA之間。感測放大器部SA例如於讀出動作中，基於相關聯之位元線BL之電壓，判定讀出資料為“0”還是“1”。換言之，感測放大器部SA感測被讀出至相關聯之位元線BL之資料，判定已選擇之記憶胞所記憶之資料。閂鎖電路SDL、ADL、BDL及XDL分別暫時保持讀出資料或寫入資料等。
感測放大器部SA以及閂鎖電路SDL、ADL、BDL及XDL分別與總線LBUS連接，可經由總線LBUS相互收發資料。閂鎖電路XDL與未圖示之輸入輸出電路連接，用於感測放大器單元SAU與輸入輸出電路之間之資料之輸入輸出。又，閂鎖電路XDL例如亦可用作半導體記憶裝置1之快取記憶體。例如，即便閂鎖電路SDL、ADL及BDL處於使用中，半導體記憶裝置1於閂鎖電路XDL空閒之情形時仍能成為就緒狀態。
圖5表示第1實施形態之半導體記憶裝置1所具備之感測放大器模組16中包含的感測放大器單元SAU之電路構成之一例。如圖5所示，例如，感測放大器部SA包含電晶體T0～T7以及電容器CA，位元線連接部BLHU包含電晶體T8及T9。例如，電晶體T0係P型MOS電晶體。電晶體T1～T7分別係N型MOS電晶體。電晶體T8及T9分別係與電晶體T0～T7之各者相比為高耐壓之N型MOS電晶體。
電晶體T0之源極與電源線連接。電晶體T0之汲極與節點ND1連接。電晶體T0之閘極例如與閂鎖電路SDL內之節點INV連接。電晶體T1之汲極與節點ND1連接。電晶體T1之源極與節點ND2連接。對電晶體T1之閘極輸入控制信號BLX。電晶體T2之汲極與節點ND1連接。電晶體T2之源極與節點SEN連接。對電晶體T2之閘極輸入控制信號HLL。
電晶體T3之汲極與節點SEN連接。電晶體T3之源極與節點ND2連接。對電晶體T3之閘極輸入控制信號XXL。電晶體T4之汲極與節點ND2連接。對電晶體T4之閘極輸入控制信號BLC。電晶體T5之汲極與節點ND2連接。電晶體T5之源極與節點SRC連接。電晶體T5之閘極與例如閂鎖電路SDL內之節點INV連接。
電晶體T6之源極接地。電晶體T6之閘極與節點SEN連接。電晶體T7之汲極與總線LBUS連接。電晶體T7之源極與電晶體T6之汲極連接。對電晶體T7之閘極輸入控制信號STB。電容器CA之一個電極與節點SEN連接。對電容器CA之另一個電極輸入時脈CLK。
電晶體T8之汲極與電晶體T4之源極連接。電晶體T8之源極與位元線BL連接。對電晶體T8之閘極輸入控制信號BLS。電晶體T9之汲極與節點BLBIAS連接。電晶體T9之源極與位元線BL連接。對電晶體T9之閘極輸入控制信號BIAS。
於以上所說明之感測放大器單元SAU之電路構成中，對與電晶體T0之源極連接之電源線施加例如電源電壓VDD。對節點SRC施加例如接地電壓VSS。對節點BLBIAS施加例如抹除電壓VERA。控制信號BLX、HLL、XXL、BLC、STB、BLS及BIAS、以及時脈CLK分別由例如定序器13產生。讀出放大器部SA例如基於控制信號STB經斷定之時點，判定被讀出至位元線BL之資料。
再者，實施形態之半導體記憶裝置1所具備之感測放大器模組16並不限於以上所說明之電路構成。例如，各感測放大器單元SAU所具備之閂鎖電路之個數可基於1個胞單元CU所記憶之頁數而適當地變更。感測放大器部SA只要可判定被讀出至位元線BL之資料，則亦可為其他電路構成。
[1-1-3]半導體記憶裝置1之構造  以下，對第1實施形態之半導體記憶裝置1所具備之記憶胞陣列10之構造的一例進行說明。於以下所參照之圖式中，X方向與字元線WL之延伸方向對應，Y方向與位元線BL之延伸方向對應，Z方向與相對於半導體記憶裝置1之形成中使用之半導體基板之表面之鉛垂方向對應。於俯視圖中，為了容易觀察圖而適當附加影線。於俯視圖中附加之影線未必與附加影線之構成要素之素材或特性相關。於剖視圖中，為了容易觀察圖而適當省略佈線、接點及層間絕緣膜等之圖示。
(關於記憶胞陣列10之平面佈局)  圖6係第1實施形態之半導體記憶裝置1所具備之記憶胞陣列10之平面佈局的一例，抽選並示出與1個區塊BLK(即，串單元SU0～SU3)對應之區域。如圖6所示，記憶胞陣列10包含複數個狹縫SLT、複數個狹縫SHE、複數個記憶體柱MP、複數條位元線BL及複數個接點CP。
複數個狹縫SLT分別具有沿著X方向延伸之部分，且排列於Y方向。狹縫SLT具有於內部埋入有絕緣構件之構造，將隔著該狹縫相鄰之導電體層間分斷(絕緣)。具體而言，狹縫SLT將字元線WL0～WL7以及選擇閘極線SGD及SGS分斷。
複數個狹縫SHE分別具有沿著X方向延伸之部分，例如於相鄰之狹縫SLT間各配置1個。狹縫SHE具有於內部埋入有絕緣構件之構造，將隔著該狹縫相鄰之導電體層間分斷(絕緣)。具體而言，狹縫SHE至少將選擇閘極線SGD分斷。
記憶體柱MP分別作為例如1個NAND串NS發揮功能。複數個記憶體柱MP於相鄰之狹縫SLT間之區域中例如呈9行錯位狀配置。相鄰之狹縫SLT間之記憶體柱MP之個數及配置並不限於9行錯位狀，可適當變更。又，例如於相鄰之狹縫SLT之中間部排列於X方向之記憶體柱MP與狹縫SHE重疊地配置。即，複數個記憶體柱MP包含例如一部分被狹縫SHE分斷，且與相鄰之選擇閘極線SGD接觸之記憶體柱MP。
複數條位元線BL分別具有於Y方向上延伸之部分，且排列於X方向。各位元線BL以每個串單元SU與至少1個記憶體柱MP重疊之方式配置。於本例中，於各記憶體柱MP上重疊地配置有2條位元線BL。再者，與各記憶體柱MP重疊之位元線BL之條數不限於2條，可設計為任意條數。
接點CP設置於與記憶體柱MP重疊之複數條位元線BL中之1條位元線BL與該記憶體柱MP之間。各記憶體柱MP經由接點CP與對應之位元線BL電性連接。又，省略與狹縫SHE重疊之記憶體柱MP和位元線BL之間之接點CP。換言之，省略與不同之2條選擇閘極線SGD相接之記憶體柱MP和位元線BL之間之接點CP。
於以上所說明之記憶胞陣列10之平面佈局中，由狹縫SLT及SHE隔開之區域分別對應於1個串單元SU。即，於本例中，分別於X方向上延伸之串單元SU0～SU3排列於Y方向。而且，於記憶胞陣列10中，例如於Y方向上重複配置圖6所示之佈局。
相鄰之狹縫SLT之間隔例如設計為大致固定。另一方面，相鄰之狹縫SLT間之狹縫SHE之配置可能因製造偏差而例如於Y方向上移位。於本例中，串單元SU0及SU1間之狹縫SHE向串單元SU1側移位，串單元SU2及SU3間之狹縫SHE向串單元SU3側移位。
於此情形時，與串單元SU0對應之選擇閘極線SGD0之電阻值低於與串單元SU1對應之選擇閘極線SGD1之電阻值，與串單元SU2對應之選擇閘極線SGD2之電阻值低於與串單元SU3對應之選擇閘極線SGD3之電阻值。於第1實施形態中，假定將電阻值較低之選擇閘極線SGD0及SGD2分類為第1組，將電阻值較高之選擇閘極線SGD1及SGD3分類為第2組。
(關於記憶胞陣列10之剖面構造)  圖7係沿著圖6之VII-VII線之剖視圖，表示第1實施形態之半導體記憶裝置1所具備之記憶胞陣列10之剖面構造之一例。如圖7所示，記憶胞陣列10包含導電體層21～25。導電體層21～25設置於半導體基板20之上方。
具體而言，於半導體基板20之上方隔著絕緣體層設有導電體層21。雖省略圖示，但於半導體基板20與導電體層21之間之絕緣體層，例如設有與列解碼器模組15或感測放大器模組16等對應之電路。導電體層21例如形成為沿著XY平面擴展之板狀，且被用作源極線SL。導電體層21例如包含摻雜有磷之矽。
於導電體層21之上方，隔著絕緣體層設有導電體層22。導電體層22例如形成為沿著XY平面擴展之板狀，且被用作選擇閘極線SGS。導電體層22例如包含摻雜有磷之矽。
於導電體層22之上方交替地積層有絕緣體層及導電體層23。導電體層23例如形成為沿著XY平面擴展之板狀。積層之複數個導電體層23自半導體基板20側起依序分別被用作字元線WL0～WL7。導電體層23例如包含鎢。
於最上層之導電體層23之上方，隔著絕緣體層設有導電體層24。導電體層24例如形成為沿著XY平面擴展之板狀。導電體層24被用作選擇閘極線SGD。導電體層24例如包含鎢。
於導電體層24之上方，隔著絕緣體層設有導電體層25。導電體層25例如形成為沿著Y方向延伸之線狀，且被用作位元線BL。即，於未圖示之區域中，複數個導電體層25沿著X方向排列。導電體層25例如包含銅。
各記憶體柱MP沿著Z方向延伸地設置，且貫通導電體層22～24。又，各記憶體柱MP包含例如芯構件30、半導體層31及積層膜32。芯構件30沿著Z方向延伸地設置。例如，芯構件30之上端包含於較最上層之導電體層24更上層，芯構件30之下端包含於設有導電體層21之層內。半導體層31例如覆蓋芯構件30之周圍。於記憶體柱MP之下部，半導體層31之側面之一部分與導電體層21接觸。積層膜32除了半導體層31與導電體層21接觸之部分以外，覆蓋半導體層31之側面及底面。芯構件30包含例如氧化矽等絕緣體。半導體層31包含例如矽。
接點CP呈柱狀設置於記憶體柱MP內之半導體層31上。於圖示之區域中，示出與5個記憶體柱MP中之2個記憶體柱MP對應之接點CP。於該區域中不與狹縫SHE重疊且未連接有接點CP之記憶體柱MP，於未圖示之區域連接有接點CP。1個導電體層25、即1條位元線BL與接點CP之上表面接觸。對於1個導電體層25，於由狹縫SLT及SHE劃分形成之各空間中，電性連接有1個接點CP。
狹縫SLT例如形成為沿著XZ平面擴展之板狀，且將導電體層22～24分斷。狹縫SLT之上端包含於導電體層24與導電體層25之間之層。狹縫SLT之下端包含於例如設有導電體層21之層。狹縫SLT包含例如氧化矽等絕緣體。於狹縫SLT內，亦可形成有板狀之接點。於此情形時，板狀之接點與源極線SL連接，該接點與導電體層22～24之間絕緣。
狹縫SHE例如形成為沿著X方向延伸之板狀，且將導電體層24分斷。狹縫SHE之上端包含於導電體層24與導電體層25之間之層。狹縫SHE之下端包含於最上層之導電體層23與導電體層24之間之層。狹縫SHE包含例如氧化矽等絕緣體。狹縫SHE之上端與記憶體柱MP之上端可對齊，亦可不對齊。又，狹縫SHE亦可由記憶體柱MP分斷。
於以上所說明之記憶體柱MP之構造中，記憶體柱MP與導電體層22交叉之部分作為選擇電晶體ST2發揮功能。記憶體柱MP與導電體層23交叉之部分作為記憶胞電晶體MT發揮功能。記憶體柱MP與導電體層24交叉之部分作為選擇電晶體ST1發揮功能。
圖8係沿著圖7之VIII-VIII線所得之剖視圖，表示第1實施形態之半導體記憶裝置1中之記憶體柱MP之剖面構造之一例。更具體而言，圖8表示與半導體基板20之表面平行且包含導電體層23之層之記憶體柱MP之剖面構造。如圖8所示，記憶體柱MP內之積層膜32包含例如隧道絕緣膜33、絕緣膜34及阻擋絕緣膜35。
於包含導電體層23之層中，芯構件30設置於例如記憶體柱MP之中央部。半導體層31包圍芯構件30之側面。隧道絕緣膜33包圍半導體層31之側面。絕緣膜34包圍隧道絕緣膜33之側面。阻擋絕緣膜35包圍絕緣膜34之側面。導電體層23包圍阻擋絕緣膜35之側面。
半導體層31被用作記憶胞電晶體MT0～MT7以及選擇電晶體ST1及ST2之通道。隧道絕緣膜33及阻擋絕緣膜35分別包含例如氧化矽。絕緣膜34被用作記憶胞電晶體MT之電荷蓄積層，且包含例如氮化矽。因此，記憶體柱MP分別作為1個NAND串NS發揮功能。
[1-1-4]關於資料之記憶方式  圖9表示第1實施形態之半導體記憶裝置1中之記憶胞電晶體MT的閾值分佈、讀出電壓及驗證電壓之一例。再者，於以下所參照之閾值分佈圖中，縱軸之NMTs與記憶胞電晶體MT之個數對應，橫軸之Vth與記憶胞電晶體MT之閾值電壓對應。
如圖9所示，於第1實施形態之半導體記憶裝置1中，由複數個記憶胞電晶體MT形成4種閾值分佈。該4種閾值分佈例如按照閾值電壓由低到高之順序分別稱為“Er”狀態、“A”狀態、“B”狀態及“C”狀態。“Er”狀態對應於記憶胞電晶體MT之抹除狀態。“A”狀態、“B”狀態及“C”狀態分別對應於在記憶胞電晶體MT中寫入資料之狀態。
而且，對“Er”狀態、“A”狀態、“B”狀態及“C”狀態分別分配互不相同之2位元資料，設定為於相鄰之2個狀態間僅1位元資料不同。如此使1個記憶胞電晶體記憶2位元資料之方法例如稱為MLC(Multi-Level Cell，多層記憶胞)方式。以下，列舉針對4種閾值分佈之資料分配之一例。  “Er”狀態：“11(上位位元/下位位元)”資料  “A”狀態：“01”資料  “B”狀態：“00”資料  “C”狀態：“10”資料。
對相鄰之狀態間分別設定寫入動作中使用之驗證電壓。具體而言，對“Er”狀態與“A”狀態之間設定驗證電壓AV，對“A”狀態與“B”狀態之間設定驗證電壓BV，對“B”狀態與“C”狀態之間設定驗證電壓CV。
驗證電壓AV、BV及CV分別用於“A”狀態、“B”狀態及“C”狀態之編程。於寫入動作中，半導體記憶裝置1當偵測到記憶某資料之記憶胞電晶體MT之閾值電壓超過與該資料對應之驗證電壓時，完成對該記憶胞電晶體MT之編程。
又，對相鄰之狀態間分別設定讀出動作中使用之讀出電壓。具體而言，對“Er”狀態與“A”狀態之間設定讀出電壓AR，對“A”狀態與“B”狀態之間設定讀出電壓BR，對“B”狀態與“C”狀態之間設定讀出電壓CR。又，將讀出通路電壓VREAD設定為較“C”狀態高之電壓。
讀出電壓AR、BR及CR分別用於“Er”狀態與“A”狀態以上之區分、“A”狀態以下與“B”狀態以上之區分、及“B”狀態以下與“C”狀態之區分。閘極被施加讀出通路電壓VREAD之記憶胞電晶體MT不依存於所記憶之資料而成為導通狀態。於讀出動作中，半導體記憶裝置1藉由使用讀出電壓而判定記憶胞電晶體MT分佈之狀態，從而確定讀出資料。
例如，於應用圖9所示之資料分配之情形時，由下位位元構成之1頁資料(下位頁資料)係藉由使用有讀出電壓BR之讀出動作而確定。由上位位元構成之1頁資料(上位頁資料)係藉由使用有讀出電壓AR及CR之各者之讀出動作而確定。於使用複數個讀出電壓之頁之讀出動作中，邏輯電路LC適當執行運算處理。
再者，以上所說明之1個記憶胞電晶體MT所記憶之資料之位元數為一例，並不限於此。例如，於記憶胞電晶體MT中，亦可記憶1位元或3位元以上之資料。於半導體記憶裝置1中，根據記憶胞電晶體MT所記憶之位元數，可適當設定所形成之閾值分佈之數量、讀出電壓、讀出通路電壓及驗證電壓等。
[1-2]半導體記憶裝置1之動作  其次，對第1實施形態之半導體記憶裝置之動作進行說明。於以下說明中，將所選擇之字元線WL稱為WLsel，將非選擇之字元線WL稱為WLusel。將與所選擇之胞單元CU相關聯之選擇閘極線SGD稱為SGDsel，將與非選擇之胞單元CU相關聯之選擇閘極線SGD稱為SGDusel。向字元線WL或選擇閘極線SGD等佈線施加電壓之操作對應於驅動器模組14經由信號線及列解碼器模組15向該佈線施加電壓之操作。假定半導體記憶裝置1所接收到之指令CMD及位址資訊ADD分別被傳輸至指令暫存器11及位址暫存器12。
[1-2-1]關於寫入動作之概要  首先，說明第1實施形態之半導體記憶裝置1中之寫入動作之概要。圖10表示第1實施形態之半導體記憶裝置1中之寫入動作之指令時序及時序圖的一例。如圖10所示，於寫入動作前之狀態下，例如就緒/忙碌信號RBn為“H”位準，字元線WLsel之電壓為VSS。
首先，記憶體控制器2將指令集CS1發送至半導體記憶裝置1。指令集CS1包含例如指示寫入動作之指令、位址資訊及下位頁之寫入資料。下位頁之寫入資料被傳輸至感測放大器模組16中所包含之複數個感測放大器單元SAU內之複數個閂鎖電路XDL。
半導體記憶裝置1當接收到指令集CS1時，自就緒狀態轉變為忙碌狀態。繼而，定序器13將各閂鎖電路XDL中保持之下位頁之寫入資料傳輸至例如於感測放大器單元SAU內共有總線LBUS之閂鎖電路ADL。繼而，定序器13使半導體記憶裝置1自忙碌狀態轉變為就緒狀態。
記憶體控制器2當於發送指令集CS1之後偵測到半導體記憶裝置1自忙碌狀態轉變為就緒狀態時，將指令集CS2發送至半導體記憶裝置1。指令集CS1包含例如指示寫入動作之開始之指令、位址資訊及上位頁之寫入資料。上位頁之寫入資料被傳輸至感測放大器模組16中所包含之複數個感測放大器單元SAU內之複數個閂鎖電路XDL。
半導體記憶裝置1當接收到指令集CS2時，自就緒狀態轉變為忙碌狀態。於是，定序器13基於指令暫存器11中保持之指令CMD、位址暫存器12中保持之位址資訊、及感測放大器模組16內保持之寫入資料，開始寫入動作。於寫入動作中，定序器13重複執行程式循環。程式循環包含例如編程動作及驗證動作。
編程動作係使記憶胞電晶體MT之閾值電壓上升之動作。於編程動作中，所選擇之胞單元CU內之記憶胞電晶體MT基於感測放大器單元SAU內保持之寫入資料，設定為編程對象或編程禁止。具體而言，將未達到與感測放大器單元SAU內之寫入資料對應之狀態(以下稱為寫入狀態)之閾值電壓之記憶胞電晶體MT設定為編程對象，將達到寫入狀態之閾值電壓之記憶胞電晶體MT設定為編程禁止。
於編程動作中，對字元線WLsel施加編程電壓VPGM。編程電壓VPGM係可使記憶胞電晶體MT之閾值電壓上升之高電壓。當對字元線WLsel施加編程電壓VPGM時，與字元線WLsel連接且與編程對象之位元線BL連接之記憶胞電晶體MT之閾值電壓上升。另一方面，與字元線WLsel連接且與編程禁止之位元線BL連接之記憶胞電晶體MT之閾值電壓的上升係例如藉由自升壓技術來抑制。當編程動作結束時，定序器13移行至驗證動作。
驗證動作係判定所選擇之胞單元CU內之記憶胞電晶體MT是否達到寫入狀態之閾值電壓之讀出動作。於驗證動作中，對每個感測放大器單元SAU決定閾值電壓之判定所使用之驗證電壓。例如，於初次之程式循環之驗證讀出中，執行使用驗證電壓AV之讀出動作。
藉由驗證讀出，經確認達到寫入狀態之閾值電壓之記憶胞電晶體MT被判定為通過驗證。繼而，各感測放大器單元SAU將寫入狀態之驗證結果保持於內部之任一閂鎖電路中。繼而，定序器13參照各感測放大器單元SAU之判定結果，對針對每個寫入狀態完成寫入之記憶胞電晶體MT之數量進行計數，判定該狀態之寫入是否完成。
以上所說明之編程動作及檢驗動作之組對應於1次程式循環。每當重複程式循環時，編程電壓VPGM便上升。即，施加至字元線WLsel之編程電壓VPGM相應於已執行之程式循環之次數而變高。編程電壓VPGM之上升量DVPGM可設定為任意值。
於程式循環之重複中，定序器13例如當偵測到未通過“A”狀態、“B”狀態及“C”狀態之驗證之記憶胞電晶體MT之數量低於特定之數量時，結束寫入動作，使半導體記憶裝置1自忙碌狀態轉變為就緒狀態。當寫入動作結束時，對所選擇之胞單元CU寫入2頁資料。圖示之tProg與執行寫入動作之時間對應。
[1-2-2]關於寫入動作之詳細情況  第1實施形態之半導體記憶裝置1可基於所選擇之胞單元CU之位址來變更要執行之寫入動作之種類。以下，對第1實施形態之半導體記憶裝置1之寫入動作之詳細情況進行說明。
圖11係表示第1實施形態之半導體記憶裝置1之寫入動作的一例之流程圖，表示自半導體記憶裝置1接收寫入命令至執行寫入動作之一系列程序。再者，於本例中，第1組之胞單元CU與電阻值較低之選擇閘極線SGD相關聯，第2組之胞單元CU與電阻值較高之選擇閘極線SGD相關聯。
如圖11所示，首先，半導體記憶裝置1接收指示執行寫入動作之指令集(步驟S10)。繼而，定序器13參照位址暫存器12中所保持之位址資訊(步驟S11)。具體而言，於步驟S11中，定序器13確認基於位址資訊選擇之胞單元CU包含於第1組及第2組中之哪一者。於胞單元CU包含於第1組之情形時，定序器13執行第1寫入動作(步驟S12)。另一方面，於胞單元CU包含於第2組之情形時，定序器13執行第2寫入動作(步驟S13)。
如此，第1實施形態之半導體記憶裝置1藉由執行第1寫入動作或第2寫入動作，向所選擇之胞單元CU內之記憶胞電晶體MT寫入資料。於第1寫入動作與第2寫入動作之間，編程動作中之放電時間之設定不同。以下，對第1寫入動作及第2寫入動作之詳細情況進行說明。
圖12表示第1實施形態之半導體記憶裝置1之第1寫入動作中之編程動作的時序圖之一例。圖12中示出選擇閘極線SGDsel及SGDusel、字元線WLsel及WLusel、以及位元線BL各自之電壓。又，於選擇閘極線SGD之電壓中，實線對應於理想之電壓(信號線SGDD之電壓)，虛線對應於實際之電壓變化。
如圖12所示，編程動作前之選擇閘極線SGDsel及SGDusel、字元線WLsel及WLusel、以及位元線BL各自之電壓例如為VSS。定序器13當開始編程動作時，於時刻t0～t5分別控制驅動器模組14，以如下所示之方式對各種佈線施加電壓。
於時刻t0，對選擇閘極線SGDsel及SGDusel之各者施加電壓VSGDH，對編程禁止之位元線BL施加電壓VBL。VSGDH及VBL分別為較接地電壓VSS高之電壓。當對閘極施加VSGDH時，各選擇電晶體ST1成為導通狀態。此時，於與編程對象之位元線BL連接之NAND串NS中，去除通道內殘留之電子。另一方面，與編程禁止之位元線BL連接之NAND串NS之通道電壓基於施加至位元線BL之電壓而上升。
於時刻t1，對選擇閘極線SGDsel及SGDusel分別施加VSS，選擇閘極線SGDsel及SGDusel各自之電壓下降。又，選擇閘極線SGDsel及SGDusel各自之電壓較信號線SGDD延遲地下降。當選擇閘極線SGDsel及SGDusel各自之電壓下降時，各選擇電晶體ST1成為斷開狀態。此時，與編程對象之位元線BL連接之NAND串NS之通道電壓例如為VSS。另一方面，與編程禁止之位元線BL連接之NAND串NS之通道電壓維持基於VBL上升之狀態。
上述時刻t0及t1間之動作亦稱為預充電動作。繼而，定序器13在選擇閘極線SGDsel及SGDusel各自之電壓下降至VSS後，開始時刻t2之動作。換言之，於第1實施形態之半導體記憶裝置1中，時刻t2之動作之開始時刻係基於選擇閘極線SGDsel及SGDusel各自放電完成之時刻而設定。以下，將時刻t1及t2間之時間稱為預充電動作後之放電時間。又，將第1寫入動作中之預充電動作後之放電時間稱為TM1。
於時刻t2，對選擇閘極線SGDsel施加電壓VSGD，對字元線WLsel及WLusel之各者施加電壓VPASS。VSGD係高於VSS且低於VSGDH之電壓，VPASS係高於VSGD之電壓。此時，與編程對象之位元線BL連接且閘極被施加VSGD之選擇電晶體ST1成為導通狀態。另一方面，與編程禁止之位元線BL連接且閘極被施加VSGD之選擇電晶體ST1和閘極被施加VSS之選擇電晶體ST1成為斷開狀態，對應之NAND串NS之通道成為浮動狀態。
進而，NAND串NS之通道電壓因與字元線WL之耦合而發生變動。具體而言，處於浮動狀態之NAND串NS之通道電壓相應於對字元線WLsel及WLusel之各者施加VPASS而上升。以下，將該動作稱為自升壓。另一方面，選擇電晶體ST1處於斷開狀態之NAND串NS之通道電壓之上升由施加至位元線BL之電壓抑制。
於時刻t3，對字元線WLsel施加編程電壓VPGM。當對字元線WLsel施加VPGM時，對與連接於編程對象之位元線BL且閘極被施加VSGD之選擇電晶體ST1連接之記憶胞電晶體MT之電荷蓄積層，基於通道及控制閘極間之電壓差而注入電子。當向電荷蓄積層注入電子時，記憶胞電晶體MT之閾值電壓上升。另一方面，其他NAND串NS內之記憶胞電晶體MT之閾值電壓之上升因藉由自升壓使通道及控制閘極間之電壓差變小，而得到抑制。
於時刻t4，對字元線WLsel施加VPASS，字元線WLsel之電壓下降。於編程動作中，寫入對象之記憶胞電晶體MT中之閾值電壓之上升幅度例如基於VPGM之電壓值及施加VPGM之時間(即時刻t3及t4間之時間)。
於時刻t5，對選擇閘極線SGDsel、字元線WLsel及WLusel、以及編程禁止之位元線BL之各者施加VSS，選擇閘極線SGDsel、字元線WLsel及WLusel、以及編程禁止之位元線BL各自之電壓下降。此時，處於浮動狀態之NAND串NS之通道電壓亦相應於字元線WLsel及WLusel各自之電壓之下降而下降。由此，各佈線之電壓恢復為編程動作開始前之狀態，定序器13結束第1寫入動作中之1次編程動作。
圖13表示第1實施形態之半導體記憶裝置1之第2寫入動作中之編程動作的時序圖之一例。圖13中示出與圖12相同之佈線之電壓。又，於選擇閘極線SGD之電壓中，實線對應於理想之電壓(信號線SGDD之電壓)，單點劃線對應於實際之電壓變化。
如圖13所示，於第2寫入動作中，藉由時刻t1之動作使選擇閘極線SGDsel及SGDusel各自之電壓下降所需之有效時間較第1寫入動作長。該特性基於應用第2寫入動作之第2組之選擇閘極線SGD之電阻值較應用第1寫入動作之第1組之選擇閘極線SGD之電阻值高。
而且，第2寫入動作之編程動作相對於第1寫入動作之編程動作，與預充電動作後之放電時間對應之動作不同。具體而言，於第2寫入動作中，時刻t2之動作之開始時刻與第1寫入動作同樣，基於選擇閘極線SGDsel及SGDusel各自放電完成之時刻來設定。因此，第2寫入動作中之預充電動作後之放電時間TM2設定為較第1寫入動作中之預充電動作後之放電時間TM1長。
第2寫入動作之編程動作中之其他動作例如與第1寫入動作之編程動作相同。第2寫入動作之處理時間基於編程動作之放電時間之長度之差異，較第1寫入動作之處理時間長。
再者，以上所說明之第1及第2寫入動作中之預充電動作後之放電時間之設定僅為一例。於串單元SU間之選擇閘極線SGD之電阻值之差較小之情形時，預充電動作後之放電時間可應用相同之設定。預充電動作後之放電時間之設定於半導體記憶裝置1內由定序器13保持於可參照之區域。例如，預充電動作後之放電時間之設定亦可保持於記憶胞陣列10內，於半導體記憶裝置1啟動時讀出。
[1-3]第1實施形態之效果  根據以上所說明之第1實施形態之半導體記憶裝置1，可抑制錯誤位元之產生且可縮短寫入動作之總時間。以下，對第1實施形態之半導體記憶裝置1之效果進行詳細說明。
於半導體記憶裝置之寫入動作中施加編程電壓時，優選編程禁止之記憶胞之通道電壓藉由自升壓而充分上升。充分之自升壓可抑制寫入完成之記憶胞之閾值電壓之變動，可抑制各狀態之閾值分佈之上尾之擴展。
另一方面，於自升壓不充分之情形時，編程禁止之記憶胞之控制閘極與通道之間之電壓差增大。閾值電壓較低之狀態(例如“Er”狀態)之記憶胞即便利用低編程電壓，其閾值電壓亦可能上升。因此，閾值電壓較低之狀態之記憶胞之閾值電壓有因自升壓不充分之情形時之編程動作而上升，而使得該狀態之閾值分佈之上尾擴展之虞。閾值分佈之擴展可能會導致產生錯誤位元。
作為其對策，考慮於編程動作時執行預充電動作。於已執行預充電動作之情形時，由耦合引起之通道電壓之上升係以預先上升之通道電壓為基準進行。即，執行預充電動作時之通道電壓高於未執行預充電動作時之通道電壓。因此，預充電動作可抑制寫入完成之記憶胞之閾值電壓之變動，可抑制各狀態之閾值分佈之擴展。
於預充電動作中，以如下方式進行控制：於預先使編程禁止之記憶胞之通道電壓上升之狀態下，包含該記憶胞之NAND串NS之通道成為浮動狀態。具體而言，以如下方式進行控制：於對字元線WLsel及WLusel施加VPASS之前，與寫入禁止之記憶胞連接之選擇電晶體ST1成為斷開狀態。當選擇電晶體ST1向斷開狀態之轉變延遲時，因不充分之自升壓，編程禁止之記憶胞之閾值分佈可能變寬。即，有錯誤位元增加之虞。
又，於將記憶胞三維積層而成之半導體記憶裝置中，例如有時於相鄰之狹縫SLT間配置有將選擇閘極線SGD分斷之狹縫SHE。此種狹縫SLT及SHE例如藉由不同之製造程序形成。而且，狹縫SHE配置於相鄰之狹縫SLT間之中間部分。於此情形時，由狹縫SHE分斷之2條選擇閘極線SGD之電阻值大致相等。
然而，認為狹縫SLT及SHE之位置受到製造偏差之影響。於狹縫SHE向相鄰之狹縫SLT之一側偏移之情形時，作為由狹縫SHE分斷之選擇閘極線SGD，可形成兩種SGD：電阻值較低之SGD及電阻值較高之SGD。若選擇閘極線SGD之電阻值不同，則有選擇閘極線SGD之控制特性針對每個串單元SU發生變化之虞。
以下，使用比較例來說明與上述預充電動作之特性及選擇閘極線SGD之電阻值之偏差相關聯的半導體記憶裝置之動作。圖14表示第1實施形態之比較例之半導體記憶裝置之寫入動作中之編程動作的時序圖之一例。圖14中示出選擇閘極線SGDsel及SGDusel、以及字元線WLsel各自之電壓。又，於選擇閘極線SGD之電壓中，實線對應於理想之電壓(信號線SGDD之電壓)，虛線對應於選擇閘極線SGD之電阻值RSGD 較低時之電壓變化，單點劃線對應於RSGD 較高時之電壓變化。
如圖14所示，比較例中之編程動作之時刻t0～t5之處理內容分別與第1寫入動作中之編程動作之時刻t0～t5之處理相同。又，比較例中之編程動作之時刻t0～t5之處理不依存於所選擇之胞單元CU之位址而於相同之時點執行。
此處，說明針對RSGD 較低時之動作特性使比較例中之預充電動作之放電時間最佳化之情形。於RSGD 較低之情形時，例如放電時間設定得較短，故每個程式循環之處理時間變短。即，可縮短1次寫入動作中之處理時間。另一方面，於選擇RSGD 較高之串單元SU時之編程動作中，在選擇閘極線SGDusel之電壓成為VSS之前，開始時刻t2之動作。即，有可能於與編程禁止之記憶胞連接之選擇電晶體ST1成為斷開狀態之前，開始字元線WL之充電(放電不足)。於此情形時，有於編程禁止之記憶胞中自升壓不充分，而導致錯誤位元增加之虞。
例如，於比較例中，在針對RSGD 較高時之動作特性使預充電動作後之放電時間最佳化之情形時，可消除預充電動作後之放電不足之顧慮。然而，於RSGD 較高之情形時，由於固定為放電時間較長之設定，故每個程式循環之處理時間變長。即，關於1次寫入動作中之處理時間，使預充電動作之放電時間針對RSGD 較高之情況最佳化之處理時間較針對RSGD 較低之情形時之動作特性最佳化之處理時間長。如此，於比較例中，不易同時實現寫入動作之處理時間之縮短與錯誤位元之抑制。
對此，第1實施形態之半導體記憶裝置1針對於寫入動作中所選擇之每個位址，變更預充電動作後之放電時間。繼而，基於預先測定之選擇閘極線SGD之特性將串單元SU分組，將預充電動作後之放電時間針對所設定之每個組設定為最佳時間。
具體而言，半導體記憶裝置1於選擇選擇閘極線SGD之電阻值RSGD 較低之組之情形時，執行預充電動作後之放電時間較短之第1寫入動作。另一方面，半導體記憶裝置1於選擇選擇閘極線SGD之電阻值RSGD 較高之組之情形時，執行預充電動作後之放電時間較長之第2寫入動作。而且，於任一情形時，預充電動作後之時刻t2之動作時序被設定為推測選擇閘極線SGDusel之放電完成之時刻之後。
因此，期待於第1實施形態之半導體記憶裝置1之編程動作中，於對字元線WL施加VPASS之前，選擇電晶體ST1高機率地成為斷開狀態。即，於編程動作中，半導體記憶裝置1可使編程禁止之記憶胞之通道更確實地成為浮動狀態，可實現充分之自升壓。因此，第1實施形態之半導體記憶裝置1可抑制錯誤位元之產生。
進而，於第1實施形態之半導體記憶裝置1中，以於可抑制錯誤位元之產生之範圍內變短之方式，針對每個組設定預充電動作後之放電時間。即，半導體記憶裝置1可抑制錯誤位元之產生，且於可能之範圍內高速地進行寫入動作。其結果，第1實施形態之半導體記憶裝置1亦可縮短寫入動作之總時間。
[2]第2實施形態  第2實施形態之半導體記憶裝置1係第1實施形態中說明之第1寫入動作及第2寫入動作各自之編程動作之變化例。以下，關於第2實施形態之半導體記憶裝置1，說明與第1實施形態之不同點。
[2-1]關於寫入動作  以下，依序說明第2實施形態之半導體記憶裝置1中之第1寫入動作及第2寫入動作。再者，於第2實施形態之半導體記憶裝置1之寫入動作中，與第1實施形態同樣，假定第1組之胞單元CU與電阻值較低之選擇閘極線SGD相關聯，第2組之胞單元CU與電阻值較高之選擇閘極線SGD相關聯。又，假定於選擇第1組之胞單元CU之情形時執行第1寫入動作，於選擇第2組之胞單元CU之情形時執行第2寫入動作。
圖15表示第2實施形態之半導體記憶裝置1之第1寫入動作中之編程動作的時序圖之一例。圖15中示出與第1實施形態中所參照之圖12相同之佈線之電壓。如圖15所示，第2實施形態中之第1寫入動作之編程動作相對於第1實施形態中之第1寫入動作之編程動作，預充電動作後之選擇閘極線SGDsel及SGDusel之動作時序與字元線WLsel及WLusel之動作時序不同。
具體而言，於第2實施形態之第1寫入動作中，預充電動作後對選擇閘極線SGDsel施加電壓VSGD之時點被設定為時刻t1與時刻t2之間之時刻t1d。另一方面，於預充電動作後，對字元線WLsel及WLusel施加電壓VPASS之時點與第1實施形態同樣，被設定為時刻t2。
於時刻t1d，於放電完成前對選擇閘極線SGDsel施加VSGD。繼而，選擇閘極線SGDsel之電壓例如於時刻t2之前達到VSGD。隨後，於第2實施形態中，定序器13在選擇閘極線SGDusel之電壓下降至VSS後，開始時刻t2之動作。即，於第2實施形態之半導體記憶裝置1中，時刻t2之動作之開始時刻與第1實施形態同樣，基於選擇閘極線SGDusel之放電完成時刻來設定。第2實施形態中之第1寫入動作之其他動作與第1實施形態中之第1寫入動作相同。
圖16表示第2實施形態之半導體記憶裝置1之第2寫入動作中之編程動作的時序圖之一例。圖16中示出與第1實施形態中所參照之圖12相同之佈線之電壓。如圖16所示，第2實施形態中之第2寫入動作之編程動作相對於第2實施形態中之第2寫入動作之編程動作，字元線WLsel及WLusel之動作時序不同。
具體而言，於第2寫入動作中，藉由時刻t1之動作使選擇閘極線SGDusel之電壓下降所需之有效時間較第1寫入動作長。該特性與第1實施形態同樣，係基於應用第2寫入動作之第2組之選擇閘極線SGD之電阻值較應用第1寫入動作之第1組之選擇閘極線SGD之電阻值高。
而且，於第2寫入動作中，時刻t2之動作之開始時刻與第1寫入動作同樣，基於選擇閘極線SGDusel之放電完成之時刻而設定。因此，於第2實施形態中，第2寫入動作中之預充電動作後之放電時間TM2被設定為較第1寫入動作中之預充電動作後之放電時間TM1長。第2實施形態中之第2寫入動作之其他動作與第2實施形態中之第1寫入動作相同。
於以上所說明之第2實施形態之動作中，第1寫入動作之時刻t1d與第2寫入動作之時刻t1d表示相同之時刻。即，於第2實施形態之編程動作中，對選擇閘極線SGDsel施加VSGD之時刻t1d之動作時序相同。另一方面，於第2實施形態之編程動作中，基於選擇閘極線SGDusel之放電完成之時刻，設定對字元線WLsel及WLusel施加VPASS之時刻t2之動作時序。
[2-2]第2實施形態之效果  如上所述，於第2實施形態之半導體記憶裝置1中，於預充電動作後對選擇閘極線SGDsel施加VSGD之時點不依存於所選擇之位址而被固定。另一方面，於預充電動作後對字元線WL施加VPASS之時點與第1實施形態同樣，基於選擇閘極線SGDusel之放電時間而設定。
於此種情形時，第2實施形態之半導體記憶裝置1亦與第1實施形態同樣，可抑制錯誤位元之產生且可縮短寫入動作之總時間。為了獲得於第1實施形態中說明之效果，只要至少選擇閘極線SGDusel之放電開始之時刻t1與預充電動作後字元線WL之充電開始之時刻t2之關係係基於選擇閘極線SGD之特性來設定即可。
[3]其他變化例等  於上述實施形態中，例示預充電動作後之放電時間被設定為選擇閘極線SGDusel之放電完成之情形，但不限於此。於預充電動作後之時刻t2，選擇閘極線SGDusel之電壓只要至少下降至與該選擇閘極線SGDusel連接之選擇電晶體ST1成為斷開狀態之電壓即可。因此，預充電後之放電時間亦可基於選擇閘極線SGDusel之電壓低於選擇電晶體ST1成為斷開狀態之電壓之時點來設定。
於上述實施形態中，亦可於相鄰之狹縫SLT間配置2條以上之狹縫SHE。形成於相鄰之狹縫SLT間之串單元SU之個數基於配置於相鄰之狹縫SLT間之狹縫SHE之條數而變化。於相鄰之狹縫SLT間配置有2條以上之狹縫SHE之情形時，配置於相鄰之狹縫SLT間之選擇閘極線SGD之電阻值可分類為3種。
圖17係第1實施形態之變化例之半導體記憶裝置1所具備之記憶胞陣列的平面佈局之一例，表示與第1實施形態中所參照之圖6相同之區域。如圖17所示，於第1實施形態之變化例之半導體記憶裝置1中，在相鄰之狹縫SLT間配置有3條狹縫SHE。
相鄰之狹縫SHE間之選擇閘極線SGD之寬度係基於掩模之設計。即，配置於相鄰之狹縫SHE間之選擇閘極線SGD之電阻值可為大致固定。另一方面，與狹縫SLT相鄰之選擇閘極線SGD之寬度如第1實施形態中所說明之般，受到製造偏差之影響。因此，於與狹縫SLT相鄰之選擇閘極線SGD0及SGD3間電阻值可能產生差。又，由於與狹縫SLT相鄰之選擇閘極線SGD之寬度考慮到製程範圍而設計得較寬，故可能寬於夾於狹縫SHE間之選擇閘極線SGD之寬度。
如上所述，於第1實施形態之變化例中，例如選擇閘極線SGD0、選擇閘極線SGD1及SGD2之組、與選擇閘極線SGD3之間電阻值可能不同。因此，於第1實施形態之變化例中，例如將串單元SU0分類為第1組，將串單元SU3分類為第2組，將串單元SU1及SU2分類為第3組。
圖18表示第1實施形態之變化例之半導體記憶裝置1中之寫入動作的設定之一例，表示串單元SU之組與放電時間之設定之關係。如圖18所示，例如對第1～第3組之串單元SU分別應用設定1～設定3。設定1～設定3具有互不相同之放電時間之設定，例如圖12所示之時刻t1～t2期間之長度不同。對各設定之放電時間應用經過測試程序計算出之適當之數值。
再者，於相鄰之狹縫SLT間配置有2條以上之狹縫SHE時之串單元SU之分組可根據狹縫SHE之條數適當設定。又，於上述實施形態中，說明於半導體記憶裝置1內之各區塊BLK中應用共通之分組之情形，但亦可對每個區塊BLK應用不同之分組，還可對每個區塊BLK應用不同之放電時間之設定。於選擇不同位址之寫入動作之編程動作中應用不同之放電時間之設定之情形時，可獲得上述實施形態中說明之效果。
於上述實施形態中，說明將區塊BLK內之串單元SU分組，對每個組應用不同之放電時間之設定之情況，但分組之方法亦可應用其他方法。例如，可於區塊BLK間共有串單元SU之分組，亦可對每個區塊BLK設定不同之組。又，半導體記憶裝置1亦可包含複數個記憶胞陣列10。於此情形時，亦可對每個記憶胞陣列10設定不同之組。
圖19表示第1實施形態之變化例之半導體記憶裝置1之平面佈局的一例。如圖19所示，例如半導體記憶裝置1包含複數個記憶胞陣列10A、10B、10C及10D。狹縫SHE之圖案之偏移方式根據晶片之位置而不同。因此，半導體記憶裝置1藉由對複數個記憶胞陣列10A～10D分別設定不同之組，可更高精度地實現抑制錯誤位元之產生及縮短寫入動作之總時間。
於上述實施形態中，記憶體柱MP亦可為複數個柱在Z方向上連結而成之構造。例如，記憶體柱MP亦可為將貫通導電體層25(選擇閘極線SGD)之柱與貫通複數個導電體層24(字元線WL)之柱連結而成之構造。又，記憶體柱MP亦可為將分別貫通複數個導電體層24之複數個柱在Z方向上連結而成之構造。
於上述實施形態中，例示半導體記憶裝置1具有於記憶胞陣列10下配置有感測放大器模組16等之電路之構造之情形，但不限於此。例如，半導體記憶裝置1亦可具有於半導體基板上設有記憶胞陣列10之構造。又，半導體記憶裝置1亦可具有將設有感測放大器模組16等之晶片及設有記憶胞陣列10之晶片貼合之構造。
於上述實施形態中用於說明讀出動作之時序圖僅為一例。例如，於各時刻控制信號及佈線各自之電壓之時序亦可錯開。於編程動作中，只要至少各時刻之動作之前後關係不調換即可。
於本說明書中，“H”位準之電壓係閘極被施加該電壓之N型MOS電晶體成為導通狀態，閘極被施加該電壓之P型MOS電晶體成為斷開狀態之電壓。“L”位準之電壓係閘極被施加該電壓之N型MOS電晶體成為斷開狀態，閘極被施加該電壓之P型MOS電晶體成為導通狀態之電壓。“電晶體之一端”表示MOS電晶體之汲極或源極。“電晶體之另一端”表示MOS電晶體之源極或汲極。
於本說明書中，所謂“連接”表示電性連接，不排除例如中間隔著其他元件。“斷開狀態”表示向對應之電晶體之閘極施加未達該電晶體之閾值電壓之電壓，不排除例如流通電晶體之漏電流般之微小電流。“時刻”對應於電壓施加之開始時刻。例如，“於時刻t1對選擇閘極線SGD施加接地電壓VSS”對應於在時刻t1開始對選擇閘極線SGD施加電壓VSS，還包含選擇閘極線SGD之電壓基於信號線SGDD之電壓發生變化之期間。“柱狀”表示為半導體記憶裝置1之製造程序中形成之設置於孔內之構造體。
雖說明瞭本發明之若干個實施形態，但該等實施形態係作為示例而提出，並不意圖限定發明之範圍。該等新穎之實施形態能以其他多種方式實施，可於不脫離發明之主旨之範圍內進行各種省略、置換、變更。該等實施形態及其變化包含於發明之範圍及主旨中，並且包含於申請專利範圍所記載之發明及其均等之範圍中。
[相關申請]  本申請享有以日本專利申請2019-155812號(申請日：2019年8月28日)為基礎申請之優先權。本申請藉由參照該基礎申請而包含基礎申請之全部內容。
1:半導體記憶裝置 2:記憶體控制器 10:記憶胞陣列 10A~10D:記憶胞陣列 11:指令暫存器 12:位址暫存器 13:定序器 14:驅動器模組 15:列解碼器模組 16:感測放大器模組 20:半導體基板 21~25:導電體層 30:芯構件 31:半導體層 32:積層膜 33:隧道絕緣膜 34:絕緣膜 35:阻擋絕緣膜 ADL:閂鎖電路 BD:區塊解碼器 BDL:閂鎖電路 BL:位元線 BL0~BLm:位元線 BLBIAS:節點 BLHU:位元線連接部 BLK:區塊 BLK0~BLKn:區塊 bTG:傳輸閘極線 CA:電容器 CG:信號線 CG0~CG7:信號線 CP:接點 INV:節點 LBUS:總線 MP:記憶體柱 MT:記憶胞電晶體 MT0~MT7:記憶胞電晶體 ND1:節點 ND2:節點 NS:NAND串 RD:列解碼器 RD0~RDn:列解碼器 SA:感測放大器部 SAU:感測放大器單元 SAU0~SAMm:感測放大器單元 SDL:閂鎖電路 SEN:節點 SGD:選擇閘極線 SGD0~SGD3:選擇閘極線 SGDD:信號線 SGDD0~SGDD3:信號線 SGDsel,SGDusel:選擇閘極線 SGS:選擇閘極線 SGSD:信號線 SHE:狹縫 SL:源極線 SLT:狹縫 SRC:節點 ST1:選擇電晶體 ST2:選擇電晶體 SU:串單元 SU0~SU3:串單元 T0:電晶體 T1:電晶體 T2:電晶體 T3:電晶體 T4:電晶體 T5:電晶體 T6:電晶體 T7:電晶體 T8:電晶體 T9:電晶體 TG:傳輸閘極線 TR0~TR17:電晶體 USGD:信號線 USGS:信號線 VDD:電源電壓 WL:字元線 WL0~WL7:字元線 WLsel,WLusel:字元線 XDL:閂鎖電路
圖1係表示第1實施形態之半導體記憶裝置之構成例之方區塊圖。  圖2係表示第1實施形態之半導體記憶裝置所具備之記憶胞陣列的電路構成之一例之電路圖。  圖3係表示第1實施形態之半導體記憶裝置所具備之列解碼器模組的電路構成之一例之電路圖。  圖4係表示第1實施形態之半導體記憶裝置所具備之感測放大器模組的電路構成之一例之電路圖。  圖5係表示第1實施形態之半導體記憶裝置所具備之感測放大器模組中所包含之感測放大器單元的電路構成之一例之電路圖。  圖6係表示第1實施形態之半導體記憶裝置所具備之記憶胞陣列的平面佈局之一例之俯視圖。  圖7係表示第1實施形態之半導體記憶裝置所具備之記憶胞陣列之剖面構造的一例之沿著圖6之VII-VII線所得之剖視圖。  圖8係表示第1實施形態之半導體記憶裝置中之記憶體柱之剖面構造的一例之沿著圖7之VIII-VIII線所得之剖視圖。  圖9係表示於第1實施形態之半導體記憶裝置中應用於記憶胞電晶體之資料之分配的一例之圖。  圖10係表示第1實施形態之半導體記憶裝置中之寫入動作的一例之時序圖。  圖11係表示第1實施形態之半導體記憶裝置中之寫入動作的一例之流程圖。  圖12係表示第1實施形態之半導體記憶裝置中之第1寫入動作之編程動作的一例之時序圖。  圖13係表示第1實施形態之半導體記憶裝置中之第2寫入動作之編程動作的一例之時序圖。  圖14係表示第1實施形態之比較例之半導體記憶裝置中之寫入動作之編程動作的一例之時序圖。  圖15係表示第2實施形態之半導體記憶裝置中之第1寫入動作之編程動作的一例之時序圖。  圖16係表示第2實施形態之半導體記憶裝置中之第2寫入動作之編程動作的一例之時序圖。  圖17係表示第1實施形態之變化例之半導體記憶裝置所具備之記憶胞陣列之平面佈局的一例之俯視圖。  圖18係表示第1實施形態之變化例之半導體記憶裝置中之寫入動作的設定的一例之表。  圖19係表示第1實施形態之變化例之半導體記憶裝置之平面佈局的一例之俯視圖。
BL:位元線
SGDsel,SGDusel:選擇閘極線
WLsel,WLusel:字元線

Claims (12)

  1. 一種半導體記憶裝置，其具備：  第1記憶胞；  第2記憶胞；  字元線，其與上述第1記憶胞及上述第2記憶胞連接；  第1位元線，其與上述第1記憶胞連接；  第2位元線，其與上述第2記憶胞連接；  第1選擇電晶體，其連接於上述第1記憶胞與上述第1位元線之間；  第2選擇電晶體，其連接於上述第2記憶胞與上述第2位元線之間；  第1選擇閘極線，其與上述第1選擇電晶體連接；  第2選擇閘極線，其與上述第2選擇電晶體連接；及  控制器，其執行寫入動作；且  上述控制器係  於上述寫入動作中，執行包含編程動作之程式循環，  於上述編程動作中，於第1時刻對上述第1選擇閘極線及上述第2選擇閘極線施加第1電壓，於上述第1時刻之後之第2時刻對上述第1選擇閘極線及上述第2選擇閘極線施加較上述第1電壓低之第2電壓，於上述第2時刻之後之第3時刻對上述字元線施加較上述第2電壓高之第3電壓，於選擇上述第1記憶胞之情形時，於上述第2時刻之後之第4時刻對上述第1選擇閘極線施加上述第1電壓與上述第2電壓之間之第4電壓，於選擇上述第2記憶胞之情形時，於上述第4時刻對上述第2選擇閘極線施加上述第4電壓，於上述第3時刻之後之第5時刻，對上述字元線施加較上述第3電壓高之第5電壓，  於選擇上述第1記憶胞之上述編程動作中，上述第2時刻與上述第3時刻之間之時間為第1時間，於選擇上述第2記憶胞之上述編程動作中，上述第2時刻與上述第3時刻之間之時間為與上述第1時間不同之第2時間。
  2. 如請求項1之半導體記憶裝置，其中  上述第3時刻與上述第4時刻為相同時刻。
  3. 如請求項1之半導體記憶裝置，其中  上述第4時刻為上述第3時刻之前之時刻。
  4. 如請求項1之半導體記憶裝置，其中  上述控制器於對上述第1選擇閘極線及上述第2選擇閘極線施加上述第1電壓之期間，於選擇上述第1記憶胞之情形時，對上述第1位元線施加第6電壓，且對上述第2位元線施加較上述第6電壓高之第7電壓，於選擇上述第2記憶胞之情形時，對上述第1位元線施加上述第7電壓，且對上述第2位元線施加上述第6電壓。
  5. 如請求項1之半導體記憶裝置，其中  上述控制器於對上述字元線施加上述第3電壓之期間，於選擇上述第1記憶胞之情形時，對上述第1位元線施加第6電壓，且對上述第2位元線施加較上述第6電壓高之第7電壓，於選擇上述第2記憶胞之情形時，對上述第1位元線施加上述第7電壓，且對上述第2位元線施加上述第6電壓。
  6. 如請求項1之半導體記憶裝置，其中  上述控制器於對上述字元線施加上述第5電壓之期間，於選擇上述第1記憶胞之情形時，對上述第1選擇閘極線施加上述第4電壓，於選擇上述第2記憶胞之情形時，對上述第2選擇閘極線施加上述第4電壓。
  7. 如請求項1之半導體記憶裝置，其中  於選擇上述第1記憶胞之上述編程動作中，當對上述第1選擇閘極線施加上述第5電壓時，上述第1記憶胞之通道成為浮動狀態，  於選擇上述第2記憶胞之上述編程動作中，當對上述第2選擇閘極線施加上述第5電壓時，上述第2記憶胞之通道成為浮動狀態。
  8. 如請求項1之半導體記憶裝置，其具備：  基板；  第1導電體層，其設置於上述基板上方之第1層，作為上述字元線發揮動能；  第2導電體層，其於上述第1層上方之第2層中，設置於上述第1導電體層之上方，作為上述第1選擇閘極線發揮功能；  第3導電體層，其於上述第2層中，設置於上述第1導電體層之上方且設置為與上述第2導電體層分離，作為上述第2選擇閘極線發揮功能；  第1半導體層，其貫通上述第1導電體層與上述第2導電體層而設置；及  第2半導體層，其貫通上述第1導電體層與上述第3導電體層而設置；且  上述第1導電體層與上述第1半導體層之交叉部分作為上述第1記憶胞發揮功能，  上述第2導電體層與上述第1半導體層之交叉部分作為上述第1選擇電晶體發揮功能，  上述第1導電體層與上述第2半導體層之交叉部分作為上述第2記憶胞發揮功能，  上述第3導電體層與上述第2半導體層之交叉部分作為上述第2選擇電晶體發揮功能。
  9. 如請求項8之半導體記憶裝置，其中  上述第2導電體層之電阻值較上述第3導電體層之電阻值低，  上述第1時間較上述第2時間短。
  10. 如請求項1之半導體記憶裝置，其進而具備：  第3記憶胞，其與上述字元線連接；  第3位元線，其與上述第3記憶胞連接；  第3選擇電晶體，其連接於上述第3記憶胞與上述第3位元線之間；及  第3選擇閘極線，其與上述第3選擇電晶體連接；且  上述控制器於上述編程動作中，在選擇上述第3記憶胞之情形時，於上述第4時刻對上述第3選擇閘極線施加上述第4電壓，  於選擇上述第3記憶胞之上述編程動作中，上述第2時刻與上述第3時刻之間之時間係與上述第1時間及上述第2時間之各者不同之第3時間。
  11. 如請求項10之半導體記憶裝置，其具備：  基板；  第1導電體層，其設置於上述基板上方之第1層，作為上述字元線發揮動能；  第2導電體層，其於上述第1層上方之第2層中，設置於上述第1導電體層之上方，作為上述第1選擇閘極線發揮功能；  第3導電體層，其於上述第2層中，設置於上述第1導電體層之上方且設置為與上述第2導電體層分離，作為上述第2選擇閘極線發揮功能；  第4導電體層，其於上述第2層中，設置於上述第1導電體層之上方且與上述第2導電體層及上述第3導電體層分離，且配置於上述第2導電體層與上述第3導電體層之間，作為上述第3選擇閘極線發揮功能；  第1半導體層，其貫通上述第1導電體層與上述第2導電體層而設置；  第2半導體層，其貫通上述第1導電體層與上述第3導電體層而設置；及  第3半導體層，其貫通上述第1導電體層與上述第4導電體層而設置；且  上述第1導電體層與上述第1半導體層之交叉部分作為上述第1記憶胞發揮功能，  上述第2導電體層與上述第1半導體層之交叉部分作為上述第1選擇電晶體發揮功能，  上述第1導電體層與上述第2半導體層之交叉部分作為上述第2記憶胞發揮功能，  上述第3導電體層與上述第2半導體層之交叉部分作為上述第2選擇電晶體發揮功能，  上述第1導電體層與上述第3半導體層之交叉部分作為上述第3記憶胞發揮功能，  上述第4導電體層與上述第3半導體層之交叉部分作為上述第3選擇電晶體發揮功能。
  12. 如請求項11之半導體記憶裝置，其中  上述第4導電體層之電阻值較上述第2導電體層與上述第3導電體層各自之電阻值低，  上述第3時間較上述第1時間與上述第2時間之各者短。
TW109101789A 2019-08-28 2020-01-17 半導體記憶裝置 TWI715421B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019155812A JP2021034089A (ja) 2019-08-28 2019-08-28 半導体記憶装置
JP2019-155812 2019-08-28

Publications (2)

Publication Number Publication Date
TWI715421B TWI715421B (zh) 2021-01-01
TW202109520A true TW202109520A (zh) 2021-03-01

Family

ID=74677513

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109101789A TWI715421B (zh) 2019-08-28 2020-01-17 半導體記憶裝置

Country Status (4)

Country Link
US (1) US11094366B2 (zh)
JP (1) JP2021034089A (zh)
CN (1) CN112447232B (zh)
TW (1) TWI715421B (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7894263B2 (en) * 2007-09-28 2011-02-22 Sandisk Corporation High voltage generation and control in source-side injection programming of non-volatile memory
US8089815B2 (en) * 2009-11-24 2012-01-03 Sandisk Technologies Inc. Programming memory with bit line floating to reduce channel-to-floating gate coupling
JP2015176620A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体記憶装置
JP2015176623A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体記憶装置及びメモリコントローラ
JP2016058126A (ja) * 2014-09-12 2016-04-21 株式会社東芝 不揮発性半導体記憶装置
US9666286B2 (en) * 2014-09-28 2017-05-30 Aplus Flash Technology, Inc. Self-timed SLC NAND pipeline and concurrent program without verification
CN105742286B (zh) * 2014-12-12 2019-07-09 华邦电子股份有限公司 半导体存储装置及其制造方法
JP6290124B2 (ja) * 2015-03-12 2018-03-07 東芝メモリ株式会社 半導体記憶装置
JP2016170834A (ja) * 2015-03-12 2016-09-23 株式会社東芝 半導体記憶装置
JP6490018B2 (ja) * 2016-02-12 2019-03-27 東芝メモリ株式会社 半導体記憶装置
JP6581019B2 (ja) * 2016-03-02 2019-09-25 東芝メモリ株式会社 半導体記憶装置
JP2018125052A (ja) * 2017-01-31 2018-08-09 東芝メモリ株式会社 半導体記憶装置
JP2018147530A (ja) * 2017-03-03 2018-09-20 東芝メモリ株式会社 半導体記憶装置
JP2019117679A (ja) * 2017-12-27 2019-07-18 東芝メモリ株式会社 半導体記憶装置
JP7332343B2 (ja) * 2019-05-28 2023-08-23 キオクシア株式会社 半導体記憶装置

Also Published As

Publication number Publication date
CN112447232B (zh) 2024-03-22
TWI715421B (zh) 2021-01-01
CN112447232A (zh) 2021-03-05
US11094366B2 (en) 2021-08-17
JP2021034089A (ja) 2021-03-01
US20210065773A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
JP2020004470A (ja) 半導体記憶装置
TWI742781B (zh) 半導體記憶裝置
TW201941410A (zh) 半導體記憶體及其製造方法
TWI778424B (zh) 半導體記憶體
JP2021140853A (ja) 半導体記憶装置
TW201826269A (zh) 半導體記憶裝置
CN112951296B (zh) 半导体存储装置
TWI717157B (zh) 半導體記憶裝置
US11450386B2 (en) Nonvolatile memory device performing two-way channel precharge
TWI747442B (zh) 半導體記憶裝置及其讀取方法
CN113496740B (zh) 半导体存储装置
CN111725211A (zh) 半导体存储装置
TWI715421B (zh) 半導體記憶裝置
JP2021174567A (ja) 半導体記憶装置
US11955176B2 (en) Nonvolatile semiconductor storage device having memory strings and bit lines on opposite sides of the memory strings
US20220301633A1 (en) Nonvolatile memory device and operation method thereof
TW202234409A (zh) 半導體記憶裝置、記憶體系統及半導體記憶裝置之控制方法