TW202101680A - 形成三維記憶體元件的階梯結構中的標記圖案 - Google Patents

形成三維記憶體元件的階梯結構中的標記圖案 Download PDF

Info

Publication number
TW202101680A
TW202101680A TW109103024A TW109103024A TW202101680A TW 202101680 A TW202101680 A TW 202101680A TW 109103024 A TW109103024 A TW 109103024A TW 109103024 A TW109103024 A TW 109103024A TW 202101680 A TW202101680 A TW 202101680A
Authority
TW
Taiwan
Prior art keywords
marking
pattern
sub
region
mark
Prior art date
Application number
TW109103024A
Other languages
English (en)
Other versions
TWI710063B (zh
Inventor
陳琳
劉雲飛
王猛
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI710063B publication Critical patent/TWI710063B/zh
Publication of TW202101680A publication Critical patent/TW202101680A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Non-Volatile Memory (AREA)

Abstract

提供了形成三維（3D）記憶體元件的階梯結構中的標記圖案的實施例。在一個示例中，一種半導體元件，包括：一堆疊結構，包括多個絕緣層和多個導體層沿一垂直方向交替設置於一基底上。在一些實施例中，半導體元件還包括一標記圖案，包括不同材料的多個交錯層設置於基底上，且標記圖案與堆疊結構相鄰。標記圖案包括位於一標記區域中的一中心標記結構，且中心標記結構將標記區域劃分為較遠離堆疊結構的一第一標記子區域和較靠近堆疊結構的一第二標記子區域，其中第一標記子區域的一第一圖案密度高於或等於第二標記子區域的一第二圖案密度。

Description

形成三維記憶體元件的階梯結構中的標記圖案
本發明係關於一種三維（3D）記憶體元件，且特別係關於一種形成三維（3D）記憶體元件的階梯結構中的標記圖案。
經由改進製程技術、電路設計、程式設計演算法，平面記憶體單元被縮放到較小的尺寸。然而，隨著記憶體單元的特徵尺寸接近物理臨界尺寸，平面製程和製造技術變得具有挑戰性且成本更高，結果導致平面記憶體單元的存儲密度接近上限。
3D記憶體架構則可以用來解決平面記憶體單元中的密度限制，其中3D記憶體架構包括記憶體陣列和用於控制信號來往於記憶體陣列的週邊元件。
本發明揭露了形成3D記憶體元件的階梯結構中的標記圖案的實施例。
在一個示例中，一種半導體元件，包括：一堆疊結構，包括多個絕緣層和多個導體層沿一垂直方向交替設置於一基底上；以及一標記圖案，包括不同材料的多個交錯層設置於基底上，且標記圖案與堆疊結構相鄰，其中標記圖案包括位於一標記區域中的一中心標記結構，且中心標記結構將標記區域劃分為較遠離堆疊結構的一第一標記子區域和較靠近堆疊結構的一第二標記子區域，其中第一標記子區域的一第一圖案密度高於或等於第二標記子區域的一第二圖案密度。
在另一示例中，一種用於控制光阻修整製程的修整速率的標記圖案，包括：多個交錯層，設置在一基底上，其中交錯層包括沿一垂直方向堆疊於基底上的至少二層，且二層包含不同材料；以及一中心標記結構，將一標記區域劃分為較遠離一元件區域的一第一標記子區域和較靠近元件區域的一第二標記子區域，其中第一標記子區域的一第一圖案密度高於或等於第二標記子區域的一第二圖案密度。
在不同的示例中，一種用於形成半導體元件的方法，包括以下步驟。首先，決定一介電質堆疊體上的一元件區域和與該元件區域相鄰的一標記區域，其中介電質堆疊體包括多個絕緣材料層和多個犧牲材料層交替設置在一基底上。接著，進行相同的蝕刻製程，圖案化元件區域和標記區域，以形成一標記圖案，其中標記圖案在標記區域中具有一中心標記結構並且在元件區域中具有一階梯圖案，其中標記圖案的厚度和階梯圖案的厚度等於至少一個絕緣材料層和一個犧牲材料層的厚度，並且中心標記結構將標記區域劃分為較遠離元件區域的一第一標記子區域和較靠近元件區域的一第二標記子區域，其中第一標記子區域的一第一圖案密度大於或等於第二標記子區域的一第二圖案密度；之後，形成一光阻層，覆蓋階梯圖案並暴露該標記圖案。而後，修整光阻層，以沿一水平方向暴露介電質堆疊體的部分。其後，進行蝕刻製程，以保留標記圖案，並去除介電質堆疊體暴露出的部分，以形成階梯。
儘管本文對具體的裝置配置進行討論，但是應當理解僅僅是為了說明本發明目的。相關領域的技術人員將認識到，在不脫離本發明的精神和範圍的情況下，可以使用其他配置。對於相關領域的技術人員顯而易見的是，本發明還可以用於各種其他應用中。
應當注意，說明書中對“一個實施例”、“實施例”、“示例實施例”、“一些實施例”等的引用指示所描述的實施例可包括特定特徵、結構或特性，但每個實施例可能不一定包括特定的特徵、結構或特性。此外，這些短語不一定指相同的實施例。此外，當結合實施例描述特定特徵、結構或特性時，無論是否明確描述，結合其它實施例來影響該特徵、結構和/或特性將在本領域技術人員的知識範圍內。
通常，可以至少部分地根據上下文中的用法來理解術語。例如是如本文所使用的術語“一個或多個”，至少部分取決於上下文，可以用於以單數意義描述任何特徵、結構或特性，或者可以用於以複數意義描述特徵、結構或特性的組合。類似地，諸如“一個”、“一、”或“該”之類的術語可以仍然至少部分取決於上下文被理解為傳達單數用法或傳達複數用法。另外，術語“基於”可以被理解為不一定旨在傳達一組排他性因素，而是可以替代地，仍然至少部分取決於上下文，允許不一定明確描述的其他因素的存在。
如於此使用的，術語“名義的/名義地”指在產品或製程的設計階段期間設定的用於部件或製程操作的特性或參數的期望或目標值與期望值以上和/或以下的值的範圍。值的範圍能夠歸因於製程或公差的些微變化。如於此使用的，術語“大約”指可以基於與半導體裝置相關聯的特定技術節點而變化的給定量的值。基於特定技術節點，術語“大約”可以指示給定量的值可以在例如該值的10-30%之內（例如是該值的±10%、±20%、或±30%）變化。
如本文所使用的，階梯結構是指一組表面，其包括至少兩個水平表面（例如，沿著x-y平面）和至少兩個（例如，第一和第二）垂直表面（例如，沿著z軸），使得每個水平表面鄰接第一垂直表面並鄰接第二垂直表面，且此第一垂直表面從水平表面的第一邊緣向上延伸，而此第二垂直表面從水平表面的第二邊緣向下延伸。“臺階”或“階梯”是指一組鄰接表面的高度的垂直偏移。在本發明中，術語“階梯”和術語“臺階”是指階梯結構的一個級並且可互換地使用。在本發明中，水平方向可以指與基底（例如，提供用於形成其上的結構的製造平臺的基底）的頂表面平行的方向（例如，x軸或y軸），並且垂直方向可以指正交於結構的頂表面的方向（例如，z軸）。
在本發明中，經由使用例如介電質堆疊層之上的光阻（PR）層的蝕刻遮罩重複蝕刻介電質對，可以從包括多個交替設置的介電質對（例如，絕緣材料層/犧牲材料層對）的介電質堆疊體形成階梯結構。一個介電質對中的絕緣材料層和下面的犧牲材料層可以具有相同或不同的厚度。在一些實施例中，一個或多個介電質對可以形成一個臺階。在形成階梯結構期間，光阻（PR）層被修整（例如，從介電質堆疊層的邊界逐漸地且通常從所有方向地，向內地蝕刻），並且用作蝕刻遮罩，用於蝕刻介電質堆疊體的暴露部分。修整的光阻（PR）的量可以與階梯的尺寸直接相關（例如，決定因素）。可以使用合適的蝕刻（例如，各向同性乾式蝕刻或濕式蝕刻）來獲得對光阻（PR）層的修整。可以形成一個或多個光阻（PR）層並對其進行連續修整以形成階梯結構。在修整光阻（PR）層之後，可以使用合適的蝕刻劑蝕刻每個介電質對以去除絕緣材料層和下面的犧牲材料層的部分。蝕刻的絕緣材料層和犧牲材料層被稱為絕緣層和犧牲層。在形成階梯結構之後，可以去除光阻（PR）層並且可以用金屬/導體層（例如，鎢）代替犧牲層。金屬/導體層可以形成3D記憶體元件的閘極電極（或字線）。
在3D記憶體元件的製造中，經常採用蝕刻遮罩，例如光阻（PR）層，用於諸如階梯的3D特徵的蝕刻和形成。例如，光阻（PR）層形成為覆蓋元件區域並且被重複修整以暴露元件區域的部分。然後可以去除元件區域的暴露部分。可以在製程中重複修整光阻（PR）層以形成多個階梯。為了滿足更高存儲容量的需求，期望在3D記憶體元件中有更多的記憶體單元。形成更多數量的記憶體單元的一種途徑是增大堆疊在3D記憶體元件的基底之上的階梯的數量，以形成更多的導體層（即，閘極電極）並因此形成更多的記憶體單元。然後，需要更厚的蝕刻遮罩來形成階梯。為了確保以期望的​​速率修整蝕刻遮罩（例如，使得階梯可具有期望的尺寸），在修整製程期間和/或之後，使用標記圖案來監視/控制蝕刻遮罩的修整速率。在示例中，即時測量（例如，重複地）標記圖案和光阻（PR）層之間的距離，以確定和/或監控光阻（PR）層的修整速率。
然而，在3D記憶體元件的現有製程中，標記圖案通常包括在與元件區域相鄰的標記區域中的單個標記結構，元件區域中形成有多個階梯的堆疊結構。元件區域的圖案密度（例如，由特徵佔據的表面區域的百分比）可以與標記區域的圖案密度不同，從而導致負載效應（例如，由圖案密度的差異引起的蝕刻速率的差異）。例如，元件區域的圖案密度可以高於標記區域的圖案密度，因而導致標記圖案上的蝕刻速率比期望的快。而且，元件區域的較高圖案密度可能導致在形成階梯期間標記圖案被不均勻地蝕刻。所得到的標記圖案可以水平地“移位”（例如，沿x方向）。標記圖案的水平位置的改變可以導致標記圖案和階梯之間的距離（例如，沿水平方向）的測量具有降低的精度。
圖1A和圖1B說明了此問題。在製程的開始（T（時間）= t0），在一堆疊結構102的頂部部分處，且與一階梯圖案104相同處，形成一標記圖案106。堆疊結構102是在一基底101上。堆疊結構102包括在基底101之上垂直（沿軸Z）設置的交錯的一絕緣材料層112-1（例如，氧化矽）和一犧牲材料層112-2（例如，氮化矽）的 堆疊體。堆疊結構102被圖案化以形成標記圖案106，其包括與階梯圖案104相鄰的單個標記結構。標記結構106的水平位置由階梯圖案104的邊緣到標記結構106  的中心線（例如，沿水平方向或軸X）的一距離D0 反映。階梯圖案104的邊緣的位置可以在隨後的階梯形成過程中被轉移到底部階梯的邊緣的位置。標記結構106的中心線可以用作用於確定階梯的蝕刻中光阻（PR）層的修整速率的參考。
標記結構106形成之後，光阻（PR）層（例如，在圖1中的“PR”）形成為覆蓋階梯圖案104。光阻（PR）層被反復修整以暴露堆疊結構102的部分。堆疊結構102的露出部分被重複地蝕刻掉，以形成沿垂直方向沿基底101堆疊的多個階梯。如圖1B所示，在形成若干階梯之後（例如，在T = tn處），負載效應已經導致標記圖案106在遠離階梯的一側上的蝕刻輪廓與標記圖案106在較靠近階梯的一側上的蝕刻輪廓之間的顯著差異。標記結構106從在T = T0的其原始的水平位置“移位”開，如由標記結構106的中心線和一底部階梯Sn 的邊緣之間的減小的距離所示，由標記結構106的中心線和底部階梯Sn 的邊緣之間的一距離Dn 反映。標記結構106的尺寸也至少沿水平方向減小。因此，當用於測量光阻（PR）的修整速率時，可能導致標記結構106錯誤。
在根據本發明的各種實施例提供在形成三維（3D）記憶體元件中用於光阻修整速率控制的標記圖案和方法。使用該結構和方法，標記結構（也是標記結構的中心線）在階梯蝕刻期間不太可能水平移動，從而提高了光阻（PR）層的修整速率控制的精度。提供標記圖案以補償/減少對標記結構的負載效應，標記結構是標記圖案的一部分。具體地，標記圖案可以減小遠離階梯的側和較靠近階梯的側上的蝕刻速率之間的差異。標記結構的蝕刻可以具有較大的對稱性，減少了在階梯的形成中標記結構的水平“移位”。在一些實施例中，標記圖案由堆疊結構的蝕刻形成，該堆疊結構包括絕緣材料和犧牲材料的多個交錯層。在一些實施例中，標記圖案的每個標記結構包括沿垂直方向（例如，z軸）交錯的絕緣材料的至少一個層和犧牲材料的至少一個層。
圖2繪示出了根據一些實施例的一結構200，其具有一堆疊結構202和在一基底201之上與堆疊結構202相鄰的一標記圖案206。在完成所有階梯的蝕刻之後，可以形成結構200。在一些實施例中，堆疊結構202形成在一元件區域204中，並且標記圖案206形成在與元件區域204相鄰的一標記區域208中。基底201可包括用於形成3D記憶體元件的任何合適的材料。例如，基底201可以包括矽、矽鍺、碳化矽、矽覆絕緣（SOI）、鍺覆絕緣（GOI）、玻璃、氮化鎵、砷化鎵和/或其他合適的三五族（III-V）化合物。
堆疊結構202可包括在基底201之上豎直（沿軸Z）設置的多個交錯的絕緣層和犧牲層。在一些實施例中，各絕緣層和對應的犧牲層形成階梯。對應的犧牲層可以直接位於絕緣層的頂部上或直接位於絕緣層之下。為了便於描述，在本發明中，階梯包括絕緣層和下面的犧牲層。在一些實施例中，堆疊結構202包括堆疊在基底201之上的多個階梯（S1 ，... ...，Sn-1 ，Sn ）。在一些實施例中，隨後用導體層替代犧牲層，以形成3D記憶體元件的多個字線。在一些實施例中，犧牲層包括與絕緣層不同的任何合適的材料。例如，犧牲層可包括多晶矽、氮化矽、多晶鍺和/或多晶鍺矽。在一些實施例中，犧牲層包括氮化矽。絕緣層可包括任何合適的絕緣材料，例如氧化矽。可以經由在基底201之上交替地沉積犧牲材料層和絕緣材料層並隨後蝕刻每個介電質對（例如，包括絕緣材料層和下面的犧牲材料層）以沿著軸Z形成階梯來形成堆疊結構202。犧牲材料層和絕緣材料層的沉積可包括任何合適的沉積方法，諸如化學氣相沉積（CVD）、物理氣相沉積（PVD）、電漿輔助化學氣相沉積（PECVD）、濺射、金屬有機化學氣相沉積（MOCVD）和/或原子層沉積（ALD）等製程。在一些實施例中，犧牲材料層和絕緣材料層均經由化學氣相沉積（CVD）形成。
標記圖案206可以包括在基底201 之上與堆疊結構202相鄰設置的多個標記結構（例如，206-0、206-1、以及206-2）。標記圖案206中的標記結構的佈局可以減少對標記結構的負載效應，該標記結構作用於確定光阻（PR）層的修整速率的參考。標記結構的實際數量未反映在圖2中所示的標記圖案206中。圖3A-3C繪示出了標記圖案206的一第一佈局300。圖4A-4C繪示出了標記圖案206的一第二佈局400。
圖3A繪示出了根據一些實施例在階梯的形成期間標記圖案206的第一佈局300的俯視示意圖。圖3B繪示出了根據一些實施例在階梯的形成期間第一佈局300的剖面示意圖。圖3C繪示出了根據一些實施例在階梯的形成之後第一佈局300的剖面示意圖。如圖3A和圖3B所示，在堆疊結構202中的階梯的形成期間，光阻（PR）層（例如，圖 3A和圖3B中的“PR”）被重複修整並用作蝕刻階梯的蝕刻遮罩。堆疊結構202可包括在基底201之上交替設置的多個絕緣材料層312-1和犧牲材料層312-2。
標記圖案206可以位於標記區域208中，並且可以包括一中心標記結構206-0。中心標記結構206-0的中心線可以用作參考以確定光阻（PR）層的修整速率。在一些實施例中，中心標記結構206-0（或中心標記結構206-0的中心線）將標記區域208劃分為一第一標記子區域208-1和一第二標記子區域208-2。第一標記子區域208-1可以更遠離堆疊結構202（或光阻（PR）層）。第二標記子區域208-2可以更靠近堆疊結構202（或光阻（PR）層）。在一些實施例中，第一標記子區域208-1的圖案密度名義上與第二標記子區域208-2的圖案密度相同。第一標記子區域208-1和第二標記子區域208-2的相同圖案密度可以減小對中心標記結構206-0的蝕刻的負載效應，從而在中心標記結構206-0上產生更均勻的蝕刻輪廓。
在一些實施例中，標記區域208的大小/範圍是基於可用於在基底101和/或堆疊結構202上形成標記區域208的可用區域來確定的。第一標記子區域208-1和第二標記子區域208-2可以具有相同或不同的尺寸。在一些實施例中，第一標記子區域208-1包括一個或多個第一標記結構，且第二標記子區域208-2包括一個或多個第二標記結構。第一標記子區域208-1和第二標記子區域208-2中的各個標記結構的數量、分佈、形狀和/或尺寸設置成第一標記子區域208-1和第二標記子區域208-2的圖案密度名義上相同。每個子區域中的標記結構的具體數量、分佈、形狀和/或尺寸應根據3D記憶體元件的不同設計和/或製造來決定，並且不應受本發明的實施例的限制。在一些實施例中，中心標記結構206-0具有圍繞中心線的對稱尺寸和形狀。在一些實施例中，中心標記結構206-0包括絕緣材料和犧牲材料的多個交錯層。例如，如圖3B所示，中心標記結構206-0包括絕緣材料和犧牲材料的四個交錯層（例如，由標記區域208中的兩個介電質對的圖案化形成）。
在示例中，如圖3A和圖3B所示，第一標記子區域208-1包括第一標記結構206-1，且第二標記子區域208-2包括第二標記結構206-2。第一標記結構206-1和第二標記結構206-2可以沿水平方向（例如，軸X）與中心標記結構206-0均勻地間隔開。在一些實施例中，沿水平方向，中心標記結構206-0的中心線與第一標記結構206-1的中心線之間的距離和中心標記結構206-0的中心線與第二標記結構206-2的中心線之間的距離相同。距離在圖3A中均示為“d1 ”。在一些實施例中，第一標記結構206-1和第二標記結構206-2具有相同的形狀和尺寸。也就是說，第一標記結構206-1和第二標記結構206-2沿水平方向對稱地分佈在中心標記結構206-0的相對兩側。在一些實施例中，第一標記子區域208-1和第二標記子區域208-2具有相同的尺寸和面積，並且標記區域208中的所有標記結構（例如，中心標記結構206-0、第一標記結構206-1和第二標記結構206-2）的形狀和尺寸相同。標記結構關於標記圖案206中的中心標記結構208-0的中心線對稱分佈。在一些實施例中，分別經由與d1 相同或不同的距離，第一標記結構206-1均勻地分佈在第一標記子區域208-1中，並且第二標記結構206-2均勻地分佈在第二標記子區域208-2中。在階梯的蝕刻期間，中心標記結構206-0的中心線和底部階梯結構Sn 的邊緣之間的一距離D3 具有很小的變化或沒有變化。也就是說，中心標記結構206-0（或中心標記結構206-0的中心線）與其原始水平位置具有很小的變化或沒有變化。
圖3C繪示出了根據一些實施例在完成階梯的蝕刻之後第一佈局300的剖面示意圖。如圖3C所示，中心標記結構206-0的水平尺寸（例如，寬度）具有很小的減小或沒有減小，且距離D3 具有很小的變化或沒有變化。中心標記結構206-0的中心線可用於以更高的精度確定光阻（PR）層的修整速率。
圖4A繪示出了根據一些實施例在階梯的形成期間標記圖案206的第二佈局400的俯視示意圖。圖4B繪示出了根據一些實施例在階梯的形成期間第二佈局400的剖面示意圖。圖3C繪示出了根據一些實施例在階梯的形成之後第二佈局400的剖面示意圖。標記圖案206、標記子區域（208-1和208-2）和標記結構（例如，206-0，... ...，206-3）可以與圖3A-3C中所示的對應結構相同或不同。
與圖3A-3C中所示的標記圖案206不同，在圖4A-4C中所示的標記圖案206中，第一標記子區域208-1的圖案密度高於第二標記子區域208-2的圖案密度。第一標記子區域208-1的較高圖案密度可以減小/補償對中心標記結構206-0的蝕刻的負載效應，從而在中心標記結構206-0上產生更均勻的蝕刻輪廓。第一標記子區域208-1和第二標記子區域208-2中的標記結構關於第一標記子區域208-1和第二標記子區域208-2中的中心標記結構206-0的中心線不對稱地分佈。第一標記子區域208-1和第二標記子區域208-2中的相應標記結構的數量、分佈、形狀和/或尺寸被設置成使得第一標記子區域208-1的圖案密度為高於第二標記子區域208-2的圖案密度。每個子區域中的標記結構的具體數量、分佈、形狀和/或尺寸應根據3D記憶體元件的不同設計和/或製造來確定，並且不應受本發明的實施例的限制。在一些實施例中，中心標記結構206-0具有關於中心線的對稱尺寸和形狀。在一些實施例中，中心標記結構206-0包括絕緣材料和犧牲材料的多個交錯層。例如，如圖4B所示，中心標記結構206-0包括絕緣材料和犧牲材料的四個交錯層（例如，由標記區域208中的兩個介電質對的圖案化形成）。
在示例中，如圖4A和圖4B所示，第一標記子區域208-1包括兩個第一標記結構206-1和第一標記結構206-3，且第二標記子區域208-2包括一個第二標記結構206-2。在一些實施例中，第一標記子區域208-1位於中心標記結構206-0和第一標記結構206-3之間。在一些實施例中，沿水平方向，中心標記結構206-0的中心線和第一標記結構206-1的中心線之間的一距離d2 小於中心標記結構206-0的中心線和第二標記結構206-2的中心線之間的一距離d3 。在一些實施例中，沿水平方向，第一標記結構206-1和第一標記結構206-3的中心線之間的一距離d4 小於距離d3 。在一些實施例中，第一標記結構206-1分別以距離d4 均勻地分佈在第一標記子區域208-1中，並且第二標記結構206-2以距離d3 均勻地分佈在第二標記子區域208-2中。在一些實施例中，第一標記結構206-1和第一標記結構206-3具有與第二標記結構206-2相同的形狀和尺寸。在一些實施例中，第一標記子區域208-1和第二標記子區域208-2具有相同的尺寸和面積，並且標記區域208中的所有標記結構（例如，中心標記結構206-0、第一標記結構206-1和第一標記結構206-3以及第二標記結構206-2）在形狀和尺寸上相同。
在階梯的蝕刻期間，中心標記結構206-0的中心線和底部階梯結構Sn的邊緣之間的距離D4 具有很小變化或沒有變化。也就是說，中心標記結構206-0（或中心標記結構206-0的中心線）與其原始水平位置具有很小變化或沒有變化。
圖4C繪示出了根據一些實施例在完成階梯的蝕刻之後第二佈局400的剖面示意圖。如圖4C所示，中心標記結構206-0的水平尺寸（例如，寬度）具有很小的減小或沒有減小，並且距離D4 具有很小的變化或沒有變化。中心標記結構206-0的中心線可用於以更高的精度確定光阻（PR）層的修整速率。
圖5A和5B繪示出了根據一些實施例在堆疊結構502中形成多個階梯的製程。圖5B接續圖5A的步驟。圖6繪示出了圖5A和圖5B中描述的製程的一流程圖600。為了說明的目的，與圖3A-3C中所示的標記圖案206類似或相同，一標記圖案506繪示於圖5A和圖5B中。圖4A-4C所示的標記圖案206可以以類似的製程形成，並且在此不重複。一堆疊結構502可以與圖2-4所示的堆疊結構202相同或類似。為了簡化說明，在圖5A和圖5B中省略了堆疊結構502之下的基底。在一些實施例中，一中心標記結構506-0（或中心標記結構506-0的中心線）可用作參考以確定在階梯的形成期間光阻（PR）層的修整速率。
如圖6所示，在製程的開始，確定元件區域和與元件區域相鄰的標記區域（一操作602），並且執行圖案化製程以在標記區域中形成標記圖案並且在元件區域中形成階梯圖案（一操作604）。圖5A繪示出了對應的結構。
如圖5A的製程（I）中所示，在T = t0，確定堆疊結構502之上的一元件區域504和一標記區域508。標記區域508可以在堆疊結構502之上相鄰元件區域504，其中標記區域508包括在基底（未繪示）之上堆疊的多個交錯的絕緣材料層512-1（與絕緣材料層312-1類似或相同）和犧牲材料層512-2（與犧牲材料層312-2類似於或相同）。
可以進行圖案化製程，以形成元件區域504中的一階梯圖案514和標記區域508中的標記圖案506  。在一些實施例中，對堆疊結構502的暴露部分進行蝕刻微影製程，並且執行合適的蝕刻製程以去除堆疊結構502的暴露部分，直到達到標記圖案506或階梯圖案514的期望的厚度。例如，可以進行定時蝕刻製程和/或選擇性蝕刻製程以去除絕緣材料層512-1和犧牲材料層512-2的部分。蝕刻製程可包括濕式蝕刻和/或乾式蝕刻。在一些實施例中，標記圖案506和階梯圖案514沿垂直方向（例如，z軸）具有相同的厚度，其包括至少一個介電質對的厚度。在一些實施例中，標記圖案506和階梯圖案514均具有等於兩個介電質對的厚度，例如，具有沿垂直方向交錯的兩層絕緣材料和兩層犧牲材料層。
在一些實施例中，標記圖案506包括將標記區域508劃分成較遠離元件區域504的一第一標記子區域508-1和較靠近元件區域504 的一 第二標記子區域508-2的中心標記結構506-0。第一標記子區域508-1的圖案密度可以大於或等於第二標記子區域508-2的圖案密度。在一些實施例中，第一標記子區域508-1的圖案密度與第二標記子區域508-2的圖案密度相同。在一些實施例中，第一標記子區域508-1包括一第一標記結構506-1，並且第二標記子區域508-2包括一第二標記結構506-2。標記圖案506的具體圖案可以參考圖2-4中的標記圖案206的描述，並且這裡不再重複說明。
返回參考圖6，在階梯圖案之上形成光阻層，暴露標記區域（一操作606），並且光阻層被重複修整並用作蝕刻遮罩，以在堆疊結構中形成多個階梯（一操作608）。圖5A和圖5B繪示出了對應的結構。
如圖5A的製程（II）中所示，在T = t1，形成光阻（PR）層以覆蓋階梯圖案514。光阻（PR）層暴露標記區域508。光阻（PR）層被重複修整並用作蝕刻遮罩，以在堆疊結構502中形成多個階梯。可以進行合適的蝕刻製程（例如，乾式蝕刻）以去除堆疊結構502的暴露部分，在堆疊結構502中形成階梯，並沿垂直方向轉移標記圖案506的圖案。如圖5A-5B中所示，製程(II)-(V)繪示出了從T = t2到T = t5，階梯的形成和標記圖案506的圖案轉移。在堆疊結構的蝕刻期間（例如，標記圖案506的圖案轉移），中心標記結構506-0（或中心標記結構506-0的中心線）與底部階梯Sn 的邊緣之間的一距離D5 可以具有很小的變化或沒有變化。
返回參考圖6，可以測量中心標記結構與階梯和光阻（PR）層中的一個或多個之間的距離，以確定光阻層的修整速率（一操作610）。圖5B繪示出了對應的結構。
在一些實施例中，可以例如在修整和蝕刻期間或之後，使用合適的監測裝置來測量中心標記結構506-0和階梯之間的 距離Ds 和/或中心標記結構506-0和光阻（PR）層之間的一距離Dp ，以確定光阻（PR）層的修整速率。階梯可以是已經形成的任何期望的階梯。距離Ds 可以反映階梯的邊緣的水平位置，其與正用以修整光阻（PR）層的量和速率有關。在一些實施例中，可以將距離Ds 與參考值進行比較，以確定是否以期望的修整速率修整PR和/或是否在期望的水平位置處形成階梯。在一些實施例中，即時測量距離Dp 以確定是否以期望的修整速率修整光阻（PR）層。在一些實施例中，可以重複測量距離Dp 以確定光阻（PR）層的修整速率。例如，可以將從T = t3到T = T5，光阻（PR）層的修整速率計算為ΔDp /（t5-t3），其中Δ Dp 表示在T = t3和T = t5的距離Dp 的差。使用中心標記結構506-0來確定光阻（PR）的修整速率的具體方法不應受本發明的實施例的限制。在一些實施例中，可以控制和/或調節光阻（PR）修整參數，例如壓力、氣流和/或溫度，使得實際光阻（PR）修整速率可以接近期望的光阻（PR）修整速率。
在一些實施例中，一種半導體元件，包括：一堆疊結構，包括多個絕緣層和多個導體層沿一垂直方向交替設置於一基底上；以及一標記圖案，包括不同材料的多個交錯層設置於基底上，且標記圖案與堆疊結構相鄰，其中標記圖案包括位於一標記區域中的一中心標記結構，且中心標記結構將標記區域劃分為較遠離堆疊結構的一第一標記子區域和較靠近堆疊結構的一第二標記子區域，其中第一標記子區域的一第一圖案密度高於或等於第二標記子區域的一第二圖案密度。
在一些實施例中，第一標記子區域包括至少一個第一標記結構，並且第二標記子區域包括至少一個第二標記結構，其中至少一個第一標記結構的數量大於或等於至少一個第二標記結構的數量，並且中心標記結構、各至少一個第一標記結構和各至少一個第二標記結構包括交錯層，其中交錯層包含一第一材料和一第二材料，且第一材料不同於第二材料。
在一些實施例中，第一標記子區域的第一圖案密度等於第二標記子區域的第二圖案密度，並且至少一個第一標記結構和至少一個第二標記結構沿一水平方向對稱分佈在中心標記結構的相對兩側。
在一些實施例中，至少一個第一標記結構的數量等於至少一個第二標記結構的數量。
在一些實施例中，至少一個第一標記結構和至少一個第二標記結構具有相同的形狀和相同的尺寸，中心標記結構和至少一個第一標記結構在第一標記子區域中以相同的距離沿一水平方向均勻設置，並且中心標記結構和至少一個第二標記結構在第二標記子區域中以相同的距離沿一水平方向均勻設置。
在一些實施例中，第一標記子區域的第一圖案密度大於第二標記子區域的第二圖案密度，並且至少一個第一標記結構和至少一個第二標記結構沿一水平方向不對稱地分佈在中心標記結構的相對兩側。
在一些實施例中，至少一個第一標記結構的數量大於至少一個第二標記結構的數量。
在一些實施例中，至少一個第一標記結構和至少一個第二標記結構具有相同的形狀和相同的尺寸，並且至少一個第一標記結構中的兩個之間沿一水平方向的一距離小於至少一個第二標記結構中的兩個之間沿一水平方向的一距離。
在一些實施例中，中心標記結構和至少一個第一標記結構在第一標記子區域中沿一水平方向以一第一距離均勻分佈，並且中心標記結構和至少一個第二標記結構在第二標記子區域中沿一水平方向以一第二距離均勻分佈，其中第一距離小於第二距離。
在一些實施例中，堆疊結構包括一階梯結構，其中各絕緣層和對應的導體層形成階梯結構的階梯。
在一些實施例中，中心標記結構的一高度等於至少一個階梯沿一垂直方向的一厚度。
在一些實施例中，一種用於控制光阻修整製程的修整速率的標記圖案，包括：多個交錯層，設置在一基底上，其中交錯層包括沿一垂直方向堆疊於基底上的至少二層，且二層包含不同材料；以及一中心標記結構，將一標記區域劃分為較遠離一元件區域的一第一標記子區域和較靠近元件區域的一第二標記子區域，其中第一標記子區域的一第一圖案密度高於或等於第二標記子區域的一第二圖案密度。
在一些實施例中，第一標記子區域包括至少一個第一標記結構，並且第二標記子區域包括至少一個第二標記結構，其中至少一個第一標記結構的數量為大於或等於至少一個第二標記結構的數量。
在一些實施例中，第一標記子區域的第一圖案密度等於第二標記子區域的第二圖案密度，至少一個第一標記結構和至少一個第二標記結構沿一水平方向對稱分佈在中心標記結構的相對兩側。
在一些實施例中，至少一個第一標記結構的數量等於至少一個第二標記結構的數量。
在一些實施例中，至少一個第一標記結構和至少一個第二標記結構具有相同的形狀和相同的尺寸；並且中心標記結構和至少一個第一標記結構在第一標記子區域中以相同的距離沿水平方向均勻設置。在一些實施例中，中心標記結構和至少一個第二標記結構在第二標記子區域中以相同的距離沿水平方向均勻設置。
在一些實施例中，第一標記子區域的第一圖案密度大於第二標記子區域的第二圖案密度；並且至少一個第一標記結構和至少一個第二標記結構沿水平方向不對稱地分佈在中心標記結構的相對兩側。
在一些實施例中，至少一個第一標記結構的數量大於至少一個第二標記結構的數量。
在一些實施例中，至少一個第一標記結構和至少一個第二標記結構具有相同的形狀和相同的尺寸。在一些實施例中，沿水平方向，至少一個第一標記結構中的兩個之間沿一水平方向的一距離小於至少一個第二標記結構中的兩個之間沿一水平方向的一距離。
在一些實施例中，中心標記結構和至少一個第一標記結構在第一標記子區域中沿一水平方向以一第一距離均勻分佈，並且中心標記結構和至少一個第二標記結構在第二標記子區域中沿一水平方向以一第二距離均勻分佈，其中第一距離小於第二距離。
在一些實施例中，一種用於形成半導體元件的方法，包括以下步驟。首先，決定一介電質堆疊體上的一元件區域和與該元件區域相鄰的一標記區域，其中介電質堆疊體包括多個絕緣材料層和多個犧牲材料層交替設置在一基底上。接著，進行相同的蝕刻製程，圖案化元件區域和標記區域，以形成一標記圖案，其中標記圖案在標記區域中具有一中心標記結構並且在元件區域中具有一階梯圖案，其中標記圖案的厚度和階梯圖案的厚度等於至少一個絕緣材料層和一個犧牲材料層的厚度，並且中心標記結構將標記區域劃分為較遠離元件區域的一第一標記子區域和較靠近元件區域的一第二標記子區域，其中第一標記子區域的一第一圖案密度大於或等於第二標記子區域的一第二圖案密度；之後，形成一光阻層，覆蓋階梯圖案並暴露該標記圖案？而後，修整光阻層，以沿一水平方向暴露介電質堆疊體的部分。其後，進行蝕刻製程，以保留標記圖案，並去除介電質堆疊體暴露出的部分，以形成階梯。
在一些實施例中，形成標記圖案包括在第一標記子區域中形成至少一個第一標記結構並在第二標記子區域中形成至少一個第二標記結構，其中至少一個第一標記結構的數量大於或等於至少一個第二標記結構的數量。
在一些實施例中，形成標記圖案包括對稱地形成沿一水平方向在中心標記結構的相對兩側均勻分佈的至少一個第一標記結構和至少一個第二標記結構，其中第一標記子區域的第一圖案密度等於第二標記子區域的第二圖案密度。
在一些實施例中，形成標記圖案包括不對稱地形成沿一水平方向在中心標記結構的相對兩側的至少一個第一標記結構和至少一個第二標記結構，其中第一標記子區域的第一圖案密度大於第二標記子區域的第二圖案密度。
在一些實施例中，形成標記圖案包括去除標記區域中的至少一個絕緣材料層和至少一個犧牲材料層的部分以形成中心標記結構、至少一個第一標記結構和至少一個第二標記結構。
在一些實施例中，形成階梯包括去除多個絕緣材料層中的一個的部分和多個犧牲材料層中的一個的部分，以分別形成絕緣層和對應的犧牲層。
在一些實施例中，用於形成半導體元件的方法還包括測量中心標記結構和光阻層之間的距離。
在一些實施例中，用於形成半導體元件的方法還包括：修整光阻層，以沿一水平方向暴露介電質堆疊體的另一部分；進行另一蝕刻製程，以轉移標記圖案的圖案，並去除介電質堆疊體暴露出的另一部分，以形成另一個階梯；測量中心標記結構和光阻層之間的另一距離；以及基於距離、另一距離和用以修整光阻層以形成第一距離和另一距離的時間之間的時間間隔，來確定光阻層的修整的蝕刻速率。
具體實施方式的前述描述將揭示本發明的一般性質，在不脫離本發明的總體概念的情況下，其他人可以通過應用本領域技術範圍內的知識，容易地修改和/或適應這些具體實施方式用於各種應用，而無需過度實驗。因此，基於本文給出的教導和指導，這些改編和修改旨在落入所揭露實施例的等同物的含義和範圍內。應理解，本文中的措辭或術語是出於描述而非限制的目的，使得本說明書的術語或措辭將由本領域技術人員根據教導和指導來解釋。
以上用於說明指定的功能及其關係的實現的功能構件描述了本發明的實施例。為了便於描述，這裡任意定義了這些功能構件的邊界。當然可以定義替代邊界，只要適當地執行指定的功能及其關係即可。
發明內容和摘要部分可以闡明一個或多個但不是由發明人（一個或多個）預期的本發明的所有實例性實施例，並且因此，其不意在以任何方式限制本發明和所附權利要求。
本發明的廣度和範圍不應受任何上述示例性實施例的限制，而應僅根據所附權利要求及其等同物來限定。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
101、201:基底 102、202、502:堆疊結構 104、514:階梯圖案 106、206、506:標記圖案 112-1、312-1、512-1:絕緣材料層 112-2、312-2、512-2:犧牲材料層 200:結構 204、504:元件區域 206-0、506-0:中心標記結構 206-1、206-3、506-1:第一標記結構 206-2、506-2:第二標記結構 208、508:標記區域 208-1、508-1:第一標記子區域 208-2、508-2:第二標記子區域 300:第一佈局 400:第二佈局 600:流程圖 602、604、606、608、610:操作 D0、D3、D4、D5、Dp、Dn、d1、d2、d3、d4:距離 PR:光阻 S1、Sn-1:階梯 Sn:底部階梯 X、Y、Z:軸
圖1A繪示出了在時間t0處在形成3D記憶體元件中用於光阻（PR）修整速率控制的標記圖案的剖面示意圖。 圖1B繪示出了在時間tn處在形成3D記憶體元件中用於光阻（PR）修整速率控制的標記圖案的剖面示意圖。 圖2繪示出了根據本發明的一些實施例的3D記憶體元件和標記圖案。 圖3A繪示出了根據本發明的一些實施例的示例性標記圖案的俯視示意圖。 圖3B繪示出了根據本發明的一些實施例的圖3A中所示的示例性標記圖案的剖面示意圖。 圖3C繪示出了根據本發明的一些實施例的圖3A和圖3B中所示的示例性標記圖案的剖面示意圖，以及3D記憶體元件。 圖4A繪示出了根據本發明的一些實施例的另一示例性標記圖案的俯視示意圖。 圖4B繪示出了根據本發明的一些實施例的圖4A中所示的其它示例性標記圖案的剖面示意圖。 圖4C繪示出了根據本發明的一些實施例的圖4A和圖4B中所示的其它示例性標記圖案的剖面示意圖，以及3D記憶體元件。 圖5A繪示出了根據本發明的一些實施例的用於使用用於光阻層的修整速率控制的示例性標記圖案來形成3D記憶體元件的製程，以及標記圖案。 圖5B繪示出了根據本發明的一些實施例的用於使用用於光阻層的修整速率控制的示例性標記圖案來形成3D記憶體元件的製程，以及標記圖案。 圖6繪示出了根據本發明的一些實施例的用於使用用於光阻層的修整速率控制的示例性標記圖案來形成3D記憶體元件的示例性製程的流程圖。
200:結構
201:基底
202:堆疊結構
204:元件區域
206-0:中心標記結構
206-1:第一標記結構
206-2:第二標記結構
208:標記區域
S1、Sn-1:階梯
Sn:底部階梯
X、Y、Z:軸

Claims (20)

  1. 一種半導體元件，包括： 一堆疊結構，包括多個絕緣層和多個導體層沿一垂直方向交替設置於一基底上；以及 一標記圖案，包括不同材料的多個交錯層設置於該基底上，且該標記圖案與該堆疊結構相鄰，其中該標記圖案包括位於一標記區域中的一中心標記結構，且該中心標記結構將該標記區域劃分為較遠離該堆疊結構的一第一標記子區域和較靠近該堆疊結構的一第二標記子區域，其中該第一標記子區域的一第一圖案密度高於或等於該第二標記子區域的一第二圖案密度。
  2. 如申請專利範圍第1項所述之半導體元件，其中該第一標記子區域包括至少一個第一標記結構，並且該第二標記子區域包括至少一個第二標記結構，其中該至少一個第一標記結構的數量大於或等於該至少一個第二標記結構的數量，並且該中心標記結構、各該至少一個第一標記結構和各該至少一個第二標記結構包括該些交錯層，其中該些交錯層包含一第一材料和一第二材料，且該第一材料不同於該第二材料。
  3. 如申請專利範圍第2項所述之半導體元件，其中該第一標記子區域的該第一圖案密度等於該第二標記子區域的該第二圖案密度，並且該至少一個第一標記結構和該至少一個第二標記結構沿一水平方向對稱分佈在該中心標記結構的相對兩側。
  4. 如申請專利範圍第3項所述之半導體元件，其中該至少一個第一標記結構的數量等於該至少一個第二標記結構的數量。
  5. 如申請專利範圍第4項所述之半導體元件，其中該至少一個第一標記結構和該至少一個第二標記結構具有相同的形狀和相同的尺寸，該中心標記結構和該至少一個第一標記結構在該第一標記子區域中以相同的距離沿一水平方向均勻設置，並且該中心標記結構和該至少一個第二標記結構在該第二標記子區域中以該相同的距離沿一水平方向均勻設置。
  6. 如申請專利範圍第2項所述之半導體元件，其中該第一標記子區域的該第一圖案密度大於該第二標記子區域的該第二圖案密度，並且該至少一個第一標記結構和該至少一個第二標記結構沿一水平方向不對稱地分佈在該中心標記結構的相對兩側。
  7. 如申請專利範圍第2或6項所述之半導體元件，其中該至少一個第一標記結構的數量大於該至少一個第二標記結構的數量。
  8. 如申請專利範圍第7項所述之半導體元件，其中該至少一個第一標記結構和該至少一個第二標記結構具有相同的形狀和相同的尺寸，並且該至少一個第一標記結構中的兩個之間沿一水平方向的一距離小於該至少一個第二標記結構中的兩個之間沿一水平方向的一距離。
  9. 如申請專利範圍第8項所述之半導體元件，其中該中心標記結構和該至少一個第一標記結構在該第一標記子區域中沿一水平方向以一第一距離均勻分佈，並且該中心標記結構和該至少一個第二標記結構在該第二標記子區域中沿一水平方向以一第二距離均勻分佈，其中該第一距離小於該第二距離。
  10. 如申請專利範圍第1項所述之半導體元件，其中該堆疊結構包括一階梯結構，其中各該些絕緣層和對應的該些導體層形成該階梯結構的階梯。
  11. 如申請專利範圍第10項所述之半導體元件，其中該中心標記結構的一高度等於至少一個階梯沿一垂直方向的一厚度。
  12. 一種用於控制光阻修整製程的修整速率的標記圖案，包括： 多個交錯層，設置在一基底上，其中該些交錯層包括沿一垂直方向堆疊於該基底上的至少二層，且該二層包含不同材料；以及 一中心標記結構，將一標記區域劃分為較遠離一元件區域的一第一標記子區域和較靠近該元件區域的一第二標記子區域，其中該第一標記子區域的一第一圖案密度高於或等於該第二標記子區域的一第二圖案密度。
  13. 如申請專利範圍第12項所述之用於控制光阻修整製程的修整速率的標記圖案，其中該第一標記子區域包括至少一個第一標記結構，並且該第二標記子區域包括至少一個第二標記結構，其中該至少一個第一標記結構的數量為大於或等於該至少一個第二標記結構的數量。
  14. 如申請專利範圍第13項所述之用於控制光阻修整製程的修整速率的標記圖案，其中該第一標記子區域的該第一圖案密度等於該第二標記子區域的該第二圖案密度，該至少一個第一標記結構和該至少一個第二標記結構沿一水平方向對稱分佈在該中心標記結構的相對兩側，並且該至少一個第一標記結構的數量等於該至少一個第二標記結構的數量。
  15. 如申請專利範圍第13項所述之用於控制光阻修整製程的修整速率的標記圖案，其中該第一標記子區域的該第一圖案密度大於該第二標記子區域的該第二圖案密度，該至少一個第一標記結構和該至少一個第二標記結構沿一水平方向不對稱地分佈在該中心標記結構的相對兩側，並且該至少一個第一標記結構的數量大於該至少一個第二標記結構的數量。
  16. 一種用於形成半導體元件的方法，包括： 決定一介電質堆疊體上的一元件區域和與該元件區域相鄰的一標記區域，其中該介電質堆疊體包括多個絕緣材料層和多個犧牲材料層交替設置在一基底上； 進行相同的蝕刻製程，圖案化該元件區域和該標記區域，以形成一標記圖案，其中該標記圖案在該標記區域中具有一中心標記結構並且在該元件區域中具有一階梯圖案，其中該標記圖案的厚度和該階梯圖案的厚度等於至少一個絕緣材料層和一個犧牲材料層的厚度，並且該中心標記結構將該標記區域劃分為較遠離該元件區域的一第一標記子區域和較靠近該元件區域的一第二標記子區域，其中該第一標記子區域的一第一圖案密度大於或等於該第二標記子區域的一第二圖案密度； 形成一光阻層，覆蓋該階梯圖案並暴露該標記圖案； 修整該光阻層，以沿一水平方向暴露該介電質堆疊體的部分；以及 進行蝕刻製程，以保留該標記圖案，並去除該介電質堆疊體暴露出的部分，以形成階梯。
  17. 如申請專利範圍第16項所述之用於形成半導體元件的方法，其中形成該標記圖案包括在該第一標記子區域中形成至少一個第一標記結構並在該第二標記子區域中形成至少一個第二標記結構，其中該至少一個第一標記結構的數量大於或等於該至少一個第二標記結構的數量。
  18. 如申請專利範圍第17項所述之用於形成半導體元件的方法，其中形成該標記圖案包括對稱地形成沿一水平方向在該中心標記結構的相對兩側均勻分佈的該至少一個第一標記結構和該至少一個第二標記結構，其中該第一標記子區域的該第一圖案密度等於該第二標記子區域的該第二圖案密度。
  19. 如申請專利範圍第18項所述之用於形成半導體元件的方法，其中形成該標記圖案包括不對稱地形成沿一水平方向在該中心標記結構的相對兩側的該至少一個第一標記結構和該至少一個第二標記結構，其中該第一標記子區域的該第一圖案密度大於該第二標記子區域的該第二圖案密度。
  20. 如申請專利範圍第16項所述之用於形成半導體元件的方法，更包括： 測量該中心標記結構和該光阻層之間的距離； 修整該光阻層，以沿一水平方向暴露該介電質堆疊體的另一部分； 進行另一蝕刻製程，以轉移該標記圖案的圖案，並去除該介電質堆疊體暴露出的該另一部分，以形成另一個階梯； 測量該中心標記結構和該光阻層之間的另一距離；以及 基於該距離、該另一距離和用以修整該光阻層以形成該第一距離和該另一距離的時間之間的時間間隔，來確定該光阻層的修整的蝕刻速率。
TW109103024A 2019-06-27 2020-01-31 形成三維記憶體元件的階梯結構中的標記圖案 TWI710063B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2019/093153 2019-06-27
PCT/CN2019/093153 WO2020258116A1 (en) 2019-06-27 2019-06-27 Marking pattern in forming staircase structure of three-dimensional memory device

Publications (2)

Publication Number Publication Date
TWI710063B TWI710063B (zh) 2020-11-11
TW202101680A true TW202101680A (zh) 2021-01-01

Family

ID=68544575

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109103024A TWI710063B (zh) 2019-06-27 2020-01-31 形成三維記憶體元件的階梯結構中的標記圖案

Country Status (7)

Country Link
US (4) US11121092B2 (zh)
EP (1) EP3909078A4 (zh)
JP (1) JP7302007B2 (zh)
KR (1) KR102652099B1 (zh)
CN (1) CN110494969B (zh)
TW (1) TWI710063B (zh)
WO (1) WO2020258116A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331666B (zh) * 2020-10-29 2021-08-31 长江存储科技有限责任公司 三维存储器及其形成方法
CN113161367B (zh) * 2021-03-04 2022-08-19 长江存储科技有限责任公司 半导体结构及其制作方法

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6486954B1 (en) * 2000-09-01 2002-11-26 Kla-Tencor Technologies Corporation Overlay alignment measurement mark
US6670109B2 (en) * 2001-08-29 2003-12-30 Micron Technology, Inc. Photolithographic methods of using a single reticle to form overlapping patterns
US7402897B2 (en) * 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration
FR2848725B1 (fr) * 2002-12-17 2005-02-11 Commissariat Energie Atomique Procede de formation de motifs alignes de part et d'autre d'un film mince
US7553611B2 (en) * 2005-03-31 2009-06-30 Sandisk 3D Llc Masking of repeated overlay and alignment marks to allow reuse of photomasks in a vertical structure
US7585419B2 (en) * 2005-06-17 2009-09-08 Boardtek Electronics Corp. Substrate structure and the fabrication method thereof
CN1932653A (zh) * 2005-09-15 2007-03-21 联华电子股份有限公司 堆栈式对准标记与光刻工艺对准方法
KR100715280B1 (ko) * 2005-10-01 2007-05-08 삼성전자주식회사 오버레이 키를 이용하는 오버레이 정밀도 측정 방법
JP2007208081A (ja) * 2006-02-02 2007-08-16 Oki Electric Ind Co Ltd アラインメントマーク、合わせマーク及び半導体装置の製造方法
US7507633B2 (en) * 2006-03-07 2009-03-24 International Business Machines Corproation Method and structure for improved alignment in MRAM integration
US7927782B2 (en) * 2007-12-28 2011-04-19 Texas Instruments Incorporated Simplified double mask patterning system
US8173544B2 (en) * 2008-05-02 2012-05-08 Texas Instruments Incorporated Integrated circuit having interleaved gridded features, mask set and method for printing
US8084872B2 (en) * 2008-07-01 2011-12-27 Macronix International Co., Ltd. Overlay mark, method of checking local aligmnent using the same and method of controlling overlay based on the same
US8281262B2 (en) * 2008-12-30 2012-10-02 Texas Instruments Incorporated Partitioning features of a single IC layer onto multiple photolithographic masks
US8552563B2 (en) * 2009-04-07 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional semiconductor architecture
US8405420B2 (en) * 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8383457B2 (en) * 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
KR101692407B1 (ko) * 2010-08-19 2017-01-04 삼성전자주식회사 라인 패턴 구조물의 형성 방법
US20180350685A1 (en) * 2011-06-28 2018-12-06 Monolithic 3D Inc. 3d semiconductor device and system
KR20140053175A (ko) * 2011-08-11 2014-05-07 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치 및 배선 형성용 지그
US9691869B2 (en) * 2012-04-09 2017-06-27 Monolithic 3D Inc. Semiconductor devices and structures
JP6151354B2 (ja) * 2012-05-17 2017-06-21 ヘプタゴン・マイクロ・オプティクス・プライベート・リミテッドＨｅｐｔａｇｏｎ Ｍｉｃｒｏ Ｏｐｔｉｃｓ Ｐｔｅ． Ｌｔｄ． ウエハスタックの組立
US8692393B2 (en) * 2012-06-12 2014-04-08 Macronix International Co., Ltd. Alignment mark design for semiconductor device
WO2014002794A1 (ja) 2012-06-27 2014-01-03 株式会社村田製作所 薄膜積層素子の製造方法
WO2014025900A1 (en) * 2012-08-08 2014-02-13 Kinestral Technologies, Inc. Electrochromic multi-layer devices with composite electrically conductive layers
US9093458B2 (en) * 2012-09-06 2015-07-28 Kla-Tencor Corporation Device correlated metrology (DCM) for OVL with embedded SEM structure overlay targets
US9640531B1 (en) * 2014-01-28 2017-05-02 Monolithic 3D Inc. Semiconductor device, structure and methods
US9449982B2 (en) 2013-03-12 2016-09-20 Sandisk Technologies Llc Method of making a vertical NAND device using a sacrificial layer with air gap and sequential etching of multilayer stacks
US9177925B2 (en) * 2013-04-18 2015-11-03 Fairfchild Semiconductor Corporation Apparatus related to an improved package including a semiconductor die
JP6193665B2 (ja) * 2013-07-26 2017-09-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9595474B2 (en) * 2013-08-30 2017-03-14 Taiwan Semiconductor Manufacturing Co., Ltd. 3D IC with serial gate MOS device, and method of making the 3D IC
US9224650B2 (en) * 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
JP6189181B2 (ja) * 2013-11-06 2017-08-30 東芝メモリ株式会社 半導体装置の製造方法
US9646872B2 (en) * 2013-11-13 2017-05-09 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for a semiconductor structure having multiple semiconductor-device layers
US9443758B2 (en) * 2013-12-11 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Connecting techniques for stacked CMOS devices
KR20150089138A (ko) * 2014-01-27 2015-08-05 삼성전자주식회사 수직형 불휘발성 메모리 장치 및 그 제조 방법
US10014292B2 (en) * 2015-03-09 2018-07-03 Monolithic 3D Inc. 3D semiconductor device and structure
KR20150114233A (ko) * 2014-04-01 2015-10-12 삼성전자주식회사 반도체 패키지 및 이의 제조방법
US9786643B2 (en) * 2014-07-08 2017-10-10 Micron Technology, Inc. Semiconductor devices comprising protected side surfaces and related methods
KR102283322B1 (ko) * 2014-11-14 2021-08-02 삼성전자주식회사 반도체 패키지 및 그 제조방법
US9431517B2 (en) * 2014-11-26 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US20160155722A1 (en) * 2014-12-02 2016-06-02 Glenn J. Leedy Vertical system integration
KR102270099B1 (ko) * 2014-12-08 2021-06-29 삼성전자주식회사 더미 패턴을 갖는 반도체 소자 및 그 제조방법
KR102565716B1 (ko) * 2015-12-24 2023-08-11 삼성전자주식회사 메모리 장치
KR102454206B1 (ko) * 2016-03-14 2022-10-12 삼성전자주식회사 웨이퍼 정렬 마크 및 웨이퍼 정렬 마크의 오차 측정 방법
US9985046B2 (en) 2016-06-13 2018-05-29 Sandisk Technologies Llc Method of forming a staircase in a semiconductor device using a linear alignment control feature
CN106206545B (zh) * 2016-07-14 2018-11-23 深圳市华星光电技术有限公司 标记、显示装置及利用标记曝光和蚀刻制程稳定性的方法
CN109643071B (zh) * 2016-08-15 2021-04-23 Asml荷兰有限公司 对准方法
CN106847822B (zh) * 2017-03-08 2018-11-16 长江存储科技有限责任公司 3d nand存储器件、制造方法以及台阶校准方法
US10103166B1 (en) * 2017-04-10 2018-10-16 Macronix International Co., Ltd. Semiconductor device and critical dimension defining method thereof
KR102442933B1 (ko) * 2017-08-21 2022-09-15 삼성전자주식회사 3차원 반도체 장치
CN107452717B (zh) * 2017-08-22 2018-12-14 长江存储科技有限责任公司 半导体制造方法
CN107818983B (zh) * 2017-08-25 2020-05-12 长江存储科技有限责任公司 一种标记图形及其形成方法
US10474027B2 (en) * 2017-11-13 2019-11-12 Macronix International Co., Ltd. Method for forming an aligned mask
CN109196644B (zh) * 2018-04-18 2019-09-10 长江存储科技有限责任公司 用于形成三维存储器设备的阶梯结构的方法
CN109860201B (zh) * 2019-04-09 2020-12-01 长江存储科技有限责任公司 一种nand存储器、掩膜版以及制作方法
US10942444B2 (en) * 2019-05-01 2021-03-09 Nxp Usa, Inc. Optical control modules for integrated circuit device patterning and reticles and methods including the same
KR102577156B1 (ko) * 2019-05-02 2023-09-12 에스케이하이닉스 주식회사 반도체 메모리 장치의 제조방법

Also Published As

Publication number Publication date
US20210384141A1 (en) 2021-12-09
WO2020258116A1 (en) 2020-12-30
KR20210118456A (ko) 2021-09-30
EP3909078A4 (en) 2022-12-21
CN110494969B (zh) 2020-08-25
US20220084954A1 (en) 2022-03-17
US11545442B2 (en) 2023-01-03
US20210104469A1 (en) 2021-04-08
US11594496B2 (en) 2023-02-28
US11121092B2 (en) 2021-09-14
TWI710063B (zh) 2020-11-11
US11552025B2 (en) 2023-01-10
EP3909078A1 (en) 2021-11-17
JP2022528686A (ja) 2022-06-15
KR102652099B1 (ko) 2024-03-27
JP7302007B2 (ja) 2023-07-03
US20200411446A1 (en) 2020-12-31
CN110494969A (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
CN110121776B (zh) 三维存储器设备的开口布局
TWI650800B (zh) 立體記憶體元件形成過程中階梯的蝕刻控制方法
EP3827460B1 (en) Methods for forming multi-division staircase structure of three-dimensional memory device
JP7192121B2 (ja) ３次元メモリデバイスにおける階段構造の形成
TWI668804B (zh) 用於形成三維記憶體設備的階梯結構的方法
TWI710063B (zh) 形成三維記憶體元件的階梯結構中的標記圖案
US20220139941A1 (en) Concentric staircase structure in three-dimensional memory device and method for forming the same
CN104752254B (zh) 测试结构的形成方法
JPS6317327B2 (zh)