TW202029207A

TW202029207A - 半導體儲存裝置

Info

Publication number: TW202029207A
Application number: TW108134999A
Authority: TW
Inventors: 服部規男
Original assignee: 華邦電子股份有限公司
Priority date: 2019-01-29
Filing date: 2019-09-27
Publication date: 2020-08-01
Also published as: US20200242023A1; TWI700702B; CN111488292B; JP2020123023A; KR20200094621A; KR102338009B1; CN111488292A; US11030091B2; JP6708762B1

Abstract

本發明提供一種改善編程的可靠性的半導體儲存裝置。本發明的快閃記憶體（100）包括儲存控制器（200）及反及型的儲存裝置（300）。儲存控制器（200）包括：電壓檢測部（210），對電源電壓下降至固定電壓進行檢測；SRAM（230），儲存將邏輯位址轉換成物理位址的轉換表；RRAM（240），當在編程過程中由電壓檢測部（210）檢測到固定電壓時，儲存正在進行編程的區塊及頁面的邏輯位址、及用於將所述邏輯位址轉換成其他物理位址的轉換資訊；以及寫入/選擇器（220），根據轉換表或RRAM（240）的轉換資訊，將被輸入的邏輯位址轉換成物理位址，且在按照經轉換的物理位址所選擇的區塊的頁面中對資料進行編程。

Description

半導體儲存裝置

本發明涉及一種半導體儲存裝置，且特別涉及一種反及（NAND）型快閃記憶體的編程。

通常，反及型快閃記憶體是在封裝體內包含儲存晶片（memory chip）與用於控制所述儲存晶片的儲存控制器（memory controller）來構成。使儲存控制器負擔儲存晶片的錯誤修正或壞塊（bad block）的管理等固定的負荷，由此可減輕主機側的電腦的負荷。

例如，專利文獻1的快閃記憶體系統如圖1所示，包括快閃記憶體10與主機設備（host device）40，快閃記憶體10包含儲存控制器20與儲存晶片30。儲存控制器20包括：與主機設備40之間進行資料的轉送的主機介面22，與儲存晶片30之間進行資料的轉送的記憶體介面24，控制資料轉送或儲存晶片的動作的微處理器（Micro Processing Unit，MPU），儲存程式或資料的唯讀記憶體（Read Only Memory，ROM）、隨機存取記憶體（Random Access Memory，RAM）等。儲存晶片30例如為反及型快閃記憶體的晶片。 [現有技術文獻] [專利文獻]

[專利文獻1]日本專利特開2009-175877號公報 [發明所要解決的問題]

在反及型的快閃記憶體中，以頁面為單位進行讀出及編程，以區塊為單位進行消除。主機設備在指示這些動作時，將用於讀出、編程、消除的位址輸出至儲存控制器中。來自主機設備的位址是邏輯位址，儲存控制器為了將所述邏輯位址轉換成物理位址，而參照已被保持在靜態隨機存取記憶體（Static Random Access Memory，SRAM）中的轉換表。當投入電源時，從儲存單元陣列（memory cell array）中所準備的區域朝SRAM中載入轉換表。

主機設備在指示編程時，除各種控制信號（位址鎖存致能（Address Latch Enable，ALE）、命令鎖存致能（Command Latch Enable，CLE）等）以外，將編程命令、寫入資料及邏輯位址LAD（Logical Address）輸出至儲存控制器中。邏輯位址LAD包括：邏輯區塊位址LBA（Logical Block Address）、邏輯頁面位址LPA（Logical Page Address）及邏輯行位址LCA（Logical Column Address）。儲存控制器如所述般參照轉換表，將邏輯區塊位址LBA轉換成物理區塊位址PBA（Physical Block Address），並在由物理區塊位址PBA所指定的區塊的頁面中對資料進行編程。區塊內的頁面由邏輯頁面位址LPA指定。

若正在進行此種編程時，因某些原因而導致電源電壓下降、或電源喪失，則有時編程在中途被中斷。若編程正常地結束，則儲存控制器將準備（Ready）信號發送至主機設備中，主機設備辨識到編程已正常地結束，而準備下一個動作，但當編程在中途被中斷時，無法接收準備信號（例如，一直是忙碌（Busy）信號），主機設備辨識到無法正常地結束編程。在此情況下，在再次投入電源時、或電源恢復後，主機設備對儲存控制器指示重新進行編程。

即便在重新進行編程的情況下，儲存控制器也將邏輯區塊位址轉換成物理區塊位址，並在由物理區塊位址所指定的區塊的同一頁面中對資料進行編程，但若在編程經中斷的頁面中再次對資料進行編程，則編程的可靠性下降。即，反及型快閃記憶體的編程是在消除狀態的儲存單元中對資料進行編程，但已進行了一次編程的頁面未必所有儲存單元處於消除狀態，因此經編程的資料的閾值分佈範圍有可能比期待的範圍擴大。另一方面，也可以將包含編程經中斷的頁面的區塊消除後再次進行編程，但在此情況下，必須將區塊的其他頁面中所儲存的資料保存在其他區塊中，而需要繁雜的處理。

本發明是解決如上所述的先前的課題者，其目的在於提供一種改善編程的可靠性的半導體儲存裝置。 [解決問題的技術手段]

本發明的半導體儲存裝置包括：反及型的儲存單元陣列，包含多個區塊；檢測部件，對電源電壓下降至固定電壓進行檢測；揮發性記憶體，儲存將邏輯位址轉換成物理位址的轉換表；編程部件，在按照物理位址所選擇的區塊的頁面中對資料進行編程；非揮發性記憶體，當在利用所述編程部件正在進行編程的期間內由所述檢測部件檢測到固定電壓時，儲存正在進行編程的區塊及頁面的邏輯位址、及用於將所述邏輯位址轉換成其他物理位址的轉換資訊；以及轉換部件，根據所述揮發性記憶體的轉換表或所述非揮發性記憶體的轉換資訊，將被輸入的邏輯位址轉換成物理位址。

在一實施方式中，所述其他物理位址是用於選擇為了保存編程經中斷的頁面而準備的專用的區塊的位址。在一實施方式中，所述其他物理位址包含用於選擇區塊的區塊位址、及用於選擇頁面的頁面位址。在一實施方式中，包括對由所述檢測部件檢測到固定電壓進行回應，而將所述轉換資訊寫入非揮發性記憶體中的部件。在一實施方式中，所述固定電壓比半導體儲存裝置可進行動作的最小電壓大。在一實施方式中，所述寫入部件在電源電壓喪失之前、或半導體儲存裝置無法進行動作之前，將所述轉換資訊寫入非揮發性記憶體中。在一實施方式中，所述非揮發性記憶體是可變電阻型記憶體。在一實施方式中，所述轉換部件先選擇所述非揮發性記憶體的轉換資訊。在一實施方式中，所述轉換部件將被輸入的邏輯位址與被儲存在所述非揮發性記憶體中的邏輯位址進行比較，在兩者一致的情況下，將被輸入的邏輯位址轉換成所述其他物理位址。 [發明的效果]

根據本發明，由於設置了當在正在進行編程的期間內檢測到電源電壓下降的固定電壓時，儲存正在進行編程的區塊及頁面的邏輯位址、及用於將所述邏輯位址轉換成其他物理位址的轉換資訊的非揮發性記憶體，因此當重新進行編程時可在可靠性高的頁面中進行編程。

繼而，參照圖式對本發明的實施方式進行詳細說明。本發明的快閃記憶體包含具有反及型串的儲存單元的儲存裝置、及控制儲存裝置的儲存控制器來構成。儲存控制器可以形成在與形成儲存裝置的晶片相同的晶片上，也可以形成在不同的晶片上。另外，當快閃記憶體包含多個晶片時，也能夠以將多個晶片層疊的方式構成。 [實施例]

圖2是表示本發明的實施例的快閃記憶體100的結構的圖。本實施例的快閃記憶體100包含儲存控制器200、及一個或多個反及型儲存裝置300來構成。儲存控制器200從主機設備接收各種控制信號（命令鎖存致能信號CLE、位址鎖存致能信號ALE等）、資料、命令等，並根據這些信號等來控制儲存裝置300的讀出、編程（寫入）、消除等。另外，儲存控制器200將表示儲存裝置的動作狀態的準備信號或忙碌信號輸出至主機設備40中。

圖3中表示儲存控制器200的內部結構。本實施例的儲存控制器200包含電壓檢測部210、寫入/選擇器220、SRAM 230、RRAM（電阻變化型記憶體）240來構成。再者，儲存控制器200除圖3中所示的結構以外，也包含微處理器（MPU）或ROM等，通過執行被儲存在ROM中的軟體程式，而控制儲存裝置300的各種動作，或進行電壓檢測部210、寫入/選擇器220、SRAM 230、RRAM 240的控制。

電壓檢測部210對被供給至快閃記憶體100或包含快閃記憶體100的系統中的電源電壓Vcc進行監視，並對電源電壓Vcc是否下降至固定電壓Vd進行檢測。固定電壓Vd被設定成比保證快閃記憶體100的動作的最低電壓Vmin高的電壓、或比成為儲存控制器200所執行的省電序列（power-down sequence）的觸發的電壓Vpwd高的電壓。因此，在電源電壓Vcc下降至固定電壓Vd的時間點，快閃記憶體100仍然可進行動作，並且仍然不執行省電序列。若電源電壓Vcc下降至電壓Vpwd為止，則執行省電序列，例如，經升壓的電壓不被急劇地放電，快閃記憶體100的動作正常地結束。電壓檢測部210若檢測到固定電壓Vd，則將警告信號輸出至寫入/選擇器220等各部中。

寫入/選擇器220在接收到從主機設備40輸出的邏輯位址LAD時，將邏輯位址LAD轉換成物理位址PAD。經轉換的物理位址被用於存取儲存裝置300。在第1形態中，寫入/選擇器220參照被保持在SRAM 230中的轉換表，將邏輯位址LAD轉換成物理位址PAD。在第2形態中，寫入/選擇器220在被輸入的邏輯位址LAD與被儲存在RRAM 240中的邏輯位址LAD一致的情況下，按照已被儲存在RRAM 240中的轉換表，將邏輯位址轉換成頁面保存用的物理位址。

寫入/選擇器220若在編程過程中從電壓檢測部210接收警告信號，則將編程過程中的邏輯位址LAD及與其建立關聯的頁面保存用區塊的物理位址寫入RRAM 240中。若通過寫入/選擇器220來進行朝RRAM 240中的寫入，則在第2形態中，寫入/選擇器220可參照RRAM 240的轉換表來進行朝物理位址的轉換。

SRAM 230保持儲存裝置300的動作中所需要的各種資料。例如為規定所述邏輯位址與物理位址的關係的轉換表、表示儲存裝置的區塊的各頁面的狀態（資料已被寫入、已被消除、無效等）的表。當在投入電源時執行了通電序列（power-on sequence）時，從儲存裝置300的儲存單元陣列中所準備的區域載入這些資料。

RRAM 240是可將資料儲存在可逆且非揮發性的可變電阻元件中的可變電阻型隨機存取記憶體。RRAM 240是與SRAM 230同樣地可快速地寫資料，且即便電源喪失，也可以保持資料的非揮發性的記憶體。

當在編程過程中由電壓檢測部210檢測到電壓Vd時，RRAM 240儲存編程的目標的邏輯位址LAD與頁面保存用的物理位址PAD。從電壓Vd的檢測至電源喪失為止的時間非常短，因此使用可進行非常快速寫入的RRAM。

儲存裝置300包括：具有包含反及型串的多個區塊的儲存單元陣列，根據列位址（物理區塊位址PBA＋邏輯頁面位址LPA）來選擇儲存單元陣列的字元線（word line）的字元線選擇電路，根據行位址來選擇位元線（bit line）的行選擇電路，對通過選擇字元線所讀出的資料進行感測、或保持進行編程的資料的頁面緩衝/感測電路等。

在一個區塊中，如圖4所示，在列方向上排列有n個（例如，2KB）將多個儲存單元串聯連接的反及串。一個反及串NU包括：經串聯連接的多個儲存單元MCi（i＝1、2、3…、64），與作為一側的端部的儲存單元MC64的汲極側連接的位元線側選擇電晶體Td、及與儲存單元MC0的源極側連接的源極線側選擇電晶體Ts。位元線側選擇電晶體Td的汲極與對應的一個位元線BL連接，源極線側選擇電晶體Ts的源極與共同的源極線SL連接。

在讀出動作中，對位元線施加某個正的電壓，對被選擇的字元線施加某個電壓（例如0V），對非選擇字元線施加通過電壓（pass voltage）（例如4.5V），對選擇閘極線SGD、選擇閘極線SGS施加正的電壓（例如4.5V），將位元線側選擇電晶體Td、源極線側選擇電晶體Ts開啟，並將共同源極線SL設為0V。在編程動作中，對被選擇的字元線施加高電壓的編程電壓（例如，15V～20V），對非選擇的字元線施加中間電位（例如10V），將位元線側選擇電晶體Td開啟，將源極線側選擇電晶體Ts關閉，將對應於資料“0”或資料“1”的電位供給至位元線BL中。在消除動作中，對區塊內的被選擇的字元線施加0V，對P型井施加高電壓（例如20V），將浮閘（floating gate）的電子抽出至基板上，由此以區塊為單位消除資料。

繼而，對快閃記憶體100的編程動作進行說明。主機設備40在進行對快閃記憶體100的編程時，除各種控制信號以外，將編程命令、資料、邏輯位址LAD輸出至快閃記憶體100中。從主機設備輸入的邏輯位址LAD如圖5所示，包含邏輯區塊位址LBA、邏輯頁面位址LPA及邏輯行位址LCA來構成。

若接收邏輯位址LAD，寫入/選擇器220參照被保持在SRAM 230中的轉換表，將邏輯區塊位址LBA轉換成物理區塊位址PBA。在本例中，用於存取儲存裝置300的列位址為18位元，列地址為12位元。列位址的高位12位元是指定區塊的位址，低位6位元是指定頁面的位址。邏輯頁面位址LPA及邏輯行位址LCA不被轉換而直接構成物理位址。如此，邏輯位址LAD被轉換成用於存取儲存裝置的物理位址PAD（＝PBA＋LPA＋LCA）。

儲存控制器200將經轉換的物理位址供給至儲存裝置300的字元線選擇電路或行選擇電路中，通過字元線選擇電路來選擇區塊/頁面，通過行選擇電路來選擇位元線，由此在選擇頁面的選擇儲存單元中對資料進行編程。對選擇儲存單元施加編程電壓，並進行是否在選擇儲存單元中對資料正常地進行了編程的編程檢驗（program verify）。若編程檢驗合格，則儲存控制器200將準備信號輸出至主機設備40中，若正在編程，則儲存控制器200將忙碌信號輸出至主機設備40中。

繼而，參照圖6的流程對編程動作中的電源電壓Vcc下降時的恢復動作進行說明。通過儲存控制器200來執行針對選擇頁面的編程（S100），在此期間內，電壓檢測部210對被供給至快閃記憶體100中的電源電壓Vcc持續監視（S102）。若電壓檢測部210檢測到電源電壓Vcc的下降，即檢測到固定電壓Vd（S104），則電壓檢測部210對所述檢測進行回應而輸出警告信號（S106）。

若寫入/選擇器220被輸出警告信號，則將目前正在編程的邏輯區塊位址LBA與邏輯頁面位址LPA、及用於將它們轉換成物理位址的頁面保存用區塊的物理區塊位址PBA與物理頁面位址PPA寫入RRAM 240中（S108）。所述寫入進行至電源喪失為止。

參照圖7A及圖7B對此情況進行說明。如圖7A所示，設為正在選擇區塊P的選擇頁面#n中進行編程。此時，若電源電壓Vcc下降至固定電壓Vd，則寫入/選擇器220將被保持在SRAM中的狀態表的區塊P的頁面#n改寫成“無效（Invalid）”。進而，寫入/選擇器220參照狀態表的頁面保存用區塊，識別可使用的頁面，並將正在編程的邏輯區塊位址LBA、邏輯頁面位址LPA與用於對它們進行轉換的頁面保存用區塊的物理區塊位址PBA及物理頁面位址PPA寫入RRAM 240中。

圖7B是頁面保存用的區塊的一例。頁面#0～頁面#3已用作其他頁面的保存用，頁面#3～頁面#3F可以使用（清除（Erase）狀態）。寫入/選擇器220參照狀態表，識別區塊Q的可以使用的頁面（此例中，頁面#3）。如此，如圖8所示，正在編程的邏輯區塊位址LBA與邏輯頁面位址LPA、及頁面保存用區塊Q的物理位址PBA與頁面#3的物理頁面PPA被寫入RRAM 240中。

儲存控制器200在朝RRAM 240中的邏輯位址及物理位址的寫入已結束的時間點，中斷目前正在進行的編程（S110）。其後，若電源電壓Vcc進一步下降，則開始省電序列，停止快閃記憶體100的動作。在編程已被中斷的情況下，不對主機設備40輸出準備信號、或可輸出對於主機設備40而言無法識別的信號。另一方面，若電源電壓Vcc不下降至固定電壓Vd，則正常地結束編程，對主機設備40輸出準備信號（S112）。

繼而，參照圖9對再次開始經中斷的編程時的動作進行說明。若電源電壓Vcc恢復，則快閃記憶體100執行加電序列（power-up sequence），而變成可進行動作的狀態。主機設備40在未接收到針對上次的編程的指示的準備信號的情況下，辨識到編程未正常地結束，而對快閃記憶體100指示再次的編程。因此，儲存控制器200從主機設備40接收編程命令、邏輯位址LAD＿IN、資料（S200）。

寫入/選擇器220最初選擇RRAM 240，將被儲存在RRAM 240中的邏輯位址LAD＿RR與被輸入的邏輯位址LAD＿IN進行比較（S202）。當兩者的邏輯位址一致時（S204），寫入/選擇器220將邏輯位址LAD＿IN轉換成已被儲存在RRAM 240中的頁面保存用區塊的物理位址（S206），儲存控制器200在頁面保存用區塊的頁面中執行編程（S208）。

另一方面，當在RRAM 240中不存在邏輯位址LAD＿IN時（S204），寫入/選擇器220繼而參照SRAM 220的轉換表，將邏輯位址LAD＿IN轉換成物理位址PAD（S210），儲存控制器200在由經轉換的物理位址所指定的頁面中執行編程（S212）。

如此，根據本實施例，當在編程過程中因電源電壓的下降等不良情況而重新進行編程時，可進行可靠性高的編程。另外，RRAM與SRAM同樣地可快速地進行資料的讀寫，因此可在電源完全喪失之前的非常有限的時間內，使正在編程的頁面的位址與保存用區塊的位址保持在RRAM中。

再者，在所述實施例中，使用RRAM作為非揮發性記憶體，但只要是可比反及型記憶體更快速地寫入資料者，則除RRAM以外，也可以使用磁性隨機存取記憶體（Magnetic Random Access Memory，MRAM）（磁性體記憶體）。

進而，在所述實施例中，將邏輯位址與物理位址儲存在RRAM中，但也可以將應進行編程的資料一同儲存在RRAM中。反及型記憶體的頁面的資料大小比較大，但只要可在電源喪失之前將此種資料寫入RRAM中，則也可以與保存用區塊的物理位址一同儲存，當電源已修復時，在保存用區塊的物理位址中對已被儲存在RRAM中的資料進行編程。在此情況下，理想的是在已將編程資料儲存在RRAM中的時間點，將準備信號輸出至主機設備40中，使其辨識到編程已正常地結束，不需要來自主機設備40的編程的重新進行。

進而，在所述實施例中，當再此進行編程時，寫入/選擇器220先選擇RRAM 240，因此對被輸入的邏輯位址LAD＿IN與被儲存的邏輯位址LAD＿MM進行比較，但除此以外，也可以僅在邏輯位址被儲存在RRAM 240中的情況下先選擇RRAM 240，在其以外的情況下，選擇SRAM 230。例如，儲存控制器200也可以當中斷編程時，在控制器內使表示已對RRAM 240進行了邏輯位址的寫入、或已中斷編程的旗標（flag）資訊儲存在非揮發性記憶體中，在電源恢復後，參照所述旗標，判定是否先選擇RRAM。

對本發明的優選的實施方式進行了詳述，但本發明並不限定於特定的實施方式，可在申請專利範圍中記載的本發明的主旨的範圍內進行各種變形與變更

10:快閃記憶體 20:儲存控制器 22:主機介面 24:記憶體介面 30:儲存晶片 40:主機設備 100:快閃記憶體 200:儲存控制器 210:電壓檢測部 220:寫入/選擇器 230:SRAM 240:RRAM 300:NAND型儲存裝置 BL:位元線 LAD:邏輯位址 LBA:邏輯區塊位址 LCA:邏輯行位址 LPA:邏輯頁面位址 MC0～MC63:儲存單元 PAD:物理位址 PBA:物理區塊位址 PPA:物理頁面位址 P、Q:區塊 SGD、SGS:選擇閘極線 SL:共同源極線 Td:位元線側選擇電晶體 Ts:源極線側選擇電晶體 Vcc:電源電壓 Vd:固定電壓 S100、S102、S104、S106、S108、S110、S112、S200、S202、S204、S206、S208、S210、S212:步驟

圖1是表示先前的半導體記憶體的一例的圖。圖2是表示本發明的實施例的快閃記憶體的整體結構的圖。圖3是表示本發明的實施例的儲存控制器的內部結構的方塊圖。圖4是表示本發明的實施例的儲存單元陣列的區塊的內部結構的圖。圖5是說明根據被保持在SRAM中的轉換表將來自主機設備的邏輯位址轉換成物理位址的動作的圖。圖6是說明本發明的實施例的電源下降時的恢復編程動作的流程。圖7A是表示作為編程的目標的選擇區塊及選擇頁面的圖，圖7B是表示頁面保存用區塊與其頁面的圖。圖8是表示被儲存在電阻式隨機存取記憶體（Resistive Random Access Memory，RRAM）中的編程的目標的邏輯位址與頁面保存用區塊的物理位址的圖。圖9是說明本發明的實施例的電源恢復後再次進行編程時的邏輯位址的轉換動作的流程。

200:儲存控制器

210:電壓檢測部

220:寫入/選擇器

230:SRAM

240:RRAM

300:儲存裝置

LAD:邏輯位址

Vcc:電源電壓

Claims

一種半導體儲存裝置，包括：反及型的儲存單元陣列，包含多個區塊；檢測部件，對電源電壓下降至固定電壓進行檢測；揮發性記憶體，儲存將邏輯位址轉換成物理位址的轉換表；編程部件，在按照物理位址所選擇的區塊的頁面中對資料進行編程；非揮發性記憶體，當在利用所述編程部件正在進行編程的期間內由所述檢測部件檢測到固定電壓時，儲存正在進行編程的區塊及頁面的邏輯位址、及用於將所述邏輯位址轉換成其他物理位址的轉換資訊；以及轉換部件，根據所述揮發性記憶體的轉換表或所述非揮發性記憶體的轉換資訊，將被輸入的邏輯位址轉換成物理位址。
如申請專利範圍第1項所述的半導體儲存裝置，其中，所述其他物理位址是用於選擇為了保存編程經中斷的頁面而準備的專用的區塊的位址。
如申請專利範圍第1項或第2項所述的半導體儲存裝置，其中，所述其他物理位址包含用於選擇區塊的區塊位址、及用於選擇頁面的頁面位址。
如申請專利範圍第1項所述的半導體儲存裝置，包括：對由所述檢測部件檢測到固定電壓進行回應，而將所述轉換資訊寫入非揮發性記憶體中的部件。
如申請專利範圍第1項或第2項所述的半導體儲存裝置，其中，所述固定電壓比所述半導體儲存裝置能夠進行動作的最小電壓大。
如申請專利範圍第4項所述的半導體儲存裝置，其中，所述寫入部件在電源電壓喪失之前、或所述半導體儲存裝置無法進行動作之前，將所述轉換資訊寫入非揮發性記憶體中。
如申請專利範圍第1項所述的半導體儲存裝置，其中，所述非揮發性記憶體是可變電阻型記憶體。
如申請專利範圍第1項所述的半導體儲存裝置，其中，所述轉換部件先選擇所述非揮發性記憶體的轉換資訊。
如申請專利範圍第8項所述的半導體儲存裝置，其中，所述轉換部件將被輸入的邏輯位址與被儲存在所述非揮發性記憶體中的邏輯位址進行比較，在兩者一致的情況下，將被輸入的邏輯位址轉換成所述其他物理位址。