JP2011154548A

JP2011154548A - 記憶装置

Info

Publication number: JP2011154548A
Application number: JP2010015870A
Authority: JP
Inventors: Kanto Nakai; 完途中井; Tetsuyoshi Osawa; 哲嘉大澤
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2010-01-27
Filing date: 2010-01-27
Publication date: 2011-08-11

Abstract

【課題】揮発性メモリからアドレステーブルが消失された場合であっても、予備ブロックに対してデータのアクセスを行うことができる記憶装置を提供すること。
【解決手段】データブロック領域と予備ブロック領域とを備える不揮発性メモリ４４ｂと、不良ブロックの先頭アドレスと当該不良ブロックを代替する予備ブロックの先頭アドレスとを対応させて構成されるアドレス対を記憶する揮発性メモリ４４ａと、アドレス対を参照することによって不良ブロックに代替された予備ブロックにアクセスする制御部４５と、を備える。制御部４５は、揮発性メモリ４４ａからアドレス対が消失している場合、予備ブロック領域へアクセスし、予備ブロックの先頭アドレスと当該予備ブロックに記憶されている不良ブロックの先頭アドレスを読み出し、予備ブロックの先頭アドレスと不良ブロックの先頭アドレスのアドレス対を生成し、生成したアドレス対を揮発性メモリ４４ａに記憶する。
【選択図】図２

Description

本発明は、複数のメモリを有する記憶装置に関する。

近年、例えば、携帯電話等の電子機器は、データを記憶する記憶媒体として、アドレスが付されたブロックという記憶単位でデータの管理を行うフラッシュメモリが使用されることが多い。

ここで、特許文献１には、どのような種類のフラッシュメモリ（例えば、ＮＡＮＤフラッシュメモリ）に対しても対応可能な制御部を提供する技術が記載されている。ところで、フラッシュメモリ内には、例えば、ハードウェアの欠陥等によってデータを正常に書き込んだり読み込んだりすることができない、不良ブロック（バッドブロック）と呼ばれるブロックが発生することがある。

バッドブロックになってしまったブロックは、二度とアクセス（データのバッドブロックみ、消去）できなくなる。よって、バッドブロックに保存されていたデータは、別のブロックに代わりに保存される。このようにバッドブロックに代替して記憶するブロックのことを予備ブロックという。

また、電子機器では、フラッシュメモリに記憶されているデータに対するアクセス（データの読み出し、書き込み、消去）がアドレス（フラッシュメモリのページ番号やブロック番号を含む。）の指定によって行われるため、データの保存先がバッドブロックから予備ブロックに変わったことに伴って、データが現に保存されているブロックのアドレスに指定アドレスを変更する必要がある。

現在は、ファイルシステム等のクライアントは、主に、バッドブロックのアドレスと予備ブロックのアドレスとを対にして記憶されているテーブルを参照することによって、新しいアドレス先の予備ブロックにアクセスしている。

特開２００８−１５８９９１号公報

ところで、上述したテーブル（以下では、アドレステーブルと呼ぶ）は、ファイルシステム等にクライアントによって、高速にアクセスできることが要求される。そのため、従来の電子機器は、高速に応答することが可能なメモリ（例えば、ＳＤＲＡＭ（ＳｙｎｃｈｒｏｎｏｕｓＤＲＡＭ））上にアドレステーブルを記憶し、かつ、不慮の事故（電源のシャットダウン等）によるメモリの初期化に備えて不揮発性のメモリ（フラッシュメモリ）にもアドレステーブルを記憶している。ここで、ＳＤＲＡＭは、揮発性のメモリであるため、電源の供給がなくなると、記憶しているデータを保持できず、消失してしまう。また、上述したように、フラッシュメモリは、構造上、バッドブロックが発生する。

したがって、従来の電子機器では、電源の供給が無くなってＳＤＲＡＭからアドレステーブルが消失し、その後電源の供給を再開したときに、アドレステーブルが格納されているブロックがバッドブロックになると、アドレステーブルが読み出せなくなり、予備ブロックに保存されているデータにアクセスができなくなってしまう。

本発明では、不揮発性メモリにアドレステーブルを記憶せず、揮発性メモリからアドレステーブルが消失された場合であっても、予備ブロックに対してデータのアクセスを行うことができる記憶装置を提供することを一つの目的とする。

本発明に係る記憶装置は、上記課題を解決するために、ブロック単位で管理され、前記ブロックには固有のアドレスが付されており、データが書き込まれる複数のブロックで構成されるデータブロック領域と、当該データブロック領域のブロックが不良ブロックとなった場合に、当該不良ブロックに記憶されていたデータを代わりに記憶する複数の予備ブロックで構成される予備ブロック領域と、を備える不揮発性メモリと、前記不揮発性メモリに不良ブロックが存在する場合、当該不良ブロックの先頭アドレスと、当該不良ブロックを代替する予備ブロックの先頭アドレスとを対応させて構成されるアドレス対を記憶する揮発性メモリと、前記不揮発性メモリの不良ブロックにアクセスする場合、前記揮発性メモリに記憶された前記アドレス対を参照することによって、前記不良ブロックに代替された予備ブロックにアクセスする制御部と、を備え、前記制御部は、不良ブロックが発生した場合に、当該不良ブロックに代替される予備ブロックに当該不良ブロックのアドレスを、データと併せて記憶し、前記揮発性メモリから前記アドレス対が消失している場合、前記予備ブロック領域へアクセスし、予備ブロックの先頭アドレスと当該予備ブロックに記憶されている不良ブロックの先頭アドレスを読み出し、前記予備ブロックの先頭アドレスと前記不良ブロックの先頭アドレスのアドレス対を生成し、当該生成したアドレス対を前記揮発性メモリに記憶する。

また、記憶装置では、前記予備ブロックは、データの記憶領域以外にスペア領域を有しており、前記制御部は、当該スペア領域に不良ブロックのアドレスを記憶することが好ましい。

また、記憶装置では、前記予備ブロックは、データの誤り訂正を実行する誤り訂正機能を前記スペア領域内に有し、前記制御部は、前記揮発性メモリに前記アドレス対が存在する場合、前記誤り訂正機能を有効状態に切り替えて、前記不揮発性メモリへアクセスし、前記揮発性メモリに前記アドレス対が存在しない場合、前記誤り訂正機能を無効状態に切り替えて前記不揮発性メモリへアクセスすることにより前記スペア領域内の不良ブロックのアドレスを読み出して前記アドレス対を生成することが好ましい。

本発明によれば、不揮発性メモリにアドレステーブルを記憶せず、揮発性メモリからアドレステーブルが消失された場合であっても、予備ブロックに対してデータのアクセスを行うことができる。

携帯電話装置の外観斜視図である。携帯電話装置の機能を示す機能ブロック図である。不揮発性メモリの構成を模式的に示す図である。アドレステーブルの構成を模式的に示す図である。アドレステーブルが存在する場合と、存在しない場合とにおける制御部の動作につていの説明に供する図である。アドレステーブルを生成する方法についての説明に供するフローチャートである。

以下、本発明の実施の形態について説明する。図１は、本発明に係る記憶装置を内蔵する携帯電話装置１の外観斜視図を示す。なお、図１は、いわゆる折り畳み型の携帯電話装置の形態を示しているが、本発明に係る携帯電話装置の形態としては特にこれに限られない。例えば、両筐体を重ね合わせた状態から一方の筐体を一方向にスライドさせるようにしたスライド式や、重ね合せ方向に沿う軸線を中心に一方の筐体を回転させるようにした回転式（ターンタイプ）や、操作部と表示部とが一つの筐体に配置され、連結部を有さない形式（ストレートタイプ）でも良い。

携帯電話装置１は、操作部側筐体部２と、表示部側筐体部３を備えて構成される。操作部側筐体部２は、表面部１０に、操作部１１と、携帯電話装置１の使用者が通話時に発した音声が入力されるマイク１２を備えて構成される。操作部１１は、各種設定や電話帳機能やメール機能等の各種機能を作動させるための機能設定操作キー１３と、電話番号の数字やメール等の文字等を入力するための入力操作キー１４と、各種操作における決定やスクロール等を行う決定操作キー１５から構成されている。
また、表示部側筐体部３は、表面部２０に、各種情報を表示するためのＬＣＤ（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ）表示部２１と、通話の相手側の音声を出力するスピーカ２２を備えて構成されている。

また、操作部側筐体部２の上端部と表示部側筐体部３の下端部とは、ヒンジ機構４を介して連結されている。また、携帯電話装置１は、ヒンジ機構４を介して連結された操作部側筐体部２と表示部側筐体部３とを相対的に回転することにより、操作部側筐体部２と表示部側筐体部３とを互いに開いた状態（開放状態）にしたり、操作部側筐体部２と表示部側筐体部３とを折り畳んだ状態（折畳み状態）にしたりできる。

また、図２は、携帯電話装置１の機能を示す機能ブロック図である。携帯電話装置１は、図２に示すように、操作部１１と、マイク１２と、メインアンテナ４０と、ＲＦ回路部４１と、ＬＣＤ制御部４２と、音声処理部４３と、メモリ４４と、制御部４５が操作部側筐体部２に備えられ、ＬＣＤ表示部２１と、スピーカ２２と、ＬＣＤドライバ２３が表示部側筐体部３に備えられている。

メインアンテナ４０は、第１の使用周波数帯（例えば、８００ＭＨｚ）で基地局等と通信を行い、ＧＰＳ通信のための第２の使用周波数帯（例えば、１．５ＧＨｚ）に対応できるデュアルバンド対応構成である。なお、本実施の形態では、第１の使用周波数帯として、８００ＭＨｚとしたが、これ以外の周波数帯であっても良い。また、メインアンテナ４０は、第１の使用周波数帯で外部装置と通信を行い、ＧＰＳ通信のための第２の使用周波数帯に対応できるアンテナを別途設けても良い。

ＲＦ回路部４１は、メインアンテナ４０によって受信した信号を復調処理し、処理後の信号を制御部４５に供給する。そして、制御部４５から供給された信号を変調処理し、メインアンテナ４０を介して外部装置（基地局）に送信する。また、その一方で、メインアンテナ４０によって受信している信号の強度を制御部４５に通知する。

ＬＣＤ制御部４２は、制御部４５の制御にしたがって、所定の画像処理を行い、処理後の画像データをＬＣＤドライバ２３に出力する。ＬＣＤドライバ２３は、ＬＣＤ制御部４２から供給された画像データをフレームメモリに蓄え、所定のタイミングでＬＣＤ表示部２１又はサブＬＣＤ表示部３０に出力する。
音声処理部４３は、制御部４５の制御にしたがって、ＲＦ回路部４１から供給された信号に対して所定の音声処理を行い、処理後の信号をスピーカ２２に出力する。スピーカ２２は、音声処理部４３から供給された信号を外部に出力する。

また、音声処理部４３は、制御部４５の制御にしたがって、マイク１２から入力された信号を処理し、処理後の信号をＲＦ回路部４１に出力する。ＲＦ回路部４１は、音声処理部４３から供給された信号に所定の処理を行い、処理後の信号をメインアンテナ４０に出力する。

メモリ４４は、揮発性メモリ４４ａ（例えば、ＳＤＲＡＭ（ＳｙｎｃｈｒｏｎｏｕｓＤＲＡＭ）である。）と不揮発性メモリ４４ｂ（例えば、ＮＡＮＤ型フラッシュメモリである。）を含んで構成されている。また、揮発性メモリ４４ａは、制御部４５による演算処理に利用されるワーキングメモリとしての機能を有する。不揮発性メモリ４４ｂは、複数のアプリケーションや当該アプリケーションが必要とする各種のテーブル等が記憶されている。
制御部４５は、携帯電話装置１の全体を制御しており、中央処理装置（ＣＰＵ）等を用いて構成される。

ここで、不揮発性メモリ４４ｂの構造について説明する。不揮発性メモリ４４ｂは、フローティング・ゲートの絶縁部の消耗により、メモリセルの書き込みが規定時間で完了しなくなることがある。このようなブロックは、プログラムの実行を行ってもエラーとなるため、不良ブロック（バッドブロック）として以降のメモリ管理対象から除外される必要がある。また、バッドブロックが発生した時点では、そのブロックの中に有効なデータがまだ格納されている場合がある。この場合には、有効なデータを正常なブロックに移動したうえで、バッドブロックをメモリ管理対象から除外する。

従来の携帯電話装置では、バッドブロックから正常なブロック（例えば、予備ブロック）にデータを移動した際に、退避元のアドレス（バッドブロックのアドレス）と、退避先のアドレス（予備ブロックのアドレス）を関連付けたテーブル（以下、アドレステーブルと呼ぶ）を作成して、このテーブルを揮発性メモリ４４ａと不揮発性メモリ４４ｂに格納していた。

本実施形態に係る携帯電話装置１では、不揮発性メモリ４４ｂにアドレステーブルを記憶させず、かつ、揮発性メモリ４４ａからアドレステーブルが消失された場合であっても、予備ブロックに対してデータのアクセスを行うことが可能な機能を有している。

携帯電話装置１は、制御部４５と、メモリ４４の協調動作によって当該機能を発揮する。ここで、制御部４５とメモリ４４の詳細な構成と動作について説明する。

不揮発性メモリ４４ｂは、所定の容量で規定されるブロック単位で管理されている。当該ブロックは、複数のページで構成され、固有のアドレスが付されている。また、不揮発性メモリ４４ｂは、図３に示すように、データが書き込まれる複数のブロックＢ１〜Ｂｎ（ただし、ｎは、１以上の自然数）で構成されるデータブロック領域Ａ１と、当該データブロック領域Ａ１のブロックが不良ブロック（バッドブロック）ＢＢとなった場合に、当該バッドブロックＢＢに記憶されていたデータを代わりに記憶する複数の予備ブロックＲＢ１〜ＲＢｎ（ただし、ｎは、１以上の自然数）で構成される予備ブロック領域Ａ２とを備える。

また、揮発性メモリ４４ａは、不揮発性メモリ４４ｂにバッドブロックＢＢが存在する場合、当該バッドブロックＢＢの先頭アドレスと、当該バッドブロックＢＢを代替する予備ブロックＲＢの先頭アドレスとを対応させて構成されるアドレス対（アドレステーブル）ＡＴを記憶する。ここで、アドレステーブルＡＴは、例えば、図４に示すように、退避元のアドレス（バッドブロックＢＢのアドレス）と、退避先のアドレス（予備ブロックＲＢのアドレス）が関連付けられて構成される。

制御部４５は、不揮発性メモリ４４ｂのバッドブロックＢＢにアクセスする場合、揮発性メモリ４４ａに記憶されたアドレステーブルＡＴを参照することによって、バッドブロックＢＢに代替された予備ブロックＲＢにアクセスする。また、制御部４５は、バッドブロックＢＢが発生した場合に、当該バッドブロックＢＢに代替される予備ブロックＲＢに当該バッドブロックＢＢのアドレスを、データと併せて記憶する。そして、制御部４５は、揮発性メモリ４４ａからアドレステーブルＡＴが消失している場合には、予備ブロック領域Ａ２へアクセスし、予備ブロックＲＢの先頭アドレスと当該予備ブロックＲＢに記憶されているバッドブロックＢＢの先頭アドレスを読み出し、予備ブロックＲＢの先頭アドレスとバッドブロックＢＢの先頭アドレスのアドレステーブルＡＴを生成し、生成したアドレステーブルＡＴを揮発性メモリ４４ａに記憶（復旧）する。

例えば、制御部４５は、図３に示す不揮発性メモリ４４ｂのデータブロック領域Ａ１のブロックＢ２がバッドブロックＢＢとなり、ブロックＢ２のデータを予備ブロック領域Ａ２の予備ブロックＲＢ２に退避させた場合には、予備ブロックＲＢ２の所定の場所に退避元のブロックＢ２のアドレスを記憶する。つぎに、制御部４５は、予備ブロックＲＢ２の先頭アドレスと、所定の場所に記憶されているブロックＢ２のアドレスに基づいて、アドレステーブルＡＴを作成し、生成したアドレステーブルＡＴを揮発性メモリ４４ａに記憶する。

制御部４５は、揮発性メモリ４４ａに記憶されているアドレステーブルＡＴを参照することにより、予備ブロックＲＢ２にアクセスすることができ、ブロックＢ２に記憶されていたデータを読み出すことが可能となる。

また、揮発性メモリ４４ａは、電源のシャットダウンによって記憶しているデータを消失する。この場合には、制御部４５は、電源が供給された後に、予備ブロック領域Ａ２にアクセスし、各予備ブロックＲＢ１〜ＲＢｎにデータが記憶されている場合には、上述したようにアドレステーブルＡＴを生成し、生成したアドレステーブルＡＴを揮発性メモリ４４ａに記憶させる。

また、電源のシャットダウン以外の理由によって揮発性メモリ４４ａに記憶させたアドレステーブルＡＴを消失してしまった場合には、例えば、電源をシャットダウンさせ、再び電源を供給することによって、制御部４５は、上述したように、新たにアドレステーブルＡＴを生成して揮発性メモリ４４ａに記憶するように制御する。

このようにして、携帯電話装置１は、不揮発性メモリ４４ｂにアドレステーブルＡＴを記憶させず、かつ、揮発性メモリ４４ａからアドレステーブルＡＴが消失された場合であっても、予備ブロックＲＢ１〜ＲＢｎに対してデータのアクセスを行うことができる。

また、予備ブロックＲＢ１〜ＲＢｎは、データの記憶領域以外にスペア領域ＳＡを有している。制御部４５は、スペア領域ＳＡにバッドブロックのアドレスを記憶する。
例えば、制御部４５は、図３に示す不揮発性メモリ４４ｂのデータブロック領域Ａ１のブロックＢ２がバッドブロックＢＢとなり、ブロックＢ２のデータを予備ブロック領域Ａ２の予備ブロックＲＢ２に退避させた場合には、予備ブロックＲＢ２のスペア領域ＳＡ２に退避元のブロックＢ２のアドレスを記憶する。つぎに、制御部４５は、予備ブロックＲＢ２の先頭アドレスと、スペア領域ＳＡ２に記憶されているブロックＢ２のアドレスに基づいて、アドレステーブルＡＴを作成し、生成したアドレステーブルＡＴを揮発性メモリ４４ａに記憶する。

スペア領域ＳＡは、データの誤りを検出し、正しい値に訂正する誤り訂正（ＥＣＣ、ＥｒｒｏｒＣｈｅｃｋａｎｄＣｏｒｒｅｃｔ）に利用される領域である。制御部４５は、このスペア領域ＳＡ内の空き領域に退避元のブロックＢ２のアドレスを記憶するように制御する。

このようにして、携帯電話装置１は、退避元のブロックＢ２のアドレスを記憶するために、新たに領域を設けることなく、既存のスペア領域ＳＡを有効に活用することにより、不揮発性メモリ４４ｂにアドレステーブルＡＴを記憶させず、かつ、揮発性メモリ４４ａからアドレステーブルＡＴが消失された場合であっても、予備ブロックＲＢ１〜ＲＢｎに対してデータのアクセスを行うことができる。

また、携帯電話装置１では、データブロック領域Ａ１のブロックＢ１がバッドブロックになった場合には、ブロックＢ１に記憶されていたデータは、予備ブロックＲＢ１に記憶されるように、退避元となるデータブロック領域Ａ１のブロックＢ１〜Ｂｎと、退避先となる予備ブロック領域Ａ２の予備ブロックＲＢ１〜ＲＢｎは、予め対応付けられていても良い。

このように構成されることにより、携帯電話装置１は、アドレステーブルＡＴを不揮発性メモリ４４ｂに記憶しておかなくても、予備ブロック領域Ａ２の予備ブロックＲＢ１〜ＲＢｎを参照することによって、いつでもアドレステーブルを作成又は復旧することができ、不揮発性メモリ４４ｂを無駄なく有効に活用することができる。

ここで、アドレステーブルＡＴの復旧（作成）方法について説明する。なお、以下では、電源のシャットダウン等によって、揮発性メモリ４４ａからアドレステーブルＡＴが消失した場合を想定して説明する。また、予備ブロック領域Ａ２は、所定のアドレス（０ｈ〜４０ｈ）が付されているものとする。

データブロック領域Ａ１のブロックＢ３２０と、ブロックＢ４００がバッドブロックになった場合、制御部４５は、予備ブロックＲＢ０にブロックＢ３２０のデータを記憶し、予備ブロックＲＢ０のスペア領域ＳＡ０に退避元のブロックのアドレス（３２０ｈ）を記憶させ、また、同様に、予備ブロックＲＢ１にブロックＢ４００のデータを記憶し、予備ブロックＲＢ１のスペア領域ＳＡ１に退避元のブロックのアドレス（４００ｈ）を記憶させる（図５（ａ）を参照）。

制御部４５は、予備ブロックＲＢ０と予備ブロックＲＢ１を参照して、退避元と退避先の対応関係を示すアドレステーブルＡＴを生成し、生成したアドレステーブルＡＴを揮発性メモリ４４ａに記憶する。

電源がシャットダウンされ、その後、電源が供給された場合には、揮発性メモリ４４ａからアドレステーブルＡＴが消失しているので、この段階では、図５（ｂ）に示すように、制御部４５は、退避先のアドレスが分からないため、バッドブロックのデータを読み出すことができない。

そこで、制御部４５は、揮発性メモリ４４ａにアドレステーブルＡＴが見当たらないときには、予備ブロック領域Ａ２を参照して、アドレステーブルＡＴの作成（復旧）を試みる。本実施例では、制御部４５は、予備ブロックＲＢ０と予備ブロックＲＢ１を参照して、退避元と退避先の対応関係を示すアドレステーブルＡＴを再び生成し、生成したアドレステーブルＡＴを揮発性メモリ４４ａに記憶する。

制御部４５は、揮発性メモリ４４ａに記憶されているアドレステーブルＡＴを参照することによって、バッドブロックのデータを退避先のブロック（予備ブロックＲＢ０、ＲＢ１）から読み出すことができる（図５（ｃ）を参照）。

つぎに、携帯電話装置１によりアドレステーブルＡＴを生成する方法について、図６に示すフローチャートを参照して説明する。
ステップＳＴ１において、制御部４５は、揮発性メモリ４４ａにアクセスして、アドレステーブルＡＴを検索する。なお、ステップＳＴ１の工程は、アドレステーブルＡＴが検索されるまで所定回数（所定時間）検索を実行する。

ステップＳＴ２において、制御部４５は、ステップＳＴ１の工程により、揮発性メモリ４４ａにアドレステーブルＡＴが発見されたか否かを判断する。揮発性メモリ４４ａにアドレステーブルＡＴが発見された場合（Ｙｅｓ）には、ステップＳＴ３に進み、揮発性メモリ４４ａにアドレステーブルＡＴが発見されなかった場合（Ｎｏ）には、ステップＳＴ４に進む。

ステップＳＴ３において、制御部４５は、アドレステーブルＡＴを参照して、メモリアクセス処理を実行する。
また、ステップＳＴ４において、制御部４５は、アドレステーブルＡＴの復旧処理を実行する。具体的には、制御部４５は、予備ブロック領域Ａ２を参照して、各予備ブロックＲＢ１〜ＲＢｎに基づいて、退避元と退避先の対応関係を示すアドレステーブルＡＴを生成し、生成したアドレステーブルＡＴを揮発性メモリ４４ａに記憶する。

なお、上述した方法によるアドレステーブルＡＴの生成は、電源が供給される度に行っても良いし、電源が供給された後、所定期間ごとに行っても良い。

また、制御部４５は、揮発性メモリ４４ａにアドレステーブルＡＴが存在する場合、誤り訂正する機能を有効状態に切り替えて、不揮発性メモリ４４ｂへアクセスし、揮発性メモリ４４ａにアドレステーブルＡＴが存在しない場合、誤り訂正する機能を無効状態に切り替えて不揮発性メモリ４４ｂへアクセスするように制御する。

誤り訂正する機能が有効状態に切り替えられている場合には、制御部４５は、スペア領域に記憶されている退避元のブロックＢ２のアドレスを読み出すことができない。そこで、制御部４５は、アドレステーブルＡＴを作成する必要がある場合、すなわち、揮発性メモリ４４ａにアドレステーブルＡＴが存在しない場合に、誤り訂正する機能を無効状態に切り替える。

例えば、制御部４５は、図３に示す不揮発性メモリ４４ｂのデータブロック領域Ａ１のブロックＢ２がバッドブロックＢＢとなり、ブロックＢ２のデータを予備ブロック領域Ａ２の予備ブロックＲＢ２に退避させた場合には、予備ブロックＲＢ２のスペア領域ＳＡ２に退避元のブロックＢ２のアドレスを記憶する。つぎに、制御部４５は、予備ブロックＲＢ２の先頭アドレスと、スペア領域ＳＡ２に記憶されているブロックＢ２のアドレスに基づいて、アドレステーブルＡＴを作成し、生成したアドレステーブルＡＴを揮発性メモリ４４ａに記憶する。この状態においては、揮発性メモリ４４ａにはアドレステーブルＡＴが存在するので、制御部４５は、誤り訂正する機能を有効状態に切り替える。

制御部４５は、揮発性メモリ４４ａにアクセスし、アドレステーブルＡＴが存在しない場合には、不揮発性メモリ４４ｂの誤り訂正する機能を無効状態に切り替える。そして、制御部４５は、予備ブロックＲＢ２の先頭アドレスと、スペア領域ＳＡ２に記憶されているブロックＢ２のアドレスに基づいて、アドレステーブルＡＴを作成し、生成したアドレステーブルＡＴを揮発性メモリ４４ａに記憶する。その後、制御部４５は、誤り訂正する機能を有効状態に切り替える。

このようにして、携帯電話装置１は、揮発性メモリ４４ａにアドレステーブルＡＴが記憶されているか否かに応じて、誤り訂正する機能を有効状態又は無効状態に切り替えることによって、誤り訂正する機能と競合することなく、既存のスペア領域ＳＡを有効に活用することができ、不揮発性メモリ４４ｂにアドレステーブルＡＴを記憶させず、かつ、揮発性メモリ４４ａからアドレステーブルＡＴが消失された場合であっても、予備ブロックＲＢ１〜ＲＢｎに対してデータのアクセスを行うことができる。

１携帯電話装置
４４メモリ
４４ａ揮発性メモリ
４４ｂ不揮発性メモリ
４５制御部

Claims

ブロック単位で管理され、前記ブロックには固有のアドレスが付されており、データが書き込まれる複数のブロックで構成されるデータブロック領域と、当該データブロック領域のブロックが不良ブロックとなった場合に、当該不良ブロックに記憶されていたデータを代わりに記憶する複数の予備ブロックで構成される予備ブロック領域と、を備える不揮発性メモリと、
前記不揮発性メモリに不良ブロックが存在する場合、当該不良ブロックの先頭アドレスと、当該不良ブロックを代替する予備ブロックの先頭アドレスとを対応させて構成されるアドレス対を記憶する揮発性メモリと、
前記不揮発性メモリの不良ブロックにアクセスする場合、前記揮発性メモリに記憶された前記アドレス対を参照することによって、前記不良ブロックに代替された予備ブロックにアクセスする制御部と、を備え、
前記制御部は、不良ブロックが発生した場合に、当該不良ブロックに代替される予備ブロックに当該不良ブロックのアドレスを、データと併せて記憶し、
前記揮発性メモリから前記アドレス対が消失している場合、前記予備ブロック領域へアクセスし、予備ブロックの先頭アドレスと当該予備ブロックに記憶されている不良ブロックの先頭アドレスを読み出し、前記予備ブロックの先頭アドレスと前記不良ブロックの先頭アドレスのアドレス対を生成し、当該生成したアドレス対を前記揮発性メモリに記憶する記憶装置。
請求項１記載の記憶装置であって、
前記予備ブロックは、データの記憶領域以外にスペア領域を有しており、
前記制御部は、当該スペア領域に不良ブロックのアドレスを記憶する記憶装置。
請求項２記載の記憶装置であって、
前記予備ブロックは、データの誤り訂正を実行する誤り訂正機能を前記スペア領域内に有し、
前記制御部は、前記揮発性メモリに前記アドレス対が存在する場合、前記誤り訂正機能を有効状態に切り替えて、前記不揮発性メモリへアクセスし、
前記揮発性メモリに前記アドレス対が存在しない場合、前記誤り訂正機能を無効状態に切り替えて前記不揮発性メモリへアクセスすることにより前記スペア領域内の不良ブロックのアドレスを読み出して前記アドレス対を生成する記憶装置。