TW202017038A - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TW202017038A
TW202017038A TW108126134A TW108126134A TW202017038A TW 202017038 A TW202017038 A TW 202017038A TW 108126134 A TW108126134 A TW 108126134A TW 108126134 A TW108126134 A TW 108126134A TW 202017038 A TW202017038 A TW 202017038A
Authority
TW
Taiwan
Prior art keywords
layer
hole
substrate
etching
nitride semiconductor
Prior art date
Application number
TW108126134A
Other languages
English (en)
Other versions
TWI821339B (zh
Inventor
河阪俊行
川田春雄
Original Assignee
日商住友電工器件創新股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商住友電工器件創新股份有限公司 filed Critical 日商住友電工器件創新股份有限公司
Publication of TW202017038A publication Critical patent/TW202017038A/zh
Application granted granted Critical
Publication of TWI821339B publication Critical patent/TWI821339B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Die Bonding (AREA)

Abstract

本發明係關於一種製造一半導體裝置之方法，包括：在包括一基板及在該基板上之一氮化物半導體層之一基板產品的一表面上形成一含Al之金屬膜，該金屬膜覆蓋一通孔形成預定區域，並且該基板產品的該表面位於該氮化物半導體層側上；形成一蝕刻光罩，該蝕刻光罩具有用於曝露在該基板產品之一背表面上之該通孔形成預定區域之一開口，該基板產品之該背表面位於該基板側上；以及藉由反應離子蝕刻在該基板產品中形成一通孔，該通孔自該背表面到達該表面並曝露該金屬膜。在形成該通孔時，在至少包括一蝕刻終止的時段期間使用一含氟之反應氣體。

Description

半導體裝置之製造方法
本發明係關於一種製造半導體裝置之方法。
日本未審查專利公開第2009-212103號揭示一種製造半導體裝置之方法。在此類製造半導體裝置之方法中，到達絕緣基板表面之開口形成於GaN層及n型AlGaN層中。連接到源極電極之Ni層形成於開口中作為導電蝕刻阻擋層。自絕緣基板之背表面到達Ni層之通孔形成於絕緣基板中。另外，在通孔中形成通孔線。
當在基板上製造具有氮化物半導體層之半導體裝置時，可以形成穿透基板及氮化物半導體層之通孔。在此情況下，首先在氮化物半導體層上形成金屬膜作為蝕刻阻擋層。隨後，藉由反應離子蝕刻(RIE)自基板之背表面到金屬膜形成通孔。在用於氮化物半導體層之RIE中，例如，使用氯基氣體作為反應氣體。作為金屬膜之材料，能夠使用對氯電漿具有足夠耐蝕刻性之Ni。然而，Ni膜具有高電阻之缺點。在許多情況下，金屬膜經由背電極及通孔被傳導。因此，較佳為金屬膜之電阻低。
根據本發明之實施例之製造半導體裝置之方法包括，在包括基板及設置在基板上之氮化物半導體層之基板產品之表面上形成含Al之金屬膜，該金屬膜覆蓋在基板產品中之通孔形成預定區域，並且基板產品之表面位於氮化物半導體層側上；形成蝕刻光罩，該蝕刻光罩具有用於曝露在基板產品之背表面上之通孔形成預定區域之開口，基板產品之背表面位於基板側上；以及藉由反應離子蝕刻在基板產品中形成通孔，該通孔自背表面到達表面並曝露金屬膜。在形成通孔時，在至少包括蝕刻終止之時段期間使用含氟之反應氣體。
下面將參考附圖描述根據本發明之實施例之製造半導體裝置之方法之具體實例。此外，要理解本發明不限於此等實例，而由申請專利範圍之範圍限定，並且包括與申請專利範圍等同之含義及範圍內之所有修改。在以下描述中，在附圖之描述中，相同之元件由相同之參考數字表示，並且省略冗餘之說明。
圖1係示出根據本發明之一個實施例作為半導體裝置之電晶體1A之平面圖。圖2係沿著圖1中所示之電晶體1A之線II-II截取之橫截面圖。圖3係沿著圖1中所示之電晶體1A之線III-III截取之橫截面圖。為了便於解釋，在圖1中省略絕緣膜31及32。
如圖1及圖2中所示，根據本實施例之電晶體1A包括基板3、設置在基板3上之氮化物半導體層10、源極電極21、汲極電極22及閘極電極23。源極電極21、汲極電極22及閘極電極23係設置在氮化物半導體層10上。基板3係用於晶體生長之基板並且具有平坦表面。基板3可以為例如SiC基板。基板3之厚度例如在75 μm至150 μm之範圍內，並且在一個實例中，為100 μm。氮化物半導體層10之厚度例如在0.5 μm至3.0 μm之範圍內，並且在一個實例中，為1.0 μm。
根據本實施例之電晶體1A係高電子遷移率電晶體(HEMT)。亦即，氮化物半導體層10至少具有通道層12及電子供給層(障壁層)13。在通道層12與電子供給層13之間的界面處產生二維電子氣(2DEG)，並且形成通道區域。通道層12係在基板3之表面上外延生長之層。緩衝層11可以插入通道層12與基板3之間。通道層12中及電子供給層13與通道層12之間的界面附近之區域用作通道區。緩衝層11例如為AlN層。緩衝層11之厚度為例如20 nm。通道層12例如為GaN層。通道層12之厚度為例如1 μm。電子供給層13係在通道層12上外延生長的層。電子供給層13之厚度例如為20 nm。電子供給層13例如為AlGaN層、InAlN層或InAlGaN層。在一個實例中，電子供給層13由Al0.25 Ga0.75 N製成。電子供給層13可以為n型。此外，氮化物半導體層10還可以在電子供給層13上具有頂蓋層(未示出)。在此情況下，頂蓋層之厚度為例如5 nm。頂蓋層例如為GaN層，並且可以為n型。
如圖1中所示，氮化物半導體層10具有作用區10a及非作用區10b。作用區10a係操作為電晶體之區域。非作用區10b係例如藉由將諸如氬(Ar)及質子(H)之離子注入到氮化物半導體層10中而電失活之區域。非作用區10b圍繞作用區10a，並且經設置用於彼此相鄰之電晶體1A之間的電隔離並且用於限制電晶體1A之操作區域。
源極電極21及汲極電極22設置在氮化物半導體層10之作用區10a上並且與作用區10a接觸。在本實施例中，三個源極電極21及兩個汲極電極22設置在一個作用區10a上。源極電極21及汲極電極22沿著方向D1對齊，並且每個都具有細長形狀，其中與方向D1相交(例如，正交)之方向D2係縱向。如圖2中所示，源極電極21包括設置在作用區10a上之歐姆金屬層21a及設置在歐姆金屬層21a上之佈線層21b。類似地，汲極電極22包括設置在作用區10a上之歐姆金屬層22a及設置在歐姆金屬層22a上之佈線層22b。藉由熱處理，歐姆金屬層21a及22a藉由合金化作為鈦(Ti)層或鉭(Ta)層之第一層及作為鋁(Al)層之第二層的層壓結構而形成。熱處理前之Al層可以在氮化物半導體層10之厚度方向上被Ti層或Ta層夾在中間。Ti層或Ta層之厚度在5 nm至20 nm之範圍內，例如，在一個實施例中為10 nm。Al層之厚度在50 nm至1000 nm之範圍內，例如，在一個實施例中為500 nm。佈線層21b及22b係具有小電阻之導電金屬層。佈線層21b及22b藉由例如Au電鍍(plating)形成，並且具有例如5 μm之厚度。
源極電極21及汲極電極22可以與電子供給層13接觸，或者可以與設置在電子供給層13上之蓋層接觸。可替代地，源極電極21及汲極電極22係設置在藉由移除電子供給層13之一部分而曝露之通道層12上，並且與電子供給層13與通道層12之間的界面附近接觸。
閘極電極23設置於氮化物半導體層10之作用區10a上。閘極電極23係在方向D1上定位在源極電極21與汲極電極22之間。閘極電極23以方向D2作為縱向線性地延伸。在一個實例中，閘極電極23具有例如鎳(Ni)層、鈀(Pd)層及金(Au)層之層壓結構。Ni層之厚度例如為100 nm，Pd層之厚度例如為50 nm，並且Au層之厚度例如為500 nm。另外，在另一實例中，閘極電極23具有例如Ni層、鉑(Pt)層及Au層之層壓結構。Ni層之厚度例如為20 nm，Pt層之厚度例如為20 nm，並且Au層之厚度例如為600 nm。Ni層與氮化物半導體層10肖特基接觸。
如圖2中所示，電晶體1A還包括絕緣膜31及32以及背電極24。絕緣膜31及32保護氮化物半導體層10、源極電極21、汲極電極22及閘極電極23。背電極24係設置在基板3之背表面3b上之金屬膜。背電極24係由諸如金(Au)之金屬製成。
絕緣膜31設置在氮化物半導體層10上並與氮化物半導體層10接觸，並且覆蓋自源極電極21、汲極電極22以及閘極電極23曝露之氮化物半導體層10之表面10c。在絕緣膜31中設置曝露氮化物半導體層10之閘極開口，並且閘極電極23之一部分嵌入閘極開口中。閘極電極23經由閘極開口與氮化物半導體層10接觸。閘極開口在D1方向上之長度(閘極長度)例如為0.5 μm。絕緣膜31例如為絕緣Si化合物膜，並且在一個實例中為SiN膜。絕緣膜31之厚度為例如100 nm。
絕緣膜31在源極電極21之歐姆金屬層21a上具有開口，並且源極電極21之佈線層21b設置於開口上。佈線層21b經由開口與歐姆金屬層21a接觸。絕緣膜31還在汲極電極22之歐姆金屬層22a上具有開口，並且汲極電極22之佈線層22b係設置於開口上。佈線層22b經由開口與歐姆金屬層22a接觸。
絕緣膜32設置在絕緣膜31上並與絕緣膜31接觸。絕緣膜32覆蓋源極電極21、汲極電極22、閘極電極23及絕緣膜31。絕緣膜32例如為絕緣Si化合物膜，並且在一個實例中為SiN膜。絕緣膜32之厚度為例如100 nm。
如圖1中所示，電晶體1A還包括源極焊盤25、汲極焊盤26及閘極焊盤27。源極焊盤25、汲極焊盤26及閘極焊盤27設置於氮化物半導體層10之非作用區10b上。源極焊盤25及閘極焊盤27在D2方向上設置於作用區10a之一側上，並且汲極焊盤26在D2方向上設置於作用區10a之另一側上。因此，作用區10a定位於源極焊盤25與閘極焊盤27之間，以及汲極焊盤26與閘極焊盤27之間。源極焊盤25、汲極焊盤26及閘極焊盤27一體地連接到分別自作用區10a延伸到非作用區10b之源極電極21、汲極電極22及閘極電極23。結果，焊盤25至27及電極21至23分別彼此電連接。汲極焊盤26及閘極焊盤27提供用於與外部電路進行線接合之區域。
如圖3中所示，源極焊盤25包括設置於非作用區10b上並與非作用區10b接觸之下層25a，以及設置於下層25a上之上層25b。下層25a係由包括鋁(Al)之金屬製成。在一個實例中，下層25a具有與源極電極21之歐姆金屬層21a相同之組態。即，下層25a嵌入在絕緣膜31中形成之開口31a中，並且藉由熱處理藉由對作為Ti層或Ta層之第一層及作為Al層之第二層之層壓結構合金化來形成。熱處理之前的Al層可以在氮化物半導體層10之厚度方向上由Ti層或Ta層夾在中間。Ti層或Ta層與Al層之厚度與源極電極21之歐姆金屬層21a相同。上層25b係具有小電阻之導電金屬層。上層25b例如藉由鍍Au形成，並且其厚度與源極電極21之佈線層21b之厚度相同。此外，汲極焊盤26之構成材料與上層25b相同。閘極焊盤27之構成材料與閘極電極23之構成材料相同。
在基板3及氮化物半導體層10中形成通孔4。通孔4自基板3之背表面3b穿透到氮化物半導體層10之表面10c。通孔4係緊接著源極焊盤25之下面形成，並且自基板3及氮化物半導體層10之厚度方向看，通孔4及源極焊盤25彼此重疊。源極焊盤25之下層25a之下表面經由通孔4自基板3曝露。如圖1中所示，通孔4之平面形狀例如為矩形、圓形、橢圓形或長方形。
導電膜24a在通孔4中形成。導電膜24a設置於通孔4之內表面及下層25a之下表面上，並且與下層25a接觸。導電膜24a由與背電極24相同之材料製成，並且連接到背表面3b側上之通孔4中之背電極24。導電膜24a將背電極24及源極焊盤25彼此電連接。
將描述製造具有上述組態之根據本實施例之電晶體1A之方法。圖4A至5C係示出製造電晶體1A之製程之橫截面圖，並且示出對應於圖3之橫截面。
首先，如圖4A中所示，緩衝層11、通道層12及電子供給層13生長於基板3之主表面上以形成氮化物半導體層10。例如藉由金屬有機化學氣相沈積(MOCVD)來執行生長。由此，形成作為包括基板3及氮化物半導體層10之基板產品之外延基板2。接下來，在用作作用區10a(參見圖1)之氮化物半導體層10之區域上形成抗蝕劑光罩，並且將離子(例如，Ar離子)注入到自抗蝕劑光罩中曝露之氮化物半導體層10之區域中以在作用區10a周圍形成非作用區10b(參見圖1)。其後，絕緣膜31覆蓋整個外延基板2。
隨後，在對應於源極電極21、汲極電極22及源極焊盤25之絕緣膜31中形成開口31a，並且藉由歐姆金屬層21a及22a(參見圖2)及源極焊盤25之下層25a掩埋開口31a。在此情況下，下層25a完全覆蓋通孔形成預定區域2a。在一個實例中，形成下層25a之製程包括在外延基板2之表面上形成由Ti或Ta製成之第一層25a1之製程；在第一層25a1上形成由Al製成之第二層25a2之製程；在第二層25a2上形成由Ti或Ta製成之第三層25a3之製程；以及藉由熱處理使第一層25a1、第二層25a2及第三層25a3合金化之製程。歐姆金屬層21a及22a也以相同之方式形成。藉由例如真空沈積在相應區域上沈積相應之金屬來形成歐姆金屬層21a及22a以及下層25a。
此後，在絕緣膜31中形成閘極開口，並且閘極開口由閘極電極23封閉。經由上述製程，源極電極21、汲極電極22、下層25a以及閘極電極23在外延基板2上形成，並且獲得除了電極、焊盤及金屬之外的表面由絕緣膜31覆蓋之外延基板2。電極21及22中之每一個之邊緣、下層25a及閘極電極23可以安裝在絕緣膜31上。在歐姆金屬層21a及22a以及下層25a上分別形成佈線層21b及22b以及上層25b。同時，形成汲極焊盤26及閘極焊盤27。接著，形成覆蓋源極電極21、汲極電極22及絕緣膜31之絕緣膜32。藉由例如電鍍方法形成佈線層21b及22b、上層25b、汲極焊盤26及閘極焊盤27。絕緣膜31及32藉由例如化學氣相沈積(CVD)形成。
接下來，如圖4B中所示，氮化物半導體層10側上之外延基板2的表面(即，絕緣膜32)及支撐基板42(例如，玻璃基板)經由蠟41彼此黏附。在外延基板2之背表面(即，基板3之背表面3b)上形成蝕刻光罩43，該蝕刻光罩43在通孔形成預定區域2a中具有開口43a。蝕刻光罩43由例如包括Ni及Cu中之至少一種之材料製成，並且在一個實施例中由Ni製成。具體而言，首先，在背表面3b上沈積鎳(Ni)，並在其上塗覆抗蝕劑。在通孔形成預定區域2a之部分中形成具有開口之抗蝕劑圖案。經由開口蝕刻Ni膜。因此，形成由Ni製成且具有開口43a之蝕刻光罩43。此後，移除抗蝕劑。
隨後，如圖4C中所示，經由蝕刻光罩43之開口43a自背表面3b側選擇性地蝕刻通孔形成預定區域2a中之基板3。蝕刻係反應離子蝕刻(RIE)，其為一種電漿蝕刻，並使用含氟之反應氣體。在一個實例中，反應氣體係SF6 及O2 之混合氣體。當基板3係SiC基板時，由於氟及氧電漿而發生化學蝕刻反應(形成氟化矽、SiFx 及二氧化碳(CO2 ))。RF功率例如為400W。在基板3稍微保持(即，恰好在完全移除基板3之前)之步驟中終止蝕刻。此外，可以在完全移除基板3並曝露氮化物半導體層10之步驟中終止蝕刻。
隨後，如圖5A中所示，蝕刻氮化物半導體層10以曝露下層25a。在此類製程中，使用含氟之反應氣體(例如，SF6 及O2 之混合氣體)藉由RIE蝕刻氮化物半導體層10，自先前之製程繼續，直到蝕刻終止。然而，設置RF功率低於先前之製程。在一個實例中，本製程之RF功率為100W。藉由暫時停止蝕刻來改變RF功率。另外，如有必要，可以調節壓力或其類似物。在該步驟中之蝕刻中，由於包含在反應氣體中之離子(例如，S離子)引起之濺鍍效應變得占主導地位。因此，形成之通孔4自外延基板2之背表面到達表面，並且下層25a經由通孔4曝露。此外，為了提高產量，形成之氮化物半導體層10可以具有例如2 μm或更小的厚度。
此處，如圖5B中所示，作為蝕刻之結果，在下層25a之曝露表面上(特定言之，在第二層25a2之表面上)形成包含氟化鋁AlFx 及氧化鋁AlOx 之膜25c。因為膜25c具有高的濺鍍阻力，所以實質上停止蝕刻之進程。下表1示出下層25a之曝露表面之XPS分析結果。如表1中所示，除了曝露表面上之鋁原子外，存在許多氧原子及氟原子，並且在曝露表面上形成AlFx 及AlOx 。 [表1]
Figure 108126134-A0304-0001
下層25a用作用於氮化物半導體層10之蝕刻阻擋層。圖6係示出當使用SF6 及O2 之混合氣體作為反應氣體時，作為氮化物半導體之GaN與Al之間的蝕刻選擇性比與RF功率之間的關係之曲線圖。橫軸表示RF功率(單位：W)，並且縱軸表示蝕刻選擇性比(GaN/Al)。此外，SF6 氣體流率為75 sccm，O2 氣體流率為25 sccm，並且爐壓為1 Pa。
隨著RF功率降低，蝕刻速率隨GaN及Al而降低，但因為GaN之降低速率超過Al之降低速率，所以GaN與Al之間的蝕刻選擇性比逐漸增加。另外，在RF功率低(例如，低於150W)之區域中，GaN與Al之間的蝕刻選擇性比顯著增加。此係因為當RF功率小時，在下層25a之曝露表面上產生之AlFx 及AlOx 變得難以移除。特定言之，當RF功率為100 W時，GaN與Al之間的蝕刻選擇性比超過10。在該實驗中，GaN之蝕刻(濺鍍)速率為約20 nm/min，並且Al之蝕刻(濺鍍)速率約為2 nm/min。因此，含Al之下層25a能夠很好地用作氮化物半導體層10之蝕刻阻擋層。
圖7係示出使用SF6 及O2 之混合氣體作為反應氣體時，SiC與Al之間的蝕刻選擇性比與RF功率之間關係之曲線圖。橫軸表示RF功率(單位：W)，並且縱軸表示蝕刻選擇性比(SiC/Al)。SF6 氣體及O2 氣體之流率及爐壓與圖6中相同。如圖7中所示，同樣在SiC及Al之情況下，隨著RF功率降低，蝕刻速率降低，但SiC與Al之間的蝕刻選擇性比逐漸增加。此外，當RF功率為200 W時，蝕刻選擇性比接近20，並且當RF功率為150 W時，蝕刻選擇性比達到40。此意指SiC之蝕刻(濺鍍)速率比GaN及Al之蝕刻(濺鍍)速率快得多。因此，即使相對於氮化物半導體層10及下層25a連續保持基板3之蝕刻條件，也不太可能發生下層25a之過蝕刻。
膜25c(AlFx ，AlOx )係絕緣的。為了降低之後將要描述之導電膜24a與下層25a之間的電阻，在形成通孔4之後移除膜25c。例如，能夠藉由將曝露在通孔4中之下層25a曝露於含有諸如氬氣之惰性氣體的電漿中來移除膜25c。在該製程之後，移除蝕刻光罩43。
隨後，如圖5C中所示，在基板3之背表面3b上形成背電極24。同時，在通孔4中(在通孔4之內表面及下層25a之曝露表面上)形成與下層25a接觸之導電膜24a。在該製程中，背電極24及導電膜24a係例如藉由Au電鍍形成。經由上述製程，製造根據本實施例之電晶體1A。
將與習知問題一起描述藉由上述本實施例獲得之效果。圖11A示出在SiC基板101上形成氮化物半導體層102之狀態。氮化物半導體層102自SiC基板101側依次具有例如GaN層及AlGaN層。另外，在氮化物半導體層102之上表面上設置作為蝕刻阻擋層之Ni膜103。此外，在SiC基板101之背表面上，設置在通孔形成預定區域中具有開口104a之蝕刻光罩104。
圖11B示出其中自SiC基板101之背表面側將RIE應用於圖11A中所示之結構的狀態。藉由RIE形成通孔105。在形成通孔105之後，移除蝕刻光罩104。關於RIE之反應氣體，將諸如SF6 之氟基氣體用於SiC基板101，並且將諸如SiCl4 之氯基氣體用於氮化物半導體層102。其後，如圖11C中所示，在基板101之背表面上及通孔105內部(在通孔105之內表面上及Ni膜103上)形成背電極106。背電極106經由通孔105在SiC基板101之背表面側與Ni膜103之間導電。
通常，諸如SiCl4 之氯基氣體用於氮化物半導體層之RIE。例如，當使用SiCl4 氣體蝕刻GaN時，藉由化學蝕刻製程將GaN分解成氯化鎵(GaCl2 )及氮(N2 )。另外，在此類蝕刻中，使用對氯基氣體具有高阻力之Ni，作為蝕刻阻擋層之材料。此外，藉由利用氯電漿之照射，Ni變為氯化鎳(NiCl2 )，但NiCl2 之沸點為1000℃或更高，並且對利用氯電漿之照射具有足夠之阻力。然而，Ni具有高電阻之缺點。如圖11C中所示，當Ni膜103與背電極106接觸並用作導電膜時，Ni膜103之電阻可以阻止電晶體改善其電特性。
因此，在本實施例中，使用含Al之金屬膜(下層25a)而非Ni膜作為蝕刻阻擋層。下層25a藉由主要含有Al而具有良好之導電性。因此，能夠將導電膜24a與上層25b之間的電阻抑制得低，並且能夠改善電晶體1A之電特性。另外，藉由使用含有氟之氣體作為RIE之反應氣體，能夠較佳使含有Al之金屬膜用作氮化物半導體層10之蝕刻阻擋層。因此，根據本實施例，能夠減小作為蝕刻阻擋層之金屬膜之電阻。
在本實施例中，當基板3係SiC基板時，在形成通孔4之製程中，可以使用含氟反應氣體蝕刻通孔形成預定區域2a中之基板3的至少一部分。使用含氟反應氣體藉由化學蝕刻製程有效地蝕刻SiC。因此，可以進一步改善產量。
在本實施例中，蝕刻光罩可以包括Ni及Cu中之至少一種。因為Ni及Cu對氟基氣體具有高耐蝕刻性，所以除了通孔形成預定區域2a之外，能夠充分地保護基板3。
在本實施例中，含氟反應氣體可以為SF6 及O2 之混合氣體。如上所述，在使用含氟之反應氣體之氮化物半導體層10之RIE中，主要藉由濺鍍蝕刻之效果移除氮化物半導體層10。含有質量相對較大之S(硫)原子之SF6 包含在反應氣體中，使得能夠更有效地執行濺鍍蝕刻。
如在本實施例中，在形成通孔4的製程之後，可以進一步執行將在通孔4中曝露之下層25a曝露於含有惰性氣體之電漿的製程及形成接觸通孔4中之下層25a之導電膜24a的製程。因此，能夠移除絕緣膜25c，並且下層25a及導電膜24a能夠以低電阻傳導。
在本實施例中，形成下層25a之製程可以包括在外延基板2之表面上形成由Ti或Ta製成之第一層25a1的製程、在第一層25a1上形成由Al製成之第二層25a2的製程、以及使第一層25a1及第二層25a2合金化的製程。結果，因為作為蝕刻阻擋層之下層25a能夠在與歐姆金屬層21a及22a相同之製程中形成，所以僅形成蝕刻阻擋層之製程係不必要的，並且能夠減少製程數量。
(第一修改例) 圖8A至8C係示出根據實施例之第一修改例之製造製程之橫截面圖。在本修改例中，如圖8A中所示，經由蝕刻光罩43之開口43a自背表面3b側選擇性地蝕刻通孔形成預定區域2a中之基板3。此外，在基板3稍微保持(即，恰好在完全移除基板3之前)之步驟中終止蝕刻。該製程與實施例之圖4C中示出之製程相同。
接下來，如圖8B中所示，經由蝕刻光罩43之開口43a蝕刻通孔形成預定區域2a中之氮化物半導體層10。在該製程中，反應氣體自先前製程中之含氟反應氣體(例如，SF6 及O2 之混合氣體)改變成含氯反應氣體(例如，Cl2 氣體)，並藉由RIE蝕刻氮化物半導體層10。RF功率例如為50 W。另外，在氮化物半導體層10稍微保持(即，恰好在完全移除氮化物半導體層10之前)之步驟中終止蝕刻。此時，蝕刻之終止能夠藉由得自Al之電漿發射來確定。即，首先藉由含氯之蝕刻氣體蝕刻基板3之剩餘部分，並且然後檢測由AlN緩衝層11中包含之Al發射之光。若繼續蝕刻，當AlN緩衝層11之蝕刻終止時，Al發射消失。此時，蝕刻已經到達GaN通道層12，並且若蝕刻繼續，則當GaN通道層12之蝕刻終止時，即，當曝露AlGaN障壁層13時，再次檢測Al之發射。當檢測到第二次Al發射時，停止蝕刻。
隨後，將反應氣體再次自含氯反應氣體(例如，Cl2 氣體)改變成含氟反應氣體(例如，SF6 及O2 之混合氣體)，並且氮化物半導體層10之剩餘部分被蝕刻。在包括蝕刻終止之時段期間使用含氟之反應氣體，特別地，蝕刻AlGaN障壁層13。RF功率例如係100W。藉由此製程，如圖8C中所示，形成通孔4以自外延基板2之背表面到達表面，並且藉由通孔4曝露下層25a。之後，藉由實施例之圖5B及5C中所示之製程製造電晶體1A。
在本修改例中，可以使用含氯反應氣體蝕刻通孔形成預定區域2a中之氮化物半導體層10之一部分，並且之後，可以使用含氟反應氣體蝕刻通孔形成預定區域2a中之氮化物半導體層10之剩餘部分。在此情況下，能夠藉由化學蝕刻製程有效地蝕刻氮化物半導體層10。因此，可以進一步改善產量。另外，藉由在包括蝕刻終止之時段期間將反應氣體改變為含氟氣體，能夠令人滿意地發揮作為蝕刻阻擋層之下層25a的功能。當氮化物半導體層10具有例如1 μm或更大之厚度時，本修改例之方法特別有效。
(第二修改例) 圖9係示出根據實施例之第二修改例作為半導體裝置之電晶體1B的平面圖。圖10係沿著圖9中所示之電晶體1B之X-X線截取的橫截面圖。此外，為了便於解釋，在圖9中省略絕緣膜31及32。
本修改例與實施例之間的區別在於通孔之形成位置。在實施例中，通孔4在緊接著源極焊盤25之下方之非作用區10b中形成，而在本修改例中，通孔4在緊接著源極電極21之下方之作用區10a中形成。此外，設置在通孔4內部之導電膜24a不與源極焊盤25接觸，但與源極電極21之歐姆金屬層21a接觸。此類結構稱為島源通孔(ISV)結構。在此類結構中，圖1中所示之源極焊盤25為非必需的。此外，除了通孔之形成位置及源極焊盤25之存在或者不存在之外的其他組態與實施例中相同。
當製造本修改例之電晶體1B時，歐姆金屬層21a能夠被用作蝕刻阻擋層。因為歐姆金屬層21a之結構與本實施例之下層25a之結構相同，所以當藉由RIE形成通孔4時，歐姆金屬層21a能夠用作蝕刻阻擋層。此外，形成通孔4之方法與該實施例相同。
根據本修改例，因為將含有Al之歐姆金屬層21a用作蝕刻阻擋層，所以沒有必要分開形成蝕刻阻擋層，並且能夠縮短製程。在用作蝕刻阻擋層之層與歐姆金屬層21a分開形成之情況下，需要在歐姆金屬層21a之外部形成蝕刻阻擋層。然而，在本修改例中，沒有必要在歐姆金屬層21a外部形成蝕刻阻擋層，此舉有助於通孔4之減小。與閘極電極接觸的邊緣區域僅用作歐姆金屬層21a。因此，能夠根據習知電晶體之電極佈置在電晶體之源極電極中形成通孔4。
根據本發明之製造半導體裝置之方法不限於上述實施例，並且各種其他變化為可能的。例如，上述實施例及修改例可以根據必要之目的及效果彼此組合。另外，在所描述之實施例中，SF6 被示出為含氟之反應氣體，但含氟之反應氣體不限於此，並且例如，能夠使用CF4 、NF3 及其類似物。相關申請之交叉引用
本申請要求於2018年7月26日提交之日本申請第JP2018-140011號之優先權，其全部內容以引用的方式併入本文中。
1A:電晶體 1B:電晶體 2:外延基板 2a:通孔形成預定區域 3:基板 3b:背表面 4:通孔 10:氮化物半導體層 10a:作用區 10b:非作用區 10c:表面 11:緩衝層 12:通道層 13:電子供給層 21:源極電極 21a:歐姆金屬層 21b:佈線層 22:汲極電極 22a:歐姆金屬層 22b:佈線層 23:閘極電極 24:背電極 24a:導電膜 25:源極焊盤 25a:下層 25a1:第一層 25a2:第二層 25a3:第三層 25b:上層 25c:膜 26:汲極焊盤 27:閘極焊盤 31:絕緣膜 31a:開口 32:絕緣膜 41:蠟 42:支撐基板 43:蝕刻光罩 43a:開口 101:SiC基板 102:氮化物半導體層 103:Ni膜 104:蝕刻光罩 104a:開口 105:通孔 106:背電極 D1:方向 D2:方向
自參考附圖對本發明較佳實施例之下面之詳細描述中，將更好地理解前述及其他目的、態樣及優點，其中：
圖1係示出根據本發明之一個實施例作為半導體裝置之電晶體1A之平面；
圖2係沿著圖1中所示之電晶體1A之線II-II截取之橫截面圖；
圖3係沿著圖1中所示之電晶體1A之線III-III截取之橫截面圖；
圖4A至4C係示出製造電晶體1A之製程之橫截面圖；
圖5A至5C係示出製造電晶體1A之製程之橫截面圖；
圖6係示出當使用SF6 及O2 之混合氣體作為反應氣體時，作為氮化物半導體之GaN與Al之間的蝕刻選擇性比與RF功率之間的關係之曲線圖；
圖7係示出使用SF6 及O2 之混合氣體作為反應氣體時，SiC與Al之蝕刻選擇性比與RF功率之關係之曲線圖；
圖8A至圖8C係示出根據第一修改例之製造製程之橫截面圖；
圖9係示出根據實施例之第二修改例作為半導體裝置之電晶體1B之平面圖；
圖10係沿著圖9中所示之電晶體1B之線X-X截取之橫截面圖；以及
圖11A至11C係示出形成通孔之習知方法之橫截面圖。
1A:電晶體
4:通孔
10:氮化物半導體層
10a:作用區
10b:非作用區
21:源極電極
22:汲極電極
23:閘極電極
25:源極焊盤
26:汲極焊盤
27:閘極焊盤
D1:方向
D2:方向

Claims (8)

  1. 一種製造一半導體裝置之方法，包括： 在包括一基板及在該基板上之一氮化物半導體層之一基板產品的一表面上形成一含Al之金屬膜，該金屬膜覆蓋一通孔形成預定區域，並且該基板產品之該表面位於該氮化物半導體層側上； 形成一蝕刻光罩，該蝕刻光罩具有用於曝露在該基板產品之背表面上的該通孔形成預定區域之一開口，該基板產品之該背表面位於該基板側上；以及 藉由反應離子蝕刻在該基板產品中形成一通孔，該通孔自該背表面到達該表面並且曝露該金屬膜， 其中，在形成該通孔時，在至少包括蝕刻終止之時段期間使用一含氟之反應氣體。
  2. 如請求項1之製造一半導體裝置之方法， 其中，該基板係SiC基板，並且 其中，在形成該通孔時，使用該含氟之反應氣體蝕刻在該通孔形成預定區域中之該SiC基板的至少一部分。
  3. 如請求項1或2之製造一半導體裝置之方法， 其中，該蝕刻光罩含有Ni及Cu中之至少一者。
  4. 如請求項1或2之製造一半導體裝置之方法， 其中，該含氟之反應氣體係SF6 及O2 之一混合氣體。
  5. 如請求項1或2之製造一半導體裝置之方法， 其中，在形成該通孔時，使用該含氟之反應氣體蝕刻該通孔形成預定區域中之該氮化物半導體層。
  6. 如請求項1或2之製造一半導體裝置之方法， 其中，在形成該通孔時，使用含氯之反應氣體蝕刻該通孔形成預定區域中之該氮化物半導體層的一部分，並且然後使用該含氟之反應氣體蝕刻該通孔形成預定區域中之該氮化物半導體層的剩餘部分。
  7. 如請求項1或2之製造一半導體裝置之方法，其進一步包括： 在形成該通孔之後，將該通孔中曝露之該金屬膜曝露於含有一惰性氣體之電漿；並且 形成與該通孔中之該金屬膜接觸之一導電膜。
  8. 如請求項1或2之製造一半導體裝置之方法，其中，形成該金屬膜包括： 在該基板產品的該表面上形成由Ti或Ta製成之一第一層； 在該第一層上形成由Al製成之一第二層；以及 使該第一層及該第二層合金化。
TW108126134A 2018-07-26 2019-07-24 半導體裝置之製造方法 TWI821339B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-140011 2018-07-26
JP2018140011A JP7070848B2 (ja) 2018-07-26 2018-07-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW202017038A true TW202017038A (zh) 2020-05-01
TWI821339B TWI821339B (zh) 2023-11-11

Family

ID=69178631

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108126134A TWI821339B (zh) 2018-07-26 2019-07-24 半導體裝置之製造方法

Country Status (4)

Country Link
US (2) US10943821B2 (zh)
JP (1) JP7070848B2 (zh)
CN (1) CN110783191B (zh)
TW (1) TWI821339B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
US11417746B2 (en) 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers
US10971612B2 (en) * 2019-06-13 2021-04-06 Cree, Inc. High electron mobility transistors and power amplifiers including said transistors having improved performance and reliability
US20230031381A1 (en) * 2021-07-31 2023-02-02 Applied Materials, Inc. Apparatus for removing etch stop layers
CN115799069A (zh) * 2023-01-17 2023-03-14 北京中博芯半导体科技有限公司 一种P-GaN增强型HEMT器件的制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3530073B2 (ja) * 1999-05-25 2004-05-24 株式会社東芝 半導体装置及びその製造方法
US7125786B2 (en) 2000-04-11 2006-10-24 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6646346B1 (en) 2000-10-27 2003-11-11 Agilent Technologies, Inc. Integrated circuit metallization using a titanium/aluminum alloy
JP4322508B2 (ja) * 2003-01-15 2009-09-02 新光電気工業株式会社 半導体装置の製造方法
JP2006179515A (ja) * 2004-12-20 2006-07-06 Oki Electric Ind Co Ltd 半導体素子の製造方法、及びエッチング方法
JP2007311771A (ja) 2006-04-21 2007-11-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5228381B2 (ja) * 2007-06-25 2013-07-03 三菱電機株式会社 半導体装置の製造方法
JP5298559B2 (ja) * 2007-06-29 2013-09-25 富士通株式会社 半導体装置及びその製造方法
US8563494B2 (en) * 2007-09-04 2013-10-22 Conopco, Inc. Iridescent soap bars containing ethoxylated alcohols
JP5262185B2 (ja) 2008-02-29 2013-08-14 富士通株式会社 半導体装置の製造方法
JP5546194B2 (ja) 2009-10-01 2014-07-09 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP5649357B2 (ja) 2010-07-30 2015-01-07 住友電工デバイス・イノベーション株式会社 半導体装置及び製造方法
JP5568824B2 (ja) * 2010-07-30 2014-08-13 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US8524600B2 (en) * 2011-03-31 2013-09-03 Applied Materials, Inc. Post deposition treatments for CVD cobalt films
JP5888027B2 (ja) 2012-03-14 2016-03-16 富士通株式会社 半導体装置の製造方法
KR101988893B1 (ko) * 2012-12-12 2019-09-30 한국전자통신연구원 반도체 소자 및 이를 제조하는 방법
JP6251071B2 (ja) * 2014-02-05 2017-12-20 ルネサスエレクトロニクス株式会社 半導体装置
US10290674B2 (en) * 2016-04-22 2019-05-14 QROMIS, Inc. Engineered substrate including light emitting diode and power circuitry
US10622468B2 (en) * 2017-02-21 2020-04-14 QROMIS, Inc. RF device integrated on an engineered substrate
WO2018173275A1 (ja) 2017-03-24 2018-09-27 三菱電機株式会社 半導体装置の製造方法および半導体装置
US20190097001A1 (en) 2017-09-25 2019-03-28 Raytheon Company Electrode structure for field effect transistor
US10923585B2 (en) * 2019-06-13 2021-02-16 Cree, Inc. High electron mobility transistors having improved contact spacing and/or improved contact vias

Also Published As

Publication number Publication date
TWI821339B (zh) 2023-11-11
JP7070848B2 (ja) 2022-05-18
US10943821B2 (en) 2021-03-09
CN110783191B (zh) 2023-10-10
CN110783191A (zh) 2020-02-11
US20200035551A1 (en) 2020-01-30
US20210166970A1 (en) 2021-06-03
US11626323B2 (en) 2023-04-11
JP2020017647A (ja) 2020-01-30

Similar Documents

Publication Publication Date Title
TWI821339B (zh) 半導體裝置之製造方法
JP5564791B2 (ja) 化合物半導体装置及びその製造方法
US8035128B2 (en) Semiconductor device and method for fabricating the same
JP5983999B2 (ja) 半導体装置の製造方法
US11538922B2 (en) Manufacturing method of an HEMT transistor of the normally off type with reduced resistance in the on state and HEMT transistor
TW201419546A (zh) 電晶體與其形成方法與半導體元件
JP6874928B2 (ja) 半導体装置
JP5952998B2 (ja) 半導体装置の製造方法
JPWO2014148255A1 (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
US9564503B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2010225938A (ja) 化合物半導体装置及びその製造方法
JP2019047055A (ja) トランジスタ
TWI740058B (zh) 半導體裝置及其製造方法
US20230103850A1 (en) Method of manufacturing semiconductor device
JP5742912B2 (ja) 化合物半導体装置及びその製造方法
JP6776501B2 (ja) 半導体装置の製造方法
JP2021044357A (ja) 高電子移動度トランジスタの製造方法
JP2011204823A (ja) 半導体装置およびその製造方法
JP2013211484A (ja) 半導体装置の製造方法