TW202010854A - 磊晶矽晶圓的製造方法及磊晶矽晶圓 - Google Patents

磊晶矽晶圓的製造方法及磊晶矽晶圓 Download PDF

Info

Publication number
TW202010854A
TW202010854A TW108122837A TW108122837A TW202010854A TW 202010854 A TW202010854 A TW 202010854A TW 108122837 A TW108122837 A TW 108122837A TW 108122837 A TW108122837 A TW 108122837A TW 202010854 A TW202010854 A TW 202010854A
Authority
TW
Taiwan
Prior art keywords
silicon wafer
epitaxial
carbon
diffusion layer
carbon diffusion
Prior art date
Application number
TW108122837A
Other languages
English (en)
Other versions
TWI726344B (zh
Inventor
古賀祥泰
Original Assignee
日商Ｓｕｍｃｏ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｓｕｍｃｏ股份有限公司 filed Critical 日商Ｓｕｍｃｏ股份有限公司
Publication of TW202010854A publication Critical patent/TW202010854A/zh
Application granted granted Critical
Publication of TWI726344B publication Critical patent/TWI726344B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明提供一種能夠在抑制磊晶缺陷的形成的同時製造具有高吸除能力的磊晶矽晶圓的方法及磊晶矽晶圓。本發明的磊晶矽晶圓的製造方法的特徵在於包括：第一步驟，對具有表面、背面及邊緣區域的矽晶圓，在含碳氣體環境下以800℃以上且980℃以下的溫度實施熱處理，在矽晶圓的至少表面側的表層部形成碳擴散層；以及第二步驟，在形成於矽晶圓的表面側的表層部的碳擴散層上，以900℃以上且1000℃以下的溫度形成矽磊晶層。

Description

磊晶矽晶圓的製造方法及磊晶矽晶圓
本發明是有關於一種磊晶矽晶圓的製造方法及磊晶矽晶圓。
以往，作為半導體元件的基板，廣泛使用的是矽晶圓，但若在矽晶圓中混入重金屬，則會引起暫停時間（pause time）不良、保持（retention）不良、接合洩漏不良、氧化膜的介質擊穿等而對元件特性帶來明顯的不良影響。因此，藉由在晶圓內部形成用於捕獲重金屬的吸除層（gettering layer），抑制重金屬擴散至元件形成區域中。此處，重要的是以能夠捕獲鈦或鉬等擴散速度慢的重金屬的方式在元件形成區域的正下方形成吸除層。
另外，近年來，要求在元件形成區域中不存在結晶缺陷，從而將在矽晶圓上形成有矽磊晶層的磊晶矽晶圓用作基板。磊晶矽晶圓例如藉由如下方式形成：在矽晶圓的表層部形成吸除層後，利用化學氣相沈積（chemical vapor deposition，CVD）法等在吸除層上形成矽磊晶層。
形成所述吸除層的方法之一有離子注入法。例如在專利文獻1中記載有以下方法：將碳離子注入至矽晶圓表面而於晶圓的表層部形成包含高濃度碳的吸除層，在所形成的吸除層上形成矽磊晶層。
為了藉由離子注入法在矽磊晶層的正下方形成吸除層，需要將離子注入至距矽晶圓的表面更淺的位置。但是，若將離子注入至距晶圓表面淺的位置，則在晶圓表面形成注入缺陷，並在形成於其上的磊晶層形成大量的磊晶缺陷。
另外，作為形成吸除層的另一方法，提出了如下方法：在含碳氣體環境下對矽晶圓實施熱處理，使碳擴散至矽晶圓的內部，將所形成的碳擴散層用作吸除層。例如，在專利文獻2中，對如下的磊晶晶圓的製造方法進行了記載：以1000℃以上且1200℃以下的溫度將包含碳的氣體供給至矽晶圓上而形成包含熱分解後的碳的氣體的層，並在其上形成磊晶層，藉此製造在磊晶層的正下方具有吸除層的磊晶晶圓。
進而，在專利文獻3中記載了如下的磊晶晶圓的製造方法：將矽晶圓浸漬於包含碳的溶液中而在矽晶圓的表面形成含碳膜，繼而，在500℃～750℃的溫度下對矽晶圓進行熱處理，使含碳膜中的碳熱擴散至矽晶圓的表層部後，在所形成的碳擴散層上形成磊晶層。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利第3384506號公報 [專利文獻2]日本專利特開2013-51348號公報 [專利文獻3]日本專利特開2010-34330號公報
[發明所欲解決之課題] 然而，可知在利用專利文獻2所記載的方法製造的磊晶晶圓中，亦形成有大量的磊晶缺陷。另外，關於利用專利文獻3中記載的方法製造的磊晶晶圓，可知吸除能力不充分。
因此，本發明的目的在於提供一種能夠在抑制磊晶缺陷的形成的同時製造具有高吸除能力的磊晶矽晶圓的方法及磊晶矽晶圓。
[解決課題之手段] 解決所述課題的本發明如下所述。 [1]一種磊晶矽晶圓的製造方法，其特徵在於包括： 第一步驟，對具有表面、背面及邊緣區域的矽晶圓，在含碳氣體環境下以800℃以上且980℃以下的溫度實施熱處理，在所述矽晶圓的至少所述表面側的表層部形成碳擴散層；以及 第二步驟，在形成於所述矽晶圓的所述表面側的表層部的碳擴散層上，以900℃以上且1000℃以下的溫度形成矽磊晶層。
[2]如所述[1]所述的磊晶矽晶圓的製造方法，其中，在所述第一步驟中，僅在所述矽晶圓的所述表面側的表層部形成所述碳擴散層。
[3]如所述[2]所述的磊晶矽晶圓的製造方法，更具有：第三步驟，在所述第一步驟之前，在所述矽晶圓的所述背面上形成保護膜；以及第四步驟，在所述第二步驟之前或之後，將所述保護膜去除。
[4]如所述[2]所述的磊晶矽晶圓的製造方法，其中，在所述第一步驟中，在所述矽晶圓的所述表面側及所述背面側兩者的表層部形成所述碳擴散層， 所述磊晶矽晶圓的製造方法更具有：第五步驟，在所述第二步驟之前或之後，將形成於所述背面側的表層部的所述碳擴散層去除。
[5]如所述[2]所述的磊晶矽晶圓的製造方法，其中，在所述第一步驟中，對於使背面彼此重疊的兩片矽晶圓，在所述兩片矽晶圓各自的至少表面側的表層部形成所述碳擴散層， 所述磊晶矽晶圓的製造方法更具有：第六步驟，在所述第一步驟之後，將所述兩片矽晶圓剝離。
[6]如所述[1]至[5]中任一項所述的磊晶矽晶圓的製造方法，更具有：第七步驟，在所述第一步驟之後且所述第二步驟之前，將形成於所述矽晶圓的所述邊緣區域的表層部的所述碳擴散層去除。
[7]如所述[1]至[6]中任一項所述的磊晶矽晶圓的製造方法，其中，所述第一步驟是在進行所述第二步驟的磊晶成長爐內進行。
[8]如所述[1]至[6]中任一項所述的磊晶矽晶圓的製造方法，其中，所述第一步驟是將所述矽晶圓導入至能夠導入所述含碳氣體的熱處理裝置內來進行，所述第二步驟是將熱處理後的所述矽晶圓導入至磊晶成長爐內來進行。
[9]如所述[1]至[8]中任一項所述的磊晶矽晶圓的製造方法，其中，在所述第一步驟中，以所述碳擴散層中的碳峰值濃度成為1×1017 /cm3 以上且1×1020 /cm3 以下的方式進行熱處理， 在所述第二步驟中，以所述碳擴散層中的氫峰值濃度成為1×1018 原子（atoms）/cm3 以上且1×1020 atoms/cm3 以下的方式進行磊晶成長處理。
[10]一種磊晶矽晶圓，其特徵在於具有： 碳擴散層，形成於具有表面、背面及邊緣區域的矽晶圓的至少所述表面側的表層部；以及 矽磊晶層，形成於所述表面側的表層部的碳擴散層上， 所述碳擴散層的碳峰值濃度為1×1017 /cm3 以上且1×1020 /cm3 以下， 所述碳擴散層的氫峰值濃度為1×1018 atoms/cm3 以上且1×1020 atoms/cm3 以下。
[11]如所述[10]所述的磊晶矽晶圓，其中，所述碳擴散層的厚度為200 nm以下。
[12]如所述[10]或[11]所述的磊晶矽晶圓，其中，所述碳擴散層僅形成於所述表面側的表層部。
[13]如所述[10]至[12]中任一項所述的磊晶矽晶圓，其中，所述碳擴散層未形成於所述邊緣區域的表層部。
[發明的效果] 根據本發明，能夠在抑制磊晶缺陷的形成的同時製造具有高吸除能力的磊晶矽晶圓。
（磊晶矽晶圓的製造方法） 以下，參照圖式對本發明的實施形態進行說明。圖1中的（a）至（c）示出了本發明的磊晶矽晶圓的製造方法的流程。本發明的磊晶矽晶圓的製造方法的特徵在於包括：第一步驟（圖1中的（b）），對具有表面11a、背面11b及邊緣區域11c的矽晶圓11（圖1中的（a）），在含碳氣體環境下以800℃以上且980℃以下的溫度實施熱處理，在矽晶圓11的至少表面11a側的表層部形成碳擴散層12；以及第二步驟（圖1中的（c）），在形成於矽晶圓11的表面11a側的表層部的碳擴散層12上，以900℃以上且1000℃以下的溫度形成矽磊晶層13。
如上所述，在專利文獻2及專利文獻3中提出了一種使碳擴散至矽晶圓內部，並將形成的碳擴散層用作吸除層的技術。但是，在藉由專利文獻2的方法製造的磊晶晶圓中形成有大量的磊晶缺陷，關於藉由專利文獻3的方法製造的磊晶晶圓，吸除能力不充分。
本發明者對所述問題的原因進行了詳細調查。其結果判明，藉由專利文獻3的方法而獲得的磊晶晶圓的吸除能力不充分的原因在於：因熱處理溫度低至500℃～750℃，故含碳膜中的碳未充分擴散至晶圓內。
另一方面，可知在藉由專利文獻2的方法而獲得的磊晶晶圓中形成有大量的磊晶缺陷的原因在於：雖然藉由熱處理而在矽晶圓的表層部形成碳擴散層，但由於熱處理溫度高至1000℃～1200℃，故構成碳擴散層的矽昇華，且殘留的碳彼此鍵結而析出，晶圓表層部的結晶結構混亂。
根據以上研究，期待能夠藉由在專利文獻3所記載的溫度與專利文獻2所記載的溫度之間的溫度下進行熱處理，而在抑制磊晶缺陷的形成的同時製造吸除能力高的磊晶晶圓。
然而，當本發明者在所述溫度範圍內進行熱處理來製造磊晶矽晶圓時，可知依然會形成大量的磊晶缺陷。因此，本發明者對其原因進行了調查。結果可知其原因在於：形成於碳擴散層上的矽磊晶層的一般形成溫度為1150℃左右，但由於該形成溫度高，故碳擴散層中的矽如上所述般昇華，且碳析出。
根據以上的研究，本發明者得出了如下結論：為了在抑制磊晶缺陷的形成的同時製造吸除能力高的磊晶矽晶圓，需要在含碳氣體環境下，在碳充分擴散至矽晶圓的內部並且所形成的碳擴散層的矽不會昇華、碳不會析出的溫度下進行製造，且關於矽磊晶層的形成，亦需要在所形成的碳擴散層的矽不會昇華、碳不會析出的低溫下進行。
而且，本發明者對具體的溫度條件進行了努力研究，結果發現，藉由以800℃以上且980℃以下的溫度進行含碳氣體環境下的矽晶圓的熱處理，且以900℃以上且1000℃以下進行矽磊晶層的形成，可在抑制磊晶缺陷的形成的同時獲得吸除能力高的磊晶矽晶圓，從而完成了本發明。以下，對各步驟進行說明。
＜第一步驟＞ 首先，對具有表面11a、背面11b及邊緣區域11c的矽晶圓11（圖1中的（a）），在含碳氣體環境下以800℃以上且980℃以下的溫度實施熱處理，在矽晶圓11的至少表面11a側的表層部形成碳擴散層12（圖1中的（b））。
作為矽晶圓11，可使用對藉由柴可斯基法（Czochralski，CZ法）或浮融區法（Floating Zone，FZ法）而育成的單晶矽錠實施晶圓加工所獲得者。為了獲得更高的吸除能力，亦可對矽晶圓11添加碳及/或氮。另外，亦可添加任意的適當雜質而製成n型或p型。矽晶圓11的直徑例如可設為200 mm或300 mm、450 mm。關於電阻率，亦可根據設計適當地設定。
在本發明中，「含碳氣體環境」是指由包含碳的氣體構成的環境。作為所述包含碳的氣體，可列舉：甲烷氣體、乙烷氣體、丙烷氣體等。其中，就提昇碳對矽晶圓11的反應效率的觀點而言，較佳為使用丙烷氣體或乙烷氣體。
另外，矽晶圓11的氧濃度較佳為1×1017 atoms/cm3 以上且1×1018 atoms/cm3 以下。藉此，能夠在抑制滑移（slip）的產生的同時，抑制因氧析出而引起的磊晶缺陷的形成。
如上所述，在本發明中，重要的是將含碳氣體環境下的熱處理溫度設為800℃以上且980℃以下。在熱處理溫度未滿800℃的情況下，無法使構成含碳氣體環境的包含碳的氣體、例如甲烷氣體分解，而無法使碳自矽晶圓11的表面擴散至晶圓內部。
另一方面，在熱處理溫度超過980℃的情況下，由於熱能高，故所形成的碳擴散層12中的矽昇華。其結果，碳擴散層12中所殘留的碳彼此鍵結而析出，矽的結晶結構混亂，在形成於碳擴散層12上的矽磊晶層13中形成大量的磊晶缺陷。因此，熱處理溫度設為800℃以上且980℃以下。熱處理溫度更佳設為800℃以上且950℃以下。
藉由在所述範圍的溫度下進行熱處理，能夠在不擾亂矽晶圓11的表層部的結晶結構的情況下使碳擴散至晶圓內部而形成碳擴散層12。而且，碳擴散層12中所含的碳的濃度成為1×1017 /cm3 以上且1×1020 /cm3 以下，能夠使碳擴散層12中含有對於重金屬的吸除而言充分濃度的碳。再者，所述碳濃度為矽晶圓11的內部的最大濃度，且碳濃度在矽晶圓11與矽磊晶層13的界面處最大（峰值）。
另外，熱處理時間較佳設為1分鐘以上且40分鐘以下。藉由將熱處理時間設為1分鐘以上，能夠使含碳氣體環境中的碳自矽晶圓11的表面充分擴散，從而在矽晶圓11的表層部形成包含高濃度的碳的碳擴散層12。藉由將熱處理時間設為1分鐘以上，碳擴散層12的厚度成為20 nm以上。另外，即使進行超過40分鐘的熱處理，碳向晶圓內部的擴散亦飽和。因此，熱處理時間的上限較佳設為40分鐘以下。所形成的碳擴散層12的厚度的上限大致為200 nm。
再者，如圖2所示，不僅在矽晶圓11的表面11a側的表層部，而且在背面11b側的表層部亦可形成碳擴散層12。藉此，關於所形成的背面11b側的表層部的碳擴散層12，亦可用作吸除層，可進一步提高吸除能力。
另外，碳擴散層12亦可僅形成於矽晶圓11的表面11a側的表層部。藉此，可抑制由碳造成的污染。再者，碳擴散層12亦可形成於邊緣區域11c。
關於碳擴散層12的僅在矽晶圓11的表面11a側的表層部的形成，例如可使用如圖3所示的基座而非藉由線接觸支撐矽晶圓11的邊緣區域11c的類型的基座來進行。即，圖3所示的基座20具有由側壁21a及底面21b劃分的凹部21，且底面21b具有比矽晶圓11大的直徑。藉由在此種基座20的底面21b上配置矽晶圓11，並在使背面11b與底面21b接觸的狀態下進行熱處理，能夠僅在表面11a側的表層部形成碳擴散層12。
另外，如圖4所示，藉由在矽晶圓11的背面11b上形成保護膜14（第三步驟），並在形成有保護膜14的狀態下進行所述熱處理，能夠僅在矽晶圓11的表面11a側的表層部形成碳擴散層12。所形成的保護膜14可在後述的第二步驟之前或之後，例如進行研磨而去除（第四步驟）。另外，作為保護膜14，只要是能夠防止碳的擴散的膜即可，可應用氧化膜或氮化膜等。
進而，亦可藉由在矽晶圓11的表面11a側及背面11b側兩者的表層部暫時形成碳擴散層12後，將形成於背面11b側的表層部的碳擴散層12去除，而僅在表面11a側的表層部形成碳擴散層12。關於形成於背面11b側的表層部的碳擴散層12的去除，可在後述的第二步驟之前或之後，例如進行研磨而去除（第五步驟）。
此外，為了使碳擴散層12僅形成於矽晶圓11的表面11a側的表層部，如圖5所示，亦可準備使背面11b彼此重疊的兩片矽晶圓11，並在第一步驟中，將碳擴散層12形成於兩片矽晶圓11各自的表面11a側的表層部。該情況下，在第一步驟之後將兩片矽晶圓相互剝離（第六步驟），在第二步驟中，在形成於表面11a側的表層部的碳擴散層12上形成矽磊晶層13。
再者，在以所述方式僅將碳擴散層12形成於矽晶圓11的表面11a側的表層部的情況下，在對晶圓11的外周部進行了倒角加工的邊緣區域11c的表層部亦形成碳擴散層12。形成於該邊緣區域11c的碳擴散層12的碳由於受到在之後的元件處理過程中實施的熱處理而向外擴散至晶圓外，有碳被吸收至矽磊晶層（元件形成區域）13的擔憂。因此，較佳為在後述的第二步驟之前，將形成於邊緣區域11c的表層部的碳擴散層12去除（第七步驟）。該形成於邊緣區域11c的表層部的碳擴散層12能夠藉由研磨而去除。
所述第一步驟可在進行後述第二步驟的磊晶成長爐內進行。具體而言，首先，將矽晶圓11導入至磊晶成長爐，並在爐內導入氫氣，昇溫至1100℃～1150℃來進行氫烘烤，將矽晶圓11表面的自然氧化膜去除。繼而，將爐內的溫度降溫至800℃～980℃的溫度，在爐內導入氫氣（載氣）及甲烷氣體等含碳氣體，例如保持1分鐘。藉此，使碳自矽晶圓11的表面擴散至晶圓內部，能夠至少在表面11a上形成碳擴散層12。接著，可進行第二步驟的矽磊晶層13的形成。
另外，第一步驟可藉由如下方式進行：將作為基板的矽晶圓11導入至能夠導入含碳氣體的專用的熱處理裝置內，繼而在爐內導入含碳氣體而使爐內成為含碳氣體環境，然後昇溫至規定的熱處理溫度。熱處理裝置並無特別限定，可使用立式或臥式的裝置。另外，亦可使用如快速熱退火（rapid thermal anneal，RTA）裝置般處理一片晶圓的裝置，但較佳為使用能夠同時對多片晶圓進行熱處理的批次式熱處理裝置。該情況下，可將熱處理後的矽晶圓11導入至磊晶成長爐內進行第二步驟。
＜第二步驟＞ 接著，在第一步驟中形成於表面11a側的表層部的碳擴散層12上，以900℃以上且1000℃以下的溫度形成矽磊晶層13（圖1中的（c））。此可藉由例如CVD法等氣相成長法來進行。
具體而言，將在第一步驟中形成有碳擴散層12的矽晶圓11導入至磊晶成長爐內，並在爐內導入氫氣，昇溫至1100℃～1150℃左右來進行氫烘烤，將矽晶圓11表面的自然氧化膜去除。繼而，例如以氫氣為載氣，將甲矽烷氣體（SiH4 ）、二氯矽烷氣體（SiH2 Cl2 ）等可在900℃以上且1000℃以下分解的矽烷系氣體作為源氣體導入至爐內。藉此，能夠在碳擴散層12上形成矽磊晶層13。另外，就使碳擴散層12中的氫濃度增加的觀點而言，較佳為使用氫鍵多的甲矽烷氣體（SiH4 ）。
矽磊晶層13的厚度可根據設計適當地設定，例如可設為1 μm～15 μm的範圍內。另外，關於矽磊晶層13的電阻率，亦可根據設計適當地設定。
在矽磊晶層13的形成溫度未滿900℃的情況下，無法良好地進行作為源氣體的矽烷系氣體的分解。另外，在矽磊晶層13的形成溫度超過1000℃的情況下，在第一步驟中形成的碳擴散層12中的矽昇華，且碳彼此鍵結而析出。其結果，矽的結晶結構混亂，在形成於碳擴散層12上的矽磊晶層13形成大量的磊晶缺陷。因此，將矽磊晶層13的形成溫度設為900℃以上且1000℃以下。
如此可製造本發明的磊晶矽晶圓1。在所形成的碳擴散層12中，捕獲源氣體中所含的氫或作為載氣的氫氣的氫。被捕獲至該碳擴散層12內的氫具有如下作用：在元件形成步驟的熱處理中擴散至矽磊晶層13內，將矽磊晶層13內的缺陷鈍化（passivate）。在本發明中，在900℃以上且1000℃以下的比較低的溫度下進行矽磊晶層13的形成。因此，與在1150℃左右的高溫下形成矽磊晶層13的情況相比，能夠使碳擴散層12捕獲高濃度的氫，能夠提高缺陷的鈍化效果。
此處，被碳擴散層12捕獲的氫的峰值濃度為1×1018 atoms/cm3 以上且1×1020 atoms/cm3 以下。再者，所述氫濃度為矽晶圓11的內部的最大濃度，且氫濃度在碳擴散層12內最大（峰值）。
（磊晶矽晶圓） 接著，對本發明的磊晶矽晶圓進行說明。本發明的磊晶矽晶圓1具有：碳擴散層12，形成於具有表面11a、背面11b及邊緣區域11c的矽晶圓11的至少表面11a側的表層部；以及矽磊晶層13，形成於表面11a側的表層部的碳擴散層12上。此處，本發明的磊晶矽晶圓1的特徵在於：碳擴散層12的碳峰值濃度為1×1017 /cm3 以上且1×1020 /cm3 以下，碳擴散層12的氫峰值濃度為1×1018 atoms/cm3 以上且1×1020 atoms/cm3 以下。
如上所述，在本發明的磊晶矽晶圓的製造方法中，在800℃以上且980℃以下的比較低的溫度下進行含碳氣體環境下的矽晶圓11的熱處理。藉此，碳擴散層12的碳峰值濃度成為1×1017 /cm3 以上且1×1020 /cm3 以下，碳擴散層12具有高吸除能力。
另外，不僅所述比較低的溫度下的熱處理，關於矽磊晶層13的形成，亦在比較低的溫度下進行。其結果，磊晶缺陷的形成得到抑制，磊晶缺陷以90 nm以上的尺寸計為四個以下。如此，本發明的磊晶矽晶圓1不僅磊晶缺陷少，而且具有高吸除能力。
碳擴散層12的厚度為20 nm以上且200 nm以下。另外，碳擴散層12含有1×1018 atoms/cm3 以上且1×1020 atoms/cm3 以下的高峰值濃度的氫，從而具有當進行元件形成步驟的熱處理時在矽磊晶層13內擴散，將缺陷鈍化的作用。
可僅在矽晶圓11的表面11a側的表層部具有碳擴散層12，亦可在表面11a側及背面11b側兩者的表層部具有碳擴散層12。另外，較佳設為碳擴散層12不形成於邊緣區域11c的表層部。 [實施例]
以下，對本發明的實施例進行說明，但本發明並不限定於實施例。
（發明例1） 首先，作為磊晶矽晶圓的基板，準備對藉由CZ法而育成的單晶矽錠實施晶圓加工所獲得的直徑200 mm的n型矽晶圓（電阻率：50 Ω･cm，摻雜劑：磷，磷濃度：8.6×1013 atoms/cm3 ，氧濃度：9×1017 atoms/cm3 ）。將該矽晶圓導入至熱處理爐內，並載置於圖3所示的基座上。繼而，在爐內導入乙烷氣體而形成乙烷氣體環境後，將爐內的溫度昇溫至800℃，對矽晶圓實施1分鐘的熱處理，在矽晶圓的表面側的表層部形成碳擴散層。繼而，將形成有碳擴散層的矽晶圓自熱處理爐中取出後，將形成有碳擴散層的矽晶圓導入至磊晶成長爐內，在爐內導入氫氣。然後，將爐內的溫度降溫至980℃後，將氫氣作為載氣、將甲矽烷氣體（SiH4 ）作為源氣體、將磷化氫（PH4 ）作為摻雜氣體導入至爐內，在碳擴散層上形成n型的矽磊晶層（摻雜劑：磷，電阻率：10 Ω･cm，厚度：4 μm）。如此，獲得發明例1的磊晶矽晶圓。
（發明例2） 與發明例1同樣地製作了磊晶矽晶圓。但是，將第一步驟的熱處理溫度設為950℃，獲得發明例2的磊晶矽晶圓。其他條件與發明例1完全相同。
（發明例3） 與發明例1同樣地製作了磊晶矽晶圓。但是，將第一步驟的熱處理溫度設為980℃，獲得發明例3的磊晶矽晶圓。其他條件與發明例1完全相同。
（比較例1） 與發明例1同樣地製作了磊晶矽晶圓。但是，將第一步驟的熱處理溫度設為750℃，獲得比較例1的磊晶矽晶圓。其他條件與發明例1完全相同。
（比較例2） 與發明例1同樣地製作了磊晶矽晶圓。但是，將第一步驟的熱處理溫度設為1000℃，獲得比較例2的磊晶矽晶圓。其他條件與發明例1完全相同。
（比較例3） 與發明例1同樣地製作了磊晶矽晶圓。但是，將第一步驟的熱處理溫度設為1100℃，獲得比較例3的磊晶矽晶圓。
（發明例4） 與發明例2同樣地製作了磊晶矽晶圓。但是，將第二步驟的磊晶層的形成溫度設為900℃，獲得發明例4的磊晶矽晶圓。其他條件與發明例2完全相同。
（發明例5） 與發明例2同樣地製作了磊晶矽晶圓。但是，將第二步驟的矽磊晶層的形成溫度設為1000℃，獲得發明例5的磊晶矽晶圓。其他條件與發明例2完全相同。
（比較例4） 與發明例2同樣地製作了磊晶矽晶圓。但是，將第二步驟的磊晶層的形成溫度設為850℃。其結果，無法使矽磊晶層成長。
（比較例5） 與發明例2同樣地製作了磊晶矽晶圓。但是，將第二步驟的磊晶層的形成溫度設為1180℃，獲得比較例5的磊晶矽晶圓。其他條件與發明例2完全相同。
＜磊晶缺陷的評價＞ 關於所述發明例1～發明例5及比較例1～比較例3、比較例5的各磊晶矽晶圓，對形成於矽磊晶層的磊晶缺陷的數量進行評價。具體而言，使用表面缺陷檢查裝置（科磊（KLA-Tencor）公司製造：薩福斯堪（Surfscan）SP-2），對各樣品的磊晶晶圓的表面進行觀察評價，調查90 nm尺寸以上的亮點缺陷（Light Point Defect，LPD）的產生狀況。此時，觀察模式是設為傾斜（Oblique）模式（傾斜入射模式），表面凹坑（pit）的推定是基於寬/窄（Wide Narrow）通道（channel）的檢測尺寸比來進行。繼而，使用掃描型電子顯微鏡（Scanning Electron Microscope，SEM），對LPD的產生部位進行觀察評價，並評估LPD是否為積層缺陷（Stacking Fault，SF）。將檢測到的磊晶缺陷的個數（個/晶圓）示於表1。
[表1]
Figure 108122837-A0304-0001
如根據表1而明確般，關於發明例1～發明例5及比較例1，每一片晶圓中的磊晶缺陷的形成未滿5個。另一方面，關於熱處理溫度為1000℃以上的比較例2及比較例3、以及矽磊晶層的形成溫度超過1000℃的比較例5，形成了大量的磊晶缺陷。認為其原因在於：所形成的碳擴散層的矽昇華，且碳析出。
＜吸除能力的評價＞ 關於所述發明例1～發明例5、比較例1～比較例3、比較例5的各磊晶矽晶圓，進行吸除能力的評價。具體而言，利用鎳（Ni）污染液（1.0×1013 /cm2 ），使用旋塗污染法將各磊晶晶圓的磊晶層表面故意污染，接著在氮環境中實施1000℃、3分鐘的擴散熱處理。其後，進行3分鐘的光蝕刻，使用光學顯微鏡來觀察可在磊晶層表面上觀察到的凹坑，藉由凹坑的有無來評價吸除能力。將評價結果示於表1。
如根據表1而明確般，關於發明例1～發明例5、比較例2、比較例3及比較例5，未觀察到凹坑，但關於熱處理溫度低至750℃的比較例1，觀察到凹坑，吸除能力不充分。認為其原因在於：在比較例1中，熱處理溫度低，因此無法使碳充分擴散至晶圓內部。
＜碳濃度及氫濃度的評價＞ 關於發明例1～發明例5、比較例1～比較例3、比較例5，對所獲得的磊晶矽晶圓進行二次離子質譜法（Secondary Ion Mass Spectrometry，SIMS）測定，測定碳濃度及氫濃度。將所獲得的碳濃度及氫濃度示於表1。另外，將發明例2的磊晶矽晶圓中的碳及氫的濃度分佈示於圖6。
如表1所示，關於發明例1～發明例5及熱處理溫度高的比較例2、比較例3、比較例5，碳濃度為5×1018 atoms/cm3 以上，具有高吸除能力。相對於此，關於比較例1，由於熱處理溫度低，無法使碳充分擴散至晶圓內部，吸除能力不充分。
另外，關於氫濃度，在吸除能力高的發明例1～發明例5中，熱處理溫度比較低的發明例1為1018 atoms/cm3 級別，但發明例2～發明例5為1019 atoms/cm3 級別，碳擴散層含有高濃度的氫。另外，關於矽磊晶層的形成溫度在本發明所規定的範圍內的比較例2及比較例3，氫濃度亦為1019 atoms/cm3 級別。 [產業上的可利用性]
根據本發明，能夠在抑制磊晶缺陷的形成的同時製造具有高吸除能力的磊晶矽晶圓，因此可有效用於半導體晶圓製造業中。
1:磊晶矽晶圓 11:矽晶圓 11a:表面 11b:背面 11c:邊緣區域 12:碳擴散層 13:矽磊晶層 14:保護層 20:基座 21:凹部 21a:側壁 21b:底面
圖1中的（a）至（c）是表示本發明的磊晶矽晶圓的製造方法的流程的圖。 圖2是表示在表面及背面兩者上具有碳擴散層的磊晶矽晶圓的圖。 圖3是表示用於使碳擴散層不形成於矽晶圓的背面的基座的一例的圖。 圖4是表示用於使碳擴散層不形成於背面的具有保護膜的矽晶圓的圖。 圖5是表示使背面彼此重疊的兩片矽晶圓的圖。 圖6是表示發明例2的磊晶矽晶圓中的碳及氫的濃度分佈的圖。
1:磊晶矽晶圓
11:矽晶圓
11a:表面
11b:背面
11c:邊緣區域
12:碳擴散層
13:矽磊晶層

Claims (13)

  1. 一種磊晶矽晶圓的製造方法，其特徵在於包括： 第一步驟，對具有表面、背面及邊緣區域的矽晶圓，在含碳氣體環境下以800℃以上且980℃以下的溫度實施熱處理，在所述矽晶圓的至少所述表面側的表層部形成碳擴散層；以及 第二步驟，在形成於所述矽晶圓的所述表面側的表層部的碳擴散層上，以900℃以上且1000℃以下的溫度形成矽磊晶層。
  2. 如申請專利範圍第1項所述的磊晶矽晶圓的製造方法，其中，在所述第一步驟中，僅在所述矽晶圓的所述表面側的表層部形成所述碳擴散層。
  3. 如申請專利範圍第2項所述的磊晶矽晶圓的製造方法，更具有：第三步驟，在所述第一步驟之前，在所述矽晶圓的所述背面上形成保護膜；以及第四步驟，在所述第二步驟之前或之後，將所述保護膜去除。
  4. 如申請專利範圍第2項所述的磊晶矽晶圓的製造方法，其中，在所述第一步驟中，在所述矽晶圓的所述表面側及所述背面側兩者的表層部形成所述碳擴散層， 所述磊晶矽晶圓的製造方法更具有：第五步驟，在所述第二步驟之前或之後，將形成於所述背面側的表層部的所述碳擴散層去除。
  5. 如申請專利範圍第2項所述的磊晶矽晶圓的製造方法，其中，在所述第一步驟中，對於使背面彼此重疊的兩片矽晶圓，在所述兩片矽晶圓各自的至少表面側的表層部形成所述碳擴散層， 所述磊晶矽晶圓的製造方法更具有：第六步驟，在所述第一步驟之後，將所述兩片矽晶圓剝離。
  6. 如申請專利範圍第1項至第5項中任一項所述的磊晶矽晶圓的製造方法，更具有：第七步驟，在所述第一步驟之後且所述第二步驟之前，將形成於所述矽晶圓的所述邊緣區域的表層部的所述碳擴散層去除。
  7. 如申請專利範圍第1項至第5項中任一項所述的磊晶矽晶圓的製造方法，其中，所述第一步驟是在進行所述第二步驟的磊晶成長爐內進行。
  8. 如申請專利範圍第1項至第5項中任一項所述的磊晶矽晶圓的製造方法，其中，所述第一步驟是將所述矽晶圓導入至能夠導入所述含碳氣體的熱處理裝置內來進行，所述第二步驟是將熱處理後的所述矽晶圓導入至磊晶成長爐內來進行。
  9. 如申請專利範圍第1項至第5項中任一項所述的磊晶矽晶圓的製造方法，其中，在所述第一步驟中，以所述碳擴散層中的碳峰值濃度成為1×1017 /cm3 以上且1×1020 /cm3 以下的方式進行熱處理， 在所述第二步驟中，以所述碳擴散層中的氫峰值濃度成為1×1018 原子/cm3 以上且1×1020 原子/cm3 以下的方式進行磊晶成長處理。
  10. 一種磊晶矽晶圓，其特徵在於具有： 碳擴散層，形成於具有表面、背面及邊緣區域的矽晶圓的至少所述表面側的表層部；以及 矽磊晶層，形成於所述表面側的表層部的碳擴散層上， 所述碳擴散層的碳峰值濃度為1×1017 /cm3 以上且1×1020 /cm3 以下， 所述碳擴散層的氫峰值濃度為1×1018 原子/cm3 以上且1×1020 原子/cm3 以下。
  11. 如申請專利範圍第10項所述的磊晶矽晶圓，其中，所述碳擴散層的厚度為200 nm以下。
  12. 如申請專利範圍第10項或第11項所述的磊晶矽晶圓，其中，所述碳擴散層僅形成於所述表面側的表層部。
  13. 如申請專利範圍第10項至第12項中任一項所述的磊晶矽晶圓，其中，所述碳擴散層未形成於所述邊緣區域的表層部。
TW108122837A 2018-09-11 2019-06-28 磊晶矽晶圓的製造方法及磊晶矽晶圓 TWI726344B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018169720A JP7035925B2 (ja) 2018-09-11 2018-09-11 エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP2018-169720 2018-09-11

Publications (2)

Publication Number Publication Date
TW202010854A true TW202010854A (zh) 2020-03-16
TWI726344B TWI726344B (zh) 2021-05-01

Family

ID=69778521

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108122837A TWI726344B (zh) 2018-09-11 2019-06-28 磊晶矽晶圓的製造方法及磊晶矽晶圓

Country Status (5)

Country Link
JP (1) JP7035925B2 (zh)
KR (1) KR102532382B1 (zh)
CN (1) CN112514036B (zh)
TW (1) TWI726344B (zh)
WO (1) WO2020054149A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7463911B2 (ja) 2020-08-26 2024-04-09 信越半導体株式会社 シリコン単結晶基板の製造方法及びシリコンエピタキシャルウェーハの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567546A (ja) * 1991-09-06 1993-03-19 Hitachi Ltd 半導体基板及びその製造方法
JP3384506B2 (ja) 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
JP4120163B2 (ja) 2000-12-15 2008-07-16 株式会社Ｓｕｍｃｏ Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハ
JP5396737B2 (ja) 2008-04-04 2014-01-22 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ及びその製造方法
JP2010034330A (ja) 2008-07-29 2010-02-12 Sumco Corp エピタキシャルウェーハおよびその製造方法
KR20140009565A (ko) * 2011-05-13 2014-01-22 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼의 제조 방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
JP2013051348A (ja) 2011-08-31 2013-03-14 Sumco Corp エピタキシャルウェーハ及びその製造方法
JP6056772B2 (ja) * 2014-01-07 2017-01-11 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Also Published As

Publication number Publication date
TWI726344B (zh) 2021-05-01
CN112514036B (zh) 2024-02-20
JP2020043232A (ja) 2020-03-19
JP7035925B2 (ja) 2022-03-15
KR102532382B1 (ko) 2023-05-15
KR20210008389A (ko) 2021-01-21
CN112514036A (zh) 2021-03-16
WO2020054149A1 (ja) 2020-03-19

Similar Documents

Publication Publication Date Title
CN106233426B (zh) 贴合式soi晶圆的制造方法及贴合式soi晶圆
USRE49657E1 (en) Epitaxial wafer manufacturing method and epitaxial wafer
US10483128B2 (en) Epitaxially coated semiconductor wafer, and method for producing an epitaxially coated semiconductor wafer
JP3381816B2 (ja) 半導体基板の製造方法
JPH1074771A (ja) シリコン単結晶ウェーハの熱処理方法とその熱処理装置並びにシリコン単結晶ウェーハとその製造方法
JPH11168106A (ja) 半導体基板の処理方法
JP2010034330A (ja) エピタキシャルウェーハおよびその製造方法
TWI726344B (zh) 磊晶矽晶圓的製造方法及磊晶矽晶圓
US8659020B2 (en) Epitaxial silicon wafer and method for manufacturing same
JP2009200231A (ja) エピタキシャルウェーハ及びその製造方法
JP2009164590A (ja) エピタキシャルウェーハ及びその製造方法
JP3298467B2 (ja) エピタキシャルウェーハの製造方法
JP6604300B2 (ja) シリコン接合ウェーハの製造方法
US20110049664A1 (en) Epitaxial substrate for back-illuminated image sensor and manufacturing method thereof
TW202230462A (zh) 磊晶晶圓的製造方法
JP2015204316A (ja) シリコンウェーハ及びその製造方法
US20120299156A1 (en) Wafer processing method
CN110010445B (zh) 键合晶片用支撑基板的制造方法和键合晶片的制造方法
JP6848900B2 (ja) 半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法
JP2012049397A (ja) シリコンウェーハの製造方法
KR100827038B1 (ko) 헤이즈가 없는 실리콘 에피택셜 웨이퍼의 제조 방법
JP2011108860A (ja) 固体撮像素子の製造方法
JP4826993B2 (ja) ｐ型シリコン単結晶ウェーハの製造方法
JP2011108745A (ja) エピタキシャルウェーハ及びその製造方法
JP2011044590A (ja) シリコンウェーハの製造方法及び半導体デバイスの製造方法