TW202002446A - 微型控制器和eft事件防護方法 - Google Patents
微型控制器和eft事件防護方法 Download PDFInfo
- Publication number
- TW202002446A TW202002446A TW107121879A TW107121879A TW202002446A TW 202002446 A TW202002446 A TW 202002446A TW 107121879 A TW107121879 A TW 107121879A TW 107121879 A TW107121879 A TW 107121879A TW 202002446 A TW202002446 A TW 202002446A
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- eft
- detection circuit
- event
- eft event
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
- G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/24—Pc safety
- G05B2219/24215—Scada supervisory control and data acquisition
Abstract
本發明提供了一種微型控制器。上述微型控制器包括重置電路、時脈電路、偵測電路、計數器,以及控制電路。偵測電路偵測電氣快速暫態脈衝(EFT)事件,以及當偵測到EFT事件時,產生一阻擋信號。計數器耦接偵測電路,以及當接收到阻擋信號時,開始進行計數。控制電路耦接重置電路、上述時脈電路以及上述計數器,以及從計數器接收阻擋信號。當控制電路接收到阻擋信號時,直到計數器計數次數達到一設定值前,控制電路將重置電路和時脈電路之輸出信號,維持在偵測到EFT事件發生前之狀態。
Description
本發明說明書主要係有關於一電氣快速暫態脈衝(Electrical Fast Transient,EFT)事件防護技術,特別係有關於當EFT事件發生時,藉由暫時將微型控制器之重置電路和時脈電路之輸出信號,維持在偵測到EFT事件發生前之狀態之EFT事件防護技術。
當微型控制器(microcontroller unit,MCU)在進行操作時,可能會發生電氣快速暫態脈衝(Electrical Fast Transient,EFT)事件。當EFT事件發生時,在微型控制器中因為EFT事件所產生之瞬間高壓雜訊,會使得微型控制器之操作發生錯誤,因而對微型控制器造成損害,例如:微型控制器之重置電路(reset circuit)會因EFT事件影響而發生失敗(fail),以及微型控制器之時脈電路(clock circuit)因EFT事件影響而造成程式之誤寫。
傳統上為了防止EFT事件影響微型控制器,通常會採用被動防護的方式來防止EFT事件的影響,例如:使用反彈跳電路(de-bounce circuit)來濾除重置電路因為EFT事件所產生之重置信號,以及濾波電路來濾除時脈電路因為EFT事件 所產生之高頻時脈訊號。但在採用被動防護的方式下,容易受到製程、電壓及溫度(Process、Voltage、Temperature,PVT)變異之影響,而無法確保在不同操作環境下皆能通過EFT測試(標準)。
有鑑於上述先前技術之問題,本發明提供了一EFT事件防護技術,特別係有關於當EFT事件發生時,藉由暫時將微型控制器之重置電路和時脈電路之輸出信號,維持在偵測到EFT事件發生前之狀態之微型控制器和EFT事件防護方法。
根據本發明之一實施例提供了一種微型控制器。上述微型控制器包括一重置電路、一時脈電路、一偵測電路、一計數器,以及一控制電路。偵測電路偵測一電氣快速暫態脈衝(EFT)事件,以及當偵測到上述EFT事件時,產生一阻擋信號。計數器耦接上述偵測電路,以及當接收到上述阻擋信號時,開始進行計數。控制電路耦接上述重置電路、上述時脈電路以及上述計數器,以及從上述計數器接收上述阻擋信號。當上述控制電路接收到上述阻擋信號時,直到上述計數器計數次數達到一設定值前,上述控制電路將上述重置電路和上述時脈電路之輸出信號維持在偵測到上述EFT事件發生前之狀態。
根據本發明之一實施例提供了一種微型控制器,上述微型控制器包括一重置電路、一時脈電路、一偵測電路,以及一控制電路。偵測電路偵測一電氣快速暫態脈衝(EFT)事件,以及當偵測到上述EFT事件時,產生一阻擋信號。控制電路耦接上述重置電路、上述時脈電路以及上述偵測電路,以及 從上述偵測電路接收上述阻擋信號。當上述控制電路接收到上述阻擋信號時,直到上述EFT事件結束,上述控制電路將上述重置電路和上述時脈電路之輸出信號維持在偵測到上述EFT事件發生前之狀態。
根據本發明之一實施例提供了一種電氣快速暫態脈衝(EFT)事件防護方法。上述EFT事件防護方法適用一微型控制器。上述EFT事件防護方法包括:藉由上述微型控制器之一偵測電路偵測是否發生一EFT事件;當偵測到上述EFT事件時,產生一阻擋信號;藉由上述微型控制器之一計數器開始進行計數;以及直到上述計數器計數次數達到一設定值前,藉由一控制電路將上述微型控制器之一重置電路和一時脈電路之輸出信號維持在偵測到上述EFT事件發生前之狀態。
關於本發明其他附加的特徵與優點,此領域之熟習技術人士,在不脫離本發明之精神和範圍內,當可根據本案實施方法中所揭露之微型控制器和EFT事件防護方法,做些許的更動與潤飾而得到。
100‧‧‧微型控制器
110‧‧‧偵測電路
120‧‧‧重置電路
130‧‧‧時脈電路
140‧‧‧計數器
150‧‧‧控制電路
160‧‧‧核心
210‧‧‧第一偵測電路
211‧‧‧第一反向器
220‧‧‧第二偵測電路
221‧‧‧第一反向器
230‧‧‧第三偵測電路
231‧‧‧第三反向器
240‧‧‧第四偵測電路
241‧‧‧第四反向器
410‧‧‧第一控制電路
411‧‧‧第五反向器
412‧‧‧第六反向器
413‧‧‧第七反向器
414‧‧‧第八反向器
420‧‧‧第二控制電路
500‧‧‧流程圖
A、B‧‧‧節點
C1‧‧‧第一電容C1
C2‧‧‧第二電容C2
CLK_IN、RST_IN‧‧‧輸入信號
CLK_OUT、RST_OUT‧‧‧輸出信號
DX、DB‧‧‧阻擋信號
N1‧‧‧第一N型電晶體
N2‧‧‧第二N型電晶體
N3‧‧‧第三N型電晶體
N4‧‧‧第四N型電晶體
P1‧‧‧第一P型電晶體
P2‧‧‧第二P型電晶體
P3‧‧‧第三P型電晶體
P4‧‧‧第四P型電晶體
R1‧‧‧第一電阻
R2‧‧‧第二電阻
R3‧‧‧第三電阻
R4‧‧‧第四電阻
R5‧‧‧第五電阻
R6‧‧‧第六電阻
S1‧‧‧第一開關
S2‧‧‧第二開關
S3‧‧‧第三開關
S510~S550‧‧‧步驟
VDD‧‧‧電源電壓
VDD_S‧‧‧第一節點電壓
VOUT1‧‧‧第一反向器211之輸出端
VOUT2‧‧‧第二反向器221之輸出端
VOUT3‧‧‧第三反向器231之輸出端
VOUT4‧‧‧第四反向器241之輸出端
VSS‧‧‧接地電壓
VSS_S‧‧‧第二節點電壓
第1圖係顯示根據本發明之一實施例所述之微型控制器100之方塊圖。
第2A-2D圖係顯示根據本發明之一實施例所述之偵測電路110之電路圖。
第3A-3B圖係顯示根據本發明之一實施例所述之第一偵測電路210、第二偵測電路220、第三偵測電路230以及 第四偵測電路240輸出信號之示意圖。
第4A-4B圖係顯示根據本發明之一實施例所述之控制電路150之電路圖。
第5圖係根據本揭露之一實施例所述之EFT事件防護方法之流程圖500。
本章節所敘述的是實施本發明之最佳方式,目的在於說明本發明之精神而非用以限定本發明之保護範圍,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
第1圖係顯示根據本發明之一實施例所述之微型控制器(microcontroller unit,MCU)100之方塊圖。如第1圖所示,微型控制器100可包括一偵測電路110、一重置電路(reset circuit)120、一時脈電路(clock circuit)130、一計數器140、一控制電路150,以及一核心160。需注意地是,在第1圖所示之方塊圖,僅係為了方便說明本發明之實施例,但本發明並不以此為限。微型控制器100中亦可包含其它元件。
如第1圖所示,偵測電路110會耦接至計數器140,且計數器140會耦接至控制電路150。控制電路150會耦接至重置電路120、時脈電路130,以及核心160,以將重置電路120以及時脈電路130之輸出信號傳送給微型控制器之核心160。
根據本發明之實施例,在一般操作時(即偵測電路110未感測到電氣快速暫態脈衝(Electrical Fast Transient,EFT)事件時),控制電路150會接收來自重置電路120以及時脈電 路130之輸出信號。接著,控制電路150會將接收到之輸出信號傳送給核心160,以執行重置電路120以及時脈電路130之輸出信號所包含之指令。
根據本發明一實施例,當偵測電路110感測到一EFT事件(例如:一第一EFT事件)時,偵測電路110會產生一阻擋信號(例如:一第一阻擋信號),以使得重置電路120和時脈電路130之輸出信號暫時維持在前一個狀態(即在EFT事件未發生前的狀態)。當偵測電路110產生阻擋信號後,偵測電路110會將阻擋信號傳送給計數器140。當計數器140接收到阻擋信號後,計數器140會將阻擋信號傳送給控制電路150,並開始進行計數。當控制電路150接收到阻擋信號後,控制電路150會維持重置電路120和時脈電路130之輸出信號。直到計數器140之計數次數達到一設定值後,控制電路150才會回到一般操作,以正常地將來自重置電路120以及時脈電路130之輸出信號傳送給核心160。也就是說,當控制電路150接收到阻擋信號後,控制電路150不會將受EFT影響之輸出信號傳送給核心160,而是傳送EFT事件未發生前之輸出信號給核心160,以使得微型控制器100可維持正常操作,並避免受到EFT事件之影響。
更具體來說,當有EFT事件發生時,重置電路120會因為受到EFT事件的影響,而誤產生了一重置信號(reset signal)。重置電路120誤產生之重置信號將會使得微型控制器100進行錯誤的系統重置。因此,當偵測電路110感測到EFT事件時,為了避免微型控制器100進行錯誤的系統重置,偵測 電路110會產生阻擋信號,以使得控制電路150可將重置電路120之輸出信號暫時維持在EFT事件未發生前的狀態。
此外,當有EFT事件發生時,時脈電路130會因為受到EFT事件的影響,而產生過快的頻率。過快的頻率將有可能會造成微型控制器100操作上之錯誤。因此,當偵測電路110感測到EFT事件時,為了避免微型控制器100因為時脈電路130所產生之過快的頻率,而造成微型控制器100操作上之錯誤,偵測電路110會產生阻擋信號,以使得控制電路150可將時脈電路130之輸出信號暫時維持在EFT事件未發生前的狀態。也就是說,控制電路150會放慢時脈電路130之時脈,以避免時脈電路130產生過快的頻率。
根據本發明一實施例,當計數器140之計數次數達到設定值前,偵測電路110偵測到一新的EFT事件(例如:一第二EFT事件)時,偵測電路110會產生一新的阻擋信號(例如:一第二阻擋信號)。當計數器140接收到新的阻擋信號後,計數器140會重新從0開始進行計數。也就是說,當有新的EFT事件發生時,即使針對前一EFT事件,計數器140還未計數完畢,計數器140仍會重新從0開始進行計數。
第2A-2D圖係顯示根據本發明之一實施例所述之偵測電路110之電路圖。如第2A-2D圖所示,偵測電路110可包含一第一偵測電路210、一第二偵測電路220、一第三偵測電路230以及一第四偵測電路240。第3A-3B圖係顯示根據本發明之一實施例所述之第一偵測電路210、第二偵測電路220、第三偵測電路230以及第四偵測電路240輸出信號之示意圖。 根據本發明之一實施例,偵測電路110透過第一偵測電路210、第二偵測電路220、第三偵測電路230以及第四偵測電路240可偵測不同類型之EFT事件。底下實施例將有詳細之說明。
根據本發明之一實施例,第一偵測電路210係用來偵測電源電壓VDD上之負EFT事件。如第2A圖所示,第一偵測電路210包含了一第一電阻R1、一第二電阻R2、一第一電容C1、一第一P型電晶體P1,以及一第一反向器211,其中第一節點電壓VDD_S係表示電源電壓VDD經過第一電阻R1和第一電容C1所組成之RC電路後,在節點A之電壓。第一P型電晶體P1之源極會接收第一節點電壓VDD_S、第一P型電晶體P1之閘極會接收電源電壓VDD,且第一P型電晶體P1之汲極會耦接第二電阻R2。參考第3A圖左側所示,當在電源電壓VDD上有負EFT事件(即電源電壓VDD瞬間往負的方向跑)發生時,第一偵測電路210之電源電壓VDD和第一節點電壓VDD_S會產生不同的反應,且當兩者電壓差夠大時,第一P型電晶體P1會被導通,且第一反向器211之輸出端VOUT1會輸出一脈波信號(即阻擋信號)。
根據本發明之一實施例,第二偵測電路220係用來偵測電源電壓VDD上之正EFT事件。如第2B圖所示,第二偵測電路220包含了一第二P型電晶體P2、一第三電阻R3以及一第二反向器221。第二P型電晶體P2之源極會接收電源電壓VDD、第二P行電晶體P2之閘極會接收第一節點電壓VDD_S(同第2A圖之第一節點電壓VDD_S),且第二P型電晶體P2之汲極會耦接第三電阻R3。參考第3A圖右側所示,當 在電源電壓VDD上有正EFT事件(即電源電壓VDD瞬間往正的方向跑)發生時,第二偵測電路220之電源電壓VDD和第一節點電壓VDD_S會產生不同的反應,且當兩者電壓差夠大時,第二P型電晶體P2會被導通,且第二反向器221之輸出端VOUT2會輸出一脈波信號(即阻擋信號)。
根據本發明之一實施例,第三偵測電路230係用來偵測接地電壓VSS上之正EFT事件。如第2C圖所示,第三偵測電路230包含了一第四電阻R4、一第五電阻R5、一第二電容C2、一第一N型電晶體N1,以及一第三反向器231,其中第二節點電壓VSS_S係表示接地電壓VSS經過第四電阻R4和第二電容C2所組成之RC電路後,在節點B之電壓。第一N型電晶體N1之汲極會耦接第五電阻R5、第一N型電晶體N1之閘極會接收接地電壓VSS,且第一N型電晶體N1之源極會接收第二節點電壓VSS_S。參考第3B圖右側所示,當在接地電壓VSS上有正EFT事件(即接地電壓VSS瞬間往正的方向跑)發生時,第三偵測電路230之接地電壓VSS和第二節點電壓VSS_S會產生不同的反應,且當兩者電壓差夠大時,第一N型電晶體N1會被導通,且第三反向器231之輸出端VOUT3會輸出一脈波信號(即阻擋信號)。
根據本發明之一實施例,第四偵測電路240係用來偵測接地電壓VSS上之負EFT事件。如第2D圖所示,第四偵測電路240包含一第二N型電晶體N2、一第六電阻R6以及一第四反向器241。第二N型電晶體N2之汲極會耦接第六電阻R6、第二N型電晶體N2之閘極會接收第二節點電壓VSS_S (同第2C圖之第二節點電壓VSS_S),且第二N型電晶體N2之源極會接收接地電壓VSS。參考第3B圖左側所示,當在接地電壓VSS上有正EFT事件(即接地電壓VSS瞬間往負的方向跑)發生時,第四偵測電路240之接地電壓VSS和第二節點電壓VSS_S會產生不同的反應,且當兩者電壓差夠大時,第二N型電晶體N2會被導通,且第四反向器241之輸出端VOUT4會輸出一脈波信號(即阻擋信號)。
根據本發明之一實施例,根據EFT標準中所制定之EFT事件之不同等級,偵測電路110之RC電路(例如:第一電阻R1和第一電容C1所組成之RC電路,以及第四電阻R4和第二電容C2所組成之RC電路)可被調整,以適用不同的EFT等級。
第4A-4B圖係顯示根據本發明之一實施例所述之控制電路150之電路圖。如第4A-4B圖所示,控制電路150可包含一第一控制電路410以及一第二控制電路420。第一控制電路410會耦接至計數器140、時脈電路130和核心160,以控制時脈電路130輸出到核心160之輸出信號。第一控制電路410會接收來自時脈電路130輸入信號CLK_IN,以及輸出輸出信號CLK_OUT至核心160。第二控制電路420會耦接至計數器140、重置電路120和核心160,以控制重置電路120輸出到核心160之輸出信號。第二控制電路420會接收來自重置電路120輸入信號RST_IN,以及輸出輸出信號RST_OUT至核心160。
根據本發明之一實施例,如第4A圖所示,第一控 制電路410包括一第一開關S1、一第二開關S2、一第三開關S3、一第五反向器411、一第六反向器412、一第七反向器413、一第八反向器414、一第三P型電晶體P3、一第四P型電晶體、一第三N型電晶體N3以及一第四N型電晶體N4。第一開關S1、第二開關S2、第三開關S3和第三P型電晶體P3之閘極會接收來自計數器140之訊號DB,以及第三N型電晶體N3之閘極會接收來自計數器140之訊號DX,其中訊號DB係訊號DX之反向訊號,且訊號DB和訊號DX可視為第一控制電路410從計數器140接收到之阻擋信號。
當無EFT事件發生時(即DX=0且DB=1),第一開關S1、第二開關S2和第三開關S3會打開(ON),第一控制電路410之輸出信號CLK_OUT會等同於目前的輸入信號CLK_IN,且輸入信號CLK_IN會暫存在第三P型電晶體P3或第三N型電晶體N3。當有EFT事件發生時(即DX=1且DB=0)時,第一開關S1、第二開關S2和第三開關S3會關閉(OFF),第一控制電路410之輸出信號CLK_OUT會為上一狀態之輸入信號CLK_IN。
根據本發明之一實施例,第二控制電路420可係一邏輯電路,且第二控制電路420會接收來自計數器140之訊號DX,其中訊號DX可視為第二控制電路420從計數器140接收到之阻擋信號。當無EFT事件發生時(即DX=0),第二控制電路420之輸出信號RST_OUT會等同於目前的輸入信號RST_IN。當有EFT事件發生時(即DX=1),第二控制電路420之輸出信號RST_OUT會為上一狀態之輸入信號RST_IN。
根據本發明之一實施例,偵測電路110會直接耦接至控制電路150。也就是說,在此實施例中,微型控制器100可不配置計數器140。在此實施例中,當控制電路150接收到偵測電路110所發送之阻擋信號時,控制電路150會評估目前EFT事件持續之時間。直到EFT事件結束後,控制電路150會維持重置電路120和時脈電路130之輸出信號,在偵測到EFT事件發生前之狀態。此外,在此實施例中,當目前EFT事件結束前,偵測電路110偵測到一新的ETF事件時,偵測電路110會產生一新的阻擋信號,且控制電路150會根據新的阻擋信號,重新評估新的EFT事件持續之時間。直到新的EFT事件結束後,控制電路150會將重置電路120和時脈電路130之輸出信號,維持在偵測到EFT事件發生前之狀態。
第5圖係根據本揭露之一實施例所述之EFT事件防護方法之流程圖500。此EFT事件防護方法可適用本發明之微型控制器100。在步驟S510,藉由微型控制器100之一偵測電路偵測是否發生一EFT事件。當偵測電路偵測到EFT事件時,進行步驟S520。在步驟S520,偵測電路會產生一阻擋信號。在步驟S530,微型控制器100之一計數器開始進行計數。在步驟S540,直到計數器計數次數達到一設定值前,藉由微型控制器100之一控制電路將微型控制器100之一重置電路和一時脈電路之輸出信號,維持在偵測到EFT事件發生前之狀態。
當偵測電路未偵測到EFT事件時,進行步驟S550。在步驟S550,控制電路會正常輸出重置電路和時脈電路之輸 出信號至微型控制器100之一核心。
根據本發明一實施例,EFT事件防護方法之步驟更包括,當計數器計數次數達到設定值前,偵測電路偵測到一新的ETF事件時,偵測電路會產生一新的阻擋信號,且根據新的阻擋信號,計數器會重新開始進行計數。也就是說,當偵測電路偵測到一新的ETF事件時,EFT事件防護方法會重新回到步驟S520,並重新繼續其他流程。
根據本發明一實施例,EFT事件防護方法之步驟更包括,當計數器之計數次數達到設定值後,控制電路會開始正常輸出重置電路和時脈電路之輸出信號至微型控制器100之一核心。
根據本發明一實施例,EFT事件防護方法之步驟更包括,藉由偵測電路之一第一偵測電路偵測在電源電壓上之負EFT事件;藉由偵測電路之一第二偵測電路偵測電源電壓上之正EFT事件;藉由偵測電路之一第三偵測電路偵測接地電壓上之正EFT事件;以及藉由偵測電路之一第四偵測電路偵測接地電壓上之負EFT事件。根據本發明一實施例,EFT事件防護方法之步驟更包括,當EFT事件發生時,藉由第一偵測電路、第二偵測電路、第三偵測電路,或第四偵測電路,產生一脈波訊號,以作為阻擋信號。
根據本發明一實施例,EFT事件防護方法之步驟更包括,藉由控制電路之一第一控制電路,控制上述時脈電路輸出到微型控制器100之一核心之輸出信號,以及藉由控制電路之一第二控制電路,控制重置電路之輸出到上述核心之輸出 信號。根據本發明一實施例,EFT事件防護方法之步驟更包括,當EFT事件發生時,藉由第一控制電路輸出對應EFT事件發生前之狀態之時脈電路之輸出信號至上述核心,以及當EFT事件發生時,藉由第二控制電路輸出對應EFT事件發生前之狀態之重置電路之輸出信號至上述核心。
根據本發明之實施例所提出之EFT事件防護方法,當EFT事件發生時,微型控制器之偵測電路會先產生一阻擋信號,以使得計數器開始進行計數,以及使得控制電路會將微型控制器之重置電路和時脈電路之輸出信號,維持在偵測到EFT事件發生前之狀態。直到計數器計數次數達到一設定值後,控制電路才會正常輸出重置電路和時脈電路之輸出信號。因此,經由本發明之實施例所提出之EFT事件防護方法,將可主動地防止EFT事件發生時所產生之影響,且在計數器計數之期間,微型控制器仍可維持正常之操作。
在本說明書中以及申請專利範圍中的序號,例如「第一」、「第二」等等,僅係為了方便說明,彼此之間並沒有順序上的先後關係。
本揭露之說明書所揭露之方法和演算法,可直接透過通訊處理裝置經配置以至少一處理器執行,直接應用在硬體以及軟體模組或兩者之結合上。一軟體模組(包括執行指令和相關數據)和其它數據可儲存在數據記憶體中,像是隨機存取記憶體(RAM)、快閃記憶體(flash memory)、唯讀記憶體(ROM)、可抹除可規化唯讀記憶體(EPROM)、電子可抹除可規劃唯讀記憶體(EEPROM)、暫存器、硬碟、可攜式硬碟、光碟 唯讀記憶體(CD-ROM)、DVD或在此領域習之技術中任何其它電腦可讀取之儲存媒體格式。一儲存媒體可耦接至一機器裝置,舉例來說,像是電腦/處理器(為了說明之方便,在本說明書以處理器來表示),上述處理器可透過儲存媒體來讀取資訊(像是程式碼),以及寫入資訊至儲存媒體。一儲存媒體可整合一處理器。一特殊應用積體電路(ASIC)可包括處理器和儲存媒體。一用戶設備則可包括一特殊應用積體電路。換句話說,處理器和儲存媒體以不直接連接用戶設備的方式,包括於用戶設備中。此外,在一些實施例中,任何適合電腦程序之產品包括可讀取之儲存媒體,其中可讀取之儲存媒體包括和一或多個所揭露實施例相關之程式碼。在一些實施例中,電腦程序之產品可包括封裝材料。
以上段落使用多種層面描述。顯然的,本文的教示可以多種方式實現,而在範例中揭露之任何特定架構或功能僅為一代表性之狀況。根據本文之教示,任何熟知此技藝之人士應理解在本文揭露之各層面可獨立實作或兩種以上之層面可以合併實作。
雖然本揭露已以實施例揭露如上,然其並非用以限定本揭露,任何熟習此技藝者,在不脫離本揭露之精神和範圍內,當可作些許之更動與潤飾,因此發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧微型控制器
110‧‧‧偵測電路
120‧‧‧重置電路
130‧‧‧時脈電路
140‧‧‧計數器
150‧‧‧控制電路
160‧‧‧核心
Claims (14)
- 一種微型控制器,包括:一重置電路;一時脈電路;一偵測電路,偵測一第一電氣快速暫態脈衝(EFT)事件,以及當偵測到上述第一EFT事件時,產生一第一阻擋信號;一計數器,耦接上述偵測電路,以及當接收到上述第一阻擋信號時,開始進行計數;以及一控制電路,耦接上述重置電路、上述時脈電路以及上述計數器,以及從上述計數器接收上述第一阻擋信號;其中當上述控制電路接收到上述第一阻擋信號時,直到上述計數器計數次數達到一設定值前,上述控制電路將上述重置電路和上述時脈電路之輸出信號,維持在偵測到上述第一EFT事件發生前之狀態。
- 如申請專利範圍第1項所述之微型控制器,其中當上述計數器計數次數達到上述設定值前,上述偵測電路偵測到一第二EFT事件時,上述偵測電路會產生一第二阻擋信號,且上述計數器根據上述第二阻擋信號重新開始進行計數。
- 如申請專利範圍第1項所述之微型控制器,其中當上述計數器計數次數達到上述設定值後,上述控制電路正常輸出上述重置電路和上述時脈電路之輸出信號至上述微型控制器之一核心。
- 如申請專利範圍第1項所述之微型控制器,其中上述偵測電路包括: 一第一偵測電路,用以偵測電源電壓上之負EFT事件;一第二偵測電路,用以偵測電源電壓上之正EFT事件;一第三偵測電路,用以偵測接地電壓上之正EFT事件;以及一第四偵測電路,用以偵測接地電壓上之負EFT事件。
- 如申請專利範圍第4項所述之微型控制器,其中當上述第一EFT事件發生時,上述第一偵測電路、上述第二偵測電路、上述第三偵測電路或上述第四偵測電路會產生一脈波訊號,以作為上述第一阻擋信號。
- 如申請專利範圍第1項所述之微型控制器,其中上述控制電路包括:一第一控制電路,控制上述時脈電路輸出到上述微型控制器之一核心之輸出信號;以及一第二控制電路,控制上述重置電路之輸出到上述核心之輸出信號;其中當EFT事件發生時,上述第一控制電路輸出對應上述第一EFT事件發生前之狀態之上述時脈電路之輸出信號至上述核心及上述第二控制電路輸出對應上述第一EFT事件發生前之狀態之上述重置電路之輸出信號至上述核心。
- 一種微型控制器,包括:一重置電路;一時脈電路;一偵測電路,偵測一第一電氣快速暫態脈衝(EFT)事件,以及當偵測到上述第一EFT事件時,產生一第一阻擋信號;以及 一控制電路,耦接上述重置電路、上述時脈電路以及上述偵測電路,以及從上述偵測電路接收上述第一阻擋信號;其中當上述控制電路接收到上述第一阻擋信號時,直到上述第一EFT事件結束,上述控制電路將上述重置電路和上述時脈電路之輸出信號,維持在偵測到上述第一EFT事件發生前之狀態。
- 如申請專利範圍第7項所述之微型控制器,其中當上述第一EFT事件結束前,上述偵測電路偵測到一第二EFT事件時,上述偵測電路會產生一第二阻擋信號,且上述控制電路根據上述第二阻擋信號重新將上述重置電路和上述時脈電路之輸出信號,維持在偵測到上述第一EFT事件發生前之狀態。
- 一種電氣快速暫態脈衝(EFT)事件防護方法,適用一微型控制器包括:藉由上述微型控制器之一偵測電路偵測是否發生一第一EFT事件;當偵測到上述第一EFT事件時,產生一第一阻擋信號;藉由上述微型控制器之一計數器開始進行計數;以及直到上述計數器計數次數達到一設定值前,藉由一控制電路將上述微型控制器之一重置電路和一時脈電路之輸出信號,維持在偵測到上述第一EFT事件發生前之狀態。
- 如申請專利範圍第9項所述之EFT事件防護方法,更包括:當上述計數器計數次數達到一設定值前,上述偵測電路偵測到一第二EFT事件時,產生一第二阻擋信號;以及 根據上述第二阻擋信號,上述計數器重新開始進行計數。
- 如申請專利範圍第9項所述之EFT事件防護方法,更包括:當計數次數達到上述設定值後,正常輸出上述重置電路和上述時脈電路之輸出信號至上述微型控制器之一核心。
- 如申請專利範圍第9項所述之EFT事件防護方法,更包括:藉由上述偵測電路之一第一偵測電路偵測電源電壓上之負EFT事件;藉由上述偵測電路之一第二偵測電路偵測電源電壓上之正EFT事件;藉由上述偵測電路之一第三偵測電路偵測接地電壓上之正EFT事件;以及藉由上述偵測電路之一第四偵測電路偵測接地電壓上之負EFT事件。
- 如申請專利範圍第12項所述之EFT事件防護方法,更包括:當上述第一EFT事件發生時,藉由上述第一偵測電路、上述第二偵測電路、上述第三偵測電路或上述第四偵測電路,產生一脈波訊號,以作為上述第一阻擋信號。
- 如申請專利範圍第9項所述之EFT事件防護方法,更包括:藉由上述控制電路之一第一控制電路,控制上述時脈電路輸出到上述微型控制器之一核心之輸出信號;以及藉由上述控制電路之一第二控制電路,控制上述重置電路之輸出到上述核心之輸出信號;其中當EFT事件發生時,藉由上述第一控制電路輸出對應第一上述EFT事件發生前之狀態之上述時脈電路之輸出信號 至上述核心及上述第二控制電路輸出對應上述第一EFT事件發生前之狀態之上述重置電路之輸出信號至上述核心。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107121879A TWI678043B (zh) | 2018-06-26 | 2018-06-26 | 微型控制器和eft事件防護方法 |
CN201811376197.3A CN110647063B (zh) | 2018-06-26 | 2018-11-19 | 微型控制器及eft事件防护方法 |
US16/270,863 US10606331B2 (en) | 2018-06-26 | 2019-02-08 | Microcontroller unit and protection method for EFT events |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107121879A TWI678043B (zh) | 2018-06-26 | 2018-06-26 | 微型控制器和eft事件防護方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI678043B TWI678043B (zh) | 2019-11-21 |
TW202002446A true TW202002446A (zh) | 2020-01-01 |
Family
ID=68981651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107121879A TWI678043B (zh) | 2018-06-26 | 2018-06-26 | 微型控制器和eft事件防護方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10606331B2 (zh) |
CN (1) | CN110647063B (zh) |
TW (1) | TWI678043B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI789190B (zh) * | 2021-12-29 | 2023-01-01 | 新唐科技股份有限公司 | 控制裝置及其操作方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112067926B (zh) * | 2020-09-08 | 2021-07-06 | 西安电子科技大学 | 一种检测mcu芯片抗eft干扰能力的电路及方法 |
CN112730979B (zh) * | 2020-12-24 | 2022-11-29 | 太原航空仪表有限公司 | 一种基于stm32的等精度频率测量方法 |
CN113253187A (zh) * | 2020-12-24 | 2021-08-13 | 上海贝岭股份有限公司 | 电快速瞬变脉冲群测试系统 |
TWI802180B (zh) * | 2021-12-27 | 2023-05-11 | 新唐科技股份有限公司 | 反彈跳電路模組與其偵測電路及事件處理方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW563299B (en) * | 2000-02-01 | 2003-11-21 | Ind Tech Res Inst | Automatically recovering method and apparatus for micro-controller/microprocessor under electromagnetic interference |
KR100370960B1 (ko) * | 2000-12-30 | 2003-02-06 | 주식회사 하이닉스반도체 | Mcu의 파워 노이즈 방지회로 |
US7091708B2 (en) * | 2004-07-15 | 2006-08-15 | Intersil Americas Inc. | Apparatus and method for fixed-frequency control in a switching power supply |
US7657131B2 (en) * | 2007-06-28 | 2010-02-02 | Intel Corporation | Systems and methods for integrated optical circuitry for high data rate optical transmission and reception |
JP2009037456A (ja) * | 2007-08-02 | 2009-02-19 | Nec Electronics Corp | マイクロコントローラおよびその制御方法 |
US8020049B2 (en) | 2008-12-18 | 2011-09-13 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Detection of and recovery from an electrical fast transient/burst (EFT/B) on a universal serial bus (USB) device |
CN101854159A (zh) * | 2009-04-01 | 2010-10-06 | 上海凌世电子有限公司 | 一种电快速瞬变脉冲群发生器 |
TWI384231B (zh) * | 2009-06-11 | 2013-02-01 | Amazing Microelectronic Corp | 電壓暫態偵測電路 |
US8000076B2 (en) | 2009-07-15 | 2011-08-16 | Lineage Power Corporation | Interrupter, a method of responding to a monitored event and an integrated circuit including an interrupter |
US8860394B2 (en) * | 2012-06-28 | 2014-10-14 | Intersil Americas LLC | Fast dynamic voltage response for voltage regulators with droop control |
CN104821708B (zh) * | 2015-05-13 | 2017-03-15 | 无锡芯朋微电子股份有限公司 | 提升原边反馈电源系统eft抗扰度的电路结构 |
-
2018
- 2018-06-26 TW TW107121879A patent/TWI678043B/zh active
- 2018-11-19 CN CN201811376197.3A patent/CN110647063B/zh active Active
-
2019
- 2019-02-08 US US16/270,863 patent/US10606331B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI789190B (zh) * | 2021-12-29 | 2023-01-01 | 新唐科技股份有限公司 | 控制裝置及其操作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110647063B (zh) | 2020-08-07 |
TWI678043B (zh) | 2019-11-21 |
CN110647063A (zh) | 2020-01-03 |
US20190391190A1 (en) | 2019-12-26 |
US10606331B2 (en) | 2020-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW202002446A (zh) | 微型控制器和eft事件防護方法 | |
US8547147B2 (en) | Power-on-reset circuit and reset method | |
US9778711B2 (en) | Control device and reset system utilizing the same | |
US9714976B2 (en) | Circuit and method for detecting a fault attack | |
JPH07273290A (ja) | 半導体集積回路装置 | |
US10469074B2 (en) | Power on/off reset circuit and reset signal generating circuit including the same | |
US10452095B2 (en) | Dual window watchdog timer | |
JP4021283B2 (ja) | 半導体装置 | |
WO2017149956A1 (ja) | 信号出力回路 | |
US7221199B2 (en) | Circuit and method for generating level-triggered power up reset signal | |
JP2005323195A (ja) | レベルシフト回路 | |
US10425076B2 (en) | Power-on-reset circuit | |
JP2002111466A (ja) | 半導体集積回路 | |
US9507361B2 (en) | Initialization signal generation circuits and semiconductor devices including the same | |
US10536141B2 (en) | Semiconductor device | |
JP5825509B2 (ja) | 1線式シリアルインターフェース | |
JP5738724B2 (ja) | トリミング回路、システム、判定プログラム、確認方法、及び判定方法 | |
KR101475229B1 (ko) | 내부 회로 초기화를 보장하는 파워 업 신호 발생 장치 및 그 방법 | |
JP2010109571A (ja) | ラッチ回路を有する信号処理装置 | |
JP3992543B2 (ja) | レジスタ回路 | |
JP2007249777A (ja) | マイクロコンピュータリセット回路 | |
JP2002100973A (ja) | パワーオンリセット回路 | |
JP2006352304A (ja) | 半導体集積回路 | |
JP2005099919A (ja) | 半導体回路装置 | |
JP6677119B2 (ja) | 電子制御装置 |