TW201929224A - 氮化物半導體元件 - Google Patents

氮化物半導體元件 Download PDF

Info

Publication number
TW201929224A
TW201929224A TW106145577A TW106145577A TW201929224A TW 201929224 A TW201929224 A TW 201929224A TW 106145577 A TW106145577 A TW 106145577A TW 106145577 A TW106145577 A TW 106145577A TW 201929224 A TW201929224 A TW 201929224A
Authority
TW
Taiwan
Prior art keywords
nitride semiconductor
doped
electrode
layer
disposed
Prior art date
Application number
TW106145577A
Other languages
English (en)
Other versions
TWI642183B (zh
Inventor
朱桂逸
林恆光
蔡鎔澤
林世博
陳智偉
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW106145577A priority Critical patent/TWI642183B/zh
Priority to CN201811131907.6A priority patent/CN109346521B/zh
Priority to US16/186,593 priority patent/US10367088B2/en
Application granted granted Critical
Publication of TWI642183B publication Critical patent/TWI642183B/zh
Publication of TW201929224A publication Critical patent/TW201929224A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107Substrate region of field-effect devices
    • H01L29/1075Substrate region of field-effect devices of field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種氮化物半導體元件,其包括基底、成核層、經摻雜的氮化物半導體層、經摻雜的第一緩衝層、通道層、阻障層、第一電極、第二電極與摻雜區。基底具有相對的第一表面及第二表面。成核層配置於基底的第一表面上。經摻雜的氮化物半導體層配置於成核層上。經摻雜的第一緩衝層配置於經摻雜的氮化物半導體層上。通道層配置於經摻雜的第一緩衝層上。阻障層配置於通道層上。第一電極配置於阻障層上。第二電極與經摻雜的氮化物半導體層電性連接。摻雜區至少配置於部分經摻雜的氮化物半導體層中,其中摻雜區自第一電極的下方延伸至與第二電極部分重疊。

Description

氮化物半導體元件
本發明是有關於一種半導體元件,且特別是有關於一種氮化物半導體元件。
為了使功率元件能夠具有低導通電阻、高切換頻率、高崩潰電壓及高溫操作等性能,氮化鎵(GaN)半導體元件為目前高功率元件所矚目的選擇。然而,在操作上述元件時容易受到不同偏壓和脈衝條件的影響,導致元件內部的缺陷捕抓或釋放電子,使元件的導通電阻隨著偏壓條件或操作頻率而變化,進而產生電流坍塌(current collapse)的現象,劣化元件的動態特性。
習知的技術是使用元件表面防護(surface passivation)或場板(field plate)等來改善電流坍塌現象及元件的動態特性,但效果有限。因此,如何提高元件的穩定性將會是氮化鎵功率元件產品開發及商業化的一大課題。
本發明提供一種氮化物半導體元件,其在成核層與緩衝層之間具有經摻雜的氮化物半導體層。
本發明的一種氮化物半導體元包括基底、成核層、經摻雜的氮化物半導體層、經摻雜的第一緩衝層、通道層、阻障層、第一電極與第二電極。基底具有相對的第一表面及第二表面。成核層配置於基底的第一表面上。經摻雜的氮化物半導體層配置於成核層上。經摻雜的第一緩衝層配置於經摻雜的氮化物半導體層上。通道層配置於經摻雜的第一緩衝層上。阻障層配置於通道層上。第一電極配置於阻障層上。第二電極與經摻雜的氮化物半導體層電性連接。摻雜區至少配置於部分經摻雜的氮化物半導體層中,其中摻雜區自第一電極的下方延伸至與第二電極部分重疊。
在本發明的氮化物半導體元件的一實施例中,上述的經摻雜的氮化物半導體層為P型氮化鎵層。
在本發明的氮化物半導體元件的一實施例中,上述的第二電極例如配置於阻障層上。
在本發明的氮化物半導體元件的一實施例中,上述的經摻雜的第一緩衝層暴露出部分經摻雜的氮化物半導體層,且氮化物半導體元件還可包括第三電極,第三電極配置於暴露的經摻雜的氮化物半導體層上且與第二電極電性連接。
在本發明的氮化物半導體元件的一實施例中,上述的氮化物半導體元件還可包括第四電極,配置於阻障層上且位於第一電極與第二電極之間。
在本發明的氮化物半導體元件的一實施例中,上述的氮化物半導體元件還可包括第三電極,配置於阻障層上且位於第一電極與第二電極之間。
在本發明的氮化物半導體元件的一實施例中,上述的第二電極例如配置於基底的第二表面上。
在本發明的氮化物半導體元件的一實施例中,上述的氮化物半導體元件還可包括第三電極,配置於所述阻障層上。
在本發明的氮化物半導體元件的一實施例中,上述的氮化物半導體元件還可包括第四電極,配置於阻障層上且位於第一電極與第三電極之間。
在本發明的氮化物半導體元件的一實施例中,上述的氮化物半導體元件還可包括經摻雜的第二緩衝層,配置於成核層上,其中經摻雜的第一緩衝層與經摻雜的第二緩衝層的摻雜濃度低於1×1019 個/cm3
在本發明的氮化物半導體元件的一實施例中,上述的摻雜區例如自經摻雜的氮化物半導體層延伸至經摻雜的第一緩衝層中或成核層中。
本發明另一種氮化物半導體元件包括基底、成核層、經摻雜的氮化物半導體層、經摻雜的第一緩衝層、通道層、阻障層、第一電極與第二電極。基底具有相對的第一表面及第二表面。成核層配置於基底的第一表面上。經摻雜的氮化物半導體層配置於成核層上。經摻雜的第一緩衝層配置於經摻雜的氮化物半導體層上,其中經摻雜的第一緩衝層的摻雜濃度為1×1019 個/cm3 以上。通道層配置於經摻雜的第一緩衝層上阻障層配置於通道層上。第一電極配置於阻障層上。第二電極與經摻雜的氮化物半導體層電性連接。
在本發明的氮化物半導體元件的另一實施例中,上述的第二電極例如配置於阻障層上。
在本發明的氮化物半導體元件的另一實施例中,上述的氮化物半導體元件還可包括第三電極,配置於阻障層上且位於第一電極與第二電極之間。
在本發明的氮化物半導體元件的另一實施例中,上述的氮化物半導體元件還可包括摻雜區,至少配置於部分經摻雜的氮化物半導體層中,其中摻雜區自第一電極的下方延伸至與第二電極部分重疊。
在本發明的氮化物半導體元件的另一實施例中,氮化物半導體元件還可包括經摻雜的第二緩衝層,配置於成核層與經摻雜的氮化物半導體層之間,其中經摻雜的第二緩衝層的摻雜濃度為1×1019 個/cm3 以上。
基於上述,在本發明中,在成核層與緩衝層之間設置經摻雜的氮化物半導體層,且所述經摻雜的氮化物半導體層與電極電性連接,因此可以改善電流坍塌現象。更具體地說,在操作過程中,當經由與經摻雜的氮化物半導體層電性連接的電極對經摻雜的氮化物半導體層提供電壓時,可使得電洞自經摻雜的氮化物半導體層射出,以消除在操作過程中被元件中的缺陷捕捉的電子來改善電流坍塌現象。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1是依照本發明一實施例所繪示的作為場效電晶體的氮化物半導體元件的剖面示意圖。
請參照圖1,本發明的氮化物半導體元件1包括基底100、成核層102、經摻雜的氮化物半導體層104、經摻雜的第一緩衝層106、通道層108、阻障層110、第一電極112、第二電極114、摻雜區116、接觸窗118、第三電極120以及經摻雜的第二緩衝層122。
基底100具有相對的第一表面S1以及第二表面S2。在一實施例中,基底100例如為矽(Si)基底、碳化矽(SiC)基底、藍寶石(sapphire)基底或氮化鎵(GaN)基底。成核層102配置於基底100的第一表面S1上。成核層102的材料例如是III族氮化物,例如AlN、GaN、AlGaN或其組合。
經摻雜的氮化物半導體層104配置於成核層102上。經摻雜的氮化物半導體層104例如是P型氮化鎵層。在本實施例中,為了避免摻質擴散的問題,在經摻雜的氮化物半導體層104上配置有經摻雜的第一緩衝層106。經摻雜的第一緩衝層106的材料例如為III-V族化合物,例如III族氮化物。經摻雜的第一緩衝層106中的摻質例如是碳(C)、鐵(Fe)或其組合,以提高經摻雜的第一緩衝層106的阻值。在本實施例中,經摻雜的第一緩衝層106中的摻雜濃度低於1×1019 個/cm3
通道層108配置於經摻雜的第一緩衝層106上。通道層108的材料例如是GaN。阻障層110配置於通道層108上。阻障層110的材料例如是AlGaN、AlInN、AlN或AlGaInN或其組合。通道層108中具有二維電子氣(2DEG)109,其位於通道層108與阻障層110之間的界面下方。
第一電極112、第二電極114與第三電極120配置在阻障層110上,且第三電極120位於第一電極112與第二電極114之間,其中第二電極112經由穿過阻障層110、通道層108與經摻雜的第一緩衝層106的接觸窗118而與經摻雜的氮化物半導體層104電性連接。在本實施例中,接觸窗118延伸進入經摻雜的氮化物半導體層104中,但本發明不以此為限。在其他實施例中,接觸窗118也可以是與經摻雜的氮化物半導體層104的表面接觸。此外,在本實施例中,氮化物半導體元件1作為場效電晶體,因此第一電極112可視為源極,第二電極114可視為汲極,第三電極120可視為閘極,且因此第一電極112與第二電極114的材料例如是Al、Ti、Au或其合金或其他可與III-V族化合物形成歐姆接觸(Ohmic contact)的材料,且第三電極120的材料例如是Ni、Mo、W、TiN或其組合。
第二緩衝層122配置在成核層102與經摻雜的氮化物半導體層104之間。經摻雜的第二緩衝層122中的摻質例如是碳、鐵或其組合,以提高經摻雜的第二緩衝層122的阻值。在本實施例中,經摻雜的第二緩衝層122中的摻雜濃度低於1×1019 個/cm3 。經摻雜的第二緩衝層122的材料可和經摻雜的第一緩衝層106相同或不同,本發明不對此作限定。在其他實施例中,視實際需求也可以不設置經摻雜的第二緩衝層122。
摻雜區116配置於部分經摻雜的氮化物半導體層104中,其中摻雜區116中的摻質例如是中性原子,例如氮(N)、氬(Ar)或其組合。如此一來,摻雜區116可具有足夠高的阻值。摻雜區116自第一電極112的下方橫向延伸至第二電極114下方,並與第二電極114部分重疊。在本實施例中,摻雜區116除了位於經摻雜的氮化物半導體層104中之外,還自經摻雜的氮化物半導體層104延伸至經摻雜的第一緩衝層106中以及穿過經摻雜的第二緩衝層122至成核層102中。
在對氮化物半導體元件1操作時,當對第二電極114施加電壓時,由於經摻雜的氮化物半導體層104藉由接觸窗118和第二電極114電性連接,使得電洞可自經摻雜的氮化物半導體層104射出,並朝向氮化物半導體元件1中被缺陷捕捉的電子行進並與其結合。如此一來,可消除被缺陷捕捉的電子所來的負電荷,且因此可改善甚至消除電流坍塌現象。此外,由於摻雜區116具有足夠高的阻值且僅與第二電極114部分重疊,因此可有效地限制電洞朝向被缺陷捕捉的電子的行進路徑,以提高改善甚至消除電流坍塌現象的效果。另外,在經摻雜的氮化物半導體層104中設置摻雜區116還可有效地避免產生漏電流。
圖2是依照本發明另一實施例所繪示的作為場效電晶體的氮化物半導體元件的場效電晶體剖面示意圖。在圖2中,與圖1相同的元件將以相同的元件符號表示,且省略對其的說明。請參照圖2,氮化物半導體元件2與氮化物半導體元件1的差異在於:在氮化物半導體元件2中,由經摻雜的第一緩衝層106、通道層108與阻障層110構成的堆疊層暴露出部分經摻雜的氮化物半導體層104,且第三電極202配置於暴露的部分經摻雜的氮化物半導體層104上並與第二電極114電性連接。此外,第四電極204配置在阻障層110上且位於第一電極112與第二電極114之間。
在本實施例中,氮化物半導體元件2作為場效電晶體,因此第一電極112可視為源極,第二電極114可視為汲極,第四電極204可視為閘極。第三電極202的材料例如是Al、Ti、Ni、Au或其合金或其他可與III-V族化合物形成歐姆接觸的材料,且第四電極204的材料例如是Ni、Mo、W、TiN或其組合。
與氮化物半導體元件1相似,在對氮化物半導體元件2操作時,當對第二電極114施加電壓時,由於經摻雜的氮化物半導體層104藉由與第二電極114電性連接的第三電極202而和第二電極114電性連接,使得電洞可自經摻雜的氮化物半導體層104射出,並朝向氮化物半導體元件2中被缺陷捕捉的電子行進並與其結合。如此一來,可消除被缺陷捕捉的電子所來的負電荷,且因此可改善甚至消除電流坍塌現象。此外,由於摻雜區116具有足夠高的阻值且僅與第二電極114部分重疊,因此可有效地限制電洞朝向被缺陷捕捉的電子的行進路徑,以提高改善甚至消除電流坍塌現象的效果。另外,在經摻雜的氮化物半導體層104中設置摻雜區116還可有效地避免產生漏電流。
圖3是依照本發明另一實施例所繪示的作為場效電晶體的氮化物半導體元件的場效電晶體剖面示意圖。在圖3中,與圖1相同的元件將以相同的元件符號表示,且省略對其的說明。請參照圖3,氮化物半導體元件3與氮化物半導體元件1的差異在於:在氮化物半導體元件3中,第二電極302配置於基底100的第二表面S2下,且藉由接觸窗304延伸至經摻雜的氮化物半導體層104中。此外,第三電極306位於阻障層110上且與第二電極302電性連接,且第四電極308設置在第一電極112與第三電極306之間。
在本實施例中,氮化物半導體元件3作為場效電晶體,因此第一電極112可視為源極,第三電極306可視為汲極,第四電極308可視為閘極。第二電極302與第三電極306的材料例如是Al、Ti、Ni、Au或其合金或其他可與III-V族化合物形成歐姆接觸的材料,且第四電極308的材料例如是Ni、Mo、W、TiN或其組合。
與氮化物半導體元件1相似,在對氮化物半導體元件3操作時,當對第三電極306施加電壓時,由於經摻雜的氮化物半導體層104藉由接觸窗304以及與第三電極306電性連接的第二電極302而和第三電極306電性連接,使得電洞可自經摻雜的氮化物半導體層104射出,並朝向氮化物半導體元件3中被缺陷捕捉的電子行進並與其結合。如此一來,可消除被缺陷捕捉的電子所來的負電荷,且因此可改善甚至消除電流坍塌現象。此外,由於摻雜區116具有足夠高的阻值且僅與第二電極302部分重疊,因此可有效地限制電洞朝向被缺陷捕捉的電子的行進路徑,以提高改善甚至消除電流坍塌現象的效果。另外,在經摻雜的氮化物半導體層104中設置摻雜區116還可有效地避免產生漏電流。
圖4至圖6是依照本發明實施例所繪示的作為蕭特基二極體的氮化物半導體元件的剖面示意圖。在圖4至圖6中,與圖1至圖3相同的元件將以相同的元件符號表示,且省略對其的說明。
在圖4中,氮化物半導體元件4與氮化物半導體元件1的差異在於:在氮化物半導體元件4中,第一電極112與第二電極114之間不具有第三電極,且氮化物半導體元件4作為蕭特基二極體,因此第一電極112可視為陽極,第二電極114可視為陰極。此時,第一電極112材料例如是Ni、W、Mo、TiN或其組合,第二電極114的材料例如是Ti、Al或其組合。
在圖5中,氮化物半導體元件5與氮化物半導體元件1的差異在於:在氮化物半導體元件5中,第一電極112與第二電極114之間不具有第三電極,且氮化物半導體元件5作為蕭特基二極體,因此第一電極112可視為陽極,第二電極114可視為陰極。此時,第一電極112材料例如是Ni、W、Mo、TiN或其組合,第二電極114與第三電極202的材料例如是Ti、Al或其組合。
在圖6中,氮化物半導體元件6與氮化物半導體元件1的差異在於:在氮化物半導體元件6中,第一電極112與第三電極306之間不具有第四電極,且氮化物半導體元件6作為蕭特基二極體,因此第一電極112可視為陽極,第三電極306可視為陰極。此時,第一電極112材料例如是Ni、W、Mo、TiN或其組合,第二電極302與第三電極306的材料例如是Ti、Al或其組合。
圖7是依照本發明另一實施例的作為場效電晶體的氮化物半導體元件的剖面示意圖。在圖7中,與圖1相同的元件將以相同的元件符號表示,且省略對其的說明。請參照圖7,氮化物半導體元件7與氮化物半導體元件1的差異在於:在氮化物半導體元件7中,經摻雜的第一緩衝層402與經摻雜的第二緩衝層404的摻雜濃度為1×1019 個/cm3 以上,且未設置有摻雜區116。由於經摻雜的第一緩衝層402的摻雜濃度為1×1019 個/cm3 以上,使得於經摻雜的第一緩衝層402具有高阻值,因此相對於氮化物半導體元件1,在氮化物半導體元件7中可不需設置摻雜區116而可具有相似的效果。當然,在其他實施例中,也可以額外設置摻雜區116。
圖8是依照本發明另一實施例所繪示的作為蕭特基二極體的氮化物半導體元件的剖面示意圖。在圖8中,與圖4相同的元件將以相同的元件符號表示,且省略對其的說明。請參照圖8,氮化物半導體元件8與的氮化物半導體元件4的差異在於:在氮化物半導體元件8中,經摻雜的第一緩衝層402與經摻雜的第二緩衝層404的摻雜濃度為1×1019 個/cm3 以上,且未設置有摻雜區116。由於經摻雜的第一緩衝層402的摻雜濃度為1×1019 個/cm3 以上,使得於經摻雜的第一緩衝層402具有高阻值,因此相對於氮化物半導體元件4,在氮化物半導體元件8中可不需設置摻雜區116而可具有相似的效果。當然,在其他實施例中,也可以額外設置摻雜區116。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
1、2、3、4、5、6、7、8‧‧‧氮化物半導體元件
100‧‧‧基底
102‧‧‧成核層
104‧‧‧經摻雜的氮化物半導體層
106、402‧‧‧經摻雜的第一緩衝層
108‧‧‧通道層
109‧‧‧二維電子氣
110‧‧‧阻障層
112‧‧‧第一電極
114、302‧‧‧第二電極
116‧‧‧摻雜區
118、304‧‧‧接觸窗
120、202、306‧‧‧第三電極
122、404‧‧‧經摻雜的第二緩衝層
204、308‧‧‧第四電極
S1‧‧‧第一表面
S2‧‧‧第二表面
圖1是依照本發明一實施例所繪示的作為場效電晶體的氮化物半導體元件的剖面示意圖。 圖2是依照本發明另一實施例所繪示的作為場效電晶體的氮化物半導體元件的場效電晶體剖面示意圖。 圖3是依照依照本發明另一實施例所繪示的作為場效電晶體的氮化物半導體元件的剖面示意圖。 圖4是依照本發明另一實施例所繪示的作為蕭特基(Schottky)二極體的氮化物半導體元件的剖面示意圖。 圖5是依照本發明另一實施例所繪示的作為蕭特基二極體的氮化物半導體元件的剖面示意圖。 圖6是本發明另一實施例所繪示的作為蕭特基二極體的氮化物半導體元件的剖面示意圖。 圖7是依照本發明另一實施例的作為場效電晶體的氮化物半導體元件的剖面示意圖。 圖8是依照本發明另一實施例所繪示的作為蕭特基二極體的氮化物半導體元件的剖面示意圖。

Claims (15)

  1. 一種氮化物半導體元件,包括: 基底,具有相對的第一表面及第二表面; 成核層,配置於所述基底的所述第一表面上; 經摻雜的氮化物半導體層,配置於所述成核層上; 經摻雜的第一緩衝層,配置於所述經摻雜的氮化物半導體層上; 通道層,配置於所述經摻雜的第一緩衝層上; 阻障層,配置於所述通道層上; 第一電極,配置於所述阻障層上; 第二電極,與所述經摻雜的氮化物半導體層電性連接;以及 摻雜區,至少配置於部分所述經摻雜的氮化物半導體層中,其中所述摻雜區自所述第一電極的下方延伸至與所述第二電極部分重疊。
  2. 如申請專利範圍第1項所述的氮化物半導體元件,其中所述經摻雜的氮化物半導體層為一P型氮化鎵層。
  3. 如申請專利範圍第1項所述的氮化物半導體元件,其中所述第二電極配置於所述阻障層上。
  4. 如申請專利範圍第3項所述的氮化物半導體元件,其中所述經摻雜的第一緩衝層暴露出部分所述經摻雜的氮化物半導體層,且所述氮化物半導體元件更包括第三電極,所述第三電極配置於暴露的所述經摻雜的氮化物半導體層上且與所述第二電極電性連接。
  5. 如申請專利範圍第4項所述的氮化物半導體元件,更包括第四電極,配置於所述阻障層上且位於所述第一電極與所述第二電極之間。
  6. 如申請專利範圍第3項所述的氮化物半導體元件,更包括第三電極,配置於所述阻障層上且位於所述第一電極與所述第二電極之間。
  7. 如申請專利範圍第1項所述的氮化物半導體元件,其中所述第二電極配置於所述基底的所述第二表面上,且所述氮化物半導體元件更包括第三電極,所述第三電極配置於所述阻障層上。
  8. 如申請專利範圍第7項所述的氮化物半導體元件,更包括第四電極,配置於所述阻障層上且位於所述第一電極與所述第三電極之間。
  9. 如申請專利範圍第1項所述的氮化物半導體元件,更包括經摻雜的第二緩衝層,配置於所述成核層與所述經摻雜的氮化物半導體層之間,其中所述經摻雜的第一緩衝層與所述經摻雜的第二緩衝層的摻雜濃度低於1×1019 個/cm3
  10. 如申請專利範圍第1項所述的氮化物半導體元件,其中所述摻雜區自所述經摻雜的氮化物半導體層延伸至所述經摻雜的第一緩衝層中或所述成核層中。
  11. 一種氮化物半導體元件,包括: 基底,具有相對的第一表面及第二表面; 成核層,配置於所述基底的所述第一表面上; 經摻雜的氮化物半導體層,配置於所述成核層上; 經摻雜的第一緩衝層,配置於所述經摻雜的氮化物半導體層上,其中所述經摻雜的第一緩衝層的摻雜濃度為1×1019 個/cm3 以上; 通道層,配置於所述經摻雜的第一緩衝層上; 阻障層,配置於所述通道層上; 第一電極,配置於所述阻障層上;以及 第二電極,與所述經摻雜的氮化物半導體層電性連接。
  12. 如申請專利範圍第11項所述的氮化物半導體元件,其中所述第二電極配置於所述阻障層上。
  13. 如申請專利範圍第12項所述的氮化物半導體元件,更包括第三電極,配置於所述阻障層上且位於所述第一電極與所述第二電極之間。
  14. 如申請專利範圍第11項所述的氮化物半導體元件,更包括摻雜區,至少配置於部分所述經摻雜的氮化物半導體層中,其中所述摻雜區自所述第一電極的下方延伸至與所述第二電極部分重疊。
  15. 如申請專利範圍第11項所述的氮化物半導體元件,更包括經摻雜的第二緩衝層,配置於所述成核層與所述經摻雜的氮化物半導體層之間,其中所述經摻雜的第二緩衝層的摻雜濃度為1×1019 個/cm3 以上。
TW106145577A 2017-12-25 2017-12-25 氮化物半導體元件 TWI642183B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106145577A TWI642183B (zh) 2017-12-25 2017-12-25 氮化物半導體元件
CN201811131907.6A CN109346521B (zh) 2017-12-25 2018-09-27 氮化物半导体元件
US16/186,593 US10367088B2 (en) 2017-12-25 2018-11-12 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106145577A TWI642183B (zh) 2017-12-25 2017-12-25 氮化物半導體元件

Publications (2)

Publication Number Publication Date
TWI642183B TWI642183B (zh) 2018-11-21
TW201929224A true TW201929224A (zh) 2019-07-16

Family

ID=65034315

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106145577A TWI642183B (zh) 2017-12-25 2017-12-25 氮化物半導體元件

Country Status (3)

Country Link
US (1) US10367088B2 (zh)
CN (1) CN109346521B (zh)
TW (1) TWI642183B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI802096B (zh) * 2021-11-23 2023-05-11 新唐科技股份有限公司 電晶體元件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331718B (zh) * 2019-08-05 2022-02-22 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
FR3102610A1 (fr) * 2019-10-28 2021-04-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Composant électronique à hétérojonction et double contact ohmique

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183592B2 (en) * 2004-05-26 2007-02-27 Raytheon Company Field effect transistor
JP4691060B2 (ja) 2007-03-23 2011-06-01 古河電気工業株式会社 GaN系半導体素子
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
JP2014504013A (ja) * 2010-12-15 2014-02-13 エフィシエント パワー コンヴァーション コーポレーション 背面アイソレーションを有する半導体デバイス
JP5758132B2 (ja) * 2011-01-26 2015-08-05 株式会社東芝 半導体素子
US9583574B2 (en) * 2012-09-28 2017-02-28 Intel Corporation Epitaxial buffer layers for group III-N transistors on silicon substrates
US9306009B2 (en) * 2013-02-25 2016-04-05 Cree, Inc. Mix doping of a semi-insulating Group III nitride
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US20150012988A1 (en) * 2013-07-05 2015-01-08 National Taiwan University Of Science And Technology Authentication method and authentication system
JP6143598B2 (ja) * 2013-08-01 2017-06-07 株式会社東芝 半導体装置
JP6252122B2 (ja) * 2013-11-13 2017-12-27 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6251071B2 (ja) * 2014-02-05 2017-12-20 ルネサスエレクトロニクス株式会社 半導体装置
TWI569439B (zh) 2015-03-31 2017-02-01 晶元光電股份有限公司 半導體單元
US20170004743A1 (en) * 2015-07-03 2017-01-05 Christopher Paul Whitaker Magnetic Display Related to Athletic Contests
JP6527423B2 (ja) * 2015-08-11 2019-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017059786A (ja) * 2015-09-18 2017-03-23 パナソニックIpマネジメント株式会社 半導体装置
CN106505102B (zh) 2016-12-12 2024-05-03 英诺赛科(珠海)科技有限公司 高迁移率氮化镓半导体器件及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI802096B (zh) * 2021-11-23 2023-05-11 新唐科技股份有限公司 電晶體元件

Also Published As

Publication number Publication date
TWI642183B (zh) 2018-11-21
CN109346521A (zh) 2019-02-15
CN109346521B (zh) 2021-07-09
US20190198653A1 (en) 2019-06-27
US10367088B2 (en) 2019-07-30

Similar Documents

Publication Publication Date Title
JP6174874B2 (ja) 半導体装置
JP5942204B2 (ja) 半導体装置
JP5696083B2 (ja) 窒化物半導体素子及びその製造方法
JP5561371B2 (ja) 半導体装置及びその製造方法
JP6189235B2 (ja) 半導体装置
JP2012156332A (ja) 半導体素子
JP2008091392A (ja) 窒化物半導体装置及びその製造方法
JPWO2010084727A1 (ja) 電界効果トランジスタ及びその製造方法
JPWO2013021628A1 (ja) 半導体装置
US20150263155A1 (en) Semiconductor device
JP6225584B2 (ja) 半導体装置の評価方法、並びに半導体装置およびその製造方法
TWI642183B (zh) 氮化物半導體元件
JPWO2015008430A1 (ja) 半導体装置
US8969917B2 (en) Semiconductor device and method for manufacturing same
JP4815020B2 (ja) 窒化物半導体装置
TW201806164A (zh) 一種高功率半導體元件
JP2008166639A (ja) 整流素子およびそれを用いた電力変換装置
JP2015070151A (ja) 半導体装置とその製造方法
JP5640325B2 (ja) 化合物半導体装置
JP2011142358A (ja) 窒化物半導体装置
JP2008177515A (ja) 半導体装置とその製造方法
JP5545653B2 (ja) 窒化物系半導体装置
JP2012169389A (ja) 窒化物半導体装置
JP2010278137A (ja) 半導体装置
WO2021079686A1 (ja) 窒化物半導体装置