JPWO2010084727A1 - 電界効果トランジスタ及びその製造方法 - Google Patents

電界効果トランジスタ及びその製造方法 Download PDF

Info

Publication number
JPWO2010084727A1
JPWO2010084727A1 JP2010547430A JP2010547430A JPWO2010084727A1 JP WO2010084727 A1 JPWO2010084727 A1 JP WO2010084727A1 JP 2010547430 A JP2010547430 A JP 2010547430A JP 2010547430 A JP2010547430 A JP 2010547430A JP WO2010084727 A1 JPWO2010084727 A1 JP WO2010084727A1
Authority
JP
Japan
Prior art keywords
semiconductor layer
region
layer
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010547430A
Other languages
English (en)
Other versions
JP5469098B2 (ja
Inventor
英和 梅田
英和 梅田
正洋 引田
正洋 引田
上田　哲三
哲三 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2010547430A priority Critical patent/JP5469098B2/ja
Publication of JPWO2010084727A1 publication Critical patent/JPWO2010084727A1/ja
Application granted granted Critical
Publication of JP5469098B2 publication Critical patent/JP5469098B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

電界効果トランジスタは、基板の上に形成された第１の半導体層（１０３、１０４）と、第２の半導体層（１０５）とを備え、第１の半導体層は、非導電型不純物を含む素子分離領域として設けられた含有領域と、該非導電型不純物を含まない非含有領域とを有し、前記第１の半導体層は含有領域と前記非含有領域の界面のうち前記ゲート電極下方の界面部分を含む当該界面部分近傍の領域であって、当該界面部分よりも前記含有領域側の領域であり、前記第２の半導体層は、第１の領域の直上に位置する第２の領域を含み、第２の領域の前記非導電型不純物の濃度は前記第１の領域の前記非導電型不純物の濃度よりも低い。

Description

本発明は、例えば民生機器の電源回路等に用いられるパワートランジスタに適用可能な窒化物半導体を用いた電界効果トランジスタ及びその製造方法に関する。
窒化ガリウム（ＧａＮ）に代表されるIII族窒化物半導体は、例えば窒化ガリウム（ＧａＮ）及び窒化アルミニウム（ＡｌＮ）の禁止帯幅が室温でそれぞれ３．４ｅＶ及び６．２ｅＶと大きいワイドギャップ半導体であり、絶縁破壊電界が大きく且つ電子飽和速度が砒化ガリウム（ＧａＡｓ）やシリコン（Ｓｉ）等と比べて大きいという特徴を有している。そこで、高周波用電子デバイス又は高出力電子デバイスとして、ＧａＮ系の化合物半導体材料を用いた電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）の研究開発が活発に行われている。
ＧａＮ等の窒化物半導体材料は、ＡｌＮ又は窒化インジウム（ＩｎＮ）と種々の混晶を得られるため、従来のＧａＡｓ等の砒素系半導体材料と同様にヘテロ接合を形成することが可能である。窒化物半導体によるヘテロ接合、例えばＡｌＧａＮ／ＧａＮヘテロ構造においては、その界面に自発分極及びピエゾ分極によって生じる高濃度のキャリアが不純物をドーピングしない状態でも発生するという特徴を有する。このため、窒化物半導体によりＦＥＴを作製すると、デプレッション型（ノーマリオン型）になり易く、エンハンスメント型（ノーマリオフ型）にはなりにくい。しかしながら、現在のパワーエレクトロニクス分野で使用されているデバイスのほとんどがノーマリオフ型であり、ＧａＮ系の窒化物半導体デバイスにおいてもノーマリオフ型が強く求められている。
ノーマリオフ型のトランジスタには、ＡｌＧａＮ／ＧａＮ構造におけるＡｌＧａＮ層をゲート電極の下側部分でのみ薄膜化する、いわゆるリセス構造を形成し、二次元電子ガス（２ＤＥＧ）濃度を減少させて、閾値電圧を正の値にシフトさせる構造や、主面の面方位が｛１０−１２｝面であるサファイア基板の主面上に、面方位が｛１１−２０｝面であるＧａＮ層を成長し、サファイア基板の主面に対して垂直な方向には分極電界が生じないようにすることにより、ノーマリオフ型を実現する等の方法が報告されている。ここで、面方位のミラー指数に付した負符号は、該負符号に続く一の指数の反転を便宜的に表している。
ノーマリオフ型のＦＥＴを実現する有望な構造として、ゲート電極形成部にｐ型ＡｌＧａＮ層を形成した接合型電界効果トランジスタ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＪＦＥＴ）が提案されている。
図１０Ａは、従来技術（例えば特許文献１）におけるノーマリオフ型の窒化物半導体からなる電界効果トランジスタの断面を示す図である。図１０Ａは、ゲート電極、ソース電極、ドレイン電極の並び方向の断面図である。
この電界効果トランジスタは、サファイア基板５０１上にＡｌＮバッファ層５０２、アンドープＧａＮ層５０３、アンドープＡｌＧａＮ層５０４、ｐ型ＧａＮ層５０５、高濃度ｐ型ＧａＮ層５０６が順に形成され、ゲート電極５１１が高濃度ｐ型ＧａＮ層５０６とオーミック接合する。アンドープＡｌＧａＮ層５０４の上にはソース電極５０９及びドレイン電極５１０が設けられる。素子分離領域５０７は、電界効果トランジスタと外側の他の回路とを分離するために、電界効果トランジスタの周辺部(周囲)に設けられる。
図１１Ａは、この電界効果トランジスタのゲート領域の縦断面におけるエネルギーバンド図であり、図１１Ｂは、ゲート領域とソース領域との間での縦断面におけるエネルギーバンド図である。
図１１Ａ、図１１Ｂに示すように、アンドープＡｌＧａＮ層５０４とアンドープＧａＮ層５０３のヘテロ界面では、アンドープ層同士の接合であるが、自発分極及びピエゾ分極により生じた電荷のために伝導帯に溝が形成されている。一方、図１１Ｂに示すように、ゲート領域以外の素子領域では、ｐ型ＧａＮ層５０５がアンドープＡｌＧａＮ層５０４上に接続されていないため、この伝導帯の溝はフェルミレベルよりも低い位置にあり、ゲート電圧を印加しない状態でも二次元電子ガスが形成されている。しかし、ゲート領域では図１１Ａに示すように、ｐ型ＧａＮ層５０５がアンドープＡｌＧａＮ層５０４と接続されていることによって、アンドープＡｌＧａＮ層５０４及びアンドープＧａＮ層５０３のエネルギーレベルが引き上げられ、アンドープＡｌＧａＮ層５０４とアンドープＧａＮ層５０３のヘテロ界面における伝導帯の溝がフェルミレベルとほぼ同じ位置になっている。その結果、ゲート電極にバイアスを印加しない状態ではゲート領域に二次元電子ガスが形成されず、ノーマリオフ状態となる。
このように、ＪＦＥＴ構造において、ｐ型ＡｌＧａＮ層をＡｌＧａＮからなるバリア層と接続することにより、ＡｌＧａＮ層のポテンシャルエネルギーが引き上げられる。これにより、ｐ型ＡｌＧａＮ層が形成されたゲート電極形成部の直下に形成される二次元電子ガスの濃度を減少させることができるため、ＪＦＥＴはノーマリオフ動作が可能となる。また、ゲート電極形成部に、金属と半導体との接合であるショットキー接合と比べてビルトインポテンシャルが大きいｐｎ接合を用いるため、ゲートの立ち上がり電圧を大きくすることができる。
なお、ここで、ＡｌＧａＮはＡｌxＧａ1-xＮ（但し、ｘは、０＜ｘ＜１である。）を表し、ＩｎＧａＮはＩｎyＧａ1-yＮ（ｙは、０＜ｙ＜１である。）を表し、ＩｎＡｌＧａＮはＩｎyＡｌxＧａ1-x-yＮ（ｘ、ｙは、０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ＜１である。）を表す。この表記は以下についても同様である。
特開２００６−３３９５６１号公報
しかしながら、前記従来の窒化物半導体からなるＪＦＥＴは、トランジスタがオフ状態におけるリーク電流が大きく、オフ耐圧が低下する問題を有している。
図１０Ｂは、発明者らが作製した本発明の参考例の断面図である。
図１０Ｂは、ゲート電極、ソース電極、ドレイン電極の並び方向と垂直な方向の断面図である。ただし、図１０Ｂでは、ゲート電極の下の部分のみの右半分のみを示している。
図１０Ｂを用いて具体的に説明すると、アンドープＡｌＧａＮ層５０４とアンドープＧａＮ層５０３とのヘテロ界面の端部のうちゲートの下の部分のヘテロ界面端部にリーク電流が発生する。つまり、ゲートの下における素子分離領域５０７とヘテロ界面端部とが接する部分にリーク電流が発生する。このゲート下のリーク電流のパスは、ヘテロ界面を介してソース電極とドレイン電極間のリーク経路を形成する。
リーク電流が生じる理由は、ゲートの下における素子分離領域５０７とヘテロ界面端部とが接する部分では、トランジスタがオフのときのバンドギャップエネルギーが図１１Ａと図１１Ｂの中間的な状態（空乏化されないで電子が存在する状態）になっているからであると考えられる。つまり、ゲート下におけるヘテロ界面端部では、ｐ型ＧａＮ層５０５がアンドープＡｌＧａＮ層５０４及びアンドープＧａＮ層５０３のエネルギーレベルを十分に引き上げることができずに、二次元電子ガスを完全に空乏化できないからであると考えられる。
また、電界効果トランジスタをパワートランジスタとして使用する場合には、このリーク電流による発熱が大きく、その結果オフ耐圧を低下させる。
本発明は、前記従来の問題に鑑み、窒化物半導体からなるノーマリオフ型の半導体装置であって、オフ状態でのリーク電流を抑え、かつオフ耐圧を向上させた電界効果トランジスタを提供することを目的とする。
上記課題を解決するため本発明の電界効果トランジスタは、基板と、前記基板の上に積層された複数の半導体層からなり、且つチャネルを含む第１の半導体層と、前記第１の半導体層に形成されたソース電極およびドレイン電極と、ゲート電極と、前記第１の半導体層の上かつゲート電極の下に形成され、前記チャネルとは逆導電型の第２の半導体層と、を備え、前記第１の半導体層は、非導電型不純物を含む含有領域と、該非導電型不純物を含まない非含有領域とを有し、前記含有領域は、前記非導電型不純物を含むことにより、前記非含有領域よりも高抵抗化されており、前記第１の半導体層は第１の領域を含み、前記第１の領域は前記含有領域と前記非含有領域の界面のうち前記第２の半導体層の真下の界面部分を含む当該界面部分近傍の領域であって、当該界面部分よりも前記含有領域側の領域であり、前記第２の半導体層は第２の領域を含み、前記第２の領域は、前記第１の領域の直上に位置する領域であり、前記第２の領域の前記非導電型不純物の濃度は、前記第１の領域の前記非導電型不純物の濃度よりも低くなっている。
この構成によれば、リーク電流が小さく高いオフ耐圧を有するノーマリオフ型の電界効果トランジスタを実現することができる。というのは、第２の領域は、チャネルとは逆導電型であり、かつ、第１の領域よりも非導電型不純物の濃度が低くなっている。つまり、第２の領域は、チャネルとは逆導電型の特性を有している。それゆえ、チャネルが電子で形成され、且つ第２の半導体層がｐ型である場合はチャネルのエネルギーレベルを引き上げるのと同様に、第２の領域は、第２の半導体層下におけるチャネルの端部（チャネルが含有領域と非含有領域との界面にぶつかる部分）におけるチャネルのエネルギーレベルを十分に引き上げることができる。また、チャネルが正孔で形成され、且つ第２の半導体層がｎ型半導体である場合はチャネルのエネルギーレベルを引き下げるのと同様に、第２の領域は、第２の半導体層下におけるチャネルの端部におけるチャネルのエネルギーレベルを十分に引き下げることができる。これにより、ゲート電極下におけるチャネルの端部でのリーク電流の発生を抑制することができる。また、電界効果トランジスタをパワートランジスタとして使用する場合には、このリーク電流による発熱を抑制するので、オフ耐圧を高くすることができる。
なお、ゲート電極下の第２の半導体層がチャネルとは逆導電型であるので、チャネルが電子で形成されている場合は、チャネルのエネルギーレベルを引き上げ、またチャネルが正孔で形成されている場合は、チャネルのエネルギーレベルを引き下げ、電界効果トランジスタをノーマリオン型ではなくノーマリオフ型にする。
なお、上記の「・・・の上に形成され」というのは、直接上に形成される場合だけでなく間接的に上に（介在層、介在膜の上に）形成される場合でもよい。
ここで、前記第１の半導体層は、キャリア走行層、キャリア供給層より構成され、前記キャリア走行層は前記キャリア供給層より小さなバンドギャップエネルギーを有し、前記チャネルは、前記キャリア走行層とキャリア供給層とのヘテロ接合および前記ゲート電極に印加される電圧によって発生する二次元キャリアガス層であってもよい。
この構成によれば、前記キャリア走行層と前記キャリア供給層とのバンドギャップエネルギー差を利用して、キャリア走行層とキャリア供給層の界面にチャネルとなる高濃度の二次元キャリアガスを発生させる。この高濃度の二次元キャリアガスにより電界効果トランジスタの大電流駆動化が可能となり、電界効果トランジスタをパワートランジスタとして利用可能にする。
ここで、前記チャネルにおけるキャリアが電子であり、前記第２の半導体層はｐ型半導体により形成されていてもよい。
この構成によれば、第２の半導体層がチャネルとは逆導電型のｐ型であることにより、ノーマリオフ型の電界効果トランジスタを実現することができる。
ここで、前記電界効果トランジスタがオフの状態において、前記界面部分で終端する前記チャネルの端部は前記第２の領域によって空乏化され、前記第２の半導体層の真下における前記チャネルの前記端部以外の部分は前記第２の半導体層によって空乏化されていてもよい。
この構成によれば、第２の領域は、チャネルが電子で形成されている場合は第２の半導体層下におけるチャネルの端部（チャネルが含有領域と非含有領域との界面にぶつかる部分）におけるチャネルのエネルギーレベルを十分に引き上げ、チャネルが正孔で形成されている場合は前記端部のエネルギーレベルを十分に引き下げる。これにより、ゲート下のチャネルの端部も空乏化されている。
ここで、前記第２の領域におけるｐ型キャリア濃度は１×１０15ｃｍ-3以上であってもよい。
この構成によれば、ゲート下のチャネルを空乏化させることが可能である。
ここで、前記電界効果トランジスタは、さらに、前記含有領域および第２の半導体層の周辺に形成され、非導電型不純物を含む素子分離領域としての第２の含有領域を有していてもよい。
この構成によれば、リーク電流をより一層抑制することができる。なぜなら、ゲート下のチャネルの端部から、前記含有領域と非含有領域との界面を介して、さらに前記含有領域と第２の半導体層との界面を通るリーク電流の経路を、第２含有領域によって遮断できるからである。
ここで、前記非導電型不純物は、遷移金属イオンであってもよい。
ここで、前記非導電型不純物は、ＦｅイオンおよびＲｕイオンのうち少なくとも１つであってもよい。
ここで、前記第１の半導体層及び第２の半導体層は窒化物半導体を含んでもよい。
この構成によれば、従来のＳｉやＧａＡｓを材料とするトランジスタと比較して、オフ耐圧をより高くすることができる。
ここで、前記含有領域は、前記非導電型不純物として（ａ）から（ｄ）の何れかを含む構成としてもよい。（ａ）Ｆイオン、（ｂ）Ｃイオン、（ｃ）ＦイオンおよびＣイオン、（ｄ）ＦイオンおよびＢイオン。
ここで、前記Ｆイオン、前記Ｃイオンおよび前記Ｂイオンの少なくとも１つの濃度はそれぞれ１×１０18ｃｍ-3以上１×１０22ｃｍ-3以下であってもよい。
本発明の他の電界効果トランジスタは、基板と、前記基板の上に積層された複数の半導体層からなり、且つチャネルを含む第１の半導体層と、前記第１の半導体層に形成されたソース電極およびドレイン電極と、ゲート電極と、前記第１の半導体層の上かつゲート電極の下に形成された第２の半導体層とを備え、前記第２の半導体層は、前記第１の半導体層のうち該第２の半導体層と接する層よりもバンドギャップが小さく、前記第１の半導体層は、非導電型不純物を含む含有領域と、該非導電型不純物を含まない非含有領域とを有し、前記含有領域は、前記非導電型不純物を含むことにより、前記非含有領域よりも高抵抗化されており、前記第１の半導体層は第１の領域を含み、前記第１の領域は前記含有領域と前記非含有領域の界面のうち前記第２の半導体層の真下の界面部分を含む当該界面部分近傍の領域であって、当該界面部分よりも前記含有領域側の領域であり、前記第２の半導体層は第２の領域を含み、前記第２の領域は、前記第１の領域の直上に位置する領域であり、前記第２の領域の前記非導電型不純物の濃度は、前記第１の領域の前記非導電型不純物の濃度よりも低くなっている。
本発明の電界効果トランジスタの製造方法は、基板上方に、複数の半導体層から成り、且つチャネルを含む第１の半導体層と、前記チャネルと逆導電型の第２の半導体層を順にエピタキシャル成長により形成する第１工程と、第２の半導体層のうちゲートに対応しない部分を除去する第２工程と、前記第１の半導体層内の周囲部分に選択的に非導電型不純物を導入する第３工程と、前記第１の半導体層にソース電極及びドレイン電極を形成する第４工程と、前記第２の半導体層の上にゲート電極を形成する第５工程とを有し、前記第３工程において、前記第２の半導体層の前記非導電型不純物の濃度が前記第１の半導体層の前記非導電型不純物の濃度よりも低くなるように前記非導電型不純物を導入する。
この構成によれば、ノーマリオフ型でリーク電流が小さく高いオフ耐圧を有する電界効果トランジスタを実現することができる上記の電界効果トランジスタを製造することができる。
本発明の電界効果トランジスタの他の製造方法は、基板上方に、複数の半導体層から成り、且つチャネルを含む第１の半導体層と、前記第１の半導体層のうち該第２の半導体層と接する層よりバンドギャップが小さい第２の半導体層を順にエピタキシャル成長により形成する第１工程と、第２の半導体層のうちゲートに対応しない部分を除去する第２工程と、前記第１の半導体層内の周囲部分に選択的に非導電型不純物を導入する第３工程と、前記第１の半導体層にソース電極及びドレイン電極を形成する第４工程と、前記第２の半導体層の上にゲート電極を形成する第５工程とを有し、前記第３工程において、前記第２の半導体層の前記非導電型不純物の濃度が前記第１の半導体層の前記非導電型不純物の濃度よりも低くなるように前記非導電型不純物を導入する。
本発明の電界効果トランジスタのさらに他の製造方法は、基板上方に、複数の半導体層から成り、且つチャネルを含む第１の半導体層をエピタキシャル成長により形成する第１工程と、前記第１の半導体層の周辺の領域に非導電型不純物を導入する第２工程と、前記チャネルと逆導電型の第２の半導体層をゲートに対応する部分に選択的に形成する第３工程と、前記第１の半導体層にソース電極及びドレイン電極を形成する第４工程と、前記第２の半導体層の上にゲート電極を形成する第５工程とを有する。
この構成によれば、より確実に、リーク電流を低減することができる。なぜなら、第１の半導体層への非導電型不純物を導入後に第２の半導体層を形成するので、前記第２の領域が非導電型不純物を含まない（つまりｐ型不純物をより多く含む）ことから、ゲート下のチャネルの端部をより確実に空乏化することができるからである。
本発明の電界効果トランジスタのさらに他の製造方法は、基板上方に、複数の半導体層から成り、且つチャネルを含む第１の半導体層をエピタキシャル成長により形成する第１工程と、前記第１の半導体層の周辺の領域に非導電型不純物を導入する第２工程と、前記第１の半導体層の表面の層よりバンドギャップの小さい第２の半導体層をゲートに対応する部分に選択的に形成する第３工程と、前記第１の半導体層にソース電極及びドレイン電極を形成する第４工程と、前記第２の半導体層の上にゲート電極を形成する第５工程とを有する。
本発明によれば、リーク電流が小さく高いオフ耐圧を有するノーマリオフ型の電界効果トランジスタを実現することができる。また、電界効果トランジスタの大電流駆動化が可能となり、電界効果トランジスタをパワートランジスタとして利用可能にする。さらに、前記含有領域と第２の半導体層との界面を通るリーク電流の経路を遮断することができる。
図１は、本発明の第１の実施形態に係る電界効果トランジスタの断面図である。 図２は、実施形態に係る電界効果トランジスタの平面図である。 図３Ａは、実施形態に係る電界効果トランジスタの断面図である。 図３Ｂは、実施形態に係る電界効果トランジスタの断面図である。 図４は、実施形態に係る電界効果トランジスタの電流電圧特性を示す図である。 図５Ａは、実施形態に係る電界効果トランジスタの製造方法Ａの一工程を示す図である。 図５Ｂは、実施形態に係る電界効果トランジスタの製造方法Ａの一工程を示す図である。 図５Ｃは、実施形態に係る電界効果トランジスタの製造方法Ａの一工程を示す図である。 図５Ｄは、実施形態に係る電界効果トランジスタの製造方法Ａの一工程を示す図である。 図５Ｅは、実施形態に係る電界効果トランジスタの製造方法Ａの一工程を示す図である。 図５Ｆは、実施形態に係る電界効果トランジスタの製造方法Ａの一工程を示す図である。 図６Ａは、実施形態に係る電界効果トランジスタの製造方法Ｂの一工程を示す図である。 図６Ｂは、実施形態に係る電界効果トランジスタの製造方法Ｂの一工程を示す図である。 図６Ｃは、実施形態に係る電界効果トランジスタの製造方法Ｂの一工程を示す図である。 図６Ｄは、実施形態に係る電界効果トランジスタの製造方法Ｂの一工程を示す図である。 図６Ｅは、実施形態に係る電界効果トランジスタの製造方法Ｂの一工程を示す図である。 図６Ｆは、実施形態に係る電界効果トランジスタの製造方法Ｂの一工程を示す図である。 図７は、実施形態の変形例に係る電界効果トランジスタの断面図である。 図８Ａは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｃの一工程を示す図である。 図８Ｂは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｃの一工程を示す図である。 図８Ｃは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｃの一工程を示す図である。 図８Ｄは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｃの一工程を示す図である。 図８Ｅは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｃの一工程を示す図である。 図８Ｆは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｃの一工程を示す図である。 図８Ｇは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｃの一工程を示す図である。 図８Ｈは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｃの一工程を示す図である。 図９Ａは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｄの一工程を示す図である。 図９Ｂは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｄの一工程を示す図である。 図９Ｃは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｄの一工程を示す図である。 図９Ｄは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｄの一工程を示す図である。 図９Ｅは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｄの一工程を示す図である。 図９Ｆは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｄの一工程を示す図である。 図９Ｇは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｄの一工程を示す図である。 図９Ｈは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｄの一工程を示す図である。 図１０Ａは、従来技術における電界効果トランジスタの断面図である。 図１０Ｂは、本発明の参考例における電界効果トランジスタの断面図である。 図１１Ａは、従来技術におけるゲート領域の断面におけるエネルギーバンド図である。 図１１Ｂは、従来技術におけるゲート領域の断面におけるエネルギーバンド図である。
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
図１は本発明の第１の実施形態に係る電界効果トランジスタの断面図の構成を示している。図１に示すように、第１の実施形態に係る電界効果トランジスタは、主面の面方位が（０００１）面のサファイアからなるサファイア基板１０１の主面上に、膜厚が１００ｎｍの窒化アルミニウム（ＡｌＮ）からなるバッファ層１０２と、膜厚が２μｍのアンドープの窒化ガリウム（ＧａＮ）層１０３と、膜厚が２５ｎｍのアンドープの窒化アルミニウムガリウム（ＡｌＧａＮ）層１０４と、膜厚が５０ｎｍのｐ型ＡｌＧａＮ層１０５とが、順次エピタキシャル成長により形成されている。ここでは、各ＡｌＧａＮ層１０４、１０５におけるＡｌ組成はいずれも２０％としている。但し、アンドープＧａＮ層１０３にはＡｌxＧａ1-xＮ（但し、ｘは、０≦ｘ≦１である。）を、アンドープＡｌＧａＮ層１０４にはＡｌyＧａ1-yＮ（但し、ｙは、０＜ｙ≦１である。）を、ｐ型ＡｌＧａＮ層１０５にはＡｌzＧａ1-zＮ（但し、ｚは、０≦ｚ≦１である。）を用いることができる。ここで「アンドープ」とは、不純物は意図的に導入されていないことを意味するものとする。
ニッケル（Ｎｉ）からなるゲート電極１０６がｐ型ＡｌＧａＮ層１０５とオーミック接触して形成されている。また、ゲート電極１０６の両側には、アンドープＡｌＧａＮ層１０４と接触するように、それぞれチタン（Ｔｉ）／アルミニウム（Ａｌ）からなるソース電極１０７及びドレイン電極１０８が形成されている。
ゲート電極１０６、ソース電極１０７及びドレイン電極１０８を除くアンドープＡｌＧａＮ層１０４及びｐ型ＡｌＧａＮ層１０５の上面及び壁面には、窒化シリコン（ＳｉＮ）からなる保護膜としてＳｉＮ膜１０９が形成されている。
ゲート電極１０６、ソース電極１０７及びドレイン電極１０８に対して外側の領域には、非導電型不純物である、例えばアルゴン（Ａｒ）イオン等がアンドープＧａＮ層１０３の上部にまで達するようにイオン注入され、高抵抗化（つまり絶縁体化または非導電化）されたイオン注入領域１１０、すなわち、非導電型不純物の含有領域が形成されている。この高抵抗化とはチャネル層である二次元電子ガス層より高抵抗であることを意味する。ここで、アンドープＧａＮ層１０３及びアンドープＡｌＧａＮ層１０４において、イオン注入がされず高抵抗化されていない領域を、非導電型不純物の非含有領域とする。また注入するイオンは鉄（Ｆｅ）イオンやルテニウム（Ｒｕ）イオンなどの遷移金属イオンであるとなおよい。さらに、含有領域における非導電型不純物濃度は１×１０16ｃｍ-3以上であることが好ましい。
ここで、ｐ型ＡｌＧａＮ層１０５のキャリア濃度は、ｐ型ＡｌＧａＮ層１０５下のチャネルを空乏化できる程度あればよく、１×１０15ｃｍ-3以上であることが好ましい。また、ｐ型ＡｌＧａＮ層１０５への空乏層の広がりを抑制するには、該ｐ型ＡｌＧａＮ層１０５のキャリア濃度は１×１０18ｃｍ-3以上であることが望ましい。
図２は本発明の第１の実施形態に係る電界効果トランジスタの平面図である。なお、図１に示した本実施形態の電界効果トランジスタの断面図は図２の本実施形態の電界効果トランジスタの平面図に記載の点線Ａにおける断面図である。イオン注入により形成されたイオン注入領域１１０はアンドープＧａＮ層１０３及びアンドープＡｌＧａＮ層１０４のみに形成され、ｐ型ＡｌＧａＮ層１０５にはイオン注入は行われず、イオン注入領域は形成されていない。
図３Ａ、図３Ｂは本発明の第１の実施形態に係る電界効果トランジスタの断面図である。図３Ｂでは、リーク電流の抑制に関連する領域を明示している。なお、図３Ａ、図３Ｂは図２の本実施形態の電界効果トランジスタの平面図に記載の点線Ｂにおける断面のうち、ゲート電極１０６下の部分のみの右半分のみの断面図である。
図３Ｂのように、アンドープＡｌＧａＮ層１０４およびアンドープＧａＮ層１０３は、チャネルを含む第１の半導体層を構成する。ここで、チャネルは、アンドープＡｌＧａＮ層１０４とアンドープＧａＮ層１０３とのヘテロ接合により発生する二次元電子ガスを意味する。
第１の半導体層は、素子分離領域として設けられた、非導電型不純物を含む含有領域（イオン注入領域１１０）と、それ以外の領域である非含有領域とを有する。非含有領域は、当該非導電型不純物を含まない領域である。含有領域（イオン注入領域１１０）は、図２のように、電界効果トランジスタの周辺部に形成される。
第１の半導体層は第１の領域を含む。この第１の領域は、図２および図３Ｂの破線で示すように、含有領域（イオン注入領域１１０）と非含有領域の界面のうち前記第２の半導体層の真下の界面部分を含む当該界面部分の近傍の領域であって、当該界面部分よりも含有領域側の領域である。
第２の半導体層は第２の領域を含む。この第２の領域は、図３Ｂの破線で示すように、第１の領域の直上に位置する第２半導体層の領域である。第２の領域の非導電型不純物の濃度は、第１の領域の非導電型不純物の濃度よりも低くなっている。または、第２の領域は、非導電型不純物を含まない。
第２の領域が非導電型不純物を含まない、または第２の領域の非導電型不純物の濃度が第１の領域よりも低いというのは、単純に言えば、アンドープＧａＮ層１０３、アンドープＡｌＧａＮ層１０４の一部にのみイオン注入によりイオン注入領域１１０が形成されているが、ｐ型ＡｌＧａＮ層１０５にはイオン注入は行われていないということである。
本実施形態のトランジスタでは、イオン注入領域１１０とアンドープＧａＮ層１０３及びアンドープＡｌＧａＮ層１０４の界面の直上に位置するｐ型ＡｌＧａＮ層１０５にイオンが注入されていないことから、アンドープＧａＮ層１０３及びアンドープＡｌＧａＮ層１０４とｐ型ＡｌＧａＮ層１０５の接続により発生するビルトインポテンシャルにより、イオン注入領域１１０とアンドープＧａＮ層１０３及びアンドープＡｌＧａＮ層１０４の界面のエネルギーポテンシャルが上昇するため、界面における二次元電子ガスの残存を抑制することが可能となり、リーク電流を低減することが可能となる。
言い換えれば、第２の領域は、チャネルとは逆導電型であり、かつ、第１の領域よりも非導電型不純物の低い濃度（濃度０を含む）になっている。つまり、第２の領域は、チャネル（二次元電子ガス）とは逆導電型の特性を有している。それゆえ、第２の半導体層は、チャネルのエネルギーレベルを引き上げる。つまり、図１１Ｂのバンドギャップエネルギーを図１１Ａに引き上げる。これと同様に、第２の領域は、ゲート電極下におけるチャネルの端部（チャネルが含有領域と非含有領域との界面にぶつかる部分）におけるチャネルのエネルギーレベルを十分に引き上げる。これにより、電界効果トランジスタがオフのときのチャネルの当該端部を空乏化するので、ゲート電極下におけるチャネルの端部でのリーク電流の発生を抑制することができる。その結果、電界効果トランジスタをパワートランジスタとして使用する場合には、このリーク電流による発熱を抑制するので、オフ耐圧を高くすることができる。
また、ゲート電極下の第２の半導体層は、チャネルとは逆導電型であるので、チャネルのエネルギーレベルを引き上げるので、ゲート電極下におけるチャネルを空乏化する。これにより、電界効果トランジスタをノーマリオン型ではなくノーマリオフ型にする。
なお、イオン注入領域１１０とアンドープＧａＮ層１０３及びアンドープＡｌＧａＮ層１０４の界面における二次元電子ガスの残存を抑制するには、界面を含む界面近傍の領域であって、イオン注入領域１１０側の領域の直上において、ｐ型ＡｌＧａＮ層１０５にイオンが注入されていなければよい。ここでいう近傍とは、イオン注入する際にイオンが拡散する範囲の揺らぎ分、すなわちイオン注入領域１１０とアンドープＧａＮ層１０３及びアンドープＡｌＧａＮ層１０４の界面（非導電型不純物の含有領域と非含有領域の界面）の揺らぎ分あれば良く、界面から５０ｎｍ以上あれば良い。５００ｎｍ以上あればより効果的であり、１μｍ以上あればさらに二次元電子ガスの残存を効果的に抑制できる。
以上のように形成された電界効果トランジスタの電流電圧（Ｉ−Ｖ）特性を図４に示す。図４はドレイン電圧Ｖｄｓを１０Ｖに設定した場合のゲート電圧Ｖｇｓとドレイン電流Ｉｄｓとの関係を表している。破線は第２の領域に非導電型不純物が注入されている場合、実線は第２の領域に非導電型不純物が注入されていない場合の特性を示す。前者の場合に比べて後者の場合のオフ状態におけるリーク電流が低減していることが分かる。
図５Ａ〜図５Ｆは、本実施形態に係るトランジスタの製造方法Ａの工程を示す断面図である。
まず、図５Ａに示すように、サファイア基板１０１の（０００１）面上に有機金属気相成長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）により、厚さが１００ｎｍのＡｌＮバッファ層１０２、厚さ２μｍのアンドープＧａＮ層１０３、厚さが２５ｎｍのアンドープＡｌＧａＮ層１０４、厚さが１００ｎｍのｐ型ＡｌＧａＮ層１０５を順に形成する。続いて、図５Ｂに示すように、例えばＩＣＰ（Ｉｎｄｕｃｔｉｖｅ−Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチングなどのドライエッチングにより、ｐ型ＡｌＧａＮ層１０５のうちゲート領域以外の部分を選択的に除去する。さらに、図５Ｃ（図２におけるＢ−Ｂ断面相当）及び図５Ｄ（図２におけるＡ−Ａ断面相当）に示すようにフォトレジストなどでカバーした状態で、例えばＡｒなどをイオン注入してイオン注入領域を形成し、アンドープＡｌＧａＮ層１０４、アンドープＧａＮ層１０３の一部を高抵抗化する。この際、アンドープＧａＮ層１０３、アンドープＡｌＧａＮ層１０４に注入したイオンが存在し、ｐ型ＡｌＧａＮ層１０５の不純物濃度がアンドープＧａＮ層１０３、アンドープＡｌＧａＮ層１０４の不純物濃度よりも低くなるように、イオン注入時の加速エネルギーとドーズ量を制御する。その後、図５Ｅに示すように、ｐ型ＡｌＧａＮ層１０５の上にＮｉゲート電極１０６、アンドープＡｌＧａＮ層１０４の上にＴｉ／Ａｌソース電極１０７及びＴｉ／Ａｌドレイン電極１０８を形成する。そして、図５Ｆに示すように、ＳｉＮ保護膜を例えばプラズマＣＶＤ等で堆積する。
図６Ａ〜図６Ｆは、本実施形態に係るトランジスタの製造方法Ｂの工程を示す断面図である。
まず、図６Ａに示すように、サファイア基板１０１の（０００１）面上に有機金属気相成長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）により、厚さが１００ｎｍのＡｌＮバッファ層１０２、厚さ２μｍのアンドープＧａＮ層１０３、厚さが２５ｎｍのアンドープＡｌＧａＮ層１０４を順に形成する。続いて、図６Ｂに示すようにフォトレジストなどでカバーした状態で、例えばＡｒなどをイオン注入してイオン注入領域を形成し、アンドープＡｌＧａＮ層１０４、アンドープＧａＮ層１０３の一部を高抵抗化する。また注入するイオンは鉄（Ｆｅ）イオンやルテニウム（Ｒｕ）イオンなどの遷移金属イオンであるとなおよい。図６Ｃ（図２におけるＢ−Ｂ断面相当）及び図６Ｄ（図２におけるＡ−Ａ断面相当）に示すように、厚さが１００ｎｍのｐ型ＡｌＧａＮ層１０５を選択的に形成した後、図６Ｅに示すようにｐ型ＡｌＧａＮ層１０５の上にＮｉゲート電極１０６、アンドープＡｌＧａＮ層１０４の上にＴｉ／Ａｌソース電極１０７及びＴｉ／Ａｌドレイン電極１０８を形成する。そして、図６Ｆに示すように、ＳｉＮ保護膜を例えばプラズマＣＶＤ等で堆積する。この製造方法Ｂによれば、より確実に、リーク電流を低減することができる。なぜなら、第１の半導体層（アンドープＡｌＧａＮ層１０４、アンドープＧａＮ層１０３）の一部への非導電型不純物を導入後に、第２の半導体層（ｐ型ＡｌＧａＮ層１０５）を形成するので、第２の領域が非導電型不純物を含まない（つまりｐ型不純物をより多く含む）ことから、ゲート下のチャネルの端部をより確実に空乏化することができるからである。
つぎに、本発明の第１の実施形態における電界効果トランジスタの変形例について図面を参照しながら説明する。
図７は本発明の第１の実施形態における電界効果の変形例に係る電界効果トランジスタの断面図構成を示している。図７に示すように、第１の実施形態に係る電界効果トランジスタは、ｐ型ＡｌＧａＮ層１０５にイオン注入領域（２）が形成されている点のみが図３Ａおよび図３Ｂに示す第１の実施形態に係る電界効果トランジスタと異なる。すなわち、この電界効果トランジスタは、図３Ａおよび図３Ｂと比較して、上から見て含有領域（イオン注入領域１１０）と第２の半導体層（ｐ型ＡｌＧａＮ層１０５）との周辺部分を囲む、非導電型不純物を含む素子分離領域としての第２の含有領域（イオン注入領域（２）１１１）が追加された点が異なる。
図７のように、イオン注入領域（２）１１１とイオンが注入されていないｐ型ＡｌＧａＮ層１０５の界面は、イオンが注入されていないアンドープＡｌＧａＮ層１０４とイオン注入領域１１０との界面よりも電界効果トランジスタの外側寄りに位置するように形成されている。
本実施形態のトランジスタでは、ｐ型ＡｌＧａＮ層１０５にイオン注入領域（２）１１１が形成されることにより、ｐ型ＡｌＧａＮ層１０５を介したリーク電流を低減することが可能となり、更なるリーク電流の低減が可能となる。なぜなら、ゲート下のチャネルの端部から、含有領域（イオン注入領域１１０）と非含有領域（イオンが注入されていないアンドープＡｌＧａＮ層１０４およびアンドープＧａＮ層１０３）との界面を介して、さらに含有領域と第２の半導体層（ｐ型ＡｌＧａＮ層１０５）との界面を通るリーク電流の経路を、第２の含有領域（イオン注入領域（２）１１１）によって遮断できるからである。ここでいうリーク電流の経路は、製造工程のばらつきによって形成される可能性があるが、第２の含有領域を備えることによって製造工程のばらつきを無視、あるいはばらつきの許容範囲を広くすることができる。
次に、本実施形態の変形例に係る電界効果トランジスタの製造方法の一例Ｃについて説明する。図８Ａ〜図８Ｈは、本実施形態に係る半導体装置の製造方法Ｃを示す断面図である。
まず、図８Ａに示すように、サファイア基板１０１の（０００１）面上に有機金属気相成長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）により、厚さが１００ｎｍのＡｌＮバッファ層１０２、厚さ２μｍのアンドープＧａＮ層１０３、厚さが２５ｎｍのアンドープＡｌＧａＮ層１０４、厚さが１００ｎｍのｐ型ＡｌＧａＮ層１０５を順に形成する。続いて、図８Ｂに示すように、例えばＩＣＰ（Ｉｎｄｕｃｔｉｖｅ−Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチングなどのドライエッチングにより、ｐ型ＡｌＧａＮ層１０５のうちゲート領域以外の部分を選択的に除去する。さらに、図８Ｃ及び図８Ｄに示すようにフォトレジストなどでカバーした状態で、例えばＡｒなどをイオン注入してイオン注入領域を形成し、アンドープＡｌＧａＮ層１０４、アンドープＧａＮ層１０３の一部を高抵抗化する。この際、アンドープＧａＮ層１０３、アンドープＡｌＧａＮ層１０４に注入したイオンが存在し、ｐ型ＡｌＧａＮ層１０５の不純物濃度がアンドープＧａＮ層１０３、アンドープＡｌＧａＮ層１０４の不純物濃度よりも低くなるように、イオン注入時の加速エネルギーとドーズ量を制御する。また注入するイオンは遷移金属イオンであるとなおよく、鉄（Ｆｅ）イオンやルテニウム（Ｒｕ）イオンなどが好ましい。その後、図８Ｅ及び図８Ｆに示すようにフォトレジストなどでカバーした状態で、イオン注入領域１１０よりも外側の領域に例えばＡｒなどをイオン注入してイオン注入領域（２）１１１を形成し、ｐ型ＡｌＧａＮ層１０５、アンドープＡｌＧａＮ層１０４、アンドープＧａＮ層１０３の一部を高抵抗化する。図８Ｇに示すように、ｐ型ＡｌＧａＮ層１０５の上にＮｉゲート電極１０６、アンドープＡｌＧａＮ層１０４の上にＴｉ／Ａｌソース電極１０７及びＴｉ／Ａｌドレイン電極１０８を形成する。そして、図８Ｈに示すように、ＳｉＮ保護膜を例えばプラズマＣＶＤ等で堆積する。
次に、本実施形態の変形例に係るトランジスタの製造方法の一例Ｄについて説明する。図９Ａ〜図９Ｈは、本実施形態に係る半導体装置の製造方法Ｄを示す断面図である。
まず、図９Ａに示すように、サファイア基板１０１の（０００１）面上に有機金属気相成長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）により、厚さが１００ｎｍのＡｌＮバッファ層１０２、厚さ２μｍのアンドープＧａＮ層１０３、厚さが２５ｎｍのアンドープＡｌＧａＮ層１０４を順に形成する。続いて、図９Ｂに示すようにフォトレジストなどでカバーした状態で、例えばＡｒなどをイオン注入してイオン注入領域を形成し、アンドープＡｌＧａＮ層１０４、アンドープＧａＮ層１０３の一部を高抵抗化する。また注入するイオンは鉄（Ｆｅ）イオンやルテニウム（Ｒｕ）イオンなどの遷移金属イオンであるとなおよい。図９Ｃ及び図９Ｄに示すように、厚さが１００ｎｍのｐ型ＡｌＧａＮ層１０５を選択的に形成した後、図９Ｅ及び図９Ｆに示すようにフォトレジストなどでカバーした状態で、イオン注入領域１１０よりも外側の領域に例えばＡｒなどをイオン注入してイオン注入領域（２）１１１を形成し、ｐ型ＡｌＧａＮ層１０５、アンドープＡｌＧａＮ層１０４、アンドープＧａＮ層１０３の一部を高抵抗化する。図９Ｇに示すようにｐ型ＡｌＧａＮ層１０５の上にＮｉゲート電極１０６、アンドープＡｌＧａＮ層１０４の上にＴｉ／Ａｌソース電極１０７及びＴｉ／Ａｌドレイン電極１０８を形成する。そして、図９Ｈに示すように、ＳｉＮ保護膜を例えばプラズマＣＶＤ等で堆積する。この製造方法Ｄによれば、上記の製造方法Ｂと同様の理由により、より確実にリーク電流を低減するとともに、第２の含有領域（イオン注入領域（２）１１１）による遮断によって更にリーク電流をより一層低減することができる。
なお、上記実施の形態の電界効果トランジスタでは、第２の半導体層がｐ型ＡｌＧａＮにより構成され、第１の半導体層がｉ−ＡｌＧａＮおよびｉ−ＧａＮ（ｉはアンドープの意味）により構成されているが、異なる窒化物系材料でもよい。例えば、第２の半導体層がｐ型ＧａＮにより構成され、第１の半導体層がｉ−ＡｌＧａＮおよびｉ−ＩｎＧａＮにより構成されていてもよい。
また、上記実施の形態の電界効果トランジスタにおいてガリウム砒素系材料を用いてもよい。例えば、第２の半導体層がｐ型ＧａＡｓにより構成され、第１の半導体層がｎ型ＡｌＧａＡｓおよびｉ−ＧａＡｓにより構成され、サファイア基板の代わりに半絶縁性ＧａＡｓ基板を用いてもよい。
また、上記実施の形態の電界効果トランジスタにおいてインジウムリン系材料を用いてもよい。例えば、第２の半導体層がｐ型ＩｎＧａＡｓにより構成され、第１の半導体層がｎ型ＩｎＡｌＡｓおよびｉ−ＩｎＧａＡｓにより構成され、サファイア基板の代わりに半絶縁性ＩｎＰ基板を用いてもよい。この場合、半絶縁性ＩｎＰ基板上に第１半導体層および第２の半導体層をエピタキシャル成長させることで、ＧａＡｓ基板上よりもＩｎの組成を多くでき、より電子移動度が大きな電界効果トランジスタを実現できる。
なお、含有領域（イオン注入領域１１０）、第１の領域および第２の領域は、電界効果トランジスタの周辺の全周に形成しなくてもよく、周辺のうち少なくともゲート電極の下の部分に形成されていればよい。例えば、図７において、含有領域（イオン注入領域１１０）、第１の領域および第２の領域をゲート電極の下の部分にのみ形成してもよい。
また、含有領域（イオン注入領域１１０）を電界効果トランジスタの周辺の全周に形成し、第１および第２の領域を周辺のうち少なくともゲート電極の下の部分に形成してもよい。
なお、上記実施形態中の記載において、ＡｌＧａＮはＡｌxＧａ1-xＮ（但し、ｘは、０＜ｘ＜１である。）を表し、ＩｎＧａＮはＩｎyＧａ1-yＮ（ｙは、０＜ｙ＜１である。）を表し、ＩｎＡｌＧａＮはＩｎyＡｌxＧａ1-x-yＮ（ｘ、ｙは、０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ＜１である。）を表す。このことはＩｎＧａＡｓおよびＩｎＡｌＡｓについても同様である。
また、上記実施の形態において、電界効果トランジスタにおいて、チャネルを二次元電子ガスとし、第２の半導体層をｐ型としたが、これに限られず、チャネルを二次元正孔ガスとし、第２の半導体層をｎ型としても良い。
この場合、サファイア基板上に、ＡｌＮバッファ層、アンドープＡｌＧａＮ層、アンドープＧａＮ層、ｎ型ＡｌＧａＮ層を順に形成し、アンドープＧａＮ層に接するようにＮｉソース電極及びＮｉドレイン電極が形成され、ｎ型ＡｌＧａＮ層にＴｉ／Ａｌからなるオーミック電極が形成されている。このようにすることで、アンドープＡｌＧａＮ層とアンドープＧａＮ層の界面に二次元正孔ガスが発生し、且つｎ型ＡｌＧａＮの接続により、ｎ型ＡｌＧａＮ直下のアンドープＡｌＧａＮ層、アンドープＧａＮ層のエネルギーレベルが引き下げされ、二次元正孔ガスは空乏化し、ノーマリオフ動作を実現できる。また、イオン注入を前記実施形態と同様に行うことでリーク電流を低減することが可能となる。
また、上記実施の形態において、第２の半導体層はチャネルとは逆導電型としたが、これは第２の半導体層下のチャネルを空乏化させる手段の一つであり、これに限られない。例えば、第１の半導体層における、第２の半導体層と接する層よりもバンドギャップの小さい材料で第２の半導体層を形成しても、同様に第２の半導体層下のチャネルを空乏化させる事が出来る。
例えば、サファイア基板上にＡｌＮバッファ層、ＡｌＮバッファ層、アンドープＧａＮ層、アンドープＡｌＧａＮ層、アンドープｌｎＧａＮ層を順に形成し、アンドープＡｌＧａＮに接するようにＴｉ／Ａｌソース電極及びＴｉ／Ａｌドレイン電極が形成され、アンドープＩｎＧａＮ層に接するようにＮｉゲート電極が形成されている。このようにすることで、アンドープＩｎＧａＮ層とアンドープＡｌＧａＮ層の接続により発生するピエゾ電界が、アンドープＩｎＧａＮ直下のアンドープＧａＮ層、アンドープＡｌＧａＮ層のエネルギーレベルが引き上げられ、二次元電子ガスは空乏化し、ノーマリオフ動作を実現できる。また、イオン注入を前記実施形態と同様に行うことでリーク電流を低減することが可能となる。
なお、上記実施の形態では、ソース電極１０７およびドレイン電極１０８のそれぞれが第１の半導体層（アンドープＡｌＧａＮ層１０４）の上に形成されている例を示したが、ソース電極１０７およびドレイン電極１０８それぞれは、リセス構造であってもよい。すなわち、両電極のそれぞれは、半導体装置の表面から第１の半導体層（アンドープＡｌＧａＮ層１０４）および二次元電子ガス層を貫通し、さらにアンドープＧａＮ層１０３の内部に至るリセスに埋め込まれていてもよい。
全ての実施例において、イオン注入領域１１０およびイオン注入領域（２）１１１に注入するイオンはＣイオンやＦイオンが好ましく、さらにＦイオンとＣイオンが同時に共存することやＦイオンとＢイオンが共存することがなお良い。
トランジスタの製造プロセス中でウェハが高温にさらされることがあり、その際の熱でイオン注入により高抵抗化した領域の抵抗が低下してしまうという課題を有する。ＦイオンとＣイオンが同時に共存すること、またはＦイオンとＢイオンが共存することにより、熱に対する耐性が高くなり、イオン注入領域の抵抗値の低下を軽減することが可能となる。また、Ｆイオン、Ｃイオン、Ｂイオンの濃度がそれぞれ１×１０18ｃｍ-3以上であると良く、１×１０19ｃｍ-3から１×１０22ｃｍ-3以下の範囲であるとなお良い。
本発明に係るトランジスタ及びその製造方法は、ノーマリオフ型で且つ高いオフ耐圧を有する窒化物半導体からなる半導体装置を実現でき、例えば民生機器の電源回路等に用いられるパワートランジスタに適用可能な窒化物半導体を用いた半導体装置及びその製造方法等に有用である。
１０１ サファイア基板
１０２ ＡｌＮ層
１０３ アンドープＧａＮ層
１０４ アンドープＡｌＧａＮ層
１０５ ｐ型ＡｌＧａＮ層
１０６ Ｎｉゲート電極
１０７ Ｔｉ／Ａｌソース電極
１０８ Ｔｉ／Ａｌドレイン電極
１０９ ＳｉＮ膜
１１０ イオン注入領域
１１１ イオン注入領域（２）
本発明は、例えば民生機器の電源回路等に用いられるパワートランジスタに適用可能な窒化物半導体を用いた電界効果トランジスタ及びその製造方法に関する。
窒化ガリウム（ＧａＮ）に代表されるIII族窒化物半導体は、例えば窒化ガリウム（ＧａＮ）及び窒化アルミニウム（ＡｌＮ）の禁止帯幅が室温でそれぞれ３．４ｅＶ及び６．２ｅＶと大きいワイドギャップ半導体であり、絶縁破壊電界が大きく且つ電子飽和速度が砒化ガリウム（ＧａＡｓ）やシリコン（Ｓｉ）等と比べて大きいという特徴を有している。そこで、高周波用電子デバイス又は高出力電子デバイスとして、ＧａＮ系の化合物半導体材料を用いた電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）の研究開発が活発に行われている。
ＧａＮ等の窒化物半導体材料は、ＡｌＮ又は窒化インジウム（ＩｎＮ）と種々の混晶を得られるため、従来のＧａＡｓ等の砒素系半導体材料と同様にヘテロ接合を形成することが可能である。窒化物半導体によるヘテロ接合、例えばＡｌＧａＮ／ＧａＮヘテロ構造においては、その界面に自発分極及びピエゾ分極によって生じる高濃度のキャリアが不純物をドーピングしない状態でも発生するという特徴を有する。このため、窒化物半導体によりＦＥＴを作製すると、デプレッション型（ノーマリオン型）になり易く、エンハンスメント型（ノーマリオフ型）にはなりにくい。しかしながら、現在のパワーエレクトロニクス分野で使用されているデバイスのほとんどがノーマリオフ型であり、ＧａＮ系の窒化物半導体デバイスにおいてもノーマリオフ型が強く求められている。
ノーマリオフ型のトランジスタには、ＡｌＧａＮ／ＧａＮ構造におけるＡｌＧａＮ層をゲート電極の下側部分でのみ薄膜化する、いわゆるリセス構造を形成し、二次元電子ガス（２ＤＥＧ）濃度を減少させて、閾値電圧を正の値にシフトさせる構造や、主面の面方位が｛１０−１２｝面であるサファイア基板の主面上に、面方位が｛１１−２０｝面であるＧａＮ層を成長し、サファイア基板の主面に対して垂直な方向には分極電界が生じないようにすることにより、ノーマリオフ型を実現する等の方法が報告されている。ここで、面方位のミラー指数に付した負符号は、該負符号に続く一の指数の反転を便宜的に表している。
ノーマリオフ型のＦＥＴを実現する有望な構造として、ゲート電極形成部にｐ型ＡｌＧａＮ層を形成した接合型電界効果トランジスタ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＪＦＥＴ）が提案されている。
図１０Ａは、従来技術（例えば特許文献１）におけるノーマリオフ型の窒化物半導体からなる電界効果トランジスタの断面を示す図である。図１０Ａは、ゲート電極、ソース電極、ドレイン電極の並び方向の断面図である。
この電界効果トランジスタは、サファイア基板５０１上にＡｌＮバッファ層５０２、アンドープＧａＮ層５０３、アンドープＡｌＧａＮ層５０４、ｐ型ＧａＮ層５０５、高濃度ｐ型ＧａＮ層５０６が順に形成され、ゲート電極５１１が高濃度ｐ型ＧａＮ層５０６とオーミック接合する。アンドープＡｌＧａＮ層５０４の上にはソース電極５０９及びドレイン電極５１０が設けられる。素子分離領域５０７は、電界効果トランジスタと外側の他の回路とを分離するために、電界効果トランジスタの周辺部(周囲)に設けられる。
図１１Ａは、この電界効果トランジスタのゲート領域の縦断面におけるエネルギーバンド図であり、図１１Ｂは、ゲート領域とソース領域との間での縦断面におけるエネルギーバンド図である。
図１１Ａ、図１１Ｂに示すように、アンドープＡｌＧａＮ層５０４とアンドープＧａＮ層５０３のヘテロ界面では、アンドープ層同士の接合であるが、自発分極及びピエゾ分極により生じた電荷のために伝導帯に溝が形成されている。一方、図１１Ｂに示すように、ゲート領域以外の素子領域では、ｐ型ＧａＮ層５０５がアンドープＡｌＧａＮ層５０４上に接続されていないため、この伝導帯の溝はフェルミレベルよりも低い位置にあり、ゲート電圧を印加しない状態でも二次元電子ガスが形成されている。しかし、ゲート領域では図１１Ａに示すように、ｐ型ＧａＮ層５０５がアンドープＡｌＧａＮ層５０４と接続されていることによって、アンドープＡｌＧａＮ層５０４及びアンドープＧａＮ層５０３のエネルギーレベルが引き上げられ、アンドープＡｌＧａＮ層５０４とアンドープＧａＮ層５０３のヘテロ界面における伝導帯の溝がフェルミレベルとほぼ同じ位置になっている。その結果、ゲート電極にバイアスを印加しない状態ではゲート領域に二次元電子ガスが形成されず、ノーマリオフ状態となる。
このように、ＪＦＥＴ構造において、ｐ型ＡｌＧａＮ層をＡｌＧａＮからなるバリア層と接続することにより、ＡｌＧａＮ層のポテンシャルエネルギーが引き上げられる。これにより、ｐ型ＡｌＧａＮ層が形成されたゲート電極形成部の直下に形成される二次元電子ガスの濃度を減少させることができるため、ＪＦＥＴはノーマリオフ動作が可能となる。また、ゲート電極形成部に、金属と半導体との接合であるショットキー接合と比べてビルトインポテンシャルが大きいｐｎ接合を用いるため、ゲートの立ち上がり電圧を大きくすることができる。
なお、ここで、ＡｌＧａＮはＡｌxＧａ1-xＮ（但し、ｘは、０＜ｘ＜１である。）を表し、ＩｎＧａＮはＩｎyＧａ1-yＮ（ｙは、０＜ｙ＜１である。）を表し、ＩｎＡｌＧａＮはＩｎyＡｌxＧａ1-x-yＮ（ｘ、ｙは、０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ＜１である。）を表す。この表記は以下についても同様である。
特開２００６−３３９５６１号公報
しかしながら、前記従来の窒化物半導体からなるＪＦＥＴは、トランジスタがオフ状態におけるリーク電流が大きく、オフ耐圧が低下する問題を有している。
図１０Ｂは、発明者らが作製した本発明の参考例の断面図である。
図１０Ｂは、ゲート電極、ソース電極、ドレイン電極の並び方向と垂直な方向の断面図である。ただし、図１０Ｂでは、ゲート電極の下の部分のみの右半分のみを示している。
図１０Ｂを用いて具体的に説明すると、アンドープＡｌＧａＮ層５０４とアンドープＧａＮ層５０３とのヘテロ界面の端部のうちゲートの下の部分のヘテロ界面端部にリーク電流が発生する。つまり、ゲートの下における素子分離領域５０７とヘテロ界面端部とが接する部分にリーク電流が発生する。このゲート下のリーク電流のパスは、ヘテロ界面を介してソース電極とドレイン電極間のリーク経路を形成する。
リーク電流が生じる理由は、ゲートの下における素子分離領域５０７とヘテロ界面端部とが接する部分では、トランジスタがオフのときのバンドギャップエネルギーが図１１Ａと図１１Ｂの中間的な状態（空乏化されないで電子が存在する状態）になっているからであると考えられる。つまり、ゲート下におけるヘテロ界面端部では、ｐ型ＧａＮ層５０５がアンドープＡｌＧａＮ層５０４及びアンドープＧａＮ層５０３のエネルギーレベルを十分に引き上げることができずに、二次元電子ガスを完全に空乏化できないからであると考えられる。
また、電界効果トランジスタをパワートランジスタとして使用する場合には、このリーク電流による発熱が大きく、その結果オフ耐圧を低下させる。
本発明は、前記従来の問題に鑑み、窒化物半導体からなるノーマリオフ型の半導体装置であって、オフ状態でのリーク電流を抑え、かつオフ耐圧を向上させた電界効果トランジスタを提供することを目的とする。
上記課題を解決するため本発明の電界効果トランジスタは、基板と、前記基板の上に積層された複数の半導体層からなり、且つチャネルを含む第１の半導体層と、前記第１の半導体層に形成されたソース電極およびドレイン電極と、ゲート電極と、前記第１の半導体層の上かつゲート電極の下に形成され、前記チャネルとは逆導電型の第２の半導体層と、を備え、前記第１の半導体層は、非導電型不純物を含む含有領域と、該非導電型不純物を含まない非含有領域とを有し、前記含有領域は、前記非導電型不純物を含むことにより、前記非含有領域よりも高抵抗化されており、前記第１の半導体層は第１の領域を含み、前記第１の領域は前記含有領域と前記非含有領域の界面のうち前記第２の半導体層の真下の界面部分を含む当該界面部分近傍の領域であって、当該界面部分よりも前記含有領域側の領域であり、前記第２の半導体層は第２の領域を含み、前記第２の領域は、前記第１の領域の直上に位置する領域であり、前記第２の領域の前記非導電型不純物の濃度は、前記第１の領域の前記非導電型不純物の濃度よりも低くなっている。
この構成によれば、リーク電流が小さく高いオフ耐圧を有するノーマリオフ型の電界効果トランジスタを実現することができる。というのは、第２の領域は、チャネルとは逆導電型であり、かつ、第１の領域よりも非導電型不純物の濃度が低くなっている。つまり、第２の領域は、チャネルとは逆導電型の特性を有している。それゆえ、チャネルが電子で形成され、且つ第２の半導体層がｐ型である場合はチャネルのエネルギーレベルを引き上げるのと同様に、第２の領域は、第２の半導体層下におけるチャネルの端部（チャネルが含有領域と非含有領域との界面にぶつかる部分）におけるチャネルのエネルギーレベルを十分に引き上げることができる。また、チャネルが正孔で形成され、且つ第２の半導体層がｎ型半導体である場合はチャネルのエネルギーレベルを引き下げるのと同様に、第２の領域は、第２の半導体層下におけるチャネルの端部におけるチャネルのエネルギーレベルを十分に引き下げることができる。これにより、ゲート電極下におけるチャネルの端部でのリーク電流の発生を抑制することができる。また、電界効果トランジスタをパワートランジスタとして使用する場合には、このリーク電流による発熱を抑制するので、オフ耐圧を高くすることができる。
なお、ゲート電極下の第２の半導体層がチャネルとは逆導電型であるので、チャネルが電子で形成されている場合は、チャネルのエネルギーレベルを引き上げ、またチャネルが正孔で形成されている場合は、チャネルのエネルギーレベルを引き下げ、電界効果トランジスタをノーマリオン型ではなくノーマリオフ型にする。
なお、上記の「・・・の上に形成され」というのは、直接上に形成される場合だけでなく間接的に上に（介在層、介在膜の上に）形成される場合でもよい。
ここで、前記第１の半導体層は、キャリア走行層、キャリア供給層より構成され、前記キャリア走行層は前記キャリア供給層より小さなバンドギャップエネルギーを有し、前記チャネルは、前記キャリア走行層とキャリア供給層とのヘテロ接合および前記ゲート電極に印加される電圧によって発生する二次元キャリアガス層であってもよい。
この構成によれば、前記キャリア走行層と前記キャリア供給層とのバンドギャップエネルギー差を利用して、キャリア走行層とキャリア供給層の界面にチャネルとなる高濃度の二次元キャリアガスを発生させる。この高濃度の二次元キャリアガスにより電界効果トランジスタの大電流駆動化が可能となり、電界効果トランジスタをパワートランジスタとして利用可能にする。
ここで、前記チャネルにおけるキャリアが電子であり、前記第２の半導体層はｐ型半導体により形成されていてもよい。
この構成によれば、第２の半導体層がチャネルとは逆導電型のｐ型であることにより、ノーマリオフ型の電界効果トランジスタを実現することができる。
ここで、前記電界効果トランジスタがオフの状態において、前記界面部分で終端する前記チャネルの端部は前記第２の領域によって空乏化され、前記第２の半導体層の真下における前記チャネルの前記端部以外の部分は前記第２の半導体層によって空乏化されていてもよい。
この構成によれば、第２の領域は、チャネルが電子で形成されている場合は第２の半導体層下におけるチャネルの端部（チャネルが含有領域と非含有領域との界面にぶつかる部分）におけるチャネルのエネルギーレベルを十分に引き上げ、チャネルが正孔で形成されている場合は前記端部のエネルギーレベルを十分に引き下げる。これにより、ゲート下のチャネルの端部も空乏化されている。
ここで、前記第２の領域におけるｐ型キャリア濃度は１×１０15ｃｍ-3以上であってもよい。
この構成によれば、ゲート下のチャネルを空乏化させることが可能である。
ここで、前記電界効果トランジスタは、さらに、前記含有領域および第２の半導体層の周辺に形成され、非導電型不純物を含む素子分離領域としての第２の含有領域を有していてもよい。
この構成によれば、リーク電流をより一層抑制することができる。なぜなら、ゲート下のチャネルの端部から、前記含有領域と非含有領域との界面を介して、さらに前記含有領域と第２の半導体層との界面を通るリーク電流の経路を、第２含有領域によって遮断できるからである。
ここで、前記非導電型不純物は、遷移金属イオンであってもよい。
ここで、前記非導電型不純物は、ＦｅイオンおよびＲｕイオンのうち少なくとも１つであってもよい。
ここで、前記第１の半導体層及び第２の半導体層は窒化物半導体を含んでもよい。
この構成によれば、従来のＳｉやＧａＡｓを材料とするトランジスタと比較して、オフ耐圧をより高くすることができる。
ここで、前記含有領域は、前記非導電型不純物として（ａ）から（ｄ）の何れかを含む構成としてもよい。（ａ）Ｆイオン、（ｂ）Ｃイオン、（ｃ）ＦイオンおよびＣイオン、（ｄ）ＦイオンおよびＢイオン。
ここで、前記Ｆイオン、前記Ｃイオンおよび前記Ｂイオンの少なくとも１つの濃度はそれぞれ１×１０18ｃｍ-3以上１×１０22ｃｍ-3以下であってもよい。
本発明の他の電界効果トランジスタは、基板と、前記基板の上に積層された複数の半導体層からなり、且つチャネルを含む第１の半導体層と、前記第１の半導体層に形成されたソース電極およびドレイン電極と、ゲート電極と、前記第１の半導体層の上かつゲート電極の下に形成された第２の半導体層とを備え、前記第２の半導体層は、前記第１の半導体層のうち該第２の半導体層と接する層よりもバンドギャップが小さく、前記第１の半導体層は、非導電型不純物を含む含有領域と、該非導電型不純物を含まない非含有領域とを有し、前記含有領域は、前記非導電型不純物を含むことにより、前記非含有領域よりも高抵抗化されており、前記第１の半導体層は第１の領域を含み、前記第１の領域は前記含有領域と前記非含有領域の界面のうち前記第２の半導体層の真下の界面部分を含む当該界面部分近傍の領域であって、当該界面部分よりも前記含有領域側の領域であり、前記第２の半導体層は第２の領域を含み、前記第２の領域は、前記第１の領域の直上に位置する領域であり、前記第２の領域の前記非導電型不純物の濃度は、前記第１の領域の前記非導電型不純物の濃度よりも低くなっている。
本発明の電界効果トランジスタの製造方法は、基板上方に、複数の半導体層から成り、且つチャネルを含む第１の半導体層と、前記チャネルと逆導電型の第２の半導体層を順にエピタキシャル成長により形成する第１工程と、第２の半導体層のうちゲートに対応しない部分を除去する第２工程と、前記第１の半導体層内の周囲部分に選択的に非導電型不純物を導入する第３工程と、前記第１の半導体層にソース電極及びドレイン電極を形成する第４工程と、前記第２の半導体層の上にゲート電極を形成する第５工程とを有し、前記第３工程において、前記第２の半導体層の前記非導電型不純物の濃度が前記第１の半導体層の前記非導電型不純物の濃度よりも低くなるように前記非導電型不純物を導入する。
この構成によれば、ノーマリオフ型でリーク電流が小さく高いオフ耐圧を有する電界効果トランジスタを実現することができる上記の電界効果トランジスタを製造することができる。
本発明の電界効果トランジスタの他の製造方法は、基板上方に、複数の半導体層から成り、且つチャネルを含む第１の半導体層と、前記第１の半導体層のうち該第２の半導体層と接する層よりバンドギャップが小さい第２の半導体層を順にエピタキシャル成長により形成する第１工程と、第２の半導体層のうちゲートに対応しない部分を除去する第２工程と、前記第１の半導体層内の周囲部分に選択的に非導電型不純物を導入する第３工程と、前記第１の半導体層にソース電極及びドレイン電極を形成する第４工程と、前記第２の半導体層の上にゲート電極を形成する第５工程とを有し、前記第３工程において、前記第２の半導体層の前記非導電型不純物の濃度が前記第１の半導体層の前記非導電型不純物の濃度よりも低くなるように前記非導電型不純物を導入する。
本発明の電界効果トランジスタのさらに他の製造方法は、基板上方に、複数の半導体層から成り、且つチャネルを含む第１の半導体層をエピタキシャル成長により形成する第１工程と、前記第１の半導体層の周辺の領域に非導電型不純物を導入する第２工程と、前記チャネルと逆導電型の第２の半導体層をゲートに対応する部分に選択的に形成する第３工程と、前記第１の半導体層にソース電極及びドレイン電極を形成する第４工程と、前記第２の半導体層の上にゲート電極を形成する第５工程とを有する。
この構成によれば、より確実に、リーク電流を低減することができる。なぜなら、第１の半導体層への非導電型不純物を導入後に第２の半導体層を形成するので、前記第２の領域が非導電型不純物を含まない（つまりｐ型不純物をより多く含む）ことから、ゲート下のチャネルの端部をより確実に空乏化することができるからである。
本発明の電界効果トランジスタのさらに他の製造方法は、基板上方に、複数の半導体層から成り、且つチャネルを含む第１の半導体層をエピタキシャル成長により形成する第１工程と、前記第１の半導体層の周辺の領域に非導電型不純物を導入する第２工程と、前記第１の半導体層の表面の層よりバンドギャップの小さい第２の半導体層をゲートに対応する部分に選択的に形成する第３工程と、前記第１の半導体層にソース電極及びドレイン電極を形成する第４工程と、前記第２の半導体層の上にゲート電極を形成する第５工程とを有する。
本発明によれば、リーク電流が小さく高いオフ耐圧を有するノーマリオフ型の電界効果トランジスタを実現することができる。また、電界効果トランジスタの大電流駆動化が可能となり、電界効果トランジスタをパワートランジスタとして利用可能にする。さらに、前記含有領域と第２の半導体層との界面を通るリーク電流の経路を遮断することができる。
図１は、本発明の第１の実施形態に係る電界効果トランジスタの断面図である。 図２は、実施形態に係る電界効果トランジスタの平面図である。 図３Ａは、実施形態に係る電界効果トランジスタの断面図である。 図３Ｂは、実施形態に係る電界効果トランジスタの断面図である。 図４は、実施形態に係る電界効果トランジスタの電流電圧特性を示す図である。 図５Ａは、実施形態に係る電界効果トランジスタの製造方法Ａの一工程を示す図である。 図５Ｂは、実施形態に係る電界効果トランジスタの製造方法Ａの一工程を示す図である。 図５Ｃは、実施形態に係る電界効果トランジスタの製造方法Ａの一工程を示す図である。 図５Ｄは、実施形態に係る電界効果トランジスタの製造方法Ａの一工程を示す図である。 図５Ｅは、実施形態に係る電界効果トランジスタの製造方法Ａの一工程を示す図である。 図５Ｆは、実施形態に係る電界効果トランジスタの製造方法Ａの一工程を示す図である。 図６Ａは、実施形態に係る電界効果トランジスタの製造方法Ｂの一工程を示す図である。 図６Ｂは、実施形態に係る電界効果トランジスタの製造方法Ｂの一工程を示す図である。 図６Ｃは、実施形態に係る電界効果トランジスタの製造方法Ｂの一工程を示す図である。 図６Ｄは、実施形態に係る電界効果トランジスタの製造方法Ｂの一工程を示す図である。 図６Ｅは、実施形態に係る電界効果トランジスタの製造方法Ｂの一工程を示す図である。 図６Ｆは、実施形態に係る電界効果トランジスタの製造方法Ｂの一工程を示す図である。 図７は、実施形態の変形例に係る電界効果トランジスタの断面図である。 図８Ａは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｃの一工程を示す図である。 図８Ｂは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｃの一工程を示す図である。 図８Ｃは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｃの一工程を示す図である。 図８Ｄは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｃの一工程を示す図である。 図８Ｅは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｃの一工程を示す図である。 図８Ｆは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｃの一工程を示す図である。 図８Ｇは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｃの一工程を示す図である。 図８Ｈは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｃの一工程を示す図である。 図９Ａは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｄの一工程を示す図である。 図９Ｂは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｄの一工程を示す図である。 図９Ｃは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｄの一工程を示す図である。 図９Ｄは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｄの一工程を示す図である。 図９Ｅは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｄの一工程を示す図である。 図９Ｆは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｄの一工程を示す図である。 図９Ｇは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｄの一工程を示す図である。 図９Ｈは、実施形態の変形例に係る電界効果トランジスタの製造方法Ｄの一工程を示す図である。 図１０Ａは、従来技術における電界効果トランジスタの断面図である。 図１０Ｂは、本発明の参考例における電界効果トランジスタの断面図である。 図１１Ａは、従来技術におけるゲート領域の断面におけるエネルギーバンド図である。 図１１Ｂは、従来技術におけるゲート領域の断面におけるエネルギーバンド図である。
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
図１は本発明の第１の実施形態に係る電界効果トランジスタの断面図の構成を示している。図１に示すように、第１の実施形態に係る電界効果トランジスタは、主面の面方位が（０００１）面のサファイアからなるサファイア基板１０１の主面上に、膜厚が１００ｎｍの窒化アルミニウム（ＡｌＮ）からなるバッファ層１０２と、膜厚が２μｍのアンドープの窒化ガリウム（ＧａＮ）層１０３と、膜厚が２５ｎｍのアンドープの窒化アルミニウムガリウム（ＡｌＧａＮ）層１０４と、膜厚が５０ｎｍのｐ型ＡｌＧａＮ層１０５とが、順次エピタキシャル成長により形成されている。ここでは、各ＡｌＧａＮ層１０４、１０５におけるＡｌ組成はいずれも２０％としている。但し、アンドープＧａＮ層１０３にはＡｌxＧａ1-xＮ（但し、ｘは、０≦ｘ≦１である。）を、アンドープＡｌＧａＮ層１０４にはＡｌyＧａ1-yＮ（但し、ｙは、０＜ｙ≦１である。）を、ｐ型ＡｌＧａＮ層１０５にはＡｌzＧａ1-zＮ（但し、ｚは、０≦ｚ≦１である。）を用いることができる。ここで「アンドープ」とは、不純物は意図的に導入されていないことを意味するものとする。
ニッケル（Ｎｉ）からなるゲート電極１０６がｐ型ＡｌＧａＮ層１０５とオーミック接触して形成されている。また、ゲート電極１０６の両側には、アンドープＡｌＧａＮ層１０４と接触するように、それぞれチタン（Ｔｉ）／アルミニウム（Ａｌ）からなるソース電極１０７及びドレイン電極１０８が形成されている。
ゲート電極１０６、ソース電極１０７及びドレイン電極１０８を除くアンドープＡｌＧａＮ層１０４及びｐ型ＡｌＧａＮ層１０５の上面及び壁面には、窒化シリコン（ＳｉＮ）からなる保護膜としてＳｉＮ膜１０９が形成されている。
ゲート電極１０６、ソース電極１０７及びドレイン電極１０８に対して外側の領域には、非導電型不純物である、例えばアルゴン（Ａｒ）イオン等がアンドープＧａＮ層１０３の上部にまで達するようにイオン注入され、高抵抗化（つまり絶縁体化または非導電化）されたイオン注入領域１１０、すなわち、非導電型不純物の含有領域が形成されている。この高抵抗化とはチャネル層である二次元電子ガス層より高抵抗であることを意味する。ここで、アンドープＧａＮ層１０３及びアンドープＡｌＧａＮ層１０４において、イオン注入がされず高抵抗化されていない領域を、非導電型不純物の非含有領域とする。また注入するイオンは鉄（Ｆｅ）イオンやルテニウム（Ｒｕ）イオンなどの遷移金属イオンであるとなおよい。さらに、含有領域における非導電型不純物濃度は１×１０16ｃｍ-3以上であることが好ましい。
ここで、ｐ型ＡｌＧａＮ層１０５のキャリア濃度は、ｐ型ＡｌＧａＮ層１０５下のチャネルを空乏化できる程度あればよく、１×１０15ｃｍ-3以上であることが好ましい。また、ｐ型ＡｌＧａＮ層１０５への空乏層の広がりを抑制するには、該ｐ型ＡｌＧａＮ層１０５のキャリア濃度は１×１０18ｃｍ-3以上であることが望ましい。
図２は本発明の第１の実施形態に係る電界効果トランジスタの平面図である。なお、図１に示した本実施形態の電界効果トランジスタの断面図は図２の本実施形態の電界効果トランジスタの平面図に記載の点線Ａにおける断面図である。イオン注入により形成されたイオン注入領域１１０はアンドープＧａＮ層１０３及びアンドープＡｌＧａＮ層１０４のみに形成され、ｐ型ＡｌＧａＮ層１０５にはイオン注入は行われず、イオン注入領域は形成されていない。
図３Ａ、図３Ｂは本発明の第１の実施形態に係る電界効果トランジスタの断面図である。図３Ｂでは、リーク電流の抑制に関連する領域を明示している。なお、図３Ａ、図３Ｂは図２の本実施形態の電界効果トランジスタの平面図に記載の点線Ｂにおける断面のうち、ゲート電極１０６下の部分のみの右半分のみの断面図である。
図３Ｂのように、アンドープＡｌＧａＮ層１０４およびアンドープＧａＮ層１０３は、チャネルを含む第１の半導体層を構成する。ここで、チャネルは、アンドープＡｌＧａＮ層１０４とアンドープＧａＮ層１０３とのヘテロ接合により発生する二次元電子ガスを意味する。
第１の半導体層は、素子分離領域として設けられた、非導電型不純物を含む含有領域（イオン注入領域１１０）と、それ以外の領域である非含有領域とを有する。非含有領域は、当該非導電型不純物を含まない領域である。含有領域（イオン注入領域１１０）は、図２のように、電界効果トランジスタの周辺部に形成される。
第１の半導体層は第１の領域を含む。この第１の領域は、図２および図３Ｂの破線で示すように、含有領域（イオン注入領域１１０）と非含有領域の界面のうち前記第２の半導体層の真下の界面部分を含む当該界面部分の近傍の領域であって、当該界面部分よりも含有領域側の領域である。
第２の半導体層は第２の領域を含む。この第２の領域は、図３Ｂの破線で示すように、第１の領域の直上に位置する第２半導体層の領域である。第２の領域の非導電型不純物の濃度は、第１の領域の非導電型不純物の濃度よりも低くなっている。または、第２の領域は、非導電型不純物を含まない。
第２の領域が非導電型不純物を含まない、または第２の領域の非導電型不純物の濃度が第１の領域よりも低いというのは、単純に言えば、アンドープＧａＮ層１０３、アンドープＡｌＧａＮ層１０４の一部にのみイオン注入によりイオン注入領域１１０が形成されているが、ｐ型ＡｌＧａＮ層１０５にはイオン注入は行われていないということである。
本実施形態のトランジスタでは、イオン注入領域１１０とアンドープＧａＮ層１０３及びアンドープＡｌＧａＮ層１０４の界面の直上に位置するｐ型ＡｌＧａＮ層１０５にイオンが注入されていないことから、アンドープＧａＮ層１０３及びアンドープＡｌＧａＮ層１０４とｐ型ＡｌＧａＮ層１０５の接続により発生するビルトインポテンシャルにより、イオン注入領域１１０とアンドープＧａＮ層１０３及びアンドープＡｌＧａＮ層１０４の界面のエネルギーポテンシャルが上昇するため、界面における二次元電子ガスの残存を抑制することが可能となり、リーク電流を低減することが可能となる。
言い換えれば、第２の領域は、チャネルとは逆導電型であり、かつ、第１の領域よりも非導電型不純物の低い濃度（濃度０を含む）になっている。つまり、第２の領域は、チャネル（二次元電子ガス）とは逆導電型の特性を有している。それゆえ、第２の半導体層は、チャネルのエネルギーレベルを引き上げる。つまり、図１１Ｂのバンドギャップエネルギーを図１１Ａに引き上げる。これと同様に、第２の領域は、ゲート電極下におけるチャネルの端部（チャネルが含有領域と非含有領域との界面にぶつかる部分）におけるチャネルのエネルギーレベルを十分に引き上げる。これにより、電界効果トランジスタがオフのときのチャネルの当該端部を空乏化するので、ゲート電極下におけるチャネルの端部でのリーク電流の発生を抑制することができる。その結果、電界効果トランジスタをパワートランジスタとして使用する場合には、このリーク電流による発熱を抑制するので、オフ耐圧を高くすることができる。
また、ゲート電極下の第２の半導体層は、チャネルとは逆導電型であるので、チャネルのエネルギーレベルを引き上げるので、ゲート電極下におけるチャネルを空乏化する。これにより、電界効果トランジスタをノーマリオン型ではなくノーマリオフ型にする。
なお、イオン注入領域１１０とアンドープＧａＮ層１０３及びアンドープＡｌＧａＮ層１０４の界面における二次元電子ガスの残存を抑制するには、界面を含む界面近傍の領域であって、イオン注入領域１１０側の領域の直上において、ｐ型ＡｌＧａＮ層１０５にイオンが注入されていなければよい。ここでいう近傍とは、イオン注入する際にイオンが拡散する範囲の揺らぎ分、すなわちイオン注入領域１１０とアンドープＧａＮ層１０３及びアンドープＡｌＧａＮ層１０４の界面（非導電型不純物の含有領域と非含有領域の界面）の揺らぎ分あれば良く、界面から５０ｎｍ以上あれば良い。５００ｎｍ以上あればより効果的であり、１μｍ以上あればさらに二次元電子ガスの残存を効果的に抑制できる。
以上のように形成された電界効果トランジスタの電流電圧（Ｉ−Ｖ）特性を図４に示す。図４はドレイン電圧Ｖｄｓを１０Ｖに設定した場合のゲート電圧Ｖｇｓとドレイン電流Ｉｄｓとの関係を表している。破線は第２の領域に非導電型不純物が注入されている場合、実線は第２の領域に非導電型不純物が注入されていない場合の特性を示す。前者の場合に比べて後者の場合のオフ状態におけるリーク電流が低減していることが分かる。
図５Ａ〜図５Ｆは、本実施形態に係るトランジスタの製造方法Ａの工程を示す断面図である。
まず、図５Ａに示すように、サファイア基板１０１の（０００１）面上に有機金属気相成長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）により、厚さが１００ｎｍのＡｌＮバッファ層１０２、厚さ２μｍのアンドープＧａＮ層１０３、厚さが２５ｎｍのアンドープＡｌＧａＮ層１０４、厚さが１００ｎｍのｐ型ＡｌＧａＮ層１０５を順に形成する。続いて、図５Ｂに示すように、例えばＩＣＰ（Ｉｎｄｕｃｔｉｖｅ−Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチングなどのドライエッチングにより、ｐ型ＡｌＧａＮ層１０５のうちゲート領域以外の部分を選択的に除去する。さらに、図５Ｃ（図２におけるＢ−Ｂ断面相当）及び図５Ｄ（図２におけるＡ−Ａ断面相当）に示すようにフォトレジストなどでカバーした状態で、例えばＡｒなどをイオン注入してイオン注入領域を形成し、アンドープＡｌＧａＮ層１０４、アンドープＧａＮ層１０３の一部を高抵抗化する。この際、アンドープＧａＮ層１０３、アンドープＡｌＧａＮ層１０４に注入したイオンが存在し、ｐ型ＡｌＧａＮ層１０５の不純物濃度がアンドープＧａＮ層１０３、アンドープＡｌＧａＮ層１０４の不純物濃度よりも低くなるように、イオン注入時の加速エネルギーとドーズ量を制御する。その後、図５Ｅに示すように、ｐ型ＡｌＧａＮ層１０５の上にＮｉゲート電極１０６、アンドープＡｌＧａＮ層１０４の上にＴｉ／Ａｌソース電極１０７及びＴｉ／Ａｌドレイン電極１０８を形成する。そして、図５Ｆに示すように、ＳｉＮ保護膜を例えばプラズマＣＶＤ等で堆積する。
図６Ａ〜図６Ｆは、本実施形態に係るトランジスタの製造方法Ｂの工程を示す断面図である。
まず、図６Ａに示すように、サファイア基板１０１の（０００１）面上に有機金属気相成長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）により、厚さが１００ｎｍのＡｌＮバッファ層１０２、厚さ２μｍのアンドープＧａＮ層１０３、厚さが２５ｎｍのアンドープＡｌＧａＮ層１０４を順に形成する。続いて、図６Ｂに示すようにフォトレジストなどでカバーした状態で、例えばＡｒなどをイオン注入してイオン注入領域を形成し、アンドープＡｌＧａＮ層１０４、アンドープＧａＮ層１０３の一部を高抵抗化する。また注入するイオンは鉄（Ｆｅ）イオンやルテニウム（Ｒｕ）イオンなどの遷移金属イオンであるとなおよい。図６Ｃ（図２におけるＢ−Ｂ断面相当）及び図６Ｄ（図２におけるＡ−Ａ断面相当）に示すように、厚さが１００ｎｍのｐ型ＡｌＧａＮ層１０５を選択的に形成した後、図６Ｅに示すようにｐ型ＡｌＧａＮ層１０５の上にＮｉゲート電極１０６、アンドープＡｌＧａＮ層１０４の上にＴｉ／Ａｌソース電極１０７及びＴｉ／Ａｌドレイン電極１０８を形成する。そして、図６Ｆに示すように、ＳｉＮ保護膜を例えばプラズマＣＶＤ等で堆積する。この製造方法Ｂによれば、より確実に、リーク電流を低減することができる。なぜなら、第１の半導体層（アンドープＡｌＧａＮ層１０４、アンドープＧａＮ層１０３）の一部への非導電型不純物を導入後に、第２の半導体層（ｐ型ＡｌＧａＮ層１０５）を形成するので、第２の領域が非導電型不純物を含まない（つまりｐ型不純物をより多く含む）ことから、ゲート下のチャネルの端部をより確実に空乏化することができるからである。
つぎに、本発明の第１の実施形態における電界効果トランジスタの変形例について図面を参照しながら説明する。
図７は本発明の第１の実施形態における電界効果の変形例に係る電界効果トランジスタの断面図構成を示している。図７に示すように、第１の実施形態に係る電界効果トランジスタは、ｐ型ＡｌＧａＮ層１０５にイオン注入領域（２）が形成されている点のみが図３Ａおよび図３Ｂに示す第１の実施形態に係る電界効果トランジスタと異なる。すなわち、この電界効果トランジスタは、図３Ａおよび図３Ｂと比較して、上から見て含有領域（イオン注入領域１１０）と第２の半導体層（ｐ型ＡｌＧａＮ層１０５）との周辺部分を囲む、非導電型不純物を含む素子分離領域としての第２の含有領域（イオン注入領域（２）１１１）が追加された点が異なる。
図７のように、イオン注入領域（２）１１１とイオンが注入されていないｐ型ＡｌＧａＮ層１０５の界面は、イオンが注入されていないアンドープＡｌＧａＮ層１０４とイオン注入領域１１０との界面よりも電界効果トランジスタの外側寄りに位置するように形成されている。
本実施形態のトランジスタでは、ｐ型ＡｌＧａＮ層１０５にイオン注入領域（２）１１１が形成されることにより、ｐ型ＡｌＧａＮ層１０５を介したリーク電流を低減することが可能となり、更なるリーク電流の低減が可能となる。なぜなら、ゲート下のチャネルの端部から、含有領域（イオン注入領域１１０）と非含有領域（イオンが注入されていないアンドープＡｌＧａＮ層１０４およびアンドープＧａＮ層１０３）との界面を介して、さらに含有領域と第２の半導体層（ｐ型ＡｌＧａＮ層１０５）との界面を通るリーク電流の経路を、第２の含有領域（イオン注入領域（２）１１１）によって遮断できるからである。ここでいうリーク電流の経路は、製造工程のばらつきによって形成される可能性があるが、第２の含有領域を備えることによって製造工程のばらつきを無視、あるいはばらつきの許容範囲を広くすることができる。
次に、本実施形態の変形例に係る電界効果トランジスタの製造方法の一例Ｃについて説明する。図８Ａ〜図８Ｈは、本実施形態に係る半導体装置の製造方法Ｃを示す断面図である。
まず、図８Ａに示すように、サファイア基板１０１の（０００１）面上に有機金属気相成長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）により、厚さが１００ｎｍのＡｌＮバッファ層１０２、厚さ２μｍのアンドープＧａＮ層１０３、厚さが２５ｎｍのアンドープＡｌＧａＮ層１０４、厚さが１００ｎｍのｐ型ＡｌＧａＮ層１０５を順に形成する。続いて、図８Ｂに示すように、例えばＩＣＰ（Ｉｎｄｕｃｔｉｖｅ−Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチングなどのドライエッチングにより、ｐ型ＡｌＧａＮ層１０５のうちゲート領域以外の部分を選択的に除去する。さらに、図８Ｃ及び図８Ｄに示すようにフォトレジストなどでカバーした状態で、例えばＡｒなどをイオン注入してイオン注入領域を形成し、アンドープＡｌＧａＮ層１０４、アンドープＧａＮ層１０３の一部を高抵抗化する。この際、アンドープＧａＮ層１０３、アンドープＡｌＧａＮ層１０４に注入したイオンが存在し、ｐ型ＡｌＧａＮ層１０５の不純物濃度がアンドープＧａＮ層１０３、アンドープＡｌＧａＮ層１０４の不純物濃度よりも低くなるように、イオン注入時の加速エネルギーとドーズ量を制御する。また注入するイオンは遷移金属イオンであるとなおよく、鉄（Ｆｅ）イオンやルテニウム（Ｒｕ）イオンなどが好ましい。その後、図８Ｅ及び図８Ｆに示すようにフォトレジストなどでカバーした状態で、イオン注入領域１１０よりも外側の領域に例えばＡｒなどをイオン注入してイオン注入領域（２）１１１を形成し、ｐ型ＡｌＧａＮ層１０５、アンドープＡｌＧａＮ層１０４、アンドープＧａＮ層１０３の一部を高抵抗化する。図８Ｇに示すように、ｐ型ＡｌＧａＮ層１０５の上にＮｉゲート電極１０６、アンドープＡｌＧａＮ層１０４の上にＴｉ／Ａｌソース電極１０７及びＴｉ／Ａｌドレイン電極１０８を形成する。そして、図８Ｈに示すように、ＳｉＮ保護膜を例えばプラズマＣＶＤ等で堆積する。
次に、本実施形態の変形例に係るトランジスタの製造方法の一例Ｄについて説明する。図９Ａ〜図９Ｈは、本実施形態に係る半導体装置の製造方法Ｄを示す断面図である。
まず、図９Ａに示すように、サファイア基板１０１の（０００１）面上に有機金属気相成長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）により、厚さが１００ｎｍのＡｌＮバッファ層１０２、厚さ２μｍのアンドープＧａＮ層１０３、厚さが２５ｎｍのアンドープＡｌＧａＮ層１０４を順に形成する。続いて、図９Ｂに示すようにフォトレジストなどでカバーした状態で、例えばＡｒなどをイオン注入してイオン注入領域を形成し、アンドープＡｌＧａＮ層１０４、アンドープＧａＮ層１０３の一部を高抵抗化する。また注入するイオンは鉄（Ｆｅ）イオンやルテニウム（Ｒｕ）イオンなどの遷移金属イオンであるとなおよい。図９Ｃ及び図９Ｄに示すように、厚さが１００ｎｍのｐ型ＡｌＧａＮ層１０５を選択的に形成した後、図９Ｅ及び図９Ｆに示すようにフォトレジストなどでカバーした状態で、イオン注入領域１１０よりも外側の領域に例えばＡｒなどをイオン注入してイオン注入領域（２）１１１を形成し、ｐ型ＡｌＧａＮ層１０５、アンドープＡｌＧａＮ層１０４、アンドープＧａＮ層１０３の一部を高抵抗化する。図９Ｇに示すようにｐ型ＡｌＧａＮ層１０５の上にＮｉゲート電極１０６、アンドープＡｌＧａＮ層１０４の上にＴｉ／Ａｌソース電極１０７及びＴｉ／Ａｌドレイン電極１０８を形成する。そして、図９Ｈに示すように、ＳｉＮ保護膜を例えばプラズマＣＶＤ等で堆積する。この製造方法Ｄによれば、上記の製造方法Ｂと同様の理由により、より確実にリーク電流を低減するとともに、第２の含有領域（イオン注入領域（２）１１１）による遮断によって更にリーク電流をより一層低減することができる。
なお、上記実施の形態の電界効果トランジスタでは、第２の半導体層がｐ型ＡｌＧａＮにより構成され、第１の半導体層がｉ−ＡｌＧａＮおよびｉ−ＧａＮ（ｉはアンドープの意味）により構成されているが、異なる窒化物系材料でもよい。例えば、第２の半導体層がｐ型ＧａＮにより構成され、第１の半導体層がｉ−ＡｌＧａＮおよびｉ−ＩｎＧａＮにより構成されていてもよい。
また、上記実施の形態の電界効果トランジスタにおいてガリウム砒素系材料を用いてもよい。例えば、第２の半導体層がｐ型ＧａＡｓにより構成され、第１の半導体層がｎ型ＡｌＧａＡｓおよびｉ−ＧａＡｓにより構成され、サファイア基板の代わりに半絶縁性ＧａＡｓ基板を用いてもよい。
また、上記実施の形態の電界効果トランジスタにおいてインジウムリン系材料を用いてもよい。例えば、第２の半導体層がｐ型ＩｎＧａＡｓにより構成され、第１の半導体層がｎ型ＩｎＡｌＡｓおよびｉ−ＩｎＧａＡｓにより構成され、サファイア基板の代わりに半絶縁性ＩｎＰ基板を用いてもよい。この場合、半絶縁性ＩｎＰ基板上に第１半導体層および第２の半導体層をエピタキシャル成長させることで、ＧａＡｓ基板上よりもＩｎの組成を多くでき、より電子移動度が大きな電界効果トランジスタを実現できる。
なお、含有領域（イオン注入領域１１０）、第１の領域および第２の領域は、電界効果トランジスタの周辺の全周に形成しなくてもよく、周辺のうち少なくともゲート電極の下の部分に形成されていればよい。例えば、図７において、含有領域（イオン注入領域１１０）、第１の領域および第２の領域をゲート電極の下の部分にのみ形成してもよい。
また、含有領域（イオン注入領域１１０）を電界効果トランジスタの周辺の全周に形成し、第１および第２の領域を周辺のうち少なくともゲート電極の下の部分に形成してもよい。
なお、上記実施形態中の記載において、ＡｌＧａＮはＡｌxＧａ1-xＮ（但し、ｘは、０＜ｘ＜１である。）を表し、ＩｎＧａＮはＩｎyＧａ1-yＮ（ｙは、０＜ｙ＜１である。）を表し、ＩｎＡｌＧａＮはＩｎyＡｌxＧａ1-x-yＮ（ｘ、ｙは、０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ＜１である。）を表す。このことはＩｎＧａＡｓおよびＩｎＡｌＡｓについても同様である。
また、上記実施の形態において、電界効果トランジスタにおいて、チャネルを二次元電子ガスとし、第２の半導体層をｐ型としたが、これに限られず、チャネルを二次元正孔ガスとし、第２の半導体層をｎ型としても良い。
この場合、サファイア基板上に、ＡｌＮバッファ層、アンドープＡｌＧａＮ層、アンドープＧａＮ層、ｎ型ＡｌＧａＮ層を順に形成し、アンドープＧａＮ層に接するようにＮｉソース電極及びＮｉドレイン電極が形成され、ｎ型ＡｌＧａＮ層にＴｉ／Ａｌからなるオーミック電極が形成されている。このようにすることで、アンドープＡｌＧａＮ層とアンドープＧａＮ層の界面に二次元正孔ガスが発生し、且つｎ型ＡｌＧａＮの接続により、ｎ型ＡｌＧａＮ直下のアンドープＡｌＧａＮ層、アンドープＧａＮ層のエネルギーレベルが引き下げされ、二次元正孔ガスは空乏化し、ノーマリオフ動作を実現できる。また、イオン注入を前記実施形態と同様に行うことでリーク電流を低減することが可能となる。
また、上記実施の形態において、第２の半導体層はチャネルとは逆導電型としたが、これは第２の半導体層下のチャネルを空乏化させる手段の一つであり、これに限られない。例えば、第１の半導体層における、第２の半導体層と接する層よりもバンドギャップの小さい材料で第２の半導体層を形成しても、同様に第２の半導体層下のチャネルを空乏化させる事が出来る。
例えば、サファイア基板上にＡｌＮバッファ層、ＡｌＮバッファ層、アンドープＧａＮ層、アンドープＡｌＧａＮ層、アンドープｌｎＧａＮ層を順に形成し、アンドープＡｌＧａＮに接するようにＴｉ／Ａｌソース電極及びＴｉ／Ａｌドレイン電極が形成され、アンドープＩｎＧａＮ層に接するようにＮｉゲート電極が形成されている。このようにすることで、アンドープＩｎＧａＮ層とアンドープＡｌＧａＮ層の接続により発生するピエゾ電界が、アンドープＩｎＧａＮ直下のアンドープＧａＮ層、アンドープＡｌＧａＮ層のエネルギーレベルが引き上げられ、二次元電子ガスは空乏化し、ノーマリオフ動作を実現できる。また、イオン注入を前記実施形態と同様に行うことでリーク電流を低減することが可能となる。
なお、上記実施の形態では、ソース電極１０７およびドレイン電極１０８のそれぞれが第１の半導体層（アンドープＡｌＧａＮ層１０４）の上に形成されている例を示したが、ソース電極１０７およびドレイン電極１０８それぞれは、リセス構造であってもよい。すなわち、両電極のそれぞれは、半導体装置の表面から第１の半導体層（アンドープＡｌＧａＮ層１０４）および二次元電子ガス層を貫通し、さらにアンドープＧａＮ層１０３の内部に至るリセスに埋め込まれていてもよい。
全ての実施例において、イオン注入領域１１０およびイオン注入領域（２）１１１に注入するイオンはＣイオンやＦイオンが好ましく、さらにＦイオンとＣイオンが同時に共存することやＦイオンとＢイオンが共存することがなお良い。
トランジスタの製造プロセス中でウェハが高温にさらされることがあり、その際の熱でイオン注入により高抵抗化した領域の抵抗が低下してしまうという課題を有する。ＦイオンとＣイオンが同時に共存すること、またはＦイオンとＢイオンが共存することにより、熱に対する耐性が高くなり、イオン注入領域の抵抗値の低下を軽減することが可能となる。また、Ｆイオン、Ｃイオン、Ｂイオンの濃度がそれぞれ１×１０18ｃｍ-3以上であると良く、１×１０19ｃｍ-3から１×１０22ｃｍ-3以下の範囲であるとなお良い。
本発明に係るトランジスタ及びその製造方法は、ノーマリオフ型で且つ高いオフ耐圧を有する窒化物半導体からなる半導体装置を実現でき、例えば民生機器の電源回路等に用いられるパワートランジスタに適用可能な窒化物半導体を用いた半導体装置及びその製造方法等に有用である。
１０１ サファイア基板
１０２ ＡｌＮ層
１０３ アンドープＧａＮ層
１０４ アンドープＡｌＧａＮ層
１０５ ｐ型ＡｌＧａＮ層
１０６ Ｎｉゲート電極
１０７ Ｔｉ／Ａｌソース電極
１０８ Ｔｉ／Ａｌドレイン電極
１０９ ＳｉＮ膜
１１０ イオン注入領域
１１１ イオン注入領域（２）

Claims (19)

  1. 基板と、
    前記基板の上に積層された複数の半導体層からなり、且つチャネルを含む第１の半導体層と、
    前記第１の半導体層に形成されたソース電極およびドレイン電極と、
    ゲート電極と、
    前記第１の半導体層の上かつゲート電極の下に形成され、前記チャネルとは逆導電型の第２の半導体層と、
    を備え、
    前記第１の半導体層は、非導電型不純物を含む含有領域と、該非導電型不純物を含まない非含有領域とを有し、
    前記含有領域は、前記非導電型不純物を含むことにより、前記非含有領域よりも高抵抗化されており、
    前記第１の半導体層は第１の領域を含み、
    前記第１の領域は前記含有領域と前記非含有領域の界面のうち前記第２の半導体層の真下の界面部分を含む当該界面部分近傍の領域であって、当該界面部分よりも前記含有領域側の領域であり、
    前記第２の半導体層は第２の領域を含み、
    前記第２の領域は、前記第１の領域の直上に位置する領域であり、
    前記第２の領域の前記非導電型不純物の濃度は、前記第１の領域の前記非導電型不純物の濃度よりも低い
    ことを特徴とする電界効果トランジスタ。
  2. 前記第１の半導体層は、キャリア走行層、キャリア供給層より構成され、
    前記キャリア走行層は前記キャリア供給層より小さなバンドギャップエネルギーを有し、
    前記チャネルは、前記キャリア走行層とキャリア供給層とのヘテロ接合および前記ゲート電極に印加される電圧によって発生する二次元キャリアガス層である
    ことを特徴とする請求項１に記載の電界効果トランジスタ。
  3. 前記チャネルにおけるキャリアが電子であり、
    前記第２の半導体層はｐ型半導体により形成される
    ことを特徴とする請求項１または２に記載の電界効果トランジスタ。
  4. 前記電界効果トランジスタがオフの状態において、前記界面部分で終端する前記チャネルの端部は前記第２の領域によって空乏化され、前記第２の半導体層の真下における前記チャネルの前記端部以外の部分は前記第２の半導体層によって空乏化されている
    ことを特徴とする請求項１に記載の電界効果トランジスタ。
  5. 前記第２の領域におけるｐ型キャリア濃度は１×１０15ｃｍ-3以上である
    ことを特徴とする請求項３に記載の電界効果トランジスタ。
  6. 前記電界効果トランジスタは、さらに、
    前記含有領域および第２の半導体層の周辺に形成され、非導電型不純物を含む素子分離領域としての第２の含有領域を有する
    ことを特徴とする請求項１から５の何れか１項に記載の電界効果トランジスタ。
  7. 前記非導電型不純物は、遷移金属イオンである
    ことを特徴とする請求項１から６の何れか１項に記載の電界効果トランジスタ。
  8. 前記非導電型不純物は、ＦｅイオンおよびＲｕイオンのうち少なくとも１つである
    ことを特徴とする請求項７に記載の電界効果トランジスタ。
  9. 前記第１の半導体層及び第２の半導体層は窒化物半導体を含む
    ことを特徴とする請求項１から８の何れか１項に記載の電界効果トランジスタ。
  10. 基板と、
    前記基板の上に積層された複数の半導体層からなり、且つチャネルを含む第１の半導体層と、
    前記第１の半導体層に形成されたソース電極およびドレイン電極と、
    ゲート電極と、
    前記第１の半導体層の上かつゲート電極の下に形成された第２の半導体層と、
    を備え、
    前記第２の半導体層は、前記第１の半導体層のうち該第２の半導体層と接する層よりもバンドギャップが小さく、
    前記第１の半導体層は、非導電型不純物を含む含有領域と、該非導電型不純物を含まない非含有領域とを有し、
    前記含有領域は、前記非導電型不純物を含むことにより、前記非含有領域よりも高抵抗化されており、
    前記第１の半導体層は第１の領域を含み、
    前記第１の領域は前記含有領域と前記非含有領域の界面のうち前記第２の半導体層の真下の界面部分を含む当該界面部分近傍の領域であって、当該界面部分よりも前記含有領域側の領域であり、
    前記第２の半導体層は第２の領域を含み、
    前記第２の領域は、前記第１の領域の直上に位置する領域であり、
    前記第２の領域の前記非導電型不純物の濃度は、前記第１の領域の前記非導電型不純物の濃度よりも低い
    ことを特徴とする電界効果トランジスタ。
  11. 前記含有領域は、前記非導電型不純物としてＦイオンを含む
    ことを特徴とする請求項１から６の何れか１項に記載の電界効果トランジスタ。
  12. 前記含有領域は、前記非導電型不純物としてＣイオンを含む
    ことを特徴とする請求項１から６の何れか１項に記載の電界効果トランジスタ。
  13. 前記含有領域の前記非導電型不純物は、ＦイオンおよびＣイオンを含む
    ことを特徴とする請求項１から６の何れか１項に記載の電界効果トランジスタ。
  14. 前記含有領域は、前記非導電型不純物としてＦイオンおよびＢイオンを含む
    ことを特徴とする請求項１から６の何れか１項に記載の電界効果トランジスタ。
  15. 前記Ｆイオン、前記Ｃイオンおよび前記Ｂイオンの少なくとも１つの濃度がそれぞれ１×１０18ｃｍ-3以上１×１０22ｃｍ-3以下である
    ことを特徴とする請求項１１から１４の何れか１項に記載の電界効果トランジスタ。
  16. 基板上方に、複数の半導体層から成り、且つチャネルを含む第１の半導体層と、前記チャネルと逆導電型の第２の半導体層を順にエピタキシャル成長により形成する第１工程と、
    第２の半導体層のうちゲートに対応しない部分を除去する第２工程と、
    前記第１の半導体層内の周囲部分に選択的に非導電型不純物を導入する第３工程と、
    前記第１の半導体層にソース電極及びドレイン電極を形成する第４工程と、
    前記第２の半導体層の上にゲート電極を形成する第５工程と
    を有し、
    前記第３工程において、前記第２の半導体層の前記非導電型不純物の濃度が前記第１の半導体層の前記非導電型不純物の濃度よりも低くなるように前記非導電型不純物を導入する
    ことを特徴とする電界効果トランジスタの製造方法。
  17. 基板上方に、複数の半導体層から成り、且つチャネルを含む第１の半導体層と、前記第１の半導体層のうち該第２の半導体層と接する層よりバンドギャップが小さい第２の半導体層を順にエピタキシャル成長により形成する第１工程と、
    第２の半導体層のうちゲートに対応しない部分を除去する第２工程と、
    前記第１の半導体層内の周囲部分に選択的に非導電型不純物を導入する第３工程と、
    前記第１の半導体層にソース電極及びドレイン電極を形成する第４工程と、
    前記第２の半導体層の上にゲート電極を形成する第５工程と
    を有し、
    前記第３工程において、前記第２の半導体層の前記非導電型不純物の濃度が前記第１の半導体層の前記非導電型不純物の濃度よりも低くなるように前記非導電型不純物を導入する
    ことを特徴とする電界効果トランジスタの製造方法。
  18. 基板上方に、複数の半導体層から成り、且つチャネルを含む第１の半導体層をエピタキシャル成長により形成する第１工程と、
    前記第１の半導体層の周辺の領域に非導電型不純物を導入する第２工程と、
    前記チャネルと逆導電型の第２の半導体層をゲートに対応する部分に選択的に形成する第３工程と、
    前記第１の半導体層にソース電極及びドレイン電極を形成する第４工程と、
    前記第２の半導体層の上にゲート電極を形成する第５工程と
    を有することを特徴とする電界効果トランジスタの製造方法。
  19. 基板上方に、複数の半導体層から成り、且つチャネルを含む第１の半導体層をエピタキシャル成長により形成する第１工程と、
    前記第１の半導体層の周辺の領域に非導電型不純物を導入する第２工程と、
    前記第１の半導体層の表面の層よりバンドギャップの小さい第２の半導体層をゲートに対応する部分に選択的に形成する第３工程と、
    前記第１の半導体層にソース電極及びドレイン電極を形成する第４工程と、
    前記第２の半導体層の上にゲート電極を形成する第５工程と
    を有することを特徴とする電界効果トランジスタの製造方法。
JP2010547430A 2009-01-22 2010-01-18 電界効果トランジスタ及びその製造方法 Active JP5469098B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010547430A JP5469098B2 (ja) 2009-01-22 2010-01-18 電界効果トランジスタ及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009012228 2009-01-22
JP2009012228 2009-01-22
JP2010547430A JP5469098B2 (ja) 2009-01-22 2010-01-18 電界効果トランジスタ及びその製造方法
PCT/JP2010/000232 WO2010084727A1 (ja) 2009-01-22 2010-01-18 電界効果トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2010084727A1 true JPWO2010084727A1 (ja) 2012-07-12
JP5469098B2 JP5469098B2 (ja) 2014-04-09

Family

ID=42355785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010547430A Active JP5469098B2 (ja) 2009-01-22 2010-01-18 電界効果トランジスタ及びその製造方法

Country Status (4)

Country Link
US (1) US8569797B2 (ja)
JP (1) JP5469098B2 (ja)
CN (1) CN102292801B (ja)
WO (1) WO2010084727A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9911843B2 (en) * 2012-09-12 2018-03-06 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5620767B2 (ja) * 2010-09-17 2014-11-05 パナソニック株式会社 半導体装置
JP2012074544A (ja) * 2010-09-29 2012-04-12 Ngk Insulators Ltd 半導体素子および半導体素子の作製方法
JP5424128B2 (ja) * 2010-11-09 2014-02-26 次世代パワーデバイス技術研究組合 保護素子およびそれを備えた半導体装置
KR20130004760A (ko) 2011-07-04 2013-01-14 삼성전자주식회사 파워소자 및 이의 제조방법
US8629013B2 (en) * 2011-10-14 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Junction leakage reduction through implantation
JP2013157407A (ja) * 2012-01-27 2013-08-15 Fujitsu Semiconductor Ltd 化合物半導体装置及びその製造方法
JP5950643B2 (ja) * 2012-03-19 2016-07-13 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US20140183545A1 (en) * 2013-01-03 2014-07-03 Raytheon Company Polarization effect carrier generating device structures having compensation doping to reduce leakage current
JP2014175339A (ja) * 2013-03-06 2014-09-22 Sony Corp 半導体素子および電子機器
JP6110163B2 (ja) * 2013-03-06 2017-04-05 トランスフォーム・ジャパン株式会社 半導体装置とその製造方法
JP6238789B2 (ja) * 2014-02-26 2017-11-29 株式会社豊田中央研究所 半導体装置
US9666708B2 (en) * 2014-03-26 2017-05-30 Intel Corporation III-N transistors with enhanced breakdown voltage
US10229978B2 (en) * 2014-06-06 2019-03-12 Delta Electronics, Inc. Semiconductor device and manufacturing method thereof
WO2016043748A1 (en) 2014-09-18 2016-03-24 Intel Corporation Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon cmos-compatible semiconductor devices
KR102203497B1 (ko) 2014-09-25 2021-01-15 인텔 코포레이션 독립형 실리콘 메사들 상의 iii-n 에피택셜 디바이스 구조체들
US10573647B2 (en) * 2014-11-18 2020-02-25 Intel Corporation CMOS circuits using n-channel and p-channel gallium nitride transistors
US10056456B2 (en) 2014-12-18 2018-08-21 Intel Corporation N-channel gallium nitride transistors
WO2016186654A1 (en) 2015-05-19 2016-11-24 Intel Corporation Semiconductor devices with raised doped crystalline structures
WO2016209283A1 (en) 2015-06-26 2016-12-29 Intel Corporation Heteroepitaxial structures with high temperature stable substrate interface material
WO2017111869A1 (en) 2015-12-24 2017-06-29 Intel Corporation Transition metal dichalcogenides (tmdcs) over iii-nitride heteroepitaxial layers
WO2019066953A1 (en) 2017-09-29 2019-04-04 Intel Corporation REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING SAME
CN108649071B (zh) * 2018-05-17 2019-03-19 苏州汉骅半导体有限公司 半导体器件及其制造方法
JP6853423B2 (ja) * 2019-04-01 2021-03-31 ヌヴォトンテクノロジージャパン株式会社 抵抗素子及び電力増幅回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3298313B2 (ja) * 1994-06-10 2002-07-02 ソニー株式会社 接合形電界効果トランジスタ及びその作製方法
US7402897B2 (en) * 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
JP4728582B2 (ja) * 2004-02-18 2011-07-20 古河電気工業株式会社 高電子移動度トランジスタ
JP4850423B2 (ja) * 2005-02-16 2012-01-11 新日本無線株式会社 窒化物半導体装置
JP4705412B2 (ja) 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP4712459B2 (ja) * 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
JP4705482B2 (ja) * 2006-01-27 2011-06-22 パナソニック株式会社 トランジスタ
JP2008108793A (ja) * 2006-10-23 2008-05-08 Sanyo Electric Co Ltd 接合型ｆｅｔおよびその製造方法
JP2008166431A (ja) * 2006-12-27 2008-07-17 Sony Corp 接合型電界効果トランジスタ及びその製造方法及び半導体装置
JP5100413B2 (ja) * 2008-01-24 2012-12-19 株式会社東芝 半導体装置およびその製造方法
JP4788734B2 (ja) * 2008-05-09 2011-10-05 トヨタ自動車株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9911843B2 (en) * 2012-09-12 2018-03-06 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
CN102292801A (zh) 2011-12-21
WO2010084727A1 (ja) 2010-07-29
JP5469098B2 (ja) 2014-04-09
US20110272740A1 (en) 2011-11-10
US8569797B2 (en) 2013-10-29
CN102292801B (zh) 2013-11-06

Similar Documents

Publication Publication Date Title
JP5469098B2 (ja) 電界効果トランジスタ及びその製造方法
US9837518B2 (en) Semiconductor device
US8441035B2 (en) Field effect transistor and method of manufacturing the same
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
US7816707B2 (en) Field-effect transistor with nitride semiconductor and method for fabricating the same
US8101972B2 (en) Nitride semiconductor device and method for fabricating the same
JP5595685B2 (ja) 半導体装置
WO2010109566A1 (ja) 半導体装置及びその製造方法
WO2013005372A1 (ja) 半導体装置
US20090121775A1 (en) Transistor and method for operating the same
US9589951B2 (en) High-electron-mobility transistor with protective diode
US11462635B2 (en) Nitride semiconductor device and method of manufacturing the same
US10784361B2 (en) Semiconductor device and method for manufacturing the same
JP7369725B2 (ja) 窒化物半導体装置
JP2011142358A (ja) 窒化物半導体装置
JP5721782B2 (ja) 半導体装置
JP2011066464A (ja) 電界効果トランジスタ
JP2010219247A (ja) 化合物半導体装置及びその製造方法
JP2013239735A (ja) 電界効果トランジスタ
JP7361723B2 (ja) 窒化物半導体装置
US20120241759A1 (en) Nitride semiconductor device and electronic device
WO2023112374A1 (ja) 窒化物半導体デバイス
CN116314311A (zh) 半导体器件及其制备方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5469098

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150