JP2008166431A - 接合型電界効果トランジスタ及びその製造方法及び半導体装置 - Google Patents
接合型電界効果トランジスタ及びその製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2008166431A JP2008166431A JP2006353259A JP2006353259A JP2008166431A JP 2008166431 A JP2008166431 A JP 2008166431A JP 2006353259 A JP2006353259 A JP 2006353259A JP 2006353259 A JP2006353259 A JP 2006353259A JP 2008166431 A JP2008166431 A JP 2008166431A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- semiconductor layer
- conductivity type
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】コレクタエピタキシャル層を薄膜化した高速バイポーラトランジスタを搭載した集積回路中に所望の高耐圧J−FETを混載可能とした半導体装置及びその製法を提供すること。
【解決手段】P型の単結晶Si基体などの第1導電型の半導体基体2上にシリコン半導体層などの第2導電型の半導体層3を積層し、この半導体層3中にAs(ヒ素)等の第2導電型の不純物によってソース領域12及びドレイン領域13を形成し、さらにこの半導体層3上に、シリコン・ゲルマニウム層によってP型の第1導電型不純物(例えば、ホウ素など)を有するゲート領域14を形成する。
【選択図】図1
【解決手段】P型の単結晶Si基体などの第1導電型の半導体基体2上にシリコン半導体層などの第2導電型の半導体層3を積層し、この半導体層3中にAs(ヒ素)等の第2導電型の不純物によってソース領域12及びドレイン領域13を形成し、さらにこの半導体層3上に、シリコン・ゲルマニウム層によってP型の第1導電型不純物(例えば、ホウ素など)を有するゲート領域14を形成する。
【選択図】図1
Description
本発明は、接合型電界効果トランジスタ及びその製造方法並びに接合型電界効果トランジスタ及びバイポーラトランジスタを備えた半導体装置の技術に関する。
従来より携帯電話などの通信装置においては、高耐圧でかつ可変容量型のドライバ回路を搭載した半導体装置が用いられている。この種の半導体装置の一例として、耐圧(BVCEO)6V、遮断周波数(fT)20GHzの性能を持つバイポーラトランジスタを備える集積回路(IC)に、30〜40Vの高耐圧回路を混載するものがある。
例えば、特許文献1には、バイポーラトランジスタと接合型電界効果トランジス(以下、「J−FET」という。) をカスコード接続することにより、複合構造の高耐圧バイポーラトランジスタを形成した構成が開示されている(このときのJ−FETの構造を図7に示す)。
この構成によれば、バイポーラトランジスタのコレクタ端子に高電圧が印加された場合、J−FETのゲート接合から空乏層が広がってピンチオフが生じ、これによってバイポーラトランジスタのコレクタ領域への高電圧の印加が遮断される。
すなわち、バイポーラトランジスタのコレクタ−エミッタ間電圧としては、J−FETのピンチオフ電圧以下の電圧のみが印加されることになり、結果的に低耐圧バイポーラトランジスタにおいて、高耐圧化を図ることができる。
特開平11−87240号公報
ところで、近年の通信装置の発展によって、遮断周波数(fT)が50GHz以上の高速バイポーラトランジスタが要求されるようになってきた。
バイポーラトランジスタの高速化を実現するためには、物理的制約から耐圧を犠牲にしなければならず、しかも、コレクタエピタキシャル層を薄膜化しなければならない(E. F. Crabbeらの“Vertical Profile Optimization of Very High Frequency Epitaxial Si-and SiGe-Base Bipolar Transistors”, IEDM, 1993, pp.83-86.参照)。
例えば、50GHzの高速バイポーラトランジスタの耐圧(BVCEO)は、3V程度となり、コレクタエピタキシャル層の膜厚を0.6〜0.8μmにする必要がある(図8参照)。
しかし、図8に示すように、J−FETにおいて、半導体基板101中にゲート層を形成するような構造では、ゲート層(10P+)が0.2〜0.3μmとなり、コレクタエピタキシャル層の薄膜化によって半導体層103の厚さも薄くなり、ゲート層による空乏層領域を含むことになってチャネル層の厚さD3が十分確保できない。
従って、J−FETのオン抵抗が増大することになって所望の耐圧を確保することができず、バイポーラトランジスタとJ−FETをカスコード接続した、いわゆる高耐圧の複合バイポーラトランジスタを実現することは出来ない。
そのため、従来は、高耐圧が要求される素子を外付け部品で用意しており、部品点数が増加し、それに伴うセットコストが増大するという問題が生じていた。しかも、部品点数の増加に伴って、装置の小型化を阻害することになっていた。
そこで、本発明は、コレクタエピタキシャル層を薄膜化した高速バイポーラトランジスタを搭載した集積回路中に所望の高耐圧J−FETを混載可能とした半導体装置及びその製造方法を提供することを目的とする。
上記目的を達成するために、請求項1に記載の発明では、第1導電型の半導体基体上に第2導電型の半導体層を積層し、この半導体層中に第2導電型の不純物によってソース領域及びドレイン領域を形成した接合型電界効果トランジスタにおいて、前記半導体層上に、シリコン・ゲルマニウム層によって第1導電型の不純物を有するゲート領域を形成したことを特徴とする。
また、請求項2に記載の発明では、請求項1に記載の発明において、前記ソース領域の下方から前記ドレイン領域の下方にかけて、前記第1導電型の半導体基体中に第2導電型の不純物拡散層を形成することを特徴とする。
また、請求項3に記載の発明では、請求項1又は請求項2に記載の発明において、前記シリコン・ゲルマニウム層はエピタキシャル成長によって形成し、そのゲルマニウム濃度を7〜40%としたことを特徴とする。
また、請求項4に記載の発明では、少なくとも1以上のバイポーラトランジスタと接合型電界効果トランジスタとを形成した半導体装置において、前記接合型電界効果トランジスタは、第1導電型の半導体基体上に第2導電型の半導体層を積層し、この半導体層中に第2導電型の不純物によってソース領域及びドレイン領域を形成しており、前記半導体層上に、シリコン・ゲルマニウム層によって第1導電型の不純物を有するゲート領域を形成したことを特徴とする。
また、請求項5に記載の発明では、接合型電界効果トランジスタの製造方法において、第1導電型の半導体基体上に第2導電型の半導体層を積層する工程と、前記半導体層中に第2導電型の不純物によってソース領域及びドレイン領域を形成する工程と、前記半導体層上に、シリコン・ゲルマニウム層によって第1導電型の不純物を有するゲート領域を形成する工程とを含むことを特徴とする。
請求項1,4,5に記載の発明によれば、高速バイポーラトランジスタで構成されている集積回路内に高耐圧回路を搭載することが可能になり、高耐圧素子を外付け部品で用意する必要がない。そのため、部品点数が削減でき、製品コストの低減と製品の小型化を実現することが可能になる。
請求項2に記載の発明によれば、第1導電型の半導体基体中に第2導電型の不純物拡散層を形成することによって、高速バイポーラトランジスタにおいてチャンネルの厚さを厚くすることができ、J−FETのピンチオフを抑制することができる。
請求項3に記載の発明によれば、シリコン・ゲルマニウム層におけるゲルマニウム濃度を7〜40%としたので、不純物拡散を効果的に低減することができる。
以下、本発明の一実施形態について、図面を参照して具体的に説明する
図1は、本発明の一実施形態に係る半導体装置の概略断面図であり、本実施形態における半導体装置は、少なくともSiGe(シリコン・ゲルマニウム)ヘテロ接合型バイポーラトランジスタ(以下、「SiGeHBT」とする。)、NMOSトランジスタ(以下、単に「NMOS」とする。)、PMOSトランジスタ(以下、単に「PMOS」とする。)、接合型電界効果トランジスタであるJ−FETを含んでいる。
特に、J−FETは、図1に示すように、P型の単結晶Si基体などの第1導電型の半導体基体2上にSi半導体層などの第2導電型の半導体層3を積層し、この半導体層3中にAs(ヒ素)等のN型の第2導電型不純物によってソース領域12及びドレイン領域13を形成しており、さらにこの半導体層3上に、シリコン・ゲルマニウム層によってP型の第1導電型不純物(例えば、ホウ素など)を有するゲート領域14を形成している。
その結果、本実施形態に係る半導体装置では、高速バイポーラトランジスタで構成されている集積回路内に高耐圧回路を搭載することが可能になり、高耐圧素子を外付け部品で用意する必要がない。従って、部品点数が削減でき、製品コストの低減と製品の小型化を実現することが可能になる。
すなわち、従来では、バイポーラトランジスタのコレクタエピタキシャル層である半導体層3をJ−FETで用いており、J−FETでは半導体層3中にゲート構造を採用しているためにデバイス性能を満たそうとすると1.0〜1.5μmの半導体層3が必要となり高速バイポーラトランジスタの混載が出来なくなる。しかし、本実施形態のJ−FETでは、半導体層3を0.6〜0.8μmと薄膜化した場合であっても、シリコン・ゲルマニウム層を半導体層3の上部に形成することにより、オン抵抗を低抵抗化することできるのである。
図2には、本実施形態におけるJ−FET及び従来のJ−FETのオン抵抗のグラフが表されており、このグラフによれば、本実施形態におけるJ−FETでは従来に比べオン抵抗を約1/4に抑えられていることがわかる。
また、本実施形態におけるJ−FETは、ソース領域12の下方からドレイン領域13の下方にかけて、第1導電型の半導体基体2中に第2導電型の不純物拡散層11を形成している。この不純物拡散層11は、例えば、P(リン)等をイオン注入することによって形成する。
このように第1導電型の半導体基体中に第2導電型の不純物拡散層を形成することによって、高速バイポーラトランジスタにおいてチャンネルの厚さを厚くすることができ、J−FETのピンチオフを抑制することができる。
また、ゲート領域14は、ゲルマニウム濃度を7〜40%としたシリコン・ゲルマニウム層をエピタキシャル成長することによって形成することにより、半導体層3への不純物拡散を効果的に低減することができる。
また、SiGeHBTのベース電極取り出し領域24を形成するときに、J−FETの形成部のゲート領域14を同時に形成するようにしているため、製造工程の削減を図ることができる。
また、NMOSのN−chソース領域48及びN−chドレイン領域49を形成するときに、J−FETのN−chソース領域12及びN−chドレイン領域13を同時に形成するようにしているため、さらに製造工程の削減を図ることができる。
また、PMOSのN型ウェル領域30の形成をSiGeHBTのコレクタ電極取り出し領域23の形成と同時に行うようにしており、これによっても製造工程の削減を図ることができる。
図3〜図5を参照し、図1に示す半導体装置を製造する場合を説明する。図3は図1に示すJ−FETの形成部のいくつかの製造工程における概略断面図、図4は図1に示すSiGeHBTの形成部のいくつかの製造工程における概略断面図、図5は図1に示すNMOS及びPMOSの形成部のいくつかの製造工程における概略断面図である。なお、図示していないが、SiGeHBTとJ−FETをカスコード接続することにより、複合構造の高耐圧バイポーラトランジスタを形成する構成を含んでいる。
まず、P型の単結晶Si基体よりなる半導体基体2を用意し(図3(a),図4(a)及び図5(a)参照)、この半導体基体2上を酸化する。その後、半導体基体2上に形成された酸化膜(図示せず)のうち、SiGeHBTのN+埋込層21(図4(a)参照)となる領域上の酸化膜を除去し、このように酸化膜を除去した位置に、アンチモン(Sb)気相拡散によりN型の不純物を高濃度かつ選択的に導入してN+埋込層21を形成する。
次に、半導体層3(図3(a),図4(a)及び図5(a)参照)を形成する。この半導体層3は、半導体基体2上に形成された酸化膜をフッ酸で除去し、半導体基体2上に、例えばN型の抵抗率が0.5〜1.5Ω・cm、厚さが0.6〜0.8μm程度のSi(シリコン)半導体をエピタキシャル成長することによって形成する。このとき、図4(a)に示すように、半導体基体2に形成されていたN+埋込層21が半導体基体2から半導体層3に渡って形成される。これは、半導体層3のエピタキシャル成長に際しての加熱によって、半導体基体2に形成されたN+埋込層21の不純物が半導体層3に一部拡散するためである。
次に、周知のLOCOS(Local Oxidation of Silicon)技術により200〜400nm程度の酸化膜4(図3(a),図4(a)及び図5(a)参照)を、PMOSとNMOSとの分離、SiGeHBTにおけるコレクタとそれ以外(エミッタとベース)との分離、J−FETにおけるソース、ゲート及びドレインそれぞれの分離のために形成する。なお、工程の説明は省略するが、各素子はP型の素子分離層22で分離している。
次に、SiGeHBTの形成部の所定位置にN+埋込層21に達する深さにN型のコレクタ電極取り出し領域23(図4(a)参照)を、PMOSの形成部の所定位置にN型ウェル領域30(図5(a)参照)を、NMOSの形成部の所定位置にP型ウェル領域40(図5(a)参照)をそれぞれ形成する。その後、NMOS及びPMOSの閾値電圧(Vth)を調整するためのイオン注入を行う。
このとき、コレクタ電極取り出し領域23は、高低エネルギーで、イオン種がリンとヒ素の両方となっており、SiGeHBTの形成部に、リン(P)を500k〜1MeV程度で1×1012〜3×1012/cm2程度のドーズ量でイオン注入し、その後As(ヒ素)を250k〜400keV程度で1×1012〜3×1012/cm2程度のドーズ量でイオン注入することによって形成する。
また、N型ウェル領域30は、下層の第1N型層(高エネルギーで、イオン種はリン)と上層の第2N型層(低エネルギーで、イオン種はヒ素)からなり、PMOSの形成部に、P(リン)を500k〜1MeV程度で1×1012〜3×1012/cm2程度のドーズ量でイオン注入し、その後As(ヒ素)を250k〜400keVで1×1012〜3×1012/cm2のドーズ量でイオン注入することによって形成する。このN型ウェル領域30の形成は、コレクタ電極取り出し領域23の形成と同時に行うことができる。
また、P型ウェル領域40は、下層の第1P型層(高エネルギーで、イオン種はホウ素)と上層の第2P型層(低エネルギーで、イオン種はホウ素)からなり、コレクタ電極取り出し領域23及びPMOSの形成部にN型ウェル領域30を形成した後、PMOSの形成部に、B(ホウ素)を250k〜750keV程度で1×1012〜3×1012/cm2程度のドーズ量でイオン注入し、その後さらにB(ホウ素)を50k〜100keV程度で1×1012〜3×1012/cm2程度のドーズ量でイオン注入することによって形成する。
次に、J−FETの形成部にN−型層11を形成する(図3(a)参照)。このN−型層11は、図3(a)に示すように、J−FETのソース領域12の下方からJ−FETのドレイン領域13の下方にかけての位置となるように、J−FETの形成部に、P(リン)を約500keV程度で1×1011〜7×1011/cm2程度のドーズ量でイオン注入することによって形成する。
次に、図5(a)に示すように、PMOSの形成部及びNMOSの形成部に熱酸化により2.5〜10nm程度の酸化膜33を形成し、その酸化膜33上に、選択的にP−DAS(Phosphorus-Doped Amorphos Silicon)34,44及びタングステンシリサイド35,45を順にそれぞれ100nm程度積層する。この工程により、PMOSの形成部及びNMOSの形成部にゲート領域が生成される。
次に、図5(a)参照に示すように、PMOSの形成部の所定位置に第3N型層36及び第4P型層37を形成し、NMOSの形成部に第3P型層46及び第4N型層47を形成する。
このとき、第3N型層36及び第4P型層37は、PMOSのゲート領域付近に、B(ホウ素)を25keV程度で1×1013〜3×1013/cm2程度のドーズ量でイオン注入し、その後、As(ヒ素)を100keV程度で1×1013〜3×1013/cm2程度のドーズ量でイオン注入することによって形成する。
また、第3P型層46及び第4N型層47は、NMOSのゲート領域付近に、As(ヒ素)を50keV程度で1×1013〜3×1013/cm2程度のドーズ量でイオン注入し、その後、B(ホウ素)で50keV程度で1×1013〜3×1013/cm2程度のドーズ量でイオン注入することによって形成する。
次に、図5(a)に示すように、PMOSの形成部の所定位置にP−chソース領域38及びP−chドレイン領域39を形成する。このP−chソース領域38及びP−chドレイン領域39は、B(ホウ素)を50keV程度で1×1015〜3×1015/cm2程度のドーズ量でイオン注入することによって形成する。また、NMOSの形成部にN−chソース領域48及びN−chドレイン領域49を、J−FETの形成部にN−chソース領域12及びN−chドレイン領域13を同時に形成する。これらN-chソース領域12,48及びN−chドレイン領域13,49は、As(ヒ素)を50keV程度で1×1015〜3×1015/cm2程度のドーズ量でイオン注入することによって形成する。
次に、図3(b),図4(b)に示すように、SiGeHBTの形成部の所定位置にベース電極取り出し領域24を、J−FETの形成部の所定位置にゲート領域14をそれぞれ形成する。例えば、半導体基板1上全体に酸化膜5を100nm程度形成した後、SiGeHBTのベース領域となる位置の酸化膜とJ−FETのゲート領域となる位置の酸化膜とを選択的にエッチングし、これらの位置に半導体層3を露出させる。その後、Ge(ゲルマニウム)の添加量が7〜40%程度で、かつ不純物としてホウ素が含まれたシリコン・ゲルマニウムをエピタキシャル成長させて、シリコン・ゲルマニウム層からなるベース電極取り出し領域24及びゲート領域14を形成する。
次に、図4(c)に示すように、SiGeHBTのエミッタ領域を形成するために、まず、半導体基板1上全体に酸化膜25を100nm程度形成した後、SiGeHBTのエミッタ領域となる位置を選択的にエッチングして開口し、半導体層3に、P(リン)を100〜250keV程度で1×1012〜3×1012/cm2程度のドーズ量でイオン注入して、N型SIC(Selective Ion Collector)領域26を形成する。
さらに、SiGeHBTのエミッタ領域27となる位置に減圧CVD法などで多結晶シリコンを100nm程度形成する。その後、SiGeHBTのエミッタ領域27となる位置に形成した多結晶シリコンに、As(ヒ素)を50keV程度で1×1016〜3×1016/cm2程度のドーズ量でイオン注入する。これにより、図4(c)に示すように、SiGeHBTのエミッタ領域27が形成される。その後、熱処理を行い、エミッタの不純物を真性ベース上に拡散させる。
次に、SiGeHBTの各領域(コレクタ電極取り出し領域23、ベース電極取り出し領域24、エミッタ領域27)及びJ−FETにおける各領域(ソース領域12、ドレイン領域13、ゲート領域14)がそれぞれ露出するように、酸化膜エッチングにより加工する。さらに、コバルトを含んだ合金をスパッタし、複数回の熱処理を行うと共に、未反応コバルトシリサイドの除去処理を行う。これにより、図3(c),図4(c)に示すように、SiGeHBTとJ−FETにおける各々の領域上にコバルトシリサイド15,28が形成される。
次に、層間絶縁膜として酸化膜9を半導体基板1上全体に成膜する。その後、層間の酸化膜9についてCMP平坦化プロセスを使用し平坦化する。さらに配線用金属10を成膜・加工し、配線層50を形成して、J−FET,NMOS,PMOS及びSiGeHBTを半導体基板1に形成する。
以上、本発明の実施の形態のうちのいくつかを図面に基づいて詳細に説明したが、これらは例示であり、当業者の知識に基づいて種々の変形、改良を施した他の形態で本発明を実施することが可能である。
例えば、本実施形態においては、不純物拡散層11を形成することによって高速バイポーラトランジスタにおいてチャンネル幅を広くしたが、図6に示すように、この不純物拡散層11を設けない構造をとるようにしてもよい。
1 半導体基板
2 半導体基体
3 半導体層
4,5,9 酸化膜
10 配線用金属
11 不純物拡散層
12 J−FETのソース領域
13 J−FETのドレイン領域
14 J−FETのゲート領域
15,27 コバルトシリサイド
21 N+埋込層
22 素子分離層
23 コレクタ電極取り出し領域
24 ベース電極取り出し領域
25 酸化膜
26 N型SIC領域
27 SiGeHBTのエミッタ領域
30 N型ウェル領域
48 NMOSのソース領域
49 NMOSのドレイン領域
2 半導体基体
3 半導体層
4,5,9 酸化膜
10 配線用金属
11 不純物拡散層
12 J−FETのソース領域
13 J−FETのドレイン領域
14 J−FETのゲート領域
15,27 コバルトシリサイド
21 N+埋込層
22 素子分離層
23 コレクタ電極取り出し領域
24 ベース電極取り出し領域
25 酸化膜
26 N型SIC領域
27 SiGeHBTのエミッタ領域
30 N型ウェル領域
48 NMOSのソース領域
49 NMOSのドレイン領域
Claims (5)
- 第1導電型の半導体基体上に第2導電型の半導体層を積層し、この半導体層中に第2導電型の不純物によってソース領域及びドレイン領域を形成した接合型電界効果トランジスタにおいて、
前記半導体層上に、シリコン・ゲルマニウム層によって第1導電型の不純物を有するゲート領域を形成したことを特徴とする接合型電界効果トランジスタ。 - 前記ソース領域の下方から前記ドレイン領域の下方にかけて、前記第1導電型の半導体基体中に第2導電型の不純物拡散層を形成することを特徴とする請求項1記載の接合型電界効果トランジスタ。
- 前記シリコン・ゲルマニウム層はエピタキシャル成長によって形成し、そのゲルマニウム濃度を7〜40%としたことを特徴とする請求項1又は請求項2に記載の接合型電界効果トランジスタ。
- 少なくとも1以上のバイポーラトランジスタと接合型電界効果トランジスタとを形成した半導体装置において、
前記接合型電界効果トランジスタは、
第1導電型の半導体基体上に第2導電型の半導体層を積層し、この半導体層中に第2導電型の不純物によってソース領域及びドレイン領域を形成しており、
前記半導体層上に、シリコン・ゲルマニウム層によって第1導電型の不純物を有するゲート領域を形成したことを特徴とする半導体装置。 - 接合型電界効果トランジスタの製造方法において、
第1導電型の半導体基体上に第2導電型の半導体層を積層する工程と、
前記半導体層中に第2導電型の不純物によってソース領域及びドレイン領域を形成する工程と、
前記半導体層上に、シリコン・ゲルマニウム層によって第1導電型の不純物を有するゲート領域を形成する工程と、
を含むことを特徴とする接合型電界効果トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006353259A JP2008166431A (ja) | 2006-12-27 | 2006-12-27 | 接合型電界効果トランジスタ及びその製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006353259A JP2008166431A (ja) | 2006-12-27 | 2006-12-27 | 接合型電界効果トランジスタ及びその製造方法及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008166431A true JP2008166431A (ja) | 2008-07-17 |
Family
ID=39695528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006353259A Pending JP2008166431A (ja) | 2006-12-27 | 2006-12-27 | 接合型電界効果トランジスタ及びその製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008166431A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010084727A1 (ja) * | 2009-01-22 | 2010-07-29 | パナソニック株式会社 | 電界効果トランジスタ及びその製造方法 |
CN113066853A (zh) * | 2021-03-15 | 2021-07-02 | 无锡新洁能股份有限公司 | 半导体器件及制作方法 |
-
2006
- 2006-12-27 JP JP2006353259A patent/JP2008166431A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010084727A1 (ja) * | 2009-01-22 | 2010-07-29 | パナソニック株式会社 | 電界効果トランジスタ及びその製造方法 |
CN102292801A (zh) * | 2009-01-22 | 2011-12-21 | 松下电器产业株式会社 | 场效应晶体管及其制造方法 |
US8569797B2 (en) | 2009-01-22 | 2013-10-29 | Panasonic Corporation | Field effect transistor and method of manufacturing the same |
CN102292801B (zh) * | 2009-01-22 | 2013-11-06 | 松下电器产业株式会社 | 场效应晶体管及其制造方法 |
JP5469098B2 (ja) * | 2009-01-22 | 2014-04-09 | パナソニック株式会社 | 電界効果トランジスタ及びその製造方法 |
CN113066853A (zh) * | 2021-03-15 | 2021-07-02 | 无锡新洁能股份有限公司 | 半导体器件及制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7652332B2 (en) | Extremely-thin silicon-on-insulator transistor with raised source/drain | |
US8847224B2 (en) | Fin-based bipolar junction transistor and method for fabrication | |
US8946041B2 (en) | Methods for forming high gain tunable bipolar transistors | |
WO1995023430A1 (en) | Bipolar and bicmos structures and methods of fabrication | |
US9306057B2 (en) | Metal oxide semiconductor devices and fabrication methods | |
US9704967B2 (en) | Heterojunction bipolar transistor | |
JPH04226064A (ja) | 半導体装置用の相互接続体及びその製造方法 | |
US8242485B2 (en) | Source/drain technology for the carbon nano-tube/graphene CMOS with a single self-aligned metal silicide process | |
US7335547B1 (en) | Method for effective BiCMOS process integration | |
US20130277753A1 (en) | Bicmos devices on etsoi | |
JP2008500720A (ja) | 半導体装置及びそのような装置を製造する方法 | |
JP2007299890A (ja) | 半導体装置の製造方法 | |
JP2006210914A (ja) | バイポーラトランジスタ及びその形成方法 | |
JP6022781B2 (ja) | 半導体装置及びその製造方法 | |
JP2008166431A (ja) | 接合型電界効果トランジスタ及びその製造方法及び半導体装置 | |
EP0721663A1 (en) | Bicmos structures and methods of fabrication | |
JP3443069B2 (ja) | 半導体装置の製造方法 | |
US8927357B2 (en) | Junction field-effect transistor with raised source and drain regions formed by selective epitaxy | |
JP2004079726A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4421241B2 (ja) | 半導体装置の製造方法 | |
WO2006109221A2 (en) | Lateral bipolar transistor | |
CN108091652B (zh) | 在相同晶圆上的异质接面双极晶体管装置的整合方案 | |
JP2005072246A (ja) | 半導体装置の製造方法 | |
KR100866924B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
JP3902412B2 (ja) | 半導体装置の製造方法 |