JP2008500720A - 半導体装置及びそのような装置を製造する方法 - Google Patents
半導体装置及びそのような装置を製造する方法 Download PDFInfo
- Publication number
- JP2008500720A JP2008500720A JP2007514248A JP2007514248A JP2008500720A JP 2008500720 A JP2008500720 A JP 2008500720A JP 2007514248 A JP2007514248 A JP 2007514248A JP 2007514248 A JP2007514248 A JP 2007514248A JP 2008500720 A JP2008500720 A JP 2008500720A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- region
- semiconductor
- conductivity type
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 145
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 21
- 230000005669 field effect Effects 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000013078 crystal Substances 0.000 claims description 16
- 229910052732 germanium Inorganic materials 0.000 claims description 15
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 12
- 238000000407 epitaxy Methods 0.000 claims description 7
- 230000000694 effects Effects 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 2
- 229910008310 Si—Ge Inorganic materials 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 73
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
本発明は、基板（１１）と、第１及び第２半導体層（２、３）を連続して備える半導体層構造体と第１導電型の表面領域を有するシリコンの半導体本体（１）とを備え、表面領域には第１導電型と逆の第２導電型のチャネルを有する電界効果トランジスタ（Ｍ）が設けられ、表面領域は、電界効果トランジスタ（Ｍ）のための第２導電型のソース及びドレイン領域（４Ａ、４Ｂ）と、第２半導体層（３）の一部分を形成する、前記ソース及びドレイン領域間に挿入されたより低いドーピング濃度を有するチャネル領域（３Ａ）と、チャネル領域（３Ａ）の下に埋め込まれ、チャネル領域（３Ａ）のものよりはるかに高いドーピング濃度を有し、第１半導体層（２）の一部分を形成する第１導電型の埋め込み半導体領域（２Ａ）とが設けられる、半導体装置（１０）に関する。本発明によれば、半導体本体（１）には、電界効果トランジスタ（Ｍ）だけでなく、それぞれ第２、第１及び第２導電型のエミッタ、ベース及びコレクタ領域（５Ａ、５Ｂ、５Ｃ）を有するバイポーラ・トランジスタ（Ｂ）も設けられ、エミッタ領域（５Ａ）は第２半導体層（３）内に形成され、ベース領域（５Ｂ）は第１半導体層（２）内に形成される。このようにして、高周波用途に非常に適した、本発明による方法を使用して製造するのが容易なＢｉ（Ｃ）ＭＯＳ ＩＣ（１０）が得られる。好ましくは、第１半導体層（２）はＳｉ−Ｇｅを備えデルタドープされるが、第２半導体層（３）はひずみＳｉを備える。
Description
本発明は、基板と、少なくとも第１及び第２半導体層を連続して含む半導体層構造体と第１導電型の表面領域を有するシリコンの半導体本体とを備え、表面領域には第１導電型と逆の第２導電型のチャネルを有する電界効果トランジスタが設けられ、表面領域は、電界効果トランジスタのための第２導電型のソース及びドレイン領域と、第２半導体層の一部分を形成する、前記ソースとドレイン領域との間に挿入された低ドーピング濃度を有するチャネル領域と、チャネル領域の下に配置され、チャネル領域のものよりはるかに高いドーピング濃度を有し、第１半導体層の一部分を形成する第１導電型の埋め込み半導体領域とが設けられる半導体装置に関する。本発明はまた、そのような装置を製造する方法にも関する。用語「チャネル」は、トランジスタの動作中に形成されるソースとドレインの間の細い導電領域を意味するとみなされることに留意すべきである。用語「表面領域」は、とりわけチャネル領域及びそこに形成されるべきチャネルを備えた、半導体本体の表面に配置された半導体本体の一部分を意味するとみなされるべきである。
そのような装置及び方法は、２００１年８月７日に発行された米国特許第６２７１５５１号明細書から知られている。前記文献には、低濃度にドープされたチャネル・ゾーン及び、前記チャネル・ゾーンの下に、接地エリアとして機能する高濃度にドープされた埋め込みゾーン、たとえばＮＭＯＳトランジスタ内のｐ型を備えたＭＯＳ（＝金属酸化膜半導体）トランジスタの説明が提供されている。それによれば、このトランジスタは、一方ではチャネル領域において高い移動度を示し、他方ではいわゆる短チャネル効果は抑制され、その結果、しきい値電圧の変化及びいわゆるパンチスルー効果の発生は防止される。知られているトランジスタでは、ＳｉＧｅを含む半導体領域はチャネル・ゾーンと埋め込み（特にｐ型）ゾーンの間に存在し、その結果、埋め込みゾーンからチャネル・ゾーンへの望ましくない拡散は抑制される。チャネル・ゾーンと埋め込みゾーンは両方とも半導体層構造体の一部分を形成する。埋め込みゾーンは注入済み半導体層であるように形成され、チャネル・ゾーンは、前記半導体本体の表面に隣接する半導体本体の層状の部分によって形成される。知られている装置は、高周波信号処理及び／又はデジタル・ロジック用途用のＣＭＯＳ（＝相補型ＭＯＳ）回路を備えたＩＣ（＝集積回路）の製造に非常に適している。
知られている装置の欠点は、モバイル技術や光ネットワークなど高周波数範囲内での多くの用途に適していないことにある。
従って、本発明の目的は、前記用途に適し、製造するのが非常に容易である装置を提供することである。
これを達成するために、最初のパラグラフで述べられたタイプの装置は、本発明によれば、半導体本体には、前記電界効果トランジスタだけでなく、それぞれ第２、第１及び第２導電型のエミッタ領域、ベース領域及びコレクタ領域を有するバイポーラ・トランジスタも設けられ、エミッタ領域は第２半導体層内に形成され、ベース領域は第１半導体層内に形成されることを特徴とする。本発明は、まず第一に、前記用途は、信号処理手段の他に、送信及び／又は受信回路をしばしば必要とするという認識に基づく。
バイポーラ・トランジスタはこの目的に適しており、本発明は、さらに、（多数の）ＭＯＳトランジスタを備えた装置内のそのようなバイポーラ・トランジスタの集積は、一方では、高周波特性を有するバイポーラ・トランジスタに対して導電性を有し、他方では、そのような集積は非常に簡単なやり方で達成されることができるという認識に基づく。これは、高濃度にドープされた、好ましくはデルタドープされたベース領域がバイポーラ・トランジスタの高周波特性を向上し、バイポーラ・トランジスタのベース領域がＭＯＳトランジスタの高濃度にドープされた埋め込みゾーンと同時に形成されることができ、その結果、製造工程は簡単なままであるということに帰されることができる。本発明は、さらに、エミッタ領域もまた、第２半導体層内に容易に形成されことができるという認識に基づく。ＭＯＳトランジスタがチャネル領域として動作できるようにするために、この層は低濃度にドープされるべきであり、逆の導電型の高濃度にドープされたエミッタ領域は、前記の層に高濃度の所望の不純物を局所的に導入することによって前記の層内で容易に局所的に形成されることができる。
本発明は最終的に、第１半導体層内の又はその近くのＳｉとＧｅの混晶は、ＭＯＳトランジスタのためだけでなく、形成されたバイポーラ・トランジスタでの使用のためにも有利であるという認識に基づく。
本発明の半導体装置の好ましい実施形態では前記第１及び第２半導体層はエピタキシによって形成される。これとは異なり、前記半導体層は、両者とも、例えば、イオン注入により形成されてもよいが、エピタキシを用いることにより種々の重要な効果をもたらす。後者の技術では、特に、前記第１半導体層に非常に高濃度のドーピングを行え、そして、デルタ状の、スパイク状とも呼ばれる、ドーピング・プロファイルが付与できる。さらに、前記ＭＯＳトランジスタ及びバイポーラ・トランジスタは共に、普及しているエピタキシャル工程で簡単に形成され、所望の分離領域も簡単に形成される。この場合、装置の両部分は、所謂、差動型であり、即ち、ＭＯＳトランジスタの部分並びにバイポーラ・トランジスタの部分が分離領域上方に載置され、これらの部分が非単結晶材料を含む。
好ましくは、前記第１半導体層はシリコン及びゲルマニウムの混晶を含み、前記第２半導体層はシリコンを含む。この層はＭＯＳトランジスタにおいて周知の機能である拡散バリアとして用いられてもよく、一方、バイポーラ・トランジスタのバンドギャップが小さいことから、ＳｉＧｅがバイポーラ・トランジスタの高周波特性をさらに高めることになる。前記第１半導体層の厚さ、又は、前記第１半導体層に、好ましくはその下面で隣接し、ＳｉＧｅを含む別の半導体層の厚さが、ＳｉＧｅ含有層より格子定数の小さい前記シリコンを含む第２半導体層が機械的に応力を加えられるように寸法を決められると効果的である。そのような応力がチャネル領域の電荷キャリアの移動度を高め、ＭＯＳトランジスタの高周波特性を改善することになり、そして、バイポーラ・トランジスタの場所では悪影響を与えない。
前記半導体装置の好ましい変形例では、前記第１半導体層の下に又は前記第１半導体層に隣接する別の半導体層の下に、シリコンとゲルマニウムの混晶を含む別の半導体層が配置され、ゲルマニウム含有量は前記第１半導体層の方向にゼロから前記第１半導体層のゲルマニウム含有量まで漸次増加する。そのようなバッファ層が、半導体層内の結晶ダメージを排除し、又は、そのような結晶ダメージを伴う欠陥がＭＯＳトランジスタ並びにバイポーラ・トランジスタの活性領域に到達し、その特性に悪影響を与えることを排除する。
上記の如く、前記第１半導体層は、好ましくは、厚み方向にデルタ又はスパイク状の、前記第１導電型のためのドーピング原子の濃度プロファイルが付与される。これにより、ＳｉＧｅ含有第１半導体層の一部分がＭＯＳトランジスタの埋め込み領域とチャネル領域との間に位置することになり、両者間の拡散バリアとして機能できるものとなる。
前記バイポーラ・トランジスタの前記エミッタ領域は、好ましくは、最も近い多結晶シリコン領域からの外方拡散により、好ましくは、前記第２半導体層に適切な不純物を局所的に導入することによって形成される。好ましくは、前記ＭＯＳトランジスタのチャネル電位は前記ＭＯＳトランジスタを取り囲む抵抗性領域、所謂、ウェル領域を介して制御されてもよい。電子の移動度がホールの移動度よりはるかに高いので、前記ＭＯＳトランジスタはＮＭＯＳトランジスタで、前記バイポーラ・トランジスタはＮＰＮトランジスタであると好ましい。
基板と、少なくとも第１及び第２半導体層を連続して備える半導体層構造体と第１導電型の表面領域が設けられたシリコンの半導体本体とを備え、前記表面領域には前記第１導電型と逆の第２導電型のチャネルを有する電界効果トランジスタが設けられ、前記表面領域は、前記電界効果トランジスタのための前記第２導電型のソース及びドレイン領域と、前記第２半導体層の一部分を形成するように形成され、前記ソースとドレイン領域との間に挿入された低ドーピング濃度を有するチャネル領域と、前記チャネル領域の下に配置され、前記チャネル領域よりはるかに高いドーピング濃度を有する前記第１導電型の埋め込み半導体領域とが設けられ、さらに前記埋め込み半導体領域は前記第１半導体層の一部分を形成するように形成される半導体装置を製造する方法が、本発明に従って、前記半導体本体には、前記電界効果トランジスタだけでなく、それぞれ前記第２、第１及び第２導電型のエミッタ領域、ベース領域及びコレクタ領域を有するバイポーラ・トランジスタも設けられ、前記エミッタ領域は前記第２半導体層内に形成され、前記ベース領域は前記第１半導体層内に形成されることを特徴とする。
好ましくは、前記第１及び第２半導体層はエピタキシによって形成され、前記第１半導体層はＳｉ及びＧｅの混晶で作られ、前記第２半導体層はＳｉで作られる。ＳｉＧｅ含有層の下に、好ましくは、含有量の異なるＳｉＧｅ含有バッファ層が得成される。エピタキシャル工程が効果的に一回又は複数回中断されて、ＭＯＳトランジスタ及びバイポーラ・トランジスタの電気的絶縁のための分離領域を形成し、又は、コレクタ領域又は所謂ウェル領域を形成する。
本発明のこれらの並びに他のアスペクトが以下に記載される（各）実施形態を参照することにより明白、明瞭となる。
図は比例して描かれておらず、明瞭のために強く誇張されている大きさもある。可能な場合はいつでも、対応する領域又は部分は同じハッチング及び同じ参照数字によって示される。
図１は、本発明による半導体装置の実施形態の、厚さ方向と直角の概略横断面図である。この例の装置１０は、基板１１、この場合はｐ型シリコン基板及び、この場合はドープされたＳｉＧｅ且つｐ型の第１半導体層２と、ＭＯＳトランジスタＭとバイポーラ・トランジスタＢの両方が形成される、この場合は低濃度にドープされたＳｉの第２半導体層３とを備えた半導体層構造体を備える（図１参照）。第１半導体層２と基板の間に、この場合は、そのＧｅ含有量がほぼゼロからほぼ第１半導体層２のＧｅの含有量まで増大するＳｉＧｅの別のｎ型半導体層９と、そのＧｅ含有量が第１半導体層１の含有量と同じ、すなわち、この場合は約２５％であるＳｉＧｅの別のｎ型半導体層８とを連続して備える半導体層構造体の別の部分が存在する。半導体層構造体はエピタキシによって形成される。
適切な局所イオン注入によって埋め込みコレクタ接続領域５Ｃ１を局所的に形成するために、別の半導体層８と他の半導体層９の成長の間に、初めてエピタキシャル成長工程が中断される。別の半導体層８の形成後に、半導体本体１の表面に、この段階で凹所とされた分離領域２０、この場合はいわゆるトレンチ分離領域２０を形成するために、成長工程は二回目の中断となる。この段階で、ｐ型ウェル領域６も、半導体本体１内でＭＯＳトランジスタが形成されるべき場所に形成され、バイポーラ・トランジスタが形成されるべき場所に高濃度にドープされたコレクタ領域５Ｃが形成され、両方の領域は適切な局所イオン注入によって形成される。第１半導体層２の下に、第１半導体層２と同じＳｉＧｅ含有量を有する低濃度にドープされた薄いバッファ層１２がある。
第１半導体層２には、スパイク又はデルタ状のｐ型ドーピング・プロファイル２２が付与され、その結果、この層の部分２ＡはＮＭＯＳトランジスタＭの場所に高濃度にドープされたｐ型接地エリア２Ａを形成し、別の部分５Ｂはバイポーラ・トランジスタＢの場所に高濃度にドープされたベース領域５Ｂを形成する。この場合は「ひずみ」シリコンを含んだ第２半導体層３の部分３ＡがＭＯＳＴ Ｍのチャネル領域３Ａを形成し、別の部分では、エミッタ接続領域５Ａ１として機能する多結晶シリコン領域５Ａ１からの適切な、この場合はｎ型の、ドーピング原子の外方拡散によってバイポーラ・トランジスタＢの場所にエミッタ領域５Ａが形成される。前記領域にはまた、絶縁スペーサ１５によってエミッタ５から分離されるベース接続領域５Ｂ１も形成される。ＭＯＳトランジスタＭは、ここでは二酸化シリコンの、ゲート誘電体１６によってチャネル領域３Ａから分離され、絶縁スペーサ１７によってその範囲を定められる、ここではやはり多結晶シリコンで作られたゲート電極１４をさらに備える。それに隣接するソース及びドレイン領域４Ａ、４Ｂには、ゲート誘電体１６まで延びる低濃度にドープされた浅い延長部が設けられる。
この例の装置１０は、優れた高周波特性を有し、移動電話、光ネットワーク及び衝突予防ロボット・システムなどの用途に使用されるＩＣに非常に適している。装置１０のバイポーラ部分はその場合高周波送信／受信部として機能し、（Ｃ）ＭＯＳ部分は高周波信号処理に使用される。さらに、該装置は、将来のサブミクロン・プロセス技術におけるさらなる小型化に非常に適していて、いずれにしても、以下でさらに詳しく説明されるように、容易に製造されることができる。まず第一に、本発明による装置１０の好ましい特性が以下でさらに説明される。
図２は図１の装置のＭＯＳトランジスタの正規化電流（Ｉｄ）を様々なドレイン電圧に対するゲート電圧（Ｖｇ）の関数として線形目盛で示し、図３は同じ結果を対数目盛で示す。曲線２３、３３は５０ｍＶのドレイン電圧Ｖｄに対して得られるが、曲線２４、３４ではこの電圧Ｖは１Ｖであった。特に図３から、サブスレッショルド係数は８５ｍＶ／ｄｅｃａｄｅであり、ＤＩＢＬ（＝ドレイン誘導障壁低下（Drain Induced Barrier Lowering））は２３ｍＶであると推論することができる。これらの値は、本発明による装置における短チャネル効果の優れた制御を示している。そのような値は知られている方式の多くでは達成できないと考えられるはずである。
図４は、図１の装置のバイポーラ・トランジスタのカットオフ周波数（ｆＴ）を電流密度（Ｊ）の関数として示す。この図の結果としての曲線４１は、バイポーラ・トランジスタは非常に有利な高周波特性を有することを示す。最大カットオフ周波数ｆＴは２５０ＧＨｚを超える。
図５は、図１の装置のバイポーラ・トランジスタの電流密度（Ｊ）を、順方向アクティブ・モードのベース−エミッタ電圧（Ｖｂｅ）の関数として示す。曲線５１はコレクタ電流Ｉｃに対応し、曲線５２はベース電流Ｉｂに対応し、これらに伴ってコレクタ−ベース電圧はゼロである。このいわゆるガンメル・プロットは、バイポーラ・トランジスタがほぼ理想的な特性を有していることを示す。
図６は、図１の装置のバイポーラ・トランジスタの電流利得（β）を電流密度（Ｊ）の関数として示す。曲線６１は、１００を超える高利得が電流密度の広い範囲にわたって達成可能であることを示す。
この例の装置１０は、とりわけ以下に説明される方法で製造されることができる。
図７から９は、本発明による方法の一実施形態による製造工程の連続的段階における図１の装置の、厚さ方向と直角の概略横断面図である。開始材料としては、シリコンのｐ型基板１１が使用される（図７参照）。この基板上には、Ｓｉ−Ｇｅを含み、そのＧｅ含有量が約ａｔ．０％から約３５ａｔ．％まで増加する３５００ｎｍの厚さのｎ型バッファ層９が設けられる。次に、成長工程は中断され、バイポーラ・トランジスタＢが形成されるように、マスクによってｎ＋接続領域５Ｃ１が局所的に形成される。続いて、そのＧｅ含有量が約３５ａｔ．％である厚さ５００ｎｍのＳｉ−Ｇｅ層８が設けられる。
続いて、（図８参照）、分離領域２０が、この場合は同じ半導体本体内で凹所とされ、たとえば二酸化シリコンで充填されるいわゆるトレンチ分離領域２０の形で形成される。次に、この場合はｎ型Ｓｉ−Ｇｅの、バッファ層８０をつけることによってエピタキシ工程が続けられる。続いて、局所イオン注入及び適切なマスクによって、ＭＯＳトランジスタＭが形成されるべき場所にｐ型ウェル領域６が形成され、バイポーラ・トランジスタＢが形成されるべき場所にｎ＋型コレクタ領域８１が形成される。
続いて（図９参照）、Ｇｅ含有量がＳｉ−Ｇｅ層８のものと同じである２０から４０ｎｍの範囲の厚さのＳｉ−Ｇｅの第１半導体層２を設けることによって成長工程が再開される。その成長工程中、層２はｐ型ドーピング元素、この場合はホウ素原子、の高ドーピング・スパイク２２が設けられる。次に、成長工程は、低濃度に（ｐ型）ドープされ、５から１０ｎｍの範囲の厚さを有するひずみシリコンの第２半導体層３を生成することによって完了する。
次に（図１参照）、それ自体で知られている方式で、形成されるべきＭＯＳトランジスタＭ及びバイポーラ・トランジスタＢは、この例の装置１０の説明中に上に述べられた、欠けている部分を追加することによって完成される。少数の部分は、図面では述べられず、示されなかった。それらには、接続導体、いわゆるボンド・パッドの形をした及び／又はしていないコンタクト・メタライゼーション、及び該コンタクト・メタライゼーションに必要な１つ又は複数の絶縁及び／又は導電及び／又は半導電層、並びに使用されてもされなくてもよいパッシベーション及び／又は保護層などがある。続いて、最終組立てができる状態になっている個々の装置１０が、ダイシングなどの分離工程の後で得られる。
本発明は上に提供された例示的実施形態に限定されず、本発明の範囲内で多くの変形形態及び変更形態が当業者には可能である。たとえば、本発明は、ＢｉＭＯＳだけでなく、ＢｉＣＭＯＳ（＝バイポーラ相補型金属酸化膜半導体）ＩＣ（＝集積回路）にも使用されることができる。本発明はまた、ＰＮＰトランジスタと組み合わされたＰＭＯＳトランジスタにも適用されることができる。ＳＴＩ分離領域の代わりに、ＬＯＣＯＳ（＝シリコン局所酸化）法によって得られる分離領域が代替として使用されてもよいことにさらに留意される。本発明による装置の構造は、１つ又は複数のメサ形部分を備えるようにだけではなく、（実質的に）完全にプレーナであるようにも形成されてよい。Ｓｉ−Ｇｅの混晶の他に、有利には、ＳｉとＣの混晶などその他の混晶が使用されてもよい。
本発明による方法に関しても、多くの変形形態及び変更形態が可能であることは同様にあてはまる。たとえば、エミッタ領域の高濃度にドープされた部分が、その場でドープされた多結晶シリコンからの外方拡散によって、又は気相ドーピングによって代替として形成されてもよい。
Claims (14)
- 基板と、少なくとも第１及び第２半導体層を連続して備える半導体層構造体と第１導電型の表面領域とを有するシリコンの半導体本体とを備え、前記表面領域には前記第１導電型と逆の第２導電型のチャネルを有する電界効果トランジスタが設けられ、前記表面領域は、前記電界効果トランジスタのための前記第２導電型のソース及びドレイン領域と、前記第２半導体層の一部分を形成する、前記ソースとドレイン領域との間に挿入されたより低いドーピング濃度を有するチャネル領域と、前記チャネル領域の下に配置され、前記チャネル領域よりはるかに高いドーピング濃度を有し、前記第１半導体層の一部分を形成する前記第１導電型の埋め込み半導体領域とが設けられた半導体装置であって、前記半導体本体には、前記電界効果トランジスタだけでなく、それぞれ前記第２、第１及び第２導電型のエミッタ領域、ベース領域及びコレクタ領域を有するバイポーラ・トランジスタも設けられ、前記エミッタ領域は前記第２半導体層内に形成され、前記ベース領域は前記第１半導体層内に形成されることを特徴とする半導体装置。
- 前記第１及び第２半導体層はエピタキシによって形成されることを特徴とする請求項１に記載の半導体装置。
- 前記第１半導体層はシリコン及びゲルマニウムの混晶を含み、前記第２半導体層はシリコンを含むことを特徴とする請求項１又は２に記載の半導体装置。
- 前記第１半導体層の厚さ、又は、前記第１半導体層に、好ましくはその下面で隣接し、シリコンとゲルマニウムの混晶を含む別の半導体層の厚さが、前記第２半導体層が機械的に応力を加えられるように寸法を決められることを特徴とする請求項３に記載の半導体装置。
- 前記第１半導体層の下に且つ前記第１半導体層に隣接する別の半導体層の下に、シリコンとゲルマニウムの混晶を含む別の半導体層が配置され、ゲルマニウム含有量は前記第１半導体層の方向にゼロから前記第１半導体層のゲルマニウム含有量まで漸次増加することを特徴とする請求項３又は４に記載の半導体装置。
- 前記第１半導体層は厚さ方向のデルタ特性を有する前記第１導電型のためのドーピング原子の濃度プロファイルが付与されることを特徴とする、前記請求項のいずれか一項に記載の半導体装置。
- 前記バイポーラ・トランジスタの前記エミッタ領域は、前記第２導電型のための複数のドーピング原子を前記第２半導体層に局所的に導入することによって、前記第２半導体層内に形成されることを特徴とする、前記請求項のいずれか一項に記載の半導体装置。
- 前記ＭＯＳトランジスタのチャネル電位は前記ＭＯＳトランジスタを取り囲むいわゆるウェル領域のための抵抗形成接続領域を介して制御されることができることを特徴とする、前記請求項のいずれか一項に記載の半導体装置。
- 前記第１導電型はｐ型導電型であり、その結果、前記ＭＯＳトランジスタはＮＭＯＳトランジスタであり、前記バイポーラ・トランジスタはＮＰＮトランジスタであることを特徴とする、前記請求項のいずれか一項に記載の半導体装置。
- 基板と、少なくとも第１及び第２半導体層を連続して備える半導体層構造体と第１導電型の表面領域が設けられたシリコンの半導体本体とを備え、前記表面領域には前記第１導電型と逆の第２導電型のチャネルを有する電界効果トランジスタが設けられ、前記表面領域は、前記電界効果トランジスタのための前記第２導電型のソース及びドレイン領域と、前記第２半導体層の一部分を形成するように形成された、前記ソースとドレイン領域との間に挿入された低ドーピング濃度を有するチャネル領域と、前記チャネル領域の下に配置され、前記チャネル領域よりはるかに高いドーピング濃度を有する前記第１導電型の埋め込み半導体領域とが設けられ、さらに前記埋め込み半導体領域は前記第１半導体層の一部分を形成するように形成された半導体装置を製造する方法であって、前記半導体本体には、前記電界効果トランジスタだけでなく、それぞれ前記第２、第１及び第２導電型のエミッタ領域、ベース領域及びコレクタ領域を有するバイポーラ・トランジスタも設けられ、前記エミッタ領域は前記第２半導体層内に形成され、前記ベース領域は前記第１半導体層内に形成されることを特徴とする半導体装置を製造する方法。
- 前記第１及び第２半導体層はエピタキシによって形成されることを特徴とする請求項１０に記載の方法。
- 前記第１半導体層はシリコン及びゲルマニウムの混晶で作られ、前記第２半導体層はシリコンで作られることを特徴とする請求項１１に記載の方法。
- 前記第１半導体層の下に且つシリコンとゲルマニウムの混晶の隣接する別の半導体層の下に、そのゲルマニウム含有量が前記第１半導体層の方向に増加するシリコンとゲルマニウムの混晶の別の半導体層が形成されることを特徴とする請求項１２に記載の方法。
- 前記半導体層構造体のエピタキシャル成長は、ＭＯＳトランジスタと前記バイポーラ・トランジスタの電気的絶縁のための分離領域を設けるために、或いは前記コレクタ領域の複数の部分を形成するため又はいわゆるウェル領域を形成するために、１回又は複数回中断されることを特徴とする請求項１２又は１３に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP04102284 | 2004-05-25 | ||
| PCT/IB2005/051636 WO2005117104A1 (en) | 2004-05-25 | 2005-05-19 | Semiconductor device and method of manufacturing such a device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008500720A true JP2008500720A (ja) | 2008-01-10 |
Family
ID=34968577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007514248A Withdrawn JP2008500720A (ja) | 2004-05-25 | 2005-05-19 | 半導体装置及びそのような装置を製造する方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20090114950A1 (ja) |
| EP (1) | EP1754255A1 (ja) |
| JP (1) | JP2008500720A (ja) |
| KR (1) | KR20070024647A (ja) |
| CN (1) | CN1957461B (ja) |
| TW (1) | TW200616205A (ja) |
| WO (1) | WO2005117104A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8120058B2 (en) * | 2009-10-28 | 2012-02-21 | International Business Machines Corporation | High-drive current MOSFET |
| KR101120904B1 (ko) | 2010-03-25 | 2012-02-27 | 삼성전기주식회사 | 반도체 소자 및 그 제조 방법 |
| KR101046055B1 (ko) | 2010-03-26 | 2011-07-01 | 삼성전기주식회사 | 반도체 소자 및 그 제조 방법 |
| CN102122643B (zh) * | 2011-01-28 | 2015-07-08 | 上海华虹宏力半导体制造有限公司 | 一种双极型晶体管的制作方法 |
| KR102137371B1 (ko) | 2013-10-29 | 2020-07-27 | 삼성전자 주식회사 | 반도체 장치 및 이의 제조 방법 |
| US10672795B2 (en) | 2018-06-27 | 2020-06-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bulk semiconductor substrate configured to exhibit semiconductor-on-insulator behavior |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3830102A1 (de) * | 1987-09-16 | 1989-03-30 | Licentia Gmbh | Si/sige-halbleiterkoerper |
| JPH03187269A (ja) * | 1989-12-18 | 1991-08-15 | Hitachi Ltd | 半導体装置 |
| EP0809865B1 (en) * | 1995-12-15 | 2000-07-12 | Koninklijke Philips Electronics N.V. | SEMICONDUCTOR FIELD EFFECT DEVICE COMPRISING A SiGe LAYER |
| JPH1041400A (ja) * | 1996-07-26 | 1998-02-13 | Sony Corp | 半導体装置およびその製造方法 |
| DE19720008A1 (de) * | 1997-05-13 | 1998-11-19 | Siemens Ag | Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung |
| WO2003105189A2 (en) * | 2002-06-07 | 2003-12-18 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
-
2005
- 2005-05-19 JP JP2007514248A patent/JP2008500720A/ja not_active Withdrawn
- 2005-05-19 KR KR1020067027285A patent/KR20070024647A/ko not_active Application Discontinuation
- 2005-05-19 CN CN2005800168181A patent/CN1957461B/zh not_active Expired - Fee Related
- 2005-05-19 EP EP05742505A patent/EP1754255A1/en not_active Withdrawn
- 2005-05-19 WO PCT/IB2005/051636 patent/WO2005117104A1/en active Application Filing
- 2005-05-19 US US11/597,533 patent/US20090114950A1/en not_active Abandoned
- 2005-05-20 TW TW094116533A patent/TW200616205A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| EP1754255A1 (en) | 2007-02-21 |
| TW200616205A (en) | 2006-05-16 |
| KR20070024647A (ko) | 2007-03-02 |
| US20090114950A1 (en) | 2009-05-07 |
| WO2005117104A1 (en) | 2005-12-08 |
| CN1957461A (zh) | 2007-05-02 |
| CN1957461B (zh) | 2010-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100586737B1 (ko) | ＳＯＩ 기판 위에 구현된 ＮＭＯＳ 소자, ＰＭＯＳ 소자및 ＳｉＧｅ ＢｉＣＭＯＳ 소자 및 그 제조 방법 | |
| US7485537B2 (en) | Method of fabricating a vertical bipolar transistor with a majority carrier accumulation layer as a subcollector for SOI BiCMOS with reduced buried oxide thickness | |
| US7911024B2 (en) | Ultra-thin SOI vertical bipolar transistors with an inversion collector on thin-buried oxide (BOX) for low substrate-bias operation and methods thereof | |
| US6380590B1 (en) | SOI chip having multiple threshold voltage MOSFETs by using multiple channel materials and method of fabricating same | |
| JP3494638B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6093613A (en) | Method for making high gain lateral PNP and NPN bipolar transistor compatible with CMOS for making BICMOS circuits | |
| JPH1187719A (ja) | Ｓｏｉ・ｍｏｓｆｅｔ及びその製造方法 | |
| JP2005159349A (ja) | シリコン・オン・インシュレータ内に形成された金属酸化膜半導体デバイス | |
| US8471244B2 (en) | Method and system for providing a metal oxide semiconductor device having a drift enhanced channel | |
| KR100554465B1 (ko) | ＳＯＩ 기판 위에 구현된 ＳｉＧｅ ＢｉＣＭＯＳ 소자 및그 제조 방법 | |
| US20230395666A1 (en) | Horizontal current bipolar transistor with silicon-germanium base | |
| JP2008500720A (ja) | 半導体装置及びそのような装置を製造する方法 | |
| US20130277753A1 (en) | Bicmos devices on etsoi | |
| US6924202B2 (en) | Heterojunction bipolar transistor with self-aligned emitter and sidewall base contact | |
| US20050196931A1 (en) | Self-aligned lateral heterojunction bipolar transistor | |
| JP3732814B2 (ja) | 半導体装置 | |
| KR100395159B1 (ko) | 규소게르마늄을 이용한 바이씨모스 소자 제조 방법 | |
| US20050145953A1 (en) | Heterojunction BiCMOS integrated circuits and method therefor | |
| JP2008166431A (ja) | 接合型電界効果トランジスタ及びその製造方法及び半導体装置 | |
| WO2006109221A2 (en) | Lateral bipolar transistor | |
| JP2004040131A (ja) | 半導体装置及びその製造方法 | |
| JP2001189321A (ja) | 横型ヘテロバイポーラトランジスタ及びその製造方法 | |
| JPS63175463A (ja) | バイｍｏｓ集積回路の製造方法 | |
| JP3231284B2 (ja) | 半導体装置の製造方法 | |
| WO1994027324A1 (en) | A lateral bipolar transistor with variable base width and a method for controlling the base width |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080519 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080626 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20091019 |