JP4421241B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4421241B2 JP4421241B2 JP2003302623A JP2003302623A JP4421241B2 JP 4421241 B2 JP4421241 B2 JP 4421241B2 JP 2003302623 A JP2003302623 A JP 2003302623A JP 2003302623 A JP2003302623 A JP 2003302623A JP 4421241 B2 JP4421241 B2 JP 4421241B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- insulating film
- base
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
11 P型シリコン基板
12 N−エピタキシャル層
13 N+型埋め込み領域
14 ディープトレンチ素子分離層
14a ディープトレンチ
14b、15b 絶縁材料
15 シャロートレンチ素子分離層
15a シャロートレンチ
16 N+型コレクタ引出し層
17 Pウェル層
18 Nウェル層
20 ゲート絶縁膜
21、33 多結晶シリコン膜
22 フォトレジスト
23 酸化シリコン膜
25、26 エミッタ領域
27 ベース引出し部
28 ソース・ドレイン引出し部
30 P型ベース拡散層
31 P型SiGeベースエピタキシャル層
34 コレクタ電極引出し部
35 エミッタ電極引出し部
36 ゲート電極部
37 P型低濃度ソース/ドレイン領域
38 N型低濃度ソース/ドレイン領域
39 サイドウォールスペーサ
40 P型高濃度ソース/ドレイン領域
41 N型高濃度ソース/ドレイン領域
42 シリサイド層
B BJT形成部分
H SiGeHBT形成部分
P pMOS形成部分
N nMOS形成部分
C CMOS形成部分
Claims (5)
- 共通の半導体基板にイオン注入ベース型の第1のバイポーラトランジスタとSiGeベースヘテロ接合型の第2のバイポーラトランジスタと、Pチャネル及びNチャネル型絶縁ゲート型電界効果トランジスタから構成される相補型絶縁ゲート型電界効果トランジスタとを有する半導体装置の製造方法にあって、
前記半導体基板上全面に第1の絶縁膜を形成する第1工程と、
前記第1工程の次に、前記第1の絶縁膜上全面に第1の多結晶半導体膜を形成する第2工程と、
前記第2工程の次に、前記第1のバイポーラトランジスタ形成部分にイオン注入法によりベース層を形成する第3工程と、
前記第3工程の次に、前記第1の多結晶半導体膜及び前記第1の絶縁膜をパターニングして、前記第2のバイポーラトランジスタのベース形成部分に第1の開口を形成する第4工程と、
前記第4工程の次に、前記第1の開口を通じて露出した前記半導体基板表面を含む前記第1の多結晶半導体膜上全面に非選択的気相エピタキシャル成長法によりSiGe層を形成する第5工程と、
前記第5工程の次に、前記SiGe層、前記第1の多結晶半導体膜及び前記第1の絶縁膜をパターニングして、前記第1のバイポーラトランジスタ形成部分と前記第2のバイポーラトランジスタのコレクタ層表面部を露出させる第6工程と、
前記第6工程の次に、前記半導体基板上全面に第2の絶縁膜を形成した後、この第2の絶縁膜をパターニングして、前記イオン注入ベース層及び前記第2のバイポーラトランジスタのベース形成予定部分における前記SiGe層を覆い、その部分以外の前記第2の絶縁膜を除去する第7工程と、
前記第7工程の次に、前記イオン注入ベース層及び前記第2のバイポーラトランジスタのベース形成予定部分における前記SiGe層部分上の前記第2の絶縁膜に第2の開口を形成する第8工程と、
前記第8工程の次に、前記第2の開口を含む前記半導体基板上全面に不純物含有の第2の多結晶半導体膜を形成する第9工程と、
前記第9工程の次に、前記第2の開口を通じて前記イオン注入ベース層及び前記第2のバイポーラトランジスタのベース形成予定部分における前記SiGe層にエミッタ層をそれぞれ形成する第10工程と、
前記第10工程の次に、前記第2の多結晶半導体膜をパターニングして、前記コレクタ層表面部にコレクタ引出し電極、前記エミッタ層にエミッタ電極及び前記絶縁ゲート型電界効果トランジスタのゲート電極形成予定部にゲート電極部をそれぞれ形成する第11工程と、
前記第11工程の次に、前記ゲート電極部をマスクに前記相補型絶縁ゲート型電界効果トランジスタ形成部分上の前記SiGe膜、前記第1の多結晶半導体膜及び第1の絶縁膜をパターニングする第12工程と、
前記第12工程の次に、前記ゲート電極部により自己整合的にPチャネル及びNチャネル型絶縁ゲート型電界効果トランジスタ形成部分に、低濃度ソース/ドレイン領域をそれぞれ形成する第13工程と、
前記第13工程の次に、前記半導体基板上全面に第3の絶縁膜を形成した後、前記エミッタ電極、前記コレクタ引出し電極及び前記ゲート電極部の側壁に、サイドウォールスペーサをそれぞれ形成する第14工程と、
前記第15工程の次に、前記サイドウォールスペーサを有するエミッタ電極をマスクにして前記第2の絶縁膜部分をパターニングして前記第1のバイポーラトランジスタにおける前記イオン注入ベース層及び前記第2のバイポーラトランジスタにおける前記SiGe層表面部を露出する第16工程と、
前記第16工程の次に、前記イオン注入ベース層表面部、前記SiGe層表面部及び前記ソース/ドレイン領域にベース電極及びソース/ドレイン電極をそれぞれ形成する第17工程と、
を具備することを特徴とする半導体装置の製造方法。 - 前記ゲート電極部及び前記第2の絶縁膜をマスクとして前記SiGe層及び第1の多結晶半導体膜を除去することにより、前記第2のバイポーラトランジスタの形成部分上にベース層となる前記SiGe層を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第2の開口を通じて前記第2の多結晶半導体膜から前記イオン注入ベース層及び前記SiGe層に対して前記エミッタ層を形成する不純物注入と、前記コレクタ層表面部に対する不純物注入とを同時に行うことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記エミッタ層の形成は、前記第2の多結晶半導体膜にエミッタ不純物をイオン注入した後、熱処理してエミッタ不純物を活性化することにより行うことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記エミッタ電極、前記コレクタ引出し電極及び前記ゲート電極部は、前記第2の多結晶半導体膜のパターニングにより同時に形成することを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003302623A JP4421241B2 (ja) | 2003-08-27 | 2003-08-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003302623A JP4421241B2 (ja) | 2003-08-27 | 2003-08-27 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005072438A JP2005072438A (ja) | 2005-03-17 |
JP4421241B2 true JP4421241B2 (ja) | 2010-02-24 |
Family
ID=34406853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003302623A Expired - Fee Related JP4421241B2 (ja) | 2003-08-27 | 2003-08-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4421241B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011012700A (ja) * | 2009-06-30 | 2011-01-20 | Ckd Corp | 小型電磁弁 |
CN103035576B (zh) * | 2012-05-28 | 2014-10-08 | 上海华虹宏力半导体制造有限公司 | 锗硅hbt和cmos器件集成的制造方法和器件结构 |
CN103050493B (zh) * | 2012-09-05 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | 锗硅多晶硅栅BiCMOS器件及制造方法 |
-
2003
- 2003-08-27 JP JP2003302623A patent/JP4421241B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005072438A (ja) | 2005-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7871869B2 (en) | Extremely-thin silicon-on-insulator transistor with raised source/drain | |
JP3329640B2 (ja) | 半導体装置の製造方法 | |
US9704967B2 (en) | Heterojunction bipolar transistor | |
US20050095820A1 (en) | Technique for forming transistors having raised drain and source regions with different heights | |
US20050095796A1 (en) | Technique for forming a transistor having raised drain and source regions with a reduced number of process steps | |
US5348896A (en) | Method for fabricating a BiCMOS device | |
JP3638313B2 (ja) | 併合された装置を支援するBiCMOS処理工程 | |
JP4421241B2 (ja) | 半導体装置の製造方法 | |
JP4444786B2 (ja) | BiCMOS製造方法 | |
JP3123453B2 (ja) | 半導体装置の製造方法 | |
JP2004079726A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3038740B2 (ja) | 半導体装置の製造方法 | |
JP2008166431A (ja) | 接合型電界効果トランジスタ及びその製造方法及び半導体装置 | |
JP2953061B2 (ja) | 高耐圧mosトランジスタとその製造方法 | |
WO2006109221A2 (en) | Lateral bipolar transistor | |
KR100188093B1 (ko) | 고속 바이 시 모스 트랜지스터 및 그 제조 방법 | |
JP3062028B2 (ja) | 半導体装置の製造方法 | |
JPH11307771A (ja) | 半導体装置及びその製造方法 | |
JPH02241057A (ja) | 半導体集積回路の製造方法 | |
JP3902412B2 (ja) | 半導体装置の製造方法 | |
JP2770576B2 (ja) | 半導体装置の製造方法 | |
JP5017744B2 (ja) | 半導体装置の製造方法 | |
JP3956879B2 (ja) | 半導体集積回路装置の製造方法 | |
JPH04372164A (ja) | BiCMOS型半導体装置の製造方法 | |
JP2005268261A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090918 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091202 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |