TW201926709A - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TW201926709A
TW201926709A TW107134394A TW107134394A TW201926709A TW 201926709 A TW201926709 A TW 201926709A TW 107134394 A TW107134394 A TW 107134394A TW 107134394 A TW107134394 A TW 107134394A TW 201926709 A TW201926709 A TW 201926709A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor device
dielectric layer
hydrogen
interface
Prior art date
Application number
TW107134394A
Other languages
English (en)
Other versions
TWI688101B (zh
Inventor
洪發 欒
陳毅帆
彭峻彥
趙晟博
顧文昱
張惠政
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201926709A publication Critical patent/TW201926709A/zh
Application granted granted Critical
Publication of TWI688101B publication Critical patent/TWI688101B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

此處敘述的實施例是提供在高壓退火製程後的熱處理製程，以從閘極介電層的主要部分移除氫時，將氫保留在場效電晶體中的通道區與此閘極介電層之間的界面。上述熱處理製程可減少高壓退火造成的臨界電壓偏移的量。上述高壓退火與熱處理製程可以在形成閘極介電層之後的任何時間施行，因此不會影響現有製程流程的完整性。

Description

半導體裝置及其形成方法
本發明實施例是關於半導體製程技術，特別是關於半導體裝置及其形成方法。
隨著半導體工業為了追求更高的裝置密度、更高的效能與更低的成本而已經發展至奈米技術製程節點，來自製造與設計二者議題的挑戰得到了發展出例如鰭式場效電晶體(Fin Field Effect Transistor；FinFET)等的三維設計的結果。鰭式場效電晶體通常包括具有高的高寬比(aspect ratio)的半導體鰭狀物，在此半導體鰭狀物形成通道區及源極/汲極區。在上述鰭結構的上方並沿著上述鰭結構的側面(例如：包覆(wrapping))形成一閘極，利用增加通道區的表面積的優點以製造更快、更可靠且更容易控制的半導體電晶體裝置。然而，隨著尺寸的縮減，出現了新的挑戰。
本發明實施例是提供一種半導體裝置，包括：一主動區，在一基底上，上述主動區具有一通道區；以及一閘極結構，在上述通道區的上方，其中上述閘極結構包括：一界面層，在上述主動區的上方；一共形(conformal)介電層，在上述界面層的上方；及一閘極電極層，在上述界面層的上方；其中上述界面層中的氫的尖峰濃度相對於上述共形介電層中的氫的尖峰濃度的比值，是在約0.1至約5的範圍。
本發明實施例又提供一種半導體裝置的形成方法，包括：對於具有形成在一主動區的一通道區的上方的一共形介電層之一結構，施行一高壓退火製程以將氫引入上述共形介電層與上述通道區之間的界面；以及在施行上述高壓退火製程之後，施行一退火後處理以減少上述共形介電層中的氫。
本發明實施例又提供一種半導體裝置的形成方法，包括：在一基底上形成一主動區，其中上述主動區具有一通道區；在上述主動區的上述通道區的上方，形成一虛置(dummy)閘極結構；移除上述虛置閘極結構，以曝露出上述主動區的上述通道區；在上述主動區的上述通道區的上方，形成一界面層；在上述界面層的上方，形成一共形介電層；施行一高壓退火製程，以將氫引入上述界面層；以及在施行上述高壓退火製程之後，施行一退火後處理，以減少上述共形介電層中的氫。
本發明實施例又提供一種半導體裝置的形成方法，包括：在一主動區的一通道區的上方，形成一閘極結構，其中上述閘極結構包括在上述主動區上方的一共形介電層；在第一壓力對上述閘極結構進行退火，以將氫引入上述共形介電層與上述通道區之間的界面；以及在第二壓力對上述閘極結構施行一退火後處理，以減少上述共形介電層中的氫，其中上述第一壓力高於上述第二壓力。
要瞭解的是，以下的揭露內容提供許多不同的實施例或範例以實施本發明實施例的不同構件。以下的揭露內容敘述各個構件及其排列方式的特定實施例或範例，以簡化本發明實施例的說明。當然，這些特定的範例並非用以限定。例如，元件的尺寸並非受限於所揭露的範圍或值，但可能依存於製程條件及/或裝置所需求的性質。此外，若是本發明實施例敘述了第一構件形成於第二構件之上或上方，即表示其可能包括上述第一構件與上述第二構件是直接接觸的實施例，亦可能包括了有附加構件形成於上述第一構件與上述第二構件之間，而使上述第一構件與第二構件可能未直接接觸的實施例。為了簡潔，可能以任意的比例繪示各種構件。此外，本發明實施例可能會在各種實施例重複使用相同的元件符號。這樣的重複是為了敘述上的簡化與明確，而非意指所討論的不同實施例及/或結構之間的關係。
此外，其與空間相關用詞。例如「在…下方」、「下方」、「較低的」、「上方」、「較高的」及類似的用詞，係為了便於描述圖示中一個元件或構件與另一個(些)元件或構件之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包括使用中或操作中的裝置之不同方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。「氫」一詞，可包括氫(H)、氘(D)及氫的其他同位素。
在此處，說明形成包括例如一鰭式場效電晶體(Fin Field Effect Transistor；FinFET)等的一半導體裝置的方法以及藉由此方法形成的結構。特別是，本發明實施例提供一種用以改善鰭式場效電晶體的效能的方法，藉由一高壓退火製程與一退火後處理製程來恢復臨界電壓。
在此處敘述的例示實施例，是以在鰭式場效電晶體上形成閘極結構為藍本而敘述。本發明實施例的一些態樣的實現，可使用在其他製程、其他裝置及/或其他層。例如，其他例示裝置可包括平面場效電晶體、水平全環繞式閘極場效電晶體(horizontal gate-all-around field effect transistors；HGAA FET)、垂直全環繞式閘極場效電晶體(vertical gate-all-around field effect transistors；VGAA FET)及其他裝置。在此亦敘述例示方法及結構的變化。所屬技術領域中具有通常知識者會輕易理解可作其他修飾而被歸類在其他實施例的範圍內。儘管可能以一特定的順序來敘述方法實施例，但可以以任何合理的順序來施行各種其他的方法實施例，並可以包括比此處敘述者還少或還多的步驟。
第1A~1C至8A~8B圖是分別顯示在根據一些實施例而形成半導體裝置的例示製程的中間階段的中間結構的各種視圖。特別是，第1A~1C至8A~8B圖是顯示使用一取代閘極製程來形成鰭式場效電晶體的結構的各個階段。
第1A、1B及1C圖是顯示在根據一些實施例而形成半導體裝置的例示製程的一中間階段的一中間結構的不同視圖。第1A及1B圖是上述中間結構的不同的剖面圖，而第1C圖是上述中間結構的透視圖。
複數個鰭狀物74是在一半導體基底70上。複數個隔離區78是在半導體基底70上，且置於相鄰的鰭狀物74之間。鰭狀物74各自從相鄰的隔離區78之間突出，且突出至相鄰的隔離區78的上方。沿著鰭狀物74的側壁且在鰭狀物74的頂表面的上方，形成複數個閘極堆疊(或是較為上位概念的閘極結構)，上述閘極結構各包括一界面介電質80、一虛置(dummy)閘極層82與一罩幕84。源極/汲極區52a~52f置於鰭狀物74的個別的區域中。
第1C圖進一步顯示用於其他圖式的參考剖面。剖面A-A是沿著例如對向的源極/汲極區52a~52c之間的一個鰭狀物74中的通道區的平面。剖面B-B是垂直於剖面A-A的平面，且穿過在相鄰的鰭狀物74中的源極/汲極區52a及源極/汲極區52d。圖號以「A」結尾的圖式是繪示對應於剖面A-A的製程的各個例子的剖面圖，而圖號以「B」結尾的圖式是繪示對應於剖面B-B的製程的各個例子的剖面圖。在一些圖式中，其顯示的構件或元件的一些元件符號會被省略，以避免遮掩其他構件或元件，以便於顯示圖式。
半導體基底70可以是或包括一塊狀的(bulk)半導體基底、一絕緣物上覆半導體(semiconductor-on-insulator；SOI)的基底或其類似基底，上述基底可以是已摻雜(例如：以p型或n型的摻雜物摻雜)或未摻雜。半導體基底70的半導體材料可包括：一元素半導體，包括矽(Si)或鍺(Ge)；一化合物半導體；一合金半導體；或上述之組合。
可以從半導體基底70形成鰭狀物74，例如藉由在鰭狀物74之間蝕刻出溝槽。可以在鰭狀物74之間的上述溝槽形成隔離區78。隔離區78可包括或可以是例如氧化物(例如：氧化矽)、氮化物、其類似物質或上述之組合等的絕緣材料。鰭狀物74是從相鄰的隔離區78之間突出，藉此可至少部分地將鰭狀物74作為半導體基底70上的主動區。可藉由任何適當的製程來形成鰭狀物74與隔離區78，且鰭狀物74與隔離區78可包括任何適用的材料。在一些例子中，鰭狀物74可包括異質磊晶結構(例如：與半導體基底70的半導體材料有晶格不匹配的材料)或其它結構。
上述閘極堆疊是在鰭狀物74的上方，且垂直於鰭狀物74而橫向延伸。用於上述閘極堆疊的界面介電質80、虛置閘極層82及罩幕84可藉由依序形成各自的層而形成，然後將上述層圖形化而成為上述閘極堆疊。界面介電質80可包括或可以是氧化矽、氮化矽、其類似材料或上述的多層結構。虛置閘極層82可包括或可以是矽(例如：多晶矽)或另一材料。罩幕84可包括或可以是氮化矽、氧氮化矽、氮化矽碳(silicon carbon nitride)、其類似物質或上述之組合。可沉積用於界面介電質80、虛置閘極層82及罩幕84之層，然後使用任何適用的製程加以圖形化，以形成用於每個閘極堆疊的罩幕84、虛置閘極層82及界面介電質80。
第2A與2B圖顯示沿著上述閘極堆疊形成複數個閘極間隔物86、在複數個鰭狀物74形成複數個磊晶源極/汲極區92、在各構件的上方形成一接觸蝕刻停止層(contact etch stop layer；CESL)96以及在接觸蝕刻停止層96的上方形成一第一層間介電質(interlayer dielectric；ILD)100。沿著上述閘極堆疊的側壁(例如：界面介電質80的側壁、虛置閘極層82的側壁及罩幕84的側壁)形成閘極間隔物86，並將閘極間隔物86形成在鰭狀物74的上方。剩餘的閘極間隔物86會保留在沿著鰭狀物74的側壁之處，例如依存於鰭狀物74之在隔離區78以上的高度。閘極間隔物86可藉由例如共形地沉積用於閘極間隔物86的一或多層以及對上述一或多層進行異向性蝕刻而形成。用於閘極間隔物86的上述一或多層可包括或可以是氧碳化矽、氮化矽、氧氮化矽、氮化矽碳(silicon carbon nitride)、其類似物質、上述之多層結構或上述之組合。
在形成閘極間隔物86之後，以上述閘極堆疊與閘極間隔物86為罩幕，在鰭狀物74形成複數個凹部，在上述凹部進行磊晶成長而形成磊晶源極/汲極區92。上述凹部及後續的磊晶源極/汲極區92是形成在鰭狀物74且在上述閘極堆疊之兩側。可藉由一蝕刻製程來進行上述凹陷，且基於蝕刻製程的性質，上述凹部可具有各種剖面輪廓。磊晶源極/汲極區92可包括或可以是矽鍺(silicon germanium)、碳化矽、磷化矽、純鍺或實質上的純鍺、一III-V族化合物半導體、一II-VI族化合物半導體或其類似物質。磊晶源極/汲極區92可延伸而超出鰭狀物74的側壁及頂表面(例如：被抬升)，且磊晶源極/汲極區92可具有刻面(facets)，上述刻面可對應於半導體基底70的結晶面。
所屬技術領域中具有通常知識者亦可輕易理解：可以省略上述凹陷及磊晶源極/汲極區92的磊晶成長，且可藉由以上述閘極堆疊與閘極間隔物86為罩幕而將摻雜物植入鰭狀物74來形成源極/汲極區。在應用磊晶源極/汲極區92的一些例子中，磊晶源極/汲極區92亦可被摻雜，例如藉由在磊晶成長的過程中進行臨場(in-situ)摻雜及/或藉由在磊晶成長之後將摻雜物植入磊晶源極/汲極區92。因此，可藉由摻雜(例如：藉由佈植及/或在磊晶成長的過程中進行臨場摻雜，選擇適用者)及/或磊晶成長來劃分出源極/汲極區，選擇適用者，而可進一步劃分出主動區－在此主動區劃分出上述源極/汲極區。
在磊晶源極/汲極區92的表面上、閘極間隔物86的側壁及頂表面上、罩幕84的頂表面上以及隔離區78的頂表面上，共形地沉積接觸蝕刻停止層96。一般而言，在形成例如接點或介層窗(via)時，一蝕刻停止層可提供將一蝕刻製程停止的作用。可以以與鄰接的層或構件具有不同的蝕刻選擇性的一介電材料來形成一蝕刻停止層。接觸蝕刻停止層96可包括或可以是氮化矽、氮化矽碳(silicon carbon nitride)、氮化碳、其類似材料或上述之組合。然後，在接觸蝕刻停止層96的上方沉積第一層間介電質100。第一層間介電質100可包括或可以是：二氧化矽；一低介電常數介電材料(例如：所具有的介電常數低於二氧化矽的介電常數之材料)，例如氧氮化矽、磷矽玻璃(phosphosilicate glass；PSG)、硼矽玻璃(borosilicate glass；BSG)、硼磷矽玻璃(boron phosphate silicate glass；BPSG)、非摻雜的矽玻璃(undoped silicate glass；USG)、摻氟的矽玻璃(fluorinated silicate glass；FSG)、有機矽烷玻璃(organo-silane glass；OSG)、SiOx Cy 、旋塗玻璃(Spin-On-Glass)、旋塗聚合物(Spin-On-Polymers)、矽碳材料(silicon carbon material)；上述之化合物(compound)；上述之複合物；其類似材料；或者是上述之組合。
第3A與3B圖顯示移除部分的第一層間介電質100、部分的接觸蝕刻停止層96及罩幕84以曝露出虛置閘極層82。第一層間介電質100與接觸蝕刻停止層96被形成為所具有的頂表面與虛置閘極層82的頂表面共平面。可施行例如一化學機械研磨(chemical mechanical polish；CMP)等的一平坦化製程，以使第一層間介電質100的頂表面及接觸蝕刻停止層96的頂表面齊平於虛置閘極層82的頂表面。上述化學機械研磨亦將虛置閘極層82上的罩幕84(在一些情況中，以及閘極間隔物86的上部)移除。因此，經由第一層間介電質100及接觸蝕刻停止層96而曝露出虛置閘極層82的頂表面。
第4A與4B圖顯示在經由第一層間介電質100及接觸蝕刻停止層96而曝露出虛置閘極層82之後，例如藉由一或多道蝕刻製程而移除虛置閘極層82。可藉由選擇對虛置閘極層82蝕刻的一蝕刻製程來移除虛置閘極層82，其中界面介電質80作為蝕刻停止層。複數個凹部101形成在閘極間隔物86之間。
在一些例子中，可藉由選擇對界面介電質80蝕刻的一蝕刻製程來移除界面介電質80，而使鰭狀物74的通道區經由凹部101而被曝露出來。隨後，可以在凹部101且在鰭狀物74的通道區的上方，形成另一個取代的界面介電質80。在一些實施例中，取代界面介電質80可以是形成在鰭狀物74的上方的例如氧化矽等的一原生氧化物。在一些實施例中，取代界面介電質80可包括或可以是氧化矽、氮化矽、其類似物質或上述之多層結構，且可以在鰭狀物74上熱成長及/或化學性成長或藉由電漿輔助化學氣相沉積法(plasma enhanced chemical vapor deposition；PECVD)、原子層沉積技術(atomic-layer deposition；ALD)或另一個沉積技術而共形地沉積。
在一些例子中，未移除界面介電質80而將其留下，因此如後文所述，分別在界面介電質80上形成取代閘極結構。後文的敘述是關於一界面介電質80，其可應用於如對第1A~1C圖所作敘述形成的界面介電質80及/或上述的取代界面介電質80。
第5A與5B圖顯示形成在凹部101中的一閘極介電層120。閘極介電層120可共形地沉積在移除上述閘極堆疊而留下的凹部101中(例如：在隔離區78的頂表面上、在沿著上述通道區的鰭狀物74上方的界面介電質80的側壁與頂表面上以及在閘極間隔物86的側壁上)，並可共形地沉積在第一層間介電質100的頂表面上、接觸蝕刻停止層96的頂表面上以及閘極間隔物86的頂表面上。閘極介電層120可以是或可包括氧化矽(SiO2 )、氧氮化矽(SiON)、氮化矽(SiN)、一高介電常數介電材料、上述的多層結構或其他介電材料。一高介電常數介電材料所具有的介電常數(k值)可大於7.0。上述高介電常數介電材料可包括Hf、Al、Zr、La、Mg、Ba、Ti、Pb或上述之組合的一金屬氧化物或一金屬矽酸鹽。閘極介電層120可藉由原子層沉積技術(atomic-layer deposition；ALD)、電漿輔助化學氣相沉積法(plasma enhanced chemical vapor deposition；PECVD)、分子束沉積(molecular beam deposition；MBD)或另外的沉積技術而沉積。在一些實施例中，閘極介電層120可包括形成在鰭狀物74的通道區的上方的界面介電質80的正上方的一高介電常數介電材料。
在形成閘極介電層120之後，可施行一退火製程及/或一退火後處理製程。上述退火製程及/或退火後處理製程可在形成閘極介電層120之後立即施行及/或在形成閘極介電層120之後的任一製程之後施行。例示的退火製程及退火後處理製程的其他細節，將會進一步在後文敘述。
然後，如有應用，可以將一或多個共形層121共形地沉積在閘極介電層120上。上述一或多個共形層121可包括一或多個阻障層、蓋層(capping layer)以及功函數調整層的任意組合。每個被應用的共形層121可以被共形地沉積在閘極介電層120上或是前一個共形層121上，視情況而定。上述阻障層、蓋層以及功函數調整層可以各自包括或各自可以是鉭、氮化鉭、鈦、氮化鈦、其類似材料或上述之組合，且可藉由原子層沉積技術、電漿輔助化學氣相沉積法、分子束沉積或另外的沉積技術而沉積。
如有應用，將一導體填充層122形成在上述一或多個共形層121的上方，或是將導體填充層122形成在閘極介電層120的上方。導體填充層122可填充在移除上述閘極堆疊而留下的凹部101中。導體填充層122可以是或可包含一含金屬材料，例如Co、Ru、Al、W、Cu、上述之多層結構或上述之組合。導體填充層122可藉由原子層沉積技術、電漿輔助化學氣相沉積法、分子束沉積、物理氣相沉積(physical vapor deposition；PVD)或另外的沉積技術而沉積。
藉由如化學機械研磨的平坦化製程，將第一層間介電質100的頂表面上方、接觸蝕刻停止層96的頂表面上方以及閘極間隔物86的頂表面上方的多餘的導體填充層122、上述一或多個共形層121及閘極介電層120移除。上述取代閘極結構各包括一閘極介電層120與一閘極電極，其中可將上述閘極電極看作包括導體填充層122與一或多個共形層121，可因此如在第6A與6B圖所示，形成上述取代閘極結構。
在第一層間介電質100的上方、取代閘極結構的上方、閘極間隔物86的上方以及接觸蝕刻停止層96的上方，形成第二層間介電質130。雖然未被圖示，在一些例子中，可以將一蝕刻停止層(etch stop layer；ESL)沉積在第一層間介電質100等的上方，然後可以在上述蝕刻停止層的上方沉積第二層間介電質130。如有應用，上述蝕刻停止層可包括或可以是氮化矽、氮化矽碳(silicon carbon nitride)、氧化矽碳(silicon carbon oxide)、其類似物質或上述之組合，且可藉由化學氣相沉積、電漿輔助化學氣相沉積法、原子層沉積技術或另外的沉積技術而沉積。第二層間介電質130可包括或可以是：二氧化矽；一低介電常數介電材料，例如氧氮化矽、磷矽玻璃、硼矽玻璃、硼磷矽玻璃、非摻雜的矽玻璃、摻氟的矽玻璃、有機矽烷玻璃、SiOx Cy 、旋塗玻璃、旋塗聚合物、矽碳材料(silicon carbon material)；上述之化合物(compound)；上述之複合物；其類似材料；或者是上述之組合。第二層間介電質130可藉由旋轉塗布法(spin-on)、化學氣相沉積、可流動化學氣相沉積(flowable chemical vapor deposition；FCVD)、電漿輔助化學氣相沉積法、物理氣相沉積或另外的沉積技術而沉積。
如第7A與7B圖所示，複數個導體構件134是被形成為穿過第二層間介電質130及第一層間介電質100而到達磊晶源極/汲極區92。導體構件134可包括例如：一黏著及/或阻障層以及在上述黏著及/或阻障層上的導體材料。在一些例子中，如圖所示，導體構件134可包括在磊晶源極/汲極區92上的矽化物區136。上述黏著及/或阻障層可以被共形地沉積在曝露出磊晶源極/汲極區92的開口中以及在第二層間介電質130的上方。上述黏著及/或阻障層可以是或可包括鈦、氮化鈦、氧化鈦、鉭、氮化鉭、氧化鉭、其類似物質或上述之組合，且可藉由原子層沉積技術、化學氣相沉積或另外的沉積技術而沉積。矽化物區136可藉由使磊晶源極/汲極區92的上部與上述黏著及/或阻障層反應，而將矽化物區136形成在磊晶源極/汲極區92的上部上。可施行退火來促進磊晶源極/汲極區92與上述黏著及/或阻障層的反應。可將上述導體材料沉積在上述黏著及/或阻障層上，並填充上述開口。上述導體材料可以是或可包括鎢、銅、鋁、金、銀、上述之合金、其類似物質或上述之組合，且可藉由化學氣相沉積、原子層沉積技術、物理氣相沉積或另外的沉積技術而沉積。在沉積導體構件134的材料之後，可藉由使用例如化學機械研磨等的平坦化製程，將多餘的材料移除，而使導體構件134的頂表面與第二層間介電質130的頂表面成為共平面。導體構件134可以是或可將其稱為接點、插塞等。
後續將其他的導體構件形成在多重金屬間介電(intermetallization dielectric；IMD)層之中，以對裝置提供電性連接。例如，可以在一靜態隨機存取記憶體(static random access memory；SRAM)裝置的電晶體的上方形成十二層的多重金屬間介電層。第8A與8B圖顯示形成在第二層間介電質130的上方的後續的多重金屬間介電層140、142。例如根據此裝置的設計，藉由一鑲嵌製程(例如：雙鑲嵌製程)而將導體構件144形成於其中。
根據一些實施例，施行一退火製程與一退火後處理製程，以改善裝置效能。在一些實施例中，是在形成閘極介電層120之後的任何時間施行上述退火製程與上述退火後處理製程。上述退火製程與上述退火後處理製程可以改善裝置中的載子移動能力。
在一些實施例中，上述退火製程是一高壓退火製程(high-pressure anneal；HPA)。可施行上述高壓退火製程以引入小尺寸的原子而將位於界面的懸鍵(dangling bonds)鈍化，以減少界面缺陷。例如，可將例如氫或氘等的小尺寸的原子引入至鰭狀物74的通道區與閘極介電層120之間的界面(例如：界面介電質80)，並改善此電晶體中的載子移動能力。
在一些實施例中，上述高壓退火製程是在一加熱製程反應室中施行，上述加熱製程反應室例如為：用於對多個基底加工的爐具、單一基底加工的工具或其他適當的工具。在一些實施例中，上述高壓退火製程可以在氫(H2 )、氘(D2 )、氮(N2 )、氬(Ar)、氦(He)或上述之組合的周遭環境中施行。上述高壓退火製程可以在約5大氣壓至約70大氣壓的範圍的壓力下施行。製程溫度可以在約200°C至約700°C的範圍。在一些實施例中，上述製程溫度可以在約350°C至約500°C的範圍，例如約400°C。上述高壓退火製程的施行期間可以在約3分鐘至約4小時的範圍，例如在約10分鐘至約1小時的範圍。
第9圖是根據一些實施例而在上述高壓退火製程之後的電晶體的鰭狀物74與取代閘極結構(例如：界面介電質80與閘極介電層120)中的一部分的剖面圖。氫150是被引入至閘極介電層120與界面介電質80或鰭狀物74與閘極介電層120之間的界面。
在鰭狀物74中的通道材料可以是或可包括矽、鍺、例如矽鍺(silicon germanium；SiGe)等的一IV族化合物、一III-V族化合物、另一半導體材料或上述之組合。
閘極介電層120可以是例如鰭式場效電晶體的一高介電常數介電層。在一些實施例中，閘極介電層120可包括一高介電常數介電材料，例如：Hf、Al、Zr、La、Mg、Ba、Ti、Pb或上述之組合的金屬氧化物或金屬矽酸鹽；二氧化矽(SiO2 )；氧氮化矽(SiON)；氮化矽(SiN)；或是上述之組合。在一些實施例中，閘極介電層120的厚度可以在約1nm至約10nm的範圍。
界面介電質80可包括形成在鰭狀物74的通道區的上方的一原生氧化物(native oxide)，或是藉由加熱成長、化學性成長或是例如可藉由原子層沉積技術、化學氣相沉積或其類似製程等的一共形沉積製程而形成的氧化矽、氮化矽或其類似物質。在一些實施例中，界面介電質80的厚度可以在大於0nm至約5.0nm的範圍，例如為約1.0nm。
在界面介電質80中及/或在鰭狀物74的通道區與閘極介電層120之間的一界面中的氫原子，可減少界面缺陷並改善電晶體中的載子的移動能力。然而，閘極介電層120中或閘極介電層120的主體部分(bulk portion)中的氫原子可能會導致各種問題，例如使電晶體的臨界電壓(Vt)偏移，特別是在P型電晶體中。
經測量，顯示在上述高壓退火製程之後，氫在界面介電質80具有一較高的尖峰濃度，且在閘極介電層120的塊體(主體部分)具有較低的尖峰濃度。在閘極介電層120的塊體具有約10nm的厚度且在界面介電質80具有2.5nm的厚度的一結構中，在閘極介電層120的塊體中的氫原子的總數高於在界面介電質80中的氫原子的總數。在一些實施例中，一P型場效電晶體具有約0.7伏特的初始臨界電壓。在上述高壓退火製程引入的氫可導致上述臨界電壓偏移約120mV。
一些實施例提供一退火後處理製程，以回復由上述高壓退火製程造成的臨界電壓偏移。在一些實施例中，上述退火後處理製程是一快速加熱製程、雷射退火製程或是其類似製程。上述退火後處理製程減少了閘極介電層120塊體中的氫原子，而維持界面介電質80中的氫濃度。
在一些實施例中，是在一加熱製程反應室中施行上述退火後處理製程，上述加熱製程反應室例如為：用於對多個基底加工的爐具、單一基底加工的工具或其他適當的工具。在一些實施例中，上述高壓退火製程與上述退火後處理製程可在相同的工具中連續地施行。
上述退火後處理製程可以在氮(N2 )、氬(Ar)、氦(He)、氫(H2 )、氘(D2 )的一或多個或上述之組合的一周遭環境(ambient environment)中施行。上述周遭環境的組合可藉由在此製程之前的閘極介電層120的塊體中及界面介電質80中的氫的數量而決定。例如，上述周遭環境可包括氮(N2 )、氬(Ar)、氦(He)或其組合，但不含氫(H2 )或氘(D2 )，以減少閘極介電層120的塊體中的氫濃度。例如上述周遭環境包括氮。在另一實施例中，上述周遭環境可包括氮(N2 )、氬(Ar)、氦(He)或其組合且具有一些氫(H2 )或氘(D2 )，以維持界面介電質80中的氫濃度。在一些例子中，例如藉由在製程的過程中增加或減少氫(H2 )或氘(D2 )的比例，可以調整上述周遭環境的組合，以達成目標效果，例如達成界面介電質80中的氫濃度水準。在一些實施例中，在上述製程氣體中的氫(H2 )或氘(D2 )之相對於上述製程氣體的總量的比例，是在從約0(流量百分比)至約100(流量百分比)的範圍。
在一些實施例中，上述退火後處理製程可以在約1 mTorr至約5大氣壓的範圍的壓力下施行。在一些實施例中，上述退火後處理製程可以在低壓之下施行，例如在從1 Torr至10 Torr的範圍。在一些實施例中，上述退火後處理製程可以在正常的氣壓之下施行，例如1大氣壓。在一些實施例中，上述退火後處理製程可以在高壓之下施行，例如在從1大氣壓至5大氣壓的範圍。
在一些實施例中，用於上述退火後處理製程的製程溫度可以在約200°C至約700°C的範圍。如果上述製程溫度過低，例如氫原子等的原子可能無法獲得充分的動能以在介電層中移動。如果上述製程溫度過高，基底中的一些層可能熔化或招致預期以外的物理或化學反應。在一些實施例中，上述製程溫度可以在約350°C至約500°C的範圍，例如約400°C。
上述退火後處理製程的施行期間可以在約5分鐘至約150分鐘的範圍。在一些實施例中，上述退火後處理製程的施行期間是在約10分鐘至約90分鐘的範圍。在一些實施例中，上述退火後處理製程的施行期間可夠長而足以將氫保持在上述通道區與閘極介電層120之間的一界面(例如：在界面介電質80中)，而將氫從閘極介電層120的主體部分移除。
第10圖為一剖面圖，顯示關於一些實施例之在上述退火後處理製程之後的電晶體的通道區及取代閘極結構的一部分。測量顯示在上述退火後處理製程之後，氫仍在界面介電質80維持在一較高的尖峰濃度，並在閘極介電層120的塊體維持在一較低的尖峰濃度。然而，在界面介電質80中及在閘極介電層120的塊體中的氫原子的總數量則實質上相等。在一些實施例中，在閘極介電層120的塊體中的氫原子的總數量低於在界面介電質80中的氫原子的總數量。在一些例子中，臨界電壓偏移是在從約10mV至約20mV的範圍。在一些實施例中，在上述高壓退火製程之前的初始臨界電壓為約0.7伏特。在上述退火後處理製程之後的最終臨界電壓偏移是在上述初始臨界電壓的約1.4%至約2.9%的範圍。
在一些實施例中，上述退火製程及上述退火後處理製程減少了在閘極介電層120的塊體及界面介電質80中的尖峰氫濃度及氫的總量。在一些實施例中，上述退火製程及上述退火後處理製程增加了在閘極介電層120的塊體及界面介電質80中的尖峰氫濃度的比值及氫的總數量。在一些實施例中，在施行上述退火製程及上述退火後處理製程之後，在界面介電質80中的氫的尖峰濃度相對於在閘極介電層120的塊體中的氫的尖峰濃度的比值是在約0.1至約5的範圍，例如為約2.7。在一些實施例中，在界面介電質80中的氫的尖峰濃度相對於在閘極介電層120的塊體中的氫的尖峰濃度的比值是大於2.5，例如是在大於2.5至約5的範圍。在一些實施例中，在界面介電質80中的氫的尖峰濃度相對於在閘極介電層120的塊體中的氫的尖峰濃度的比值是大於或等於2.7，例如是在從約2.7至約5的範圍。在一些實施例中，在施行上述退火製程及上述退火後處理製程之後，在界面介電質80中與在閘極介電層120中的氫的總數量的比值是在約0.1至約2的範圍，例如為約1.0。
第11圖包括施行及未施行退火後處理製程而形成的裝置中的氫濃度曲線。曲線202展示施行如上述退火製程及未施行上述退火後處理製程之在閘極介電層120的塊體中及界面介電質80中的氫濃度曲線。曲線204展示施行如上述退火製程及上述退火後處理製程之後之在閘極介電層120的塊體中及界面介電質80中的氫濃度曲線。
濃度值P0bulk 是標示在曲線202中的閘極介電層120的塊體中的一尖峰濃度。濃度值P0IL 是標示在曲線202中的界面介電質80中的一尖峰濃度。濃度值Pbulk 是標示在曲線204中的閘極介電層120的塊體中的一尖峰濃度。濃度值PIL 是標示在曲線204中的界面介電質80中的一尖峰濃度。在第11圖的例子中，當施行上述退火製程及未施行上述退火後處理製程時，在界面介電質80中與在閘極介電層120的塊體中的尖峰濃度的比值(P0IL : P0bulk )是約2.5；當施行上述退火製程及上述退火後處理製程時，在界面介電質80中與在閘極介電層120的塊體中的尖峰濃度的比值(PIL : Pbulk )是約2.7。當施行上述退火製程及上述退火後處理製程時，在界面介電質80中與在閘極介電層120的塊體中的尖峰濃度的比值增加約8.0%。
在第11圖所示的例子中，當施行上述退火製程及未施行上述退火後處理製程時，在閘極介電層120中與在界面介電質80中的所有的氫原子分別是約1.13×105 個與約9.95×104 個。當施行上述退火製程及上述退火後處理製程時，在閘極介電層120中與在界面介電質80中的所有的氫原子分別是約1.04×105 個與約 9.63×104 個。在第11圖的例子中，當施行上述退火製程及未施行上述退火後處理製程時，在界面介電質80中與在閘極介電層120中的所有的氫原子的比值是約0.88；且當施行上述退火製程及上述退火後處理製程時，在界面介電質80中與在閘極介電層120中的所有的氫原子的比值是約1.0。當施行上述退火製程及上述退火後處理製程時，在界面介電質80中與在閘極介電層120中的所有的氫原子的比值增加約13.7%。
發明人已經觀察到，在界面介電質80中與在閘極介電層120中的所有的氫原子數量或尖峰濃度的比值的增加，減少了由上述高壓退火製程造成的臨界電壓偏移。
請參考第8A圖，閘極介電層120的塊體覆蓋了界面介電質80與閘極間隔物86的側壁。在一些實施例中，在閘極介電層120的塊體的範圍內的氫濃度是隨著遠離界面介電質80的方向而減少。因此，在閘極介電層120的塊體中的氫濃度，在接近閘極間隔物86的一底部的部分(接近磊晶源極/汲極區92)是高於在接近第二層間介電質130的部分。
在一些實施例中，如第8A與8B圖所示，可以在最上方的金屬間介電層中的導體構件完成之後，施行上述退火製程及上述退火後處理製程。在另一實施例中，如第5A與5B圖所示，可以在形成閘極介電層120之後且在形成上述一或多個共形層121與導體填充層122之前，施行上述退火製程及上述退火後處理製程。在另一實施例中，如第6A與6B圖所示，可以在上述取代閘極結構完成之後，施行上述退火製程及上述退火後處理製程。在另一實施例中，如第7A與7B圖所示，可以在第二層間介電質130中形成上述導體構件之後，施行上述退火製程及上述退火後處理製程。上述退火製程及上述退火後處理製程可以連續施行，例如在相同的製程反應室中連續施行。在一些實施例中，上述退火製程及上述退火後處理製程可以以適當的時間分段施行。
一些實施例是提供在高壓退火製程後的熱處理製程，以從閘極介電層的主體部分移除氫時，將氫保留在場效電晶體中的通道區與此閘極介電層之間的界面。上述熱處理製程可減少高壓退火造成的臨界電壓偏移的量。上述高壓退火與熱處理製程可以在形成此閘極介電層之後的任何時間施行，因此不會影響現有製程流程的完整性。
本發明實施例提供一種半導體裝置的形成方法，包括：對於具有形成在一主動區的一通道區的上方的一共形介電層之一結構，施行一高壓退火製程以將氫引入上述共形介電層與上述通道區之間的一界面；以及在施行上述高壓退火製程之後，施行一退火後處理以減少上述共形介電層中的氫。
在前述或接下來的一或多個實施例中，施行上述退火後處理，包括：將上述結構曝露於包括氮(N2 )、氬(Ar)、氦(He)、氫(H2 )、氘(D2 )的至少一個或其組合的一周遭環境(ambient environment)。在前述或接下來的一或多個實施例中，施行上述退火後處理，包括：將上述結構曝露於約200°C至約700°C的範圍的溫度的一周遭環境。在前述或接下來的一或多個實施例中，上述退火後處理是在約1 mTorr至約5大氣壓的範圍的氣壓施行。在前述或接下來的一或多個實施例中，上述高壓退火製程與上述退火後處理是在相同的反應室(chamber)內施行。在前述或接下來的一或多個實施例中，上述高壓退火製程與上述退火後處理是在不同的反應室內施行。在前述或接下來的一或多個實施例中，施行上述高壓退火製程，包括：將上述結構曝露於包括氫(H2 )、氘(D2 )、氮(N2 )、氬(Ar)、氦(He)或其組合的一周遭環境(ambient environment)。在前述或接下來的一或多個實施例中，上述共形介電層與上述通道區之間的上述界面包括一界面層；以及在施行上述退火後處理之後，上述界面層中的氫的尖峰濃度相對於上述共形介電層中的氫的尖峰濃度的比值，是在約0.1至約5的範圍。在前述或接下來的一或多個實施例中，上述共形介電層與上述通道區之間的上述界面包括一界面層；以及上述界面層中的氫的個數相對於上述共形介電層中的氫的個數的比值，是在約0.1至約2的範圍。
本發明實施例又提供一種半導體裝置。上述半導體裝置包括一主動區。上述主動區在一基底上且具有一通道區。上述半導體裝置還包括一閘極結構。上述閘極結構在上述通道區的上方，包括：一界面層，在上述主動區的上方；一共形(conformal)介電層，在上述界面層的上方；及一閘極電極層，在上述界面層的上方。上述界面層中的氫的尖峰濃度相對於上述共形介電層中的氫的尖峰濃度的比值，是在約0.1至約5的範圍。
在前述或接下來的一或多個實施例中，上述界面層包括一原生氧化物(native oxide)、氧化矽、氮化矽、氧氮化矽或上述之組合。在前述或接下來的一或多個實施例中，上述界面層的厚度在大於0nm至5nm的範圍。在前述或接下來的一或多個實施例中，上述共形介電層包括一高介電常數介電層、氧化矽層、氧氮化矽層、氮化矽層或上述之組合。在前述或接下來的一或多個實施例中，上述界面層中的氫的尖峰濃度相對於上述共形介電層中的氫的尖峰濃度的比值，是在約2.7至約5的範圍。在前述或接下來的一或多個實施例中，上述界面層中的氫的個數相對於上述共形介電層中的氫的個數的比值，是在約0.1至約2的範圍。在前述或接下來的一或多個實施例中，上述共形介電層中的氫濃度，是在較接近上述界面層之處高於離上述界面層較遠之處。
本發明實施例又提供一種半導體裝置的形成方法，包括：在一基底上形成一主動區，其中上述主動區具有一通道區；在上述主動區的上述通道區的上方，形成一虛置(dummy)閘極結構；移除上述虛置閘極結構，以曝露出上述主動區的上述通道區；在上述主動區的上述通道區的上方，形成一界面層；在上述界面層的上方，形成一共形介電層；施行一高壓退火製程，以將氫引入上述界面層；以及在施行上述高壓退火製程之後，施行一退火後處理，以減少上述共形介電層中的氫。
本發明實施例又提供一種半導體裝置的形成方法，包括：在一主動區的一通道區的上方，形成一閘極結構，其中上述閘極結構包括在上述主動區上方的一共形介電層；在第一壓力對上述閘極結構進行退火，以將氫引入上述共形介電層與上述通道區之間的一界面；以及在第二壓力對上述閘極結構施行一退火後處理，以減少上述共形介電層中的氫，其中上述第一壓力高於上述第二壓力。
在前述或接下來的一或多個實施例中，上述第一壓力是在約5大氣壓至約70大氣壓的範圍，且上述第二壓力是在約1 mTorr至約5大氣壓的範圍。在前述或接下來的一或多個實施例中，上述退火後處理包括氮(N2 )、氬(Ar)、氦(He)、氫(H2 )、氘(D2 )或其組合的一周遭環境。在前述或接下來的一或多個實施例中，上述周遭環境包括在約350°C至約500°C的範圍的溫度。
前述內文概述了許多實施例的特徵，使所屬技術領域中具有通常知識者可以從各個方面更佳地了解本發明實施例。所屬技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。所屬技術領域中具有通常知識者也應了解這些均等的結構並未背離本發明實施例的發明精神與範圍。在不背離本發明實施例的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。
52a、52b、52c、52d、52e、52f‧‧‧源極/汲極區
70‧‧‧半導體基底
74‧‧‧鰭狀物
78‧‧‧隔離區
80‧‧‧界面介電質
82‧‧‧虛置閘極層
84‧‧‧罩幕
86‧‧‧閘極間隔物
92‧‧‧磊晶源極/汲極區
96‧‧‧接觸蝕刻停止層
100‧‧‧第一層間介電質
101‧‧‧凹部
120‧‧‧閘極介電層
121‧‧‧共形層
122‧‧‧導體填充層
130‧‧‧第二層間介電質
134、144‧‧‧導體構件
136‧‧‧矽化物區
140、142‧‧‧金屬間介電層
150‧‧‧氫
202、204‧‧‧曲線
A-A、B-B‧‧‧剖面
根據以下的詳細說明並配合所附圖式做完整揭露。應注意的是，根據本產業的一般作業，圖示並未必按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。 第1A圖是一剖面圖，顯示在根據一些實施例而形成半導體裝置的例示製程的一中間階段的一中間結構。 第1B圖是一剖面圖，顯示在根據一些實施例而形成半導體裝置的例示製程的一中間階段的一中間結構。 第1C圖是一透視圖，顯示在根據一些實施例而形成半導體裝置的例示製程的一中間階段的一中間結構。 第2A圖是一剖面圖，顯示在根據一些實施例而形成半導體裝置的例示製程的一中間階段的一中間結構。 第2B圖是一剖面圖，顯示在根據一些實施例而形成半導體裝置的例示製程的一中間階段的一中間結構。 第3A圖是一剖面圖，顯示在根據一些實施例而形成半導體裝置的例示製程的一中間階段的一中間結構。 第3B圖是一剖面圖，顯示在根據一些實施例而形成半導體裝置的例示製程的一中間階段的一中間結構。 第4A圖是一剖面圖，顯示在根據一些實施例而形成半導體裝置的例示製程的一中間階段的一中間結構。 第4B圖是一剖面圖，顯示在根據一些實施例而形成半導體裝置的例示製程的一中間階段的一中間結構。 第5A圖是一剖面圖，顯示在根據一些實施例而形成半導體裝置的例示製程的一中間階段的一中間結構。 第5B圖是一剖面圖，顯示在根據一些實施例而形成半導體裝置的例示製程的一中間階段的一中間結構。 第6A圖是一剖面圖，顯示在根據一些實施例而形成半導體裝置的例示製程的一中間階段的一中間結構。 第6B圖是一剖面圖，顯示在根據一些實施例而形成半導體裝置的例示製程的一中間階段的一中間結構。 第7A圖是一剖面圖，顯示在根據一些實施例而形成半導體裝置的例示製程的一中間階段的一中間結構。 第7B圖是一剖面圖，顯示在根據一些實施例而形成半導體裝置的例示製程的一中間階段的一中間結構。 第8A圖是一剖面圖，顯示在根據一些實施例而形成半導體裝置的例示製程的一中間階段的一中間結構。 第8B圖是一剖面圖，顯示在根據一些實施例而形成半導體裝置的例示製程的一中間階段的一中間結構。 第9圖是一剖面圖，顯示在根據一些實施例之在一高壓退火製程後的一電晶體裝置的一通道區。 第10圖是一剖面圖，顯示在根據一些實施例之在一退火後處理製程後的電晶體裝置的通道區。 第11圖包括施行及未施行根據一些實施例的一例示的退火後處理製程而形成的裝置中的氫濃度曲線。

Claims (20)

  1. 一種半導體裝置，包括： 一主動區，在一基底上，該主動區具有一通道區；以及一閘極結構，在該通道區的上方，其中該閘極結構包括：一界面層，在該主動區的上方；一共形(conformal)介電層，在該界面層的上方；以及一閘極電極層，在該界面層的上方；其中該界面層中的氫的尖峰濃度相對於該共形介電層中的氫的尖峰濃度的比值，是在約0.1至約5的範圍。
  2. 如申請專利範圍第1項所述之半導體裝置，其中該界面層包括一原生氧化物(native oxide)、氧化矽、氮化矽、氧氮化矽或上述之組合。
  3. 如申請專利範圍第1項所述之半導體裝置，其中該界面層的厚度在大於0nm至5nm的範圍。
  4. 如申請專利範圍第1項所述之半導體裝置，其中該共形介電層包括一高介電常數介電層、一氧化矽層、一氧氮化矽層、一氮化矽層或上述之組合。
  5. 如申請專利範圍第1項所述之半導體裝置，其中該界面層中的氫的尖峰濃度相對於該共形介電層中的氫的尖峰濃度的比值，是在約2.7至約5的範圍。
  6. 如申請專利範圍第1項所述之半導體裝置，其中該界面層中的氫的個數相對於該共形介電層中的氫的個數的比值，是在約0.1至約2的範圍。
  7. 如申請專利範圍第1項所述之半導體裝置，其中該共形介電層中的氫濃度，是在較接近該界面層之處高於離該界面層較遠之處。
  8. 一種半導體裝置的形成方法，包括： 對於具有形成在一主動區的一通道區的上方的一共形介電層之一結構，施行一高壓退火製程以將氫引入該共形介電層與該通道區之間的一界面；以及在施行該高壓退火製程之後，施行一退火後處理以減少該共形介電層中的氫。
  9. 如申請專利範圍第8項所述之半導體裝置的形成方法，其中施行該退火後處理，包括： 將該結構曝露於包括氮(N2 )、氬(Ar)、氦(He)、氫(H2 )、氘(D2 )的至少一個或其組合的一周遭環境(ambient environment)。
  10. 如申請專利範圍第8項所述之半導體裝置的形成方法，其中施行該退火後處理，包括： 將該結構曝露於約200°C至約700°C的範圍的溫度的一周遭環境。
  11. 如申請專利範圍第8項所述之半導體裝置的形成方法，其中該退火後處理是在約1 mTorr至約5大氣壓的範圍的氣壓施行。
  12. 如申請專利範圍第8項所述之半導體裝置的形成方法，其中該高壓退火製程與該退火後處理是在相同的反應室(chamber)內施行。
  13. 如申請專利範圍第8項所述之半導體裝置的形成方法，其中該高壓退火製程與該退火後處理是在不同的反應室內施行。
  14. 如申請專利範圍第8項所述之半導體裝置的形成方法，其中施行該高壓退火製程，包括： 將該結構曝露於包括氫(H2 )、氘(D2 )、氮(N2 )、氬(Ar)、氦(He)或其組合的一周遭環境(ambient environment)。
  15. 如申請專利範圍第8項所述之半導體裝置的形成方法，其中： 該共形介電層與該通道區之間的該界面包括一界面層；以及在施行該退火後處理之後，該界面層中的氫的尖峰濃度相對於該共形介電層中的氫的尖峰濃度的比值，是在約0.1至約5的範圍。
  16. 如申請專利範圍第8項所述之半導體裝置的形成方法，其中： 該共形介電層與該通道區之間的該界面包括一界面層；以及該界面層中的氫的個數相對於該共形介電層中的氫的個數的比值，是在約0.1至約2的範圍。
  17. 一種半導體裝置的形成方法，包括： 在一主動區的一通道區的上方，形成一閘極結構，其中該閘極結構包括在該主動區上方的一共形介電層；在一第一壓力對該閘極結構進行退火，以將氫引入該共形介電層與該通道區之間的一界面；以及在一第二壓力對該閘極結構施行一退火後處理，以減少該共形介電層中的氫，其中該第一壓力高於該第二壓力。
  18. 如申請專利範圍第17項所述之半導體裝置的形成方法，其中該第一壓力是在約5大氣壓至約70大氣壓的範圍，且該第二壓力是在約1 mTorr至約5大氣壓的範圍。
  19. 如申請專利範圍第17項所述之半導體裝置的形成方法，其中該退火後處理包括氮(N2 )、氬(Ar)、氦(He)、氫(H2 )、氘(D2 )或其組合的一周遭環境。
  20. 如申請專利範圍第19項所述之半導體裝置的形成方法，其中該周遭環境包括在約350°C至約500°C的範圍的溫度。
TW107134394A 2017-09-29 2018-09-28 半導體裝置及其形成方法 TWI688101B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762565890P 2017-09-29 2017-09-29
US62/565,890 2017-09-29
US15/952,714 2018-04-13
US15/952,714 US10504735B2 (en) 2017-09-29 2018-04-13 Method of forming a semiconductor device by high-pressure anneal and post-anneal treatment

Publications (2)

Publication Number Publication Date
TW201926709A true TW201926709A (zh) 2019-07-01
TWI688101B TWI688101B (zh) 2020-03-11

Family

ID=65897906

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107134394A TWI688101B (zh) 2017-09-29 2018-09-28 半導體裝置及其形成方法

Country Status (3)

Country Link
US (4) US10504735B2 (zh)
KR (1) KR102115256B1 (zh)
TW (1) TWI688101B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504735B2 (en) 2017-09-29 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a semiconductor device by high-pressure anneal and post-anneal treatment
CN109585556B (zh) * 2017-09-29 2022-01-04 台湾积体电路制造股份有限公司 半导体器件性能改进
CN110148552B (zh) * 2019-04-15 2021-10-15 上海华力集成电路制造有限公司 第零层层间膜的制造方法
US11757020B2 (en) * 2020-01-31 2023-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11532517B2 (en) * 2020-02-04 2022-12-20 Tokyo Electron Limited Localized etch stop layer
TWI821535B (zh) * 2020-03-02 2023-11-11 聯華電子股份有限公司 一種製作半導體元件的方法
KR20210117005A (ko) * 2020-03-18 2021-09-28 삼성전자주식회사 수소가 함유된 산화물층을 포함하는 반도체 소자 및 커패시터
KR20220026627A (ko) * 2020-08-25 2022-03-07 삼성전자주식회사 반도체 소자 및 그의 제조 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4151007A (en) * 1977-10-11 1979-04-24 Bell Telephone Laboratories, Incorporated Hydrogen annealing process for stabilizing metal-oxide-semiconductor structures
US20020031920A1 (en) * 1996-01-16 2002-03-14 Lyding Joseph W. Deuterium treatment of semiconductor devices
US5872387A (en) * 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices
US6071751A (en) * 1997-04-28 2000-06-06 Texas Instruments Incorporated Deuterium sintering with rapid quenching
US6274490B1 (en) * 2000-03-08 2001-08-14 Lucent Technologies Inc. Method of manufacturing semiconductor devices having high pressure anneal
US6576522B2 (en) * 2000-12-08 2003-06-10 Agere Systems Inc. Methods for deuterium sintering
KR100520433B1 (ko) * 2003-06-30 2005-10-11 광주과학기술원 고압 수소 열처리를 이용한 고유전율 절연막 제조공정
US20070187386A1 (en) * 2006-02-10 2007-08-16 Poongsan Microtec Corporation Methods and apparatuses for high pressure gas annealing
US7601648B2 (en) * 2006-07-31 2009-10-13 Applied Materials, Inc. Method for fabricating an integrated gate dielectric layer for field effect transistors
CN102486999A (zh) 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 栅极氧化层的形成方法
US8445969B2 (en) 2011-04-27 2013-05-21 Freescale Semiconductor, Inc. High pressure deuterium treatment for semiconductor/high-K insulator interface
US9847401B2 (en) 2014-02-20 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
KR20160001114A (ko) * 2014-06-26 2016-01-06 에스케이하이닉스 주식회사 반도체 장치 제조 방법
JP6432232B2 (ja) 2014-09-11 2018-12-05 富士電機株式会社 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
JP6305294B2 (ja) * 2014-09-19 2018-04-04 株式会社東芝 半導体装置及びその製造方法
JP6505466B2 (ja) * 2015-02-24 2019-04-24 株式会社東芝 半導体装置及びその製造方法
US9728608B2 (en) * 2015-03-24 2017-08-08 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, and vehicle
US9646850B2 (en) 2015-07-06 2017-05-09 Globalfoundries Inc. High-pressure anneal
CN107818986A (zh) * 2016-09-14 2018-03-20 天马日本株式会社 半导体装置及其制造方法和显示设备及其制造方法
US10504735B2 (en) * 2017-09-29 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a semiconductor device by high-pressure anneal and post-anneal treatment

Also Published As

Publication number Publication date
US20190103277A1 (en) 2019-04-04
US20200013623A1 (en) 2020-01-09
KR102115256B1 (ko) 2020-05-28
US11776814B2 (en) 2023-10-03
US10714348B2 (en) 2020-07-14
US10950447B2 (en) 2021-03-16
KR20190038415A (ko) 2019-04-08
TWI688101B (zh) 2020-03-11
US20210202255A1 (en) 2021-07-01
US10504735B2 (en) 2019-12-10
US20200321216A1 (en) 2020-10-08

Similar Documents

Publication Publication Date Title
TWI688101B (zh) 半導體裝置及其形成方法
US10608109B2 (en) Vertical transistor with enhanced drive current
US10083964B1 (en) Double diffusion break gate structure without vestigial antenna capacitance
TWI776514B (zh) 半導體裝置及方法
TW202145313A (zh) 半導體裝置及其形成方法
CN109427682B (zh) 半导体元件及其形成方法
TW202245260A (zh) 半導體裝置與其形成方法
KR20240028313A (ko) 볼륨리스 불소 혼입 방법
US20230042726A1 (en) Flowable Chemical Vapor Deposition (FcvD) Using Multi-Step Anneal Treatment and Devices Thereof
TWI836346B (zh) 半導體裝置和其形成方法
KR102549844B1 (ko) 반도체 디바이스 및 방법
TW202314868A (zh) 製造半導體元件的方法
CN109585556B (zh) 半导体器件性能改进
TWI782402B (zh) 半導體裝置及其製造方法
US20230282750A1 (en) Dielectric Layers for Semiconductor Devices and Methods of Forming the Same
TWI820902B (zh) 半導體裝置及其形成方法
TWI852433B (zh) 半導體裝置及其製造方法
US20230238271A1 (en) Semiconductor Device and Method
TWI843997B (zh) 半導體裝置、電晶體及形成半導體裝置的方法
US20240170341A1 (en) Semiconductor device and method of manufacture
TW202435286A (zh) 半導體裝置的製造方法
KR20220151108A (ko) 트랜지스터 격리 영역들 및 그 형성 방법들
CN117727631A (zh) 半导体装置的制造方法