TW201919171A - 包含接觸插塞的半導體元件及其形成方法 - Google Patents

包含接觸插塞的半導體元件及其形成方法 Download PDF

Info

Publication number
TW201919171A
TW201919171A TW107118802A TW107118802A TW201919171A TW 201919171 A TW201919171 A TW 201919171A TW 107118802 A TW107118802 A TW 107118802A TW 107118802 A TW107118802 A TW 107118802A TW 201919171 A TW201919171 A TW 201919171A
Authority
TW
Taiwan
Prior art keywords
gate
plug
source
drain
spacer
Prior art date
Application number
TW107118802A
Other languages
English (en)
Other versions
TWI748102B (zh
Inventor
郭玟燦
全輝璨
申憲宗
劉素羅
李相炫
黃寅燦
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201919171A publication Critical patent/TW201919171A/zh
Application granted granted Critical
Publication of TWI748102B publication Critical patent/TWI748102B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種半導體元件包含在基板上彼此間隔開且成直線地平行延伸之多個主動區。閘極電極跨越多個主動區，且對應的汲極區在閘極電極之第一側面上的主動區中之對應一個上及/或主動區中之對應一個中，且對應的源極區在閘極電極之第二側面上的主動區中之對應一個上及/或主動區中之對應一個中。汲極插塞設置於汲極區上且源極插塞設置於源極區上。閘極插塞設置於在汲極插塞與源極插塞之間的閘極電極上，以使得穿過汲極插塞之中心及源極插塞之中心的直線與閘極插塞相交。

Description

包含接觸插塞的半導體元件及其形成方法
本發明概念是關於一種具有閘極接觸插塞及汲極接觸插塞之半導體元件及一種形成其之方法。 相關申請案之交叉參考
本申請案主張2017年11月1日在韓國智慧財產局（Korean Intellectual Property Office；KIPO）申請之韓國專利申請案第10-2017-0144727號的優先權及權益，所述申請案之揭露內容以全文引用的方式併入本文中。
針對高效之內連線佈置已嘗試各種技術，以便根據電子裝置之薄化及縮短而提高半導體元件之整合程度。所述內連線包含多個水平內連線以及連接至所述水平內連線之多個接觸插塞。最小化多個接觸插塞的間距有利於半導體元件之高度整合。多個接觸插塞應彼此絕緣。需要一種用以確保與相鄰接觸插塞絕緣且最小化接觸插塞之間的間距的新技術。
本發明概念之一些實施例可提供具有有利於高度整合之接觸插塞的半導體元件。此外，本發明概念之一些實施例可提供形成具有有利於高度整合之接觸插塞的半導體元件之方法。
根據一些實施例之半導體元件包含在基板上彼此間隔開且成直線地平行延伸之多個主動區。閘極電極跨越多個主動區，且對應的汲極區在閘極電極之第一側面上的主動區中之對應一個上及/或主動區中之對應一個中，且對應的源極區在閘極電極之第二側面上的主動區中之對應一個上及/或主動區中之對應一個中。汲極插塞設置於汲極區上且源極插塞設置於源極區上。閘極插塞設置於在汲極插塞與源極插塞之間的閘極電極上，以使得穿過汲極插塞之中心及源極插塞之中心的直線與閘極插塞相交。
根據一些實施例之半導體元件包含在基板上彼此間隔開且成直線地平行延伸之多個主動區。閘極電極跨越所述多個主動區。對應的汲極區在閘極電極之第一側面上的主動區中之對應一個上及/或主動區中之對應一個中，且對應的源極區在閘極電極之第二側面上的主動區中之對應一個上及/或主動區中之對應一個中。汲極插塞設置於汲極區上且源極插塞設置於源極區上。閘極插塞設置於在汲極插塞與源極插塞之間的閘極電極上且具有上覆於主動區其中之一的中心。
根據一些實施例之半導體元件包含在基板上的主動區、在主動區上及/或主動區中的汲極區以及在主動區上及/或主動區中且與汲極區間隔開的源極區。閘極電極跨越在汲極區與源極區之間的主動區。汲極插塞設置於汲極區上，源極插塞設置於源極區上，且閘極插塞設置於閘極電極上。汲極接觸間隔件在汲極插塞的側表面上，源極接觸間隔件在源極插塞的側表面上，且閘極接觸間隔件在閘極插塞的側表面上。閘極插塞的中心上覆於主動區，且閘極接觸間隔件與汲極接觸間隔件和源極接觸間隔件直接接觸。
形成根據一些實施例之半導體元件的方法包含：形成在基板上彼此間隔開且成直線地平行延伸之多個主動區，以及形成跨越多個主動區的閘極電極。對應的汲極區形成在閘極電極之第一側面上的主動區中之對應一個上及/或主動區中之對應一個中，且對應的源極區形成在閘極電極之第二側面上的主動區中之對應一個上及/或主動區中之對應一個中。汲極插塞形成在汲極區上且源極插塞形成在源極區上。自我對準閘極插塞形成在汲極插塞與源極插塞之間的閘極電極上。
圖1是說明根據本發明概念之例示性實施例的半導體元件的佈局。
參考圖1，根據本發明概念之例示性實施例的半導體元件可包含：多個主動區25、26、27；多個源極/汲極區31、32、33、34、35、36；多個閘極電極41、42、43；多個閘極接觸插塞58；多個源極/汲極接觸插塞75、76；多個上部源極/汲極接觸插塞95、96；以及多個上部閘極接觸插塞97。
多個主動區25、26、27可包含第一主動區25、第二主動區26以及第三主動區27。第一主動區25、第二主動區26以及第三主動區27可彼此平行。第二主動區26可形成在第一主動區25與第三主動區27之間。多個源極/汲極區31、32、33、34、35、36中的每一者可視施加於其上的偏壓而在汲極區與源極區之間切換。出於描述之簡便起見，在以下描述中假定多個源極/汲極區31、32、33、34、35、36為第一汲極區31、第一源極區32、第二汲極區33、第二源極區34、第三汲極區35以及第三源極區36。
多個閘極電極41、42、43可包含第一閘極電極41、第二閘極電極42以及第三閘極電極43。第一閘極電極41可形成在第二閘極電極42與第三閘極電極43之間。多個閘極接觸插塞58可形成在多個閘極電極41、42、43上。多個源極/汲極接觸插塞75、76可包含汲極接觸插塞75及源極接觸插塞76。由多個閘極接觸插塞58中選出之一者可形成在汲極接觸插塞75與源極接觸插塞76之間。多個閘極接觸插塞58中的每一者可被稱作閘極插塞。汲極接觸插塞75可被稱作汲極插塞，且源極接觸插塞76可被稱作源極插塞。
多個上部源極/汲極接觸插塞95、96中的每一者可與源極/汲極通孔插塞相對應。多個上部源極/汲極接觸插塞95、96可包含上部汲極接觸插塞95及上部源極接觸插塞96。多個上部閘極接觸插塞97中的每一者可與閘極通孔插塞相對應。多個上部閘極接觸插塞97可形成在多個閘極接觸插塞58上。多個上部閘極接觸插塞97中的每一者可被稱作上部閘極插塞。上部汲極接觸插塞95可被稱作上部汲極插塞，且上部源極接觸插塞96可被稱作上部源極插塞。
上部汲極接觸插塞95可被形成為更靠近第一主動區25，且上部源極接觸插塞96可被形成為更靠近第三主動區27。上部汲極接觸插塞95可被形成為更靠近第一汲極區31，且上部源極接觸插塞96可被形成為更靠近第三源極區36。在一實施例中，穿過上部汲極接觸插塞95的中心及上部源極接觸插塞96的中心的直線可與由多個上部閘極接觸插塞97中選出之一者重疊。穿過上部汲極接觸插塞95的中心及上部源極接觸插塞96的中心的直線可穿過由多個上部閘極接觸插塞97中選出之一者之中心。穿過上部汲極接觸插塞95的中心及上部源極接觸插塞96的中心的直線可相對於第一閘極電極41之長軸方向斜向地對準（obliquely aligned）。
圖2A至圖2C分別為說明根據本發明概念之例示性實施例的半導體元件示出沿著線I-I'、線II-II'以及線III-III'截取的截面圖。
參考圖1及圖2A至圖2C，下述者可形成在基板21上：元件分離層23；多個主動區25、26、27；多個源極/汲極區31、32、33、34、35、36；層間絕緣層39；多個閘極電極41、42、43；閘極介電層46；多個閘極間隔件47、48；閘極覆蓋層49；閘極接觸間隔件54；多個閘極接觸插塞58；汲極接觸間隔件65D；源極接觸間隔件65S；金屬矽化物層67、68；多個源極/汲極接觸插塞75、76；蝕刻終止層83；上部絕緣層85；多個上部源極/汲極接觸插塞95、96；以及多個上部閘極接觸插塞97。
多個閘極電極41、42、43中的每一者可包含第一導電層41A以及第二導電層41B。多個閘極間隔件47、48可包含第一閘極間隔件47及第二閘極間隔件48。閘極接觸插塞58中的每一者可包含第一阻障層56及閘極接觸導電層57。多個源極/汲極接觸插塞75、76中的每一者可包含第二阻障層71及源極/汲極接觸導電層72。多個上部源極/汲極接觸插塞95、96以及多個上部閘極接觸插塞97中的每一者可包含第三阻障層91及上部接觸導電層92。
多個主動區25、26、27可具有上部部分，其自元件分離層23突起且因此設置於比元件分離層23更高的層面處。多個主動區25、26、27中之每一者可形成為鰭片形狀。多個主動區25、26、27可被稱作鰭片主動區。多個主動區25、26、27可形成為彼此平行的。
多個源極/汲極區31、32、33、34、35、36可形成於多個主動區25、26、27中。第一汲極區31、第二汲極區33以及第三汲極區35可與第一源極區32、第二源極區34以及第三源極區36間隔開。多個源極/汲極區31、32、33、34、35、36可具有上部部分，其自多個主動區25、26、27的上部部分突起且因此設置於比所述多個主動區25、26、27的上部部分更高的層面處。多個源極/汲極區31、32、33、34、35、36可比多個主動區25、26、27具有更大的水平寬度。多個源極/汲極區31、32、33、34、35、36中的每一者可比多個主動區25、26、27中的每一者具有更大的水平寬度。可使第一汲極區31、第二汲極區33以及第三汲極區35在其側表面處彼此接觸。可使第一源極區32、第二源極區34以及第三源極區36在其側表面處彼此接觸。多個源極/汲極區31、32、33、34、35、36中的每一者可具有形成為字母「U」形狀之截面。
多個閘極電極41、42、43可跨越設置於多個源極/汲極區31、32、33、34、35、36之間的多個主動區25、26、27。閘極介電層46可形成在多個主動區25、26、27與多個閘極電極41、42、43之間。閘極介電層46可包圍多個閘極電極41、42、43的側表面以及底表面。在一實施例中，第一閘極電極41可跨越設置於第一汲極區31與第一源極區32之間的第一主動區25、跨越設置於第二汲極區33與第二源極區34之間的第二主動區26且跨越設置於第三汲極區35與第三源極區36之間的第三主動區27。多個閘極電極41、42、43可具有下部部分，其形成在比多個主動區25、26、27之上部部分更低層面處。多個閘極電極41、42、43可覆蓋多個主動區25、26、27之頂表面以及側表面。
多個閘極間隔件47、48可形成在多個閘極電極41、42、43的側表面上。第一閘極間隔件47可形成在第二閘極間隔件48與多個閘極電極41、42、43之間。閘極介電層46可保留在第一閘極間隔件47與多個閘極電極41、42、43之間。在一實施例中，第一閘極間隔件47可與內部間隔件相對應，且第二閘極間隔件48可與外部間隔件相對應。
閘極覆蓋層49可覆蓋多個閘極電極41、42、43。閘極接觸插塞58中的每一者可穿過閘極覆蓋層49且可對準於多個閘極電極41、42、43之上。閘極接觸插塞58中的每一者可對準多個主動區25、26、27的中心相鄰處。第一直線L1穿過由閘極接觸插塞58中選出之一者的中心且垂直於基板21之表面，並且可與由多個主動區25、26、27中選出之一者重疊。在一實施例中，由閘極接觸插塞58中選出之一者可對準於第二主動區26之上。穿過由閘極接觸插塞58中選出之一者的中心且垂直於基板21之表面的第一直線L1可與第二主動區26重疊。可形成閘極接觸間隔件54以包圍閘極接觸插塞58之側表面。
金屬矽化物層67、68可形成在多個源極/汲極區31、32、33、34、35、36上。多個源極/汲極接觸插塞75、76可穿過層間絕緣層39連接至金屬矽化物層67、68。可形成汲極接觸間隔件65D以包圍汲極接觸插塞75之側表面。可形成源極接觸間隔件65S以包圍源極接觸插塞76之側表面。在一實施例中，可使汲極接觸間隔件65D及源極接觸間隔件65S中的每一者與閘極接觸間隔件54及第二閘極間隔件48接觸。層間絕緣層39、閘極覆蓋層49、閘極接觸間隔件54、閘極接觸插塞58、汲極接觸間隔件65D、源極接觸間隔件65S以及多個源極/汲極接觸插塞75、76可具有實質上共面的上表面。
多個上部閘極接觸插塞97可通過上部絕緣層85以及蝕刻終止層83以與閘極接觸插塞58接觸。上部汲極接觸插塞95可通過上部絕緣層85以及蝕刻終止層83以與汲極接觸插塞75接觸，且可通過上部絕緣層85以及蝕刻終止層83使上部源極接觸插塞96與源極接觸插塞76接觸。多個上部源極/汲極接觸插塞95、96以及多個上部閘極接觸插塞97可具有在不同層面處形成之上部部分，然而為便於說明將此省略。
圖3至圖13是示出根據本發明概念之例示性實施例的半導體元件之部分的局部圖。
參考圖3，第二閘極間隔件48可在汲極接觸間隔件65D與閘極接觸間隔件54之間以及在源極接觸間隔件65S與閘極接觸間隔件54之間延伸。第一閘極間隔件47可具有上部部分，其形成在比第二閘極間隔件48之上部部分更低的層面處。第二閘極間隔件48、閘極接觸間隔件54、閘極接觸插塞58、汲極接觸間隔件65D以及源極接觸間隔件65S可具有實質上共面的上表面。
參考圖4，第一閘極間隔件47可具有下部區，其形成於第一閘極電極41與第二閘極間隔件48之間，且第一閘極間隔件47具有上部區，其於第二閘極間隔件48與閘極接觸間隔件54之間延伸。第一閘極間隔件47之上部區可比第一閘極間隔件47之下部區具有更小厚度。閘極介電層46可具有上部部分，其形成在比第一閘極間隔件47之上部部分更低的層面處。第一閘極間隔件47、第二閘極間隔件48、閘極接觸間隔件54、閘極接觸插塞58、汲極接觸間隔件65D以及源極接觸間隔件65S可具有實質上共面的上表面。
參考圖5，第一閘極間隔件47可在第二閘極間隔件48與閘極接觸間隔件54之間延伸。第一閘極間隔件47、第二閘極間隔件48、閘極接觸間隔件54、閘極接觸插塞58、汲極接觸間隔件65D以及源極接觸間隔件65S可具有實質上共面的上表面。
參考圖6，閘極介電層46可在第一閘極間隔件47與閘極接觸間隔件54之間延伸。第一閘極間隔件47、第二閘極間隔件48、閘極接觸間隔件54、閘極接觸插塞58、汲極接觸間隔件65D以及源極接觸間隔件65S可具有實質上共面的上表面。
參考圖7，閘極接觸間隔件54可包含第一閘極接觸間隔件54A以及第二閘極接觸間隔件54B。第二閘極接觸間隔件54B可形成在閘極接觸插塞58與第一閘極接觸間隔件54A之間。第一閘極接觸間隔件54A可具有水平寬度比上部區更大之下部區。第一閘極接觸間隔件54A可形成為字母「L」之形狀。可使第一閘極接觸間隔件54A與第二閘極接觸間隔件54B之側表面以及底表面接觸。
參考圖8，第一閘極接觸間隔件54A之下部區可朝向閘極接觸插塞58之中心水平地突起。第一閘極接觸間隔件54A之下部區可自第二閘極接觸間隔件54B之側表面偏移。第一閘極接觸間隔件54A之下部區以及第二閘極接觸間隔件54B之側表面可形成階梯形狀。
參考圖9，可在第二閘極接觸間隔件54B下形成底切區。閘極接觸插塞58可在第二閘極接觸間隔件54B下延伸。可使閘極接觸插塞58與第二閘極接觸間隔件54B之側表面以及下部部分直接接觸且可使閘極接觸插塞58與第一閘極接觸間隔件54A之下部區直接接觸。
參考圖10A至圖10C，蝕刻終止層83可朝向上部源極/汲極接觸插塞95、96以及上部閘極接觸插塞97之中心水平地突起。蝕刻終止層83之側表面可自上部絕緣層85之側表面偏移。可使上部源極/汲極接觸插塞95及上部源極/汲極接觸插塞96以及上部閘極接觸插塞97與蝕刻終止層83之側表面以及上表面直接接觸。
參考圖11A至圖11C，可在上部絕緣層85下形成底切區。上部源極/汲極接觸插塞95、96以及上部閘極接觸插塞97可在上部絕緣層85下延伸。可使上部源極/汲極接觸插塞95、96以及上部閘極接觸插塞97與上部絕緣層85之下部表面以及與蝕刻終止層83之側表面直接接觸。
參考圖12，上部汲極接觸插塞95可與第一主動區25的相鄰處對準。穿過上部汲極接觸插塞95之中心且垂直於基板21之表面的直線可在多個主動區25、26、27之外對準。穿過上部汲極接觸插塞95之中心且垂直於基板21之表面的直線可在第一主動區25之外對準。
參考圖13，穿過上部汲極接觸插塞95之中心且垂直於基板21之表面的直線可在多個主動區25、26、27之內對準。穿過上部汲極接觸插塞95之中心且垂直於基板21之表面的直線可在第一主動區25之內對準。
圖14是為說明根據本發明概念之例示性實施例的半導體元件示出圖1之一部分的局部佈局。
參考圖14，穿過汲極接觸插塞75之中心以及源極接觸插塞76之中心的第二直線L2可與閘極接觸插塞58相交或與閘極接觸插塞58重疊。閘極接觸插塞58之中心可重疊於第二主動區26上方。
圖15是說明根據本發明概念之例示性實施例的半導體元件的佈局。
參考圖15，根據本發明概念之例示性實施例的半導體元件可包含：多個主動區25、26、27；多個源極/汲極區31、32、33、34、35、36；閘極電極41；閘極接觸插塞58；汲極接觸插塞75；以及源極接觸插塞76。多個主動區25、26、27可包含第一主動區25、第二主動區26以及第三主動區27。多個源極/汲極區31、32、33、34、35、36可包含第一汲極區31、第一源極區32、第二汲極區33、第二源極區34、第三汲極區35以及第三源極區36。閘極電極41可跨越設置於多個源極/汲極區31、32、33、34、35、36之間的多個主動區25、26、27。閘極接觸插塞58可形成在閘極電極41上。閘極接觸插塞58可形成在汲極接觸插塞75與源極接觸插塞76之間。
圖16A至圖16C分別為說明根據本發明概念之例示性實施例的半導體元件示出沿著線B-B'、線C-C'以及線D-D'截取的截面圖。
參考圖15及圖16A至圖16C，下述者可形成在基板21上：元件分離層23；多個主動區25、26、27；多個源極/汲極區31、32、33、34、35、36；層間絕緣層39；閘極電極41；閘極介電層46；多個閘極間隔件47、48；閘極覆蓋層49；閘極接觸間隔件54；閘極接觸插塞58；汲極接觸間隔件65D；源極接觸間隔件65S；金屬矽化物層67、68；汲極接觸插塞75；以及源極接觸插塞76。層間絕緣層39、閘極覆蓋層49、閘極接觸間隔件54、閘極接觸插塞58、汲極接觸間隔件65D、源極接觸間隔件65S、汲極接觸插塞75以及源極接觸插塞76可具有實質上共面的上表面。
圖17A至圖18C示出說明根據本發明概念之例示性實施例的半導體元件的截面圖。
參考圖17至圖17C，第一汲極區31、第二汲極區33與第三汲極區35可彼此間隔開。汲極接觸插塞75可形成在第一汲極區31、第二汲極區33以及第三汲極區35上。汲極接觸插塞75可電連接至第一汲極區31、第二汲極區33以及第三汲極區35。第一源極區32、第二源極區34與第三源極區36可彼此間隔開。源極接觸插塞76可形成在第一源極區32、第二源極區34以及第三源極區36上。源極接觸插塞76可電連接至第一源極區32、第二源極區34以及第三源極區36。
參考圖18A至圖18C，第一主動區25可包含連接至基板21之第一下部主動區25A、形成在第一下部主動區25A上之第一中部主動區25B以及形成在第一中部主動區25B上之第一上部主動區25C。第二主動區26可包含連接至基板21之第二下部主動區26A、形成在第二下部主動區26A上之第二中部主動區26B以及形成在第二中部主動區26B上之第二上部主動區26C。第三主動區27可包含連接至基板21之第三下部主動區27A、形成在第三下部主動區27A上之第三中部主動區27B以及形成在第三中部主動區27B上之第三上部主動區27C。第一中部主動區25B、第一上部主動區25C、第二中部主動區26B、第二上部主動區26C、第三中部主動區27B以及第三上部主動區27C中之每一者可形成為各種形狀，諸如奈米線、梯形、四邊形、橢圓形或其組合。
閘極電極41可在下述者之間延伸：第一下部主動區25A、第一中部主動區25B、第一上部主動區25C、第二下部主動區26A、第二中部主動區26B、第二上部主動區26C、第三下部主動區27A、第三中部主動區27B以及第三上部主動區27C。閘極介電層46可形成在閘極電極41與下述者之間：第一下部主動區25A、第一中部主動區25B、第一上部主動區25C、第二下部主動區26A、第二中部主動區26B、第二上部主動區26C、第三下部主動區27A、第三中部主動區27B以及第三上部主動區27C。
可使第一下部主動區25A、第一中部主動區25B、第一上部主動區25C、第二下部主動區26A、第二中部主動區26B、第二上部主動區26C、第三下部主動區27A、第三中部主動區27B以及第三上部主動區27C中的每一者與由第一汲極區31、第二汲極區33以及第三汲極區35中選出之一者接觸，並且可使所述各者中的每一者與由第一源極區32、第二源極區34以及第三源極區36中選出之一者接觸。舉例而言，可使第二下部主動區26A、第二中部主動區26B以及第二上部主動區26C中的每一者與第二汲極區33以及第二源極區34直接接觸。
絕緣插塞99可形成在閘極電極41與下述者之間：多個源極/汲極區31、32、33、34、35、36。可使絕緣插塞99在第一下部主動區25A、第一中部主動區25B、第一上部主動區25C、第二下部主動區26A、第二中部主動區26B、第二上部主動區26C、第三下部主動區27A、第三中部主動區27B以及第三上部主動區27C之間與多個源極/汲極區31、32、33、34、35、36接觸。舉例而言，與第二汲極區33以及第二源極區34接觸之絕緣插塞99可形成在第二下部主動區26A與第二中部主動區26B之間以及第二中部主動區26B與第二上部主動區26C之間。可將閘極介電層46插入於閘極電極41與絕緣插塞99之間。
圖19A至圖28C為說明形成根據本發明概念之例示性實施例的半導體元件之方法示出沿著圖1之線I-I'、線II-II'以及線III-III'截取的截面圖。
參考圖1及圖19A至圖19C，基板21上可包含：元件分離層23；多個主動區25、26、27；多個源極/汲極區31、32、33、34、35、36；層間絕緣層39；多個閘極電極41、閘極電極42以及閘極電極43；閘極介電層46；多個閘極間隔件47、48；以及閘極覆蓋層49。
基板21可包含諸如單晶矽晶圓或絕緣體上矽（silicon-on-insulator；SOI）晶圓之半導體基板。N型井或P型井可形成於基板21中，然而為便於說明將省略。元件分離層23可藉由使用淺溝槽隔離（shallow trench isolation；STI）技術而形成於基板21中。元件分離層23可含有氧化矽、氮化矽、氮氧化矽或其組合。可藉由元件分離層23限制多個主動區25、26、27。多個主動區25、26、27可具有上部部分，其自元件分離層23突起且因此設置於比元件分離層23更高的層面處。多個主動區25、26、27可包含第一主動區25、第二主動區26以及第三主動區27。
多個源極/汲極區31、32、33、34、35、36可包含第一汲極區31、第一源極區32、第二汲極區33、第二源極區34、第三汲極區35以及第三源極區36。形成多個源極/汲極區31、源極/汲極區32、源極/汲極區33、源極/汲極區34、源極/汲極區35以及源極/汲極區36之製程可包含藉由部分地移除多個主動區25、26、27來形成溝槽，以及在溝槽中形成選擇性磊晶成長（selective epitaxial growth；SEG）層。多個源極/汲極區31、32、33、34、35、36可比多個主動區25、26、27具有更大的水平寬度。
在一實施例中，多個主動區25、26、27可包含含有N型雜質之單晶矽層，且多個源極/汲極區31、32、33、34、35、36可包括含有P型雜質之SiGe層。在一實施例中，多個主動區25、26、27可包括含有P型雜質之單晶矽層，且多個源極/汲極區31、32、33、34、35、36可包括含有N型雜質之SiC層或含有N型雜質之Si層。
層間絕緣層39可覆蓋多個源極/汲極區31、32、33、34、35、36以及元件分離層23。層間絕緣層39可含有氧化矽、氮化矽、氮氧化矽、低K介電材料或其組合。
多個閘極電極41、42、43可跨越設置於多個源極/汲極區31、32、33、34、35、36之間的多個主動區25、26、27。閘極介電層46可形成在多個主動區25、26、27與多個閘極電極41、42、43之間。閘極介電層46可含有高K介電材料、氧化矽、氮化矽、氮氧化矽或其組合。舉例而言，閘極介電層46可含有金屬氧化物，諸如HfO。
多個閘極電極41、42、43可包含第一閘極電極41、第二閘極電極42以及第三閘極電極43。多個閘極電極41、42、43中的每一者可包含第一導電層41A以及第二導電層41B。第二導電層41B可形成在第一導電層41A上。第一導電層41A可包圍第二導電層41B之側表面以及底表面。第一導電層41A可包含功函數導電層。舉例而言，第一導電層41A可含有TiN、TaN或其組合。第一導電層41A可由單層或多層組成。第二導電層41B可含有金屬、金屬矽化物、金屬氮化物、金屬氧化物、導電碳、多晶矽或其組合。舉例而言，第二導電層41B可含有W、WN或其組合。在一實施例中，多個閘極電極41、42、43可各自對應於置換閘極電極。
多個閘極間隔件47、48可形成在多個閘極電極41、42、43之側表面上。多個閘極間隔件47、48可各自含有高K介電材料、低K介電材料、氧化矽、氮化矽、氮氧化矽或其組合。多個閘極間隔件47、48可包含第一閘極間隔件47及第二閘極間隔件48。第一閘極間隔件47可含有與第二閘極間隔件48之材料不同的材料。第一閘極間隔件47可含有低K介電材料。在一實施例中，第一閘極間隔件47可含有SiOCN，且第二閘極間隔件48可含有在530℃至570℃之處理溫度下形成的氮化矽。第二閘極間隔件48可含有相對於層間絕緣層39具有蝕刻選擇性之材料。
閘極覆蓋層49可覆蓋多個閘極電極41、42、43。閘極覆蓋層49可在多個閘極電極41、42、43上自我對準。閘極覆蓋層49可含有相對於層間絕緣層39具有蝕刻選擇性之材料。閘極覆蓋層49可含有在430℃至470℃之處理溫度下形成的氮化矽。第二閘極間隔件48可保留在閘極覆蓋層49與層間絕緣層39之間。閘極覆蓋層49、層間絕緣層39以及第二閘極間隔件48可具有實質上共面的上表面。閘極覆蓋層49可具有與下述者之上表面直接接觸的下部表面：多個閘極電極41、42、43、第一閘極間隔件47以及閘極介電層46。
參考圖1及圖20A至圖20C，穿過閘極覆蓋層49且暴露多個閘極電極41、42、43的閘極接觸孔49H可藉由第一罩幕圖案52來形成。
第一罩幕圖案52可部分地覆蓋層間絕緣層39以及閘極覆蓋層49。第一罩幕圖案52可與藉由使用薄膜成形製程以及圖案化製程形成之硬罩幕圖案相對應。閘極接觸孔49H之形成可包含非等向性蝕刻製程、等向性蝕刻製程或其組合。具有相對於層間絕緣層39之較低蝕刻速率以及相對於閘極覆蓋層49以及多個閘極間隔件47、48之較高蝕刻速率的蝕刻製程可應用以形成閘極接觸孔49H。可能顯著地改善第一罩幕圖案52之對準間距。閘極接觸孔49H可在多個閘極電極41、42、43上自我對準。在一實施例中，由閘極接觸孔49H中選出之一者可在第二主動區26上對準。
多個閘極電極41、42、43、閘極介電層46以及多個閘極間隔件47、48可暴露於閘極接觸孔49H中。在一實施例中，層間絕緣層39可暴露於閘極接觸孔49H之側壁處。
參考圖1及圖21A至圖21C，可形成閘極接觸間隔件層54L以共形地覆蓋基板21之表面。閘極接觸間隔件層54L可覆蓋閘極接觸孔49H之側壁。閘極接觸間隔件層54L可藉由原子層沈積（atomic layer deposition；ALD）方法、化學氣相沈積（chemical vapor deposition；CVD）方法、循環沈積方法或其組合來形成。在一實施例中，閘極接觸間隔件層54L可含有相對於層間絕緣層39具有蝕刻選擇性之材料。閘極接觸間隔件層54L可含有在430℃至470℃之處理溫度下形成的氮化矽。
參考圖1及圖22A至圖22C，可形成閘極接觸間隔件54。閘極接觸間隔件54之形成可包含下述製程：非等向性地蝕刻閘極接觸間隔件層54L直至多個閘極電極41、42、43暴露於閘極接觸孔49H中為止。閘極接觸間隔件54可覆蓋閘極接觸孔49H之側壁。可使閘極接觸間隔件54與閘極介電層46以及多個閘極間隔件47、48接觸。
參考圖1及圖23A至圖23C，可形成填充閘極接觸孔49H且覆蓋基板21之第一阻障層56以及閘極接觸導電層57。可使第一阻障層56與多個閘極電極41、42、43直接接觸。第一阻障層56可含有Ti、TiN、Ta、TaN或其組合。閘極接觸導電層57可形成在第一阻障層56上。閘極接觸導電層57可含有金屬、金屬矽化物、金屬氮化物、金屬氧化物、導電碳、多晶矽或其組合。舉例而言，閘極接觸導電層57可含有W、WN、Co、Ru或其組合。
參考圖1及圖24A至圖24C，閘極接觸插塞58可形成於閘極接觸孔49H中。閘極接觸插塞58中之每一者可包含第一阻障層56及閘極接觸導電層57。第一阻障層56可包圍閘極接觸導電層57之側表面以及底表面。閘極接觸插塞58之形成可包含諸如化學機械研磨（chemical mechanical polishing；CMP）製程之平坦化製程、回蝕製程或其組合。在形成閘極接觸插塞58時可將第一罩幕圖案52全部移除。閘極接觸插塞58、閘極接觸間隔件54、閘極覆蓋層49以及層間絕緣層39可具有暴露於實質上相同平面中的上表面。多個閘極接觸插塞58中之每一者可在多個閘極電極41、42、43上自我對準。在一實施例中，由閘極接觸插塞58中選出之一者可在第二主動區26上對準。
參考圖1及圖25A至圖25C，可使用如蝕刻罩幕之第二罩幕圖案62來形成穿過層間絕緣層39之源極/汲極溝槽63T、64T。出於描述之簡便起見，在以下描述中假定源極/汲極溝槽63T、64T包括汲極溝槽63T以及源極溝槽64T。
第二罩幕圖案62可覆蓋閘極接觸插塞58、閘極接觸間隔件54以及閘極覆蓋層49，且可部分地覆蓋層間絕緣層39。第二罩幕圖案62可與藉由使用薄膜成形製程以及圖案化製程形成之硬罩幕圖案相對應。源極/汲極溝槽63T、64T之形成可包含非等向性蝕刻製程、等向性蝕刻製程或其組合。具有相對於層間絕緣層39之較高蝕刻速率以及相對於閘極接觸間隔件54、閘極覆蓋層49以及多個閘極間隔件47、48之較低蝕刻速率的蝕刻製程可應用以形成源極/汲極溝槽63T、64T。多個源極/汲極區31、32、33、34、35、36可暴露於源極/汲極溝槽63T、64T之底表面處。閘極接觸間隔件54、閘極覆蓋層49、多個閘極間隔件47、48以及層間絕緣層39可暴露於源極/汲極溝槽63T、64T之側壁處。
參考圖1及圖26A至圖26C，汲極接觸間隔件65D可形成在汲極溝槽63T之側壁上，且源極接觸間隔件65S可形成在源極溝槽64T之側壁上。可使汲極接觸間隔件65D以及源極接觸間隔件65S與閘極接觸間隔件54、閘極覆蓋層49、多個閘極間隔件47、48以及層間絕緣層39接觸。汲極接觸間隔件65D以及源極接觸間隔件65S之形成可包含薄膜成形製程以及非等向性蝕刻製程。汲極接觸間隔件65D以及源極接觸間隔件65S可藉由原子層沈積（ALD）方法、化學氣相沈積（CVD）方法、循環沈積方法或其組合來形成。在一實施例中，汲極接觸間隔件65D以及源極接觸間隔件65S可含有在430℃至470℃之處理溫度下形成的氮化矽。
參考圖1及圖27A至圖27C，金屬矽化物層67、68可形成於多個源極/汲極區31、32、33、34、35、36上，所述源極/汲極區暴露於源極/汲極溝槽63T、64T之底表面。可形成填充源極/汲極溝槽63T、64T且覆蓋基板21之第二阻障層71以及源極/汲極接觸導電層72。第二阻障層71可含有Ti、TiN、Ta、TaN或其組合。源極/汲極接觸導電層72可形成在第二阻障層71上。源極/汲極接觸導電層72可含有金屬、金屬矽化物、金屬氮化物、金屬氧化物、導電碳、多晶矽或其組合。舉例而言，源極/汲極接觸導電層72可含有W、WN、Co、Ru或其組合。
參考圖1及圖28A至圖28C，可形成多個源極/汲極接觸插塞75、76。多個源極/汲極接觸插塞75、76可包含汲極接觸插塞75以及源極接觸插塞76。汲極接觸插塞75可形成於汲極溝槽63T中，且源極接觸插塞76可形成於源極溝槽64T中。多個源極/汲極接觸插塞75、76中之每一者可包含源極/汲極接觸導電層72以及第二阻障層71，所述第二阻障層71包圍源極/汲極接觸導電層72之側表面以及底表面。
多個源極/汲極接觸插塞75、76之形成可包含諸如化學機械研磨（CMP）製程之平坦化製程、回蝕製程或其組合。在形成多個源極/汲極接觸插塞75、76時可將第二罩幕圖案62完全移除。多個源極/汲極接觸插塞75、76、汲極接觸間隔件65D、源極接觸間隔件65S、閘極接觸插塞58、閘極接觸間隔件54、閘極覆蓋層49以及層間絕緣層39可具有暴露於實質上相同平面中的上表面。
再次參考圖1及圖2A至圖2C，可形成蝕刻終止層83、上部絕緣層85、多個上部源極/汲極接觸插塞95、96以及多個上部閘極接觸插塞97。多個上部源極/汲極接觸插塞95、96可包含上部汲極接觸插塞95及上部源極接觸插塞96。
蝕刻終止層83可覆蓋多個源極/汲極接觸插塞75、76、汲極接觸間隔件65D、源極接觸間隔件65S、閘極接觸插塞58、閘極接觸間隔件54、閘極覆蓋層49以及層間絕緣層39。上部絕緣層85可形成在蝕刻終止層83上。蝕刻終止層83可含有相對於上部絕緣層85具有蝕刻選擇性之材料。在一實施例中，上部絕緣層85可含有氧化矽，且蝕刻終止層83可含有氮化矽。多個上部閘極接觸插塞97可通過上部絕緣層85以及蝕刻終止層83以與閘極接觸插塞58接觸。上部汲極接觸插塞95可通過上部絕緣層85以及蝕刻終止層83以與汲極接觸插塞75接觸，且上部源極接觸插塞96可通過上部絕緣層85以及蝕刻終止層83以與源極接觸插塞76接觸。
多個上部源極/汲極接觸插塞95、96以及多個上部閘極接觸插塞97中之每一者可包含上部接觸導電層92以及第三阻障層91，所述第三阻障層91包圍上部接觸導電層92之側表面以及底表面。第三阻障層91可含有Ti、TiN、Ta、TaN或其組合。上部接觸導電層92可含有金屬、金屬矽化物、金屬氮化物、金屬氧化物、導電碳、多晶矽或其組合。舉例而言，上部接觸導電層92可含有W、WN、Co、Ru、Cu或其組合。
圖29至圖33是說明形成根據本發明概念之例示性實施例的半導體元件之方法的局部圖。
參考圖29，第一罩幕圖案52可具有由圖案化製程所致之對準誤差。具有相對於層間絕緣層39之較低蝕刻速率以及相對於閘極覆蓋層49以及多個閘極間隔件47、48之較高蝕刻速率的蝕刻製程可應用以形成閘極接觸孔49H。可能顯著地改善第一罩幕圖案52之對準間距。
參考圖30，第二閘極間隔件48可暴露於閘極接觸孔49H之側壁處。層間絕緣層39以及第二閘極間隔件48可具有實質上共面的上表面。第二閘極間隔件48可具有在比第一閘極間隔件47之上部部分更高的層面處形成之上部部分。
參考圖31，第一閘極間隔件47可暴露於閘極接觸孔49H之側表面處。第一閘極間隔件47可具有於第一閘極電極41與第二閘極間隔件48之間形成的下部區，且具有暴露於閘極接觸孔49H中的上部區。第一閘極間隔件47之上部區可比第一閘極間隔件47之下部區具有更小厚度。層間絕緣層39、第一閘極間隔件47以及第二閘極間隔件48可具有實質上共面的上表面。第一閘極間隔件47可具有上部部分，其形成於比閘極介電層46之上部部分更高的層面處。
參考圖32，第一閘極間隔件47可暴露於閘極接觸孔49H之側表面處。第一閘極間隔件47可具有上部部分，其形成於比閘極介電層46之上部部分更高的層面處。
參考圖33，閘極介電層46可暴露於閘極接觸孔49H之側表面處。層間絕緣層39、第一閘極間隔件47、第二閘極間隔件48以及閘極介電層46可具有實質上共面的上表面。
圖34A至圖34C以及圖35A至圖35C分別為說明形成根據本發明概念之例示性實施例的半導體元件之方法示出沿著圖1之線I-I'、線II-II'以及線III-III'截取的截面圖。
參考圖1及圖34A至圖34C，可在基板21上形成：元件分離層23；多個主動區25、26、27；多個源極/汲極區31、32、33、34、35、36；層間絕緣層39；多個閘極電極41、42、43；閘極介電層46；多個閘極間隔件47、48；閘極覆蓋層49；汲極接觸間隔件65D；源極接觸間隔件65S；金屬矽化物層67、68；以及多個源極/汲極接觸插塞75、76。第三罩幕圖案81可形成在閘極覆蓋層49、汲極接觸間隔件65D、源極接觸間隔件65S以及多個源極/汲極接觸插塞75、76上。
參考圖1及圖35A至圖35C，可使用如蝕刻罩幕之第三罩幕圖案81來形成穿過閘極覆蓋層49之閘極接觸孔49H。在一實施例中，可在形成閘極接觸孔49H時將多個閘極間隔件47、48部分地移除。汲極接觸間隔件65D以及源極接觸間隔件65S可暴露於接觸孔49H之側壁處。多個閘極電極41、42、43、閘極介電層46以及多個閘極間隔件47、48可暴露於閘極接觸孔49H之底表面處。隨後，可使用與參考圖21A至圖24C所描述之彼等製程類似之製程來形成閘極接觸間隔件54以及多個閘極接觸插塞58。
根據本發明概念之例示性實施例，閘極接觸插塞設置於汲極接觸插塞與源極接觸插塞之間。閘極接觸插塞可在閘極電極上自我對準且可與主動區之中心相鄰對準。有可能實施有利於高度整合且具有高質量生產效率之半導體元件。
雖然已參考附圖描述本發明概念之實施例，但是本領域的技術人員應理解，可在不脫離本發明概念之範圍且不改變其本質特徵的情況下作出各種修改。因此，上文所描述之實施例應僅以描述性意義考慮且並不出於限制目的。
21‧‧‧基板
23‧‧‧元件分離層
25、26、27‧‧‧主動區
25A‧‧‧第一下部主動區
25B‧‧‧第一中部主動區
25C‧‧‧第一上部主動區
26A‧‧‧第二下部主動區
26B‧‧‧第二中部主動區
26C‧‧‧第二上部主動區
27A‧‧‧第三下部主動區
27B‧‧‧第三中部主動區
27C‧‧‧第三上部主動區
31、33、35‧‧‧汲極區
32、34、36‧‧‧源極區
39‧‧‧層間絕緣層
41、42、43‧‧‧閘極電極
41A‧‧‧第一導電層
41B‧‧‧第二導電層
46‧‧‧閘極介電層
47、48‧‧‧閘極間隔件
49‧‧‧閘極覆蓋層
49H‧‧‧閘極接觸孔
52‧‧‧第一罩幕圖案
54‧‧‧閘極接觸間隔件
54A‧‧‧第一閘極接觸間隔件
54B‧‧‧第二閘極接觸間隔件
54L‧‧‧閘極接觸間隔件層
56‧‧‧第一阻障層
57‧‧‧閘極接觸導電層
58‧‧‧閘極接觸插塞
62‧‧‧第二罩幕圖案
63T‧‧‧汲極溝槽
64T‧‧‧源極溝槽
65D‧‧‧汲極接觸間隔件
65S‧‧‧源極接觸間隔件
67、68‧‧‧金屬矽化物層
71‧‧‧第二阻障層
72‧‧‧源極/汲極接觸導電層
75‧‧‧汲極接觸插塞
76‧‧‧源極接觸插塞
81‧‧‧第三罩幕圖案
83‧‧‧蝕刻終止層
85‧‧‧上部絕緣層
91‧‧‧第三阻障層
92‧‧‧上部接觸導電層
95‧‧‧上部汲極接觸插塞
96‧‧‧上部源極接觸插塞
97‧‧‧上部閘極接觸插塞
99‧‧‧絕緣插塞
B-B'、C-C'、D-D、I-I'、II-II'、III-III'‧‧‧線
L1‧‧‧第一直線
L2‧‧‧第二直線
對於本領域具有通常知識者而言，藉由參照附圖詳細描述例示性實施例，本發明概念之上述及其他目標、特徵及優點將變得更加顯而易見，其中： 圖1是說明根據本發明概念之例示性實施例的半導體元件的佈局。 圖2A至圖2C分別為說明根據本發明概念之例示性實施例的半導體元件示出沿著線I-I'、線II-II'以及線III-III'截取的截面圖。 圖3至圖13是示出根據本發明概念之例示性實施例的半導體元件之部分的局部圖。 圖14是為說明根據本發明概念之例示性實施例的半導體元件示出圖1一部分的局部佈局。 圖15是說明根據本發明概念之例示性實施例的半導體元件的佈局。 圖16A至圖16C分別為說明根據本發明概念之例示性實施例的半導體元件示出沿著線B-B'、線C-C'以及線D-D'截取的截面圖。 圖17A至圖18C示出說明根據本發明概念之例示性實施例的半導體元件的截面圖。 圖19A至圖28C為說明形成根據本發明概念之例示性實施例的半導體元件之方法示出沿著圖1之線I-I'、線II-II'以及線III-III'截取的截面圖。 圖29至圖33是說明形成根據本發明概念之例示性實施例的半導體元件之方法的局部圖。 圖34A至圖34C以及圖35A至圖35C分別為說明形成根據本發明概念之例示性實施例的半導體元件之方法沿著圖1的線I-I'、線II-II'以及線III-III'截取的截面圖。

Claims (25)

  1. 一種半導體元件，包括： 多個主動區，在基板上彼此間隔開且成直線地平行延伸； 閘極電極，跨越所述多個主動區； 對應的汲極區，在所述閘極電極之第一側面上的所述主動區中之對應一個上及/或所述主動區中之對應一個中； 對應的源極區，在所述閘極電極之第二側面上的所述主動區中之對應一個上及/或所述主動區中之對應一個中； 汲極插塞，在所述汲極區上； 源極插塞，在所述源極區上；以及 閘極插塞，在所述汲極插塞與所述源極插塞之間的所述閘極電極上，以使得穿過所述汲極插塞之中心及所述源極插塞之中心的直線與所述閘極插塞相交。
  2. 如申請專利範圍第1項所述之半導體元件，其中所述閘極插塞之中心上覆於所述主動區中之一個。
  3. 如申請專利範圍第2項所述之半導體元件， 其中所述多個主動區包括： 第一主動區； 第二主動區，與所述第一主動區相鄰；以及 第三主動區，與所述第二主動區相鄰， 其中所述第二主動區設置於所述第一主動區與所述第三主動區之間，且 其中所述閘極插塞的所述中心上覆於所述第二主動區。
  4. 如申請專利範圍第1項所述之半導體元件，其中所述閘極插塞、所述汲極插塞以及所述源極插塞具有實質上共面的上表面。
  5. 如申請專利範圍第1項所述之半導體元件，更包括： 汲極接觸間隔件，在所述汲極插塞的側表面上； 源極接觸間隔件，在所述源極插塞的側表面上；以及 閘極接觸間隔件，在所述閘極插塞的側表面上。
  6. 如申請專利範圍第5項所述之半導體元件，其中所述閘極接觸間隔件與所述汲極接觸間隔件和所述源極接觸間隔件直接接觸。
  7. 如申請專利範圍第5項所述之半導體元件，更包括在所述閘極電極之側表面上的閘極間隔件，其中所述閘極間隔件在所述閘極接觸間隔件與所述汲極接觸間隔件之間延伸且在所述閘極接觸間隔件與所述源極接觸間隔件之間延伸。
  8. 如申請專利範圍第7項所述之半導體元件， 其中所述閘極間隔件包括： 外部間隔件；以及 內部間隔件，設置於所述外部間隔件與所述閘極電極之間，且 其中所述外部間隔件含有與所述內部間隔件不同的材料。
  9. 如申請專利範圍第8項所述之半導體元件， 其中所述外部間隔件含有SiN，且 其中所述內部間隔件含有SiOCN。
  10. 如申請專利範圍第8項所述之半導體元件， 其中所述外部間隔件具有上部部分，所述上部部分自所述內部間隔件之上部部分突起且因此設置於比所述內部間隔件之上部部分更高的層面處，且 其中所述外部間隔件與所述閘極接觸間隔件、所述汲極接觸間隔件以及所述源極接觸間隔件直接接觸。
  11. 如申請專利範圍第8項所述之半導體元件， 其中所述外部間隔件與所述汲極接觸間隔件和所述源極接觸間隔件直接接觸，且 其中所述內部間隔件在所述外部間隔件與所述閘極接觸間隔件之間延伸。
  12. 如申請專利範圍第8項所述之半導體元件，更包括在所述閘極電極的所述側表面和底表面上的閘極介電層， 其中所述閘極介電層在所述閘極間隔件與所述閘極接觸間隔件之間延伸。
  13. 如申請專利範圍第12項所述之半導體元件，其中所述閘極插塞、所述汲極插塞、所述源極插塞、所述閘極接觸間隔件、所述汲極接觸間隔件、所述源極接觸間隔件、所述閘極間隔件以及所述閘極介電層具有實質上共面的上表面。
  14. 如申請專利範圍第1項所述之半導體元件，更包括： 上部閘極插塞，在所述閘極插塞上； 上部汲極插塞，在所述汲極插塞上；以及 上部源極插塞，在所述源極插塞上， 其中所述多個主動區包括： 第一主動區； 第二主動區，與所述第一主動區相鄰；以及 第三主動區，與所述第二主動區相鄰， 其中所述第二主動區設置於所述第一主動區與所述第三主動區之間，且 其中相較於所述第二主動區及所述第三主動區，所述上部汲極插塞更靠近所述第一主動區，且其中相較於所述第一主動區及所述第二主動區，所述上部源極插塞更靠近所述第三主動區。
  15. 如申請專利範圍第14項所述之半導體元件，其中所述上部汲極插塞設置在所述第一主動區的與所述第二主動區相對的一側上，並且其中所述上部源極插塞設置在所述第三主動區的與所述第二主動區相對的一側上。
  16. 一種半導體元件，包括： 多個主動區，在基板上彼此間隔開且成直線地平行延伸； 閘極電極，跨越所述多個主動區； 對應的汲極區，在所述閘極電極之第一側面上的所述主動區中之對應一個上及/或所述主動區中之對應一個中； 對應的源極區，在所述閘極電極之第二側面上的所述主動區中之對應一個上及/或所述主動區中之對應一個中； 汲極插塞，在所述汲極區上； 源極插塞，在所述源極區上；以及 閘極插塞，在所述汲極插塞與所述源極插塞之間的所述閘極電極上且具有上覆於所述主動區其中之一的中心。
  17. 如申請專利範圍第16項所述之半導體元件，其中穿過所述汲極插塞的中心及所述源極插塞的中心的直線與所述閘極插塞相交。
  18. 如申請專利範圍第17項所述之半導體元件， 其中所述多個主動區包括： 第一主動區； 第二主動區，與所述第一主動區相鄰；以及 第三主動區，與所述第二主動區相鄰， 其中所述第二主動區設置於所述第一主動區與所述第三主動區之間，且 其中所述閘極插塞的所述中心上覆於所述第二主動區。
  19. 如申請專利範圍第16項所述之半導體元件，更包括： 汲極接觸間隔件，在所述汲極插塞的側表面上； 源極接觸間隔件，在所述源極插塞的側表面上；以及 閘極接觸間隔件，在所述閘極插塞的側表面上， 其中所述閘極接觸間隔件與所述汲極接觸間隔件和所述源極接觸間隔件直接接觸。
  20. 一種半導體元件，包括： 主動區，在基板上； 汲極區，在所述主動區上及/或所述主動區中； 源極區，在所述主動區上及/或所述主動區中且與所述汲極區間隔開； 閘極電極，跨越所述汲極區與所述源極區之間的所述主動區； 汲極插塞，在所述汲極區上； 源極插塞，在所述源極區上； 閘極插塞，在所述閘極電極上； 汲極接觸間隔件，在所述汲極插塞的側表面上； 源極接觸間隔件，在所述源極插塞的側表面上；以及 閘極接觸間隔件，在所述閘極插塞的側表面上， 其中所述閘極插塞的中心上覆於所述主動區，且其中所述閘極接觸間隔件與所述汲極接觸間隔件和所述源極接觸間隔件直接接觸。
  21. 一種形成半導體元件的方法，所述方法包括： 形成多個主動區，所述多個主動區在基板上彼此間隔開且成直線地平行延伸； 形成閘極電極，所述閘極電極跨越所述多個主動區； 形成對應的汲極區及對應的源極區，所述對應的汲極區在所述閘極電極之第一側面上的所述主動區中之對應一個上及/或所述主動區中之對應一個中，所述對應的源極區在所述閘極電極之第二側面上的所述主動區中之對應一個上及/或所述主動區中之對應一個中； 形成汲極插塞，所述汲極插塞在所述汲極區上； 形成源極插塞，所述源極插塞在所述源極區上；以及 形成自我對準閘極插塞，所述自我對準閘極插塞在所述汲極插塞與所述源極插塞之間的所述閘極電極上。
  22. 如申請專利範圍第21項所述之形成半導體元件的方法，更包括： 形成閘極間隔件，所述閘極間隔件在所述閘極電極的側表面上， 形成汲極接觸間隔件，所述汲極接觸間隔件在所述汲極插塞的側表面上； 形成源極接觸間隔件，所述源極接觸間隔件在所述源極插塞的側表面上；以及 形成閘極接觸間隔件，所述閘極接觸間隔件在所述閘極插塞的側表面上， 其中所述汲極接觸間隔件、所述源極接觸間隔件以及所述閘極接觸間隔件中的每一者具有材料層，所述材料層在比所述閘極間隔件更低的處理溫度下形成。
  23. 如申請專利範圍第22項所述之形成半導體元件的方法， 其中所述閘極間隔件含有在530℃至570℃之處理溫度下形成的氮化矽，且 其中所述汲極接觸間隔件、所述源極接觸間隔件以及所述閘極接觸間隔件中的每一者含有在430℃至470℃之處理溫度下形成的氮化矽。
  24. 如申請專利範圍第22項所述之形成半導體元件的方法，其中所述閘極插塞、所述汲極插塞、所述源極插塞、所述閘極接觸間隔件、所述汲極接觸間隔件以及所述源極接觸間隔件具有實質上共面的上表面。
  25. 如申請專利範圍第22項所述之形成半導體元件的方法，其中所述閘極接觸間隔件與所述汲極接觸間隔件和所述源極接觸間隔件直接接觸。
TW107118802A 2017-11-01 2018-05-31 包含接觸插塞的半導體元件 TWI748102B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2017-0144727 2017-11-01
??10-2017-0144727 2017-11-01
KR1020170144727A KR102323733B1 (ko) 2017-11-01 2017-11-01 콘택 플러그를 갖는 반도체 소자 및 그 형성 방법

Publications (2)

Publication Number Publication Date
TW201919171A true TW201919171A (zh) 2019-05-16
TWI748102B TWI748102B (zh) 2021-12-01

Family

ID=66243506

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107118802A TWI748102B (zh) 2017-11-01 2018-05-31 包含接觸插塞的半導體元件

Country Status (4)

Country Link
US (3) US10553484B2 (zh)
KR (1) KR102323733B1 (zh)
CN (1) CN109755218B (zh)
TW (1) TWI748102B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510598B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned spacers and method forming same
US11107902B2 (en) * 2018-06-25 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric spacer to prevent contacting shorting
US10892338B2 (en) * 2018-10-24 2021-01-12 Globalfoundries Inc. Scaled gate contact and source/drain cap
US10840345B2 (en) * 2018-11-13 2020-11-17 International Business Machines Corporation Source and drain contact cut last process to enable wrap-around-contact
KR20210011214A (ko) * 2019-07-22 2021-02-01 삼성전자주식회사 도핑 영역을 갖는 저항 소자 및 이를 포함하는 반도체 소자
CN112420699B (zh) 2019-08-20 2023-12-05 联华电子股份有限公司 半导体装置
US11189531B2 (en) * 2019-08-23 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method
KR20210024384A (ko) * 2019-08-23 2021-03-05 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR20210033096A (ko) * 2019-09-17 2021-03-26 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조방법
US11616054B2 (en) * 2020-05-08 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure for semiconductor devices
KR20210153385A (ko) 2020-06-10 2021-12-17 삼성전자주식회사 집적회로 장치
KR20220009014A (ko) 2020-07-15 2022-01-24 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR20220079730A (ko) * 2020-12-04 2022-06-14 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US20220393007A1 (en) * 2021-06-07 2022-12-08 Intel Corporation Narrow conductive structures for gate contact or trench contact

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253467B2 (en) * 2001-06-28 2007-08-07 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory devices
JP2005197398A (ja) * 2004-01-06 2005-07-21 Renesas Technology Corp 半導体装置及びその製造方法
JP4364227B2 (ja) * 2006-09-29 2009-11-11 株式会社東芝 半導体記憶装置
JP5203669B2 (ja) * 2007-10-22 2013-06-05 株式会社東芝 半導体装置およびその製造方法
US7745275B2 (en) * 2008-09-10 2010-06-29 Arm Limited Integrated circuit and a method of making an integrated circuit to provide a gate contact over a diffusion region
KR20130023747A (ko) 2011-08-29 2013-03-08 에스케이하이닉스 주식회사 반도체장치 제조 방법
US8912610B2 (en) * 2011-11-11 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for MOSFETS with high-K and metal gate structure
US8969922B2 (en) 2012-02-08 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Field effect transistors and method of forming the same
US8629511B2 (en) * 2012-05-15 2014-01-14 International Business Machines Corporation Mask free protection of work function material portions in wide replacement gate electrodes
KR20140132179A (ko) * 2013-05-07 2014-11-17 삼성전자주식회사 더미 게이트 및 게이트를 갖는 반도체 소자
US9379185B2 (en) * 2014-04-24 2016-06-28 International Business Machines Corporation Method of forming channel region dopant control in fin field effect transistor
US9640625B2 (en) 2014-04-25 2017-05-02 Globalfoundries Inc. Self-aligned gate contact formation
US10177133B2 (en) * 2014-05-16 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including source/drain contact having height below gate stack
KR20160072476A (ko) * 2014-12-15 2016-06-23 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102298775B1 (ko) * 2015-01-21 2021-09-07 에스케이하이닉스 주식회사 싱글 폴리 비휘발성 메모리 소자 및 그 제조방법
KR102400375B1 (ko) 2015-04-30 2022-05-20 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20160136715A (ko) * 2015-05-20 2016-11-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9780178B2 (en) 2015-06-05 2017-10-03 Globalfoundries Inc. Methods of forming a gate contact above an active region of a semiconductor device
US9905671B2 (en) 2015-08-19 2018-02-27 International Business Machines Corporation Forming a gate contact in the active area
CN106548940A (zh) * 2015-09-16 2017-03-29 联华电子股份有限公司 半导体元件及其制作方法
TWI660438B (zh) * 2015-09-23 2019-05-21 聯華電子股份有限公司 半導體元件及其製作方法
KR102326090B1 (ko) * 2015-10-16 2021-11-12 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9853110B2 (en) 2015-10-30 2017-12-26 Globalfoundries Inc. Method of forming a gate contact structure for a semiconductor device
US9508818B1 (en) 2015-11-02 2016-11-29 International Business Machines Corporation Method and structure for forming gate contact above active area with trench silicide
US9570450B1 (en) 2015-11-19 2017-02-14 International Business Machines Corporation Hybrid logic and SRAM contacts
KR102471158B1 (ko) * 2017-03-06 2022-11-25 삼성전자주식회사 집적회로 소자

Also Published As

Publication number Publication date
CN109755218B (zh) 2024-03-08
TWI748102B (zh) 2021-12-01
KR102323733B1 (ko) 2021-11-09
US20200126858A1 (en) 2020-04-23
US11721581B2 (en) 2023-08-08
US20190131171A1 (en) 2019-05-02
US20210020509A1 (en) 2021-01-21
KR20190049166A (ko) 2019-05-09
CN109755218A (zh) 2019-05-14
US10818549B2 (en) 2020-10-27
US10553484B2 (en) 2020-02-04

Similar Documents

Publication Publication Date Title
TWI748102B (zh) 包含接觸插塞的半導體元件
TWI727048B (zh) 半導體裝置及其製造方法
TWI745375B (zh) 接觸結構的製造方法與半導體裝置
CN106057867B (zh) 半导体器件
KR102353251B1 (ko) 반도체 장치 및 그 제조 방법
US11171136B2 (en) Semiconductor devices
KR102496973B1 (ko) 반도체 장치 및 그 제조 방법
US11955475B2 (en) Resistor with doped regions and semiconductor devices having the same
TW202029358A (zh) 具有波狀接觸窗輪廓的半導體裝置
CN103456736A (zh) 半导体器件及其形成方法
US11695041B2 (en) Method of manufacturing a semiconductor device
TW202135313A (zh) 形成積體電路裝置的方法
TWI716492B (zh) 鰭式場效電晶體裝置以及製造鰭式場效電晶體裝置的方法
TWI727053B (zh) 半導體裝置結構之製造方法及半導體裝置結構
TWI749986B (zh) 半導體元件及其形成方法
US10008385B1 (en) Enlarged sacrificial gate caps for forming self-aligned contacts
CN110718548A (zh) 半导体器件
TWI808828B (zh) 形成半導體裝置結構的方法
TWI836845B (zh) 半導體結構及其形成方法
TWI835349B (zh) 半導體裝置及其形成方法
CN107919358B (zh) 半导体器件及其制造方法
KR102468784B1 (ko) 반도체 소자
TW202331854A (zh) 半導體結構及其形成方法
TW202308104A (zh) 半導體裝置