TW201917822A

TW201917822A - 元件基板

Info

Publication number: TW201917822A
Application number: TW106135724A
Authority: TW
Inventors: 洪敏翔; 林啟禎
Original assignee: 友達光電股份有限公司
Priority date: 2017-10-18
Filing date: 2017-10-18
Publication date: 2019-05-01
Also published as: TWI635568B

Abstract

一種元件基板，包括基板、第一訊號線、接合墊、第一訊號測試墊以及畫素單元。第一訊號線位於周邊區上。第一訊號線之其中至少一條包括第一線段、第二線段以及第三線段。第二線段連接第一線段至第三線段。預定切割路徑延伸過第一線段與第三線段，而不延伸過第二線段。第二線段係由第一導電層、第二導電層與絕緣層所構成。位於預定切割路徑上的第一線段與第三線段僅由第一導電層或第二導電層所構成。接合墊之第一部份與對應的第一訊號線電性連接，且位於主動區與預定切割路徑之間。第一訊號測試墊與對應的第一訊號線電性連接。

Description

元件基板

本發明是有關於一種元件基板，且特別是有關於一種包含訊號測試墊的元件基板。

近年來，隨著顯示技術的不斷進步，窄邊框的顯示裝置逐漸受到市場的重視，許多廠商致力於研發有關於窄邊框的相關技術。

為了縮小顯示裝置的邊框，位於面板周邊區上之電路的線寬勢必需要被縮減。然而，若電路的線寬過窄，電路很容易在通電後，導致短路或斷路。尤其是在產品出貨前所進行的可靠性檢測中，由於一般可靠性檢測需要對顯示裝置施加比正常運作時更大的電壓，因此周邊區線寬過窄的電路就很容易在檢測時短路或斷路，導致產品不能正常出貨。因此，目前亟需一種可以解決前述問題的方法。

本發明提供一種元件基板，可以改善訊號線在檢測過程中短路或斷路的問題。

本發明的一種元件基板，包括基板、第一訊號線、接合墊、第一訊號測試墊以及畫素單元。基板具有主動區以及位於主動區至少一側的周邊區，其中周邊區上具有預定切割路徑。多條第一訊號線位於周邊區上。第一訊號線之其中至少一條包括第一線段、第二線段以及第三線段，第二線段連接第一線段至第三線段。預定切割路徑延伸過第一線段與第三線段，而不延伸過第二線段。第二線段係由第一導電層、第二導電層與夾設於第一導電層及第二導電層間之絕緣層所構成。位於預定切割路徑上的第一線段與第三線段僅由第一導電層或第二導電層所構成。多個接合墊位於周邊區上。接合墊之第一部份與對應的第一訊號線電性連接。接合墊位於主動區與預定切割路徑之間。多個第一訊號測試墊位於周邊區上。第一訊號測試墊與對應的第一訊號線電性連接。多個畫素單元位於主動區上。各畫素單元電性連接於至少一掃描線與至少一資料線。

本發明之至少一目的為改善訊號線在檢測過程中容易短路或斷路的問題。

本發明之至少一目的為減少訊號線在基板上所佔據的佈線面積。

本發明之至少一目的為降低訊號線的切割難度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

以下將以圖式揭露本發明之多個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式為之。

在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件“上”或“連（耦）接到”另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為“直接在另一元件上”或“直接連（耦）接到”另一元件時，不存在中間元件。如本文所使用的，“連（耦）接”可以指物理及/或電性連（耦）接。然而，電性連（耦）接係為二元件間存在其它元件。

應當理解，儘管術語“第一”與“第二”等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的“第一元件”、“部件”、“區域”、“層”、或“部分”可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。

這裡使用的術語僅僅是為了描述特定實施例的目的，而不是限制性的。如本文所使用的，除非內容清楚地指示，否則單數形式“一”、“一個”和“該”旨在包括複數形式，包括“至少一個”。“或”表示“及/或”。如本文所使用的，術語“及/或”包括一個或多個相關所列項目的任何和所有組合。還應當理解，當在本說明書中使用時，術語“包括”及/或“包括”指定所述特徵、區域、整體、步驟、操作、元件的存在及/或部件，但不排除一個或多個其它特徵、區域整體、步驟、操作、元件、部件及/或其組合的存在或添加。

此外，諸如“下”或“底部”和“上”或“頂部”的相對術語可在本文中用於描述一個元件與另一元件的關係，如圖所示。應當理解，相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如，如果一個附圖中的裝置翻轉，則被描述為在其他元件的“下”側的元件將被定向在其他元件的“上”側。因此，示例性術語“下”可以包括“下”和“上”的取向，取決於附圖的特定取向。類似地，如果一個附圖中的裝置翻轉，則被描述為在其它元件“下方”或“下方”的元件將被定向為在其它元件“上方”。因此，示例性術語“下”或“下方”可以包括上方和下方的取向。

本文使用的“約”或“實質上”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量（即，測量系統的限制）。例如，“約”可以表示在所述值的一個或多個標準偏差內，或±30％、±20％、±10％、±5％內。再者，本文使用的“約”或“實質上”可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。

本文使用的“第一導電層”、“第二導電層” 與“第三導電層”分別指於不同道製程所形成。“第一導電層”比“第二導電層”更早形成於基板上，“第二導電層”比“第三導電層”更早形成於基板上。本文使用的“單層”導電結構指包含“第一導電層”、“第二導電層”或“第三導電層”三者中的其中一個，“雙層”導電結構指包含“第一導電層”、“第二導電層”或“第三導電層”三者中的其中兩個。

除非另有定義，本文使用的所有術語（包括技術和科學術語）具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。

圖1是依照本發明的一實施例的一種元件基板的局部上視示意圖。

請參考圖1，元件基板10包括基板SB、多條第一訊號線110、多個接合墊P、多個第一訊號測試墊100、多個第二訊號測試墊200、多條短路桿220、多條第二訊號線230以及多個畫素單元PX。

基板SB具有主動區AA以及位於主動區AA至少一側的周邊區BA。周邊區BA上具有預定切割路徑CR，預定切割路徑CR例如是元件基板10在經過檢測之後需要進行切割製程的路徑，例如在經過檢測之後，以雷射製程將預定切割路徑CR上的訊號線切斷。多個畫素單元PX位於主動區AA上。各畫素單元PX電性連接於至少一掃描線160與至少一資料線260。在一些實施例中，畫素單元PX包含有至少一主動元件T以及至少一畫素電極PE，主動元件T的閘極與源極分別電性連接至掃描線160與資料線260，主動元件T的汲極電性連接至畫素電極PE。

基板SB之材質可為玻璃、石英、有機聚合物、或是不透光/反射材料（例如：導電材料（例如:金屬、合金或其它合適材料）、晶圓、陶瓷、或其他可適用的材料）、或是其他可適用的材料。若使用導電材料時，則在基板SB上覆蓋一層絕緣層（未繪示），以避免短路問題。

多條第一訊號線110與多個第一訊號測試墊100位於周邊區BA上。第一訊號測試墊100與對應的第一訊號線110電性連接。第一訊號線110之其中至少一條包括第一線段112、第二線段114以及第三線段116。第二線段114連接第一線段112至第三線段116。在本實施例中，第二線段114相較於對應的第一線段112以及對應的第三線段116更靠近基板SB的其中一個邊緣E，第一線段112以及第三線段116分別連接至第二線段114的兩端，並朝向遠離邊緣E的方向延伸。在本實施例中，鄰近基板SB的邊緣E的第二線段114的線寬優選地小於第一線段112的線寬以及第三線段116的線寬，因此，可以減少第一訊號線110在基板SB上所佔據的佈線面積，使基板SB的周邊區BA能有較小的寬度。前述的線寬指的例如是線段於基板SB上之正投影的總寬度，第一線段112的線寬例如為10微米~200微米，第二線段114的線寬例如為4微米~40微米，第三線段116的線寬例如為6微米~100微米。

在本實施例中，元件基板10還包括至少一標記K，標記K可位於第一線段112與第三線段116之間，標記K例如是後續切割製程所需使用到的對位標記，但本發明不以此為限。在其他實施例中，標記K可以位於其他位置，第一線段112與第三線段116之間也可以包括其他元件。

第二線段114基本上係由第一導電層M1（繪於圖3及圖4）、第二導電層（繪於圖3及圖4）與夾設於第一導電層M1及第二導電層M2間之絕緣層（繪於圖3及圖4）所構成。位於預定切割路徑CR上的第一線段112與第三線段116可僅由第一導電層M1或第二導電層M2所構成。舉例而言，在本實施例中，第二線段114為包含兩層導電層的結構，且第一線段112與第三線段116為僅包含一層導電層的結構。由於線寬較窄的第二線段114包含了第一導電層M1及第二導電層M2，因此，即使對第二線段114施加較大的電壓，第二線段114也較不容易被燒傷。其中，第一導電層M1及第二導電層M1其中至少一者可為單層或多層結構，且其材料包含金屬（例如:鉬、銅、鋁、鈦、金、銀、或其它合適的材料）、合金、或前述之氧化物、或前述之氮化物、或前述之氮氧化物、或其它合適的材料。

預定切割路徑CR延伸過第一線段112與第三線段116，而不延伸過第二線段114。由於第一線段112與第三線段116為僅包含一層導電層的結構，因此，在之後的切割製程中，第一訊號線110的切割難度可以比較低，可提高切割良率，且也可提升顯示面板的可靠度。

多個第二訊號測試墊200、多條連接線210、多條短路桿220以及多條第二訊號線230位於周邊區BA上。

連接線210將短路桿220電性連接至對應的第二訊號測試墊200。

多個接合墊P位於周邊區BA上。接合墊P之第一部份P1與對應的第一訊號線110電性連接。接合墊P位於主動區AA與預定切割路徑CR之間。第二訊號線230分別與對應的短路桿220以及接合墊P之第二部份P2電性連接。預定切割路徑CR可更延伸過第二訊號線230。在一些實施例中，沿著預定切割路徑CR進行雷射切割製程之後，會以可撓電路板FC覆蓋接合墊P，接合墊P電性連接於可撓電路板FC。

在本實施例中，接合墊P之第一部份P1可藉由第一訊號連接線120以及閘極輸入線路140而與閘極驅動電路DR1電性連接，但本發明不以此為限。閘極驅動電路DR1，舉例而言為陣列上閘極驅動電路（Gate driver on Array, GOA），例如：將閘極驅動電路配置於元件基板10上，可取代由矽晶片製作之驅動晶片，但不限於此。在一些實施例中，第一訊號連接線120可以直接與閘極驅動電路DR1連接。接合墊P之第二部份P2藉由第二訊號連接線240與源極驅動電路（圖未示）電性連接，且源極驅動電路可位於可撓電路板FC上，但不限於此。

在一些實施例中，元件基板10選擇性的包含導線132以及靜電防護元件134。靜電防護元件134可以是二極管、電容、電晶體、或其它合適的元件、或前述至少二種之組合。導線132電性連接第一訊號連接線120與靜電防護元件134。

閘極驅動電路DR1與源極驅動電路（圖未示）可分別電性連接至多條掃描線160與多條資料線260。在一些實施例中，閘極驅動電路DR1與掃描線160之間可夾有閘極扇出線路150，源極驅動電路與資料線260之間可夾有源極扇出線路250。

在一些實施例中，掃描線160例如屬於第一導電層M1的一部分，且資料線260屬於第二導電層M2的一部分，但本發明不以此為限。掃描線160與資料線260之導電層層別可相互對調，或者是也可以屬於多層導電層，或者是也可以屬於其他的導電層。

圖2是依照本發明的一實施例的第一訊號線所在區域的局部放大示意圖。。圖2例如是圖1的元件基板10在其中一種實施態樣中第一訊號線110的放大示意圖。在此必須說明的是，圖2的實施例沿用圖1的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

請參考圖2，第一訊號線110之其中至少一條包括第一線段112、第二線段114以及第三線段116。第一線段112與第三線段116可僅由第二導電層M2所構成，第二線段114則可基本上由第一導電層M1、絕緣層I1以及第二導電層M2（繪於圖3以及圖4）所構成。

雖然在本實施例中，第一線段112與第三線段116可僅由第二導電層M2所構成，但本發明不以此為限。在其他實施例中，第一線段112與第三線段116可僅由第一導電層M1所構成。在其他實施例中，第一線段112可以僅由第一導電層M1所構成，第三線段116可以僅由第二導電層M2所構成。或者，第一線段112可以僅由第二導電層M2所構成，第三線段116可以僅由第一導電層M1所構成，可依照實際需求設計，本發明並不以此為限。

在一實施例中，第一線段112可以包括一開口112O以暴露出絕緣層（可以為圖3所繪示的絕緣層I1/I2）的孔洞OP，絕緣層的孔洞OP可用以容納進行切割製程之後產生的粉塵。

在一實施例中，相鄰第三線段116間也可選擇性的存在上述絕緣層（可以為圖3所繪示的絕緣層I1/I2）的孔洞OP以及偽金屬M’（dummy metal），以填補第三線段116間的空隙，在判斷切割製程是否完全（成）時，避免誤判。標記K’用以將可撓電路板FC定位於接合墊P。

在本實施例中，第一線段112經由導電圖案C而電性連接至第二線段114，且第二線段114經由另一個導電圖案C而電性連接至第三線段116。在一實施例中，第一線段112、第二線段114以及第三線段116優選的是排列成ㄇ字型或類似ㄇ字型，導電圖案C係位於ㄇ字型或類似ㄇ字型的其中一轉角上，用以電性連接第一線段112與第二線段114，另一個導電圖案C位於ㄇ字型或類似ㄇ字型的另一轉角上，用以電性連接第二線段114與第三線段116，但不限於此。於其它實施例中，第一線段112、第二線段114以及第三線段116也可排列成其它形狀。

在一實施例中，至少部分的第一線段112之一端具有多個分支（未標示），且二個分支之間具有開口112O，例如：同一條第一線段112包含連接至同一個導電圖案C的二個分支，且二個分支之間具有開口112O。前述第一線段112的線寬是連接至同一個導電圖案C的多個分支（未標示）與開口112O的寬度加總或者是未連接至同一個導電圖案C的未具有分支之寬度。於本實施例中，同一條第一線段112優選地包含多條分支（未標示）與開口112O為範例，其可以避免測試訊號的電流負載過大，而造成訊號短路或斷路，但不限於此。

在一實施例中，至少部分的第三線段116係可由一或多條導線1162所組成，例如:同一條第三線段116包含連接至同一個導電圖案C的多條導線1162。前述第三線段116的線寬是連接至同一個導電圖案C的多條導線1162的線寬加總。導線1162一端電性連接第二線段114，導線1162另一端電性連接接合墊P，換句話說不同導線1162的另一端電性連接不同的接合墊P。於本實施例中，同一條第三線段116優選地包含多條導線1162為範例，其可以避免測試訊號的電流負載過大，而造成訊號短路或斷路，但不限於此。

於部份實施例中，以第一線段112可僅由第二導電層M2所構成，第三線段116可僅由第一導電層M1所構成為範例，而圖3與圖4是依照本發明的一實施例的一種導電圖案所在區域的局部剖面示意圖。在此必須說明的是，圖3的實施例沿用圖2的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

請先參考圖3，元件基板更包括第三導電層M3。第三導電層M3設置於基板SB上。

在一些實施例中，第三導電層M3可包含多個畫素電極PE與多個導電圖案C。畫素電極PE與導電圖案C相互分隔開來。其中，第三導電層M3可為單層或多層結構，且其材料包含反射材料（例如：鉬、銅、鋁、鈦、金、銀、合金、或其它合適的材料）、透明材料（例如：銦錫氧化物、銦鋅氧化物、銦鎵氧化物、銦鎵鋅氧化物、氧化鋅、奈米碳管、金屬或合金厚度小於60埃或其它合適的材料）或其它合適的材料。於部份實施例中，畫素電極PE與導電圖案C係為同層導電層（例如：第三導電層M3），但不限於此。於其它實施例中，畫素電極PE與導電圖案C係為不同層導電層，例如：畫素電極PE可由第三導電層M3所構成，而導電圖案C由除了第三導電層M3之外還可以由其他導電層所構成，例如：第一導電層M1、第二導電層M2或其它額外的導電層。

在本實施例中，第一導電層M1與第二導電層M2之間可夾有絕緣層I1，導電圖案C與第二導電層M2之間可夾有絕緣層I2。

絕緣層I1具有多個開口O1，第二導電層M2具有多個對應開口O1的開口O2，絕緣層I2具有多個對應開口O1以及開口O2的開口O3與多個開口O4。舉例而言，第二導電層M2會暴露出位於開口O1至少二側之部份絕緣層I1與位於開口O1中之部份第一導電層M1，而絕緣層I2可與位於開口O1至少二側之部份絕緣層I1及部份第二導電層M2重疊，則開口O3仍暴露出位於開口O1中之部份第一導電層M1，且開口O4會暴露出部份第二導電層M2。於部份實施例中，部分導電圖案C經由開口O1、開口O2以及開口O3而電性連接至第一導電層M1，且部分導電圖案C也經由開口O4而電性連接至第二導電層M2。

在本實施例中，第二線段114可屬於部分的第一導電層M1與第二線段114可屬於部分的第二導電層M2經由導電圖案C電性連接於第一線段112。在一些實施例中，電性連接第二線段114與第三線段116的導電圖案C也可以有類似圖3之實施例的導電圖案C的構造。

雖然在本實施例中，一個導電圖案C經由一個開口O1、一個開口O2、一個開口O3以及兩個開口O4，但本發明不以此為限。實際上，一個導電圖案C可以依照實際需求而經由多個開口O1、多個開口O2、多個開口O3以及多個開口O4。

在此必須說明的是，圖4的實施例沿用圖3的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

請參考圖4，第一導電層M1與第二導電層M2之間夾有絕緣層I1，導電圖案C與第二導電層M2之間夾有絕緣層I2。

絕緣層I1具有多個開口O1，絕緣層I2具有多個對應開口O1的開口O3與多個開口O4。舉例而言，第二導電層M2會暴露出位於開口O1至少一側之部份絕緣層I1與位於開口O1中之部份第一導電層M1，而絕緣層I2可與位於開口O1至少一側之部份絕緣層I1及部份第二導電層M2重疊，則開口O3仍暴露出位於開口O1中之部份第一導電層M1，且開口O4會暴露出部份第二導電層M2。於部份實施例中，部分導電圖案C經由開口O1以及開口O3而電性連接至第一導電層M1，且部分導電圖案C也經由開口O4而電性連接至第二導電層M2。雖然圖4中的第二導電層M2並未畫出開口O2，但本發明不以此為限。在一些實施例中，第二導電層M2具有多個對應開口O1的開口O2，絕緣層I2具有多個對應開口O1以及開口O2的開口O3。部分導電圖案C經由開口O1、開口O2以及開口O3而電性連接至第一導電層M1，且部分導電圖案C也經由開口O4而電性連接至第二導電層M2。

在本實施例中，第二線段114可屬於第一導電層M1的部分與第二線段114可屬於第二導電層M2的部分經由導電圖案C電性連接於第三線段116。在一些實施例中，電性連接第一線段112與第二線段114的導電圖案C也可以有類似圖4之實施例的導電圖案C的構造。

雖然在本實施例中，一個導電圖案C僅經由一個開口O1、一個開口O3以及一個開口O4，但本發明不以此為限。實際上，一個導電圖案C可以依照實際需求而經由多個開口O1、多個開口O2（可選擇的）、多個開口O3以及多個開口O4。

圖5是依照本發明的一實施例的第一訊號線所在區域的局部放大示意圖。圖5例如是圖1的元件基板10在另外一種實施態樣中的放大示意圖。在此必須說明的是，圖5的實施例沿用圖2的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

請參考圖5，第一訊號線110之其中至少二條分別包括第一線段112、第二線段114以及第三線段116，而第一訊號線110之其中一條的第一線段112可僅由第一導電層M1所構成，且第一訊號線110之另一條的第一線段112可僅由於第二導電層M2所構成。

第一訊號線110之其中一條的第三線段116可僅由第一導電層M1所構成，且第一訊號線110之另一條的第三線段116可僅由第二導電層M2所構成。

在本實施例中，同一條第一訊號線110之第一線段112與第三線段116是由同個導電層所構成（例如是第一導電層M1或第二導電層M2），但本發明不以此為限。在其他實施例中，同一條第一訊號線110之第一線段112與第三線段116是由不同的導電層所構成。

在本實施例中，屬於第一導電層M1的第一線段112與屬於第二導電層M2的第一線段112可交替排列。由於相鄰的第一線段112屬於不同的導電層，因此，相鄰的第一線段112之間的間距（正投影於基板SB上的間距）可以較小，減少了第一訊號線110在基板SB上所佔據的佈線面積。在本實施例中，屬於第一導電層M1的第三線段116與屬於第二導電層M2的第三線段116可交替排列。由於相鄰的第三線段116屬於不同的導電層，因此，相鄰的第三線段116之間的間距（正投影於基板SB上的間距）可以較小，減少了第一訊號線110在基板SB上所佔據的佈線面積。

圖6是依照本發明的一實施例的一種元件基板的上視示意圖。在此必須說明的是，圖6的實施例沿用圖1的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

元件基板20例如是經過切割製程後的元件基板10。例如是元件基板10在經過檢測之後，以雷射製程將預定切割路徑CR上的第一訊號線110與第二訊號線230切斷。

在本實施例中，至少部分位於預定切割路徑CR上的第一線段112、第三線段116以及第二訊號線230具有切口H。在本實施例中，同一條第一訊號線110的第一線段112以及第三線段116皆會與預定切割路徑CR重疊，因此，可以減少第一訊號線110切割失敗的機率。舉例來說，即使第一訊號線110的第一線段112切割失敗，只要第三線段116切割成功仍然可以使第一訊號線110斷路。

在一些實施例中，沿著預定切割路徑CR進行切割製程之後，會以可撓電路板FC覆蓋接合墊P，接合墊P電性連接於可撓電路板FC之多條線路。

綜上所述，本發明之至少一實施例能改善訊號線在檢測過程中容易燒傷的問題。本發明之至少一實施例能減少訊號線在基板上所佔據的佈線面積。本發明之至少一實施例能降低訊號線的切割難度。本發明之至少一實施例能減少第一訊號線切割失敗的機率。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10‧‧‧元件基板

100‧‧‧第一訊號測試墊

110‧‧‧第一訊號線

112‧‧‧第一線段

114‧‧‧第二線段

116‧‧‧第三線段

120‧‧‧第一訊號連接線

132、1162‧‧‧導線

134‧‧‧靜電防護元件

140‧‧‧閘極輸入線路

150‧‧‧閘極扇出線路

160‧‧‧掃描線

200‧‧‧第二訊號測試墊

210‧‧‧連接線

220‧‧‧短路桿

230‧‧‧第二訊號線

240‧‧‧第二訊號連接線

250‧‧‧源極扇出線路

260‧‧‧資料線

AA‧‧‧主動區

BA‧‧‧周邊區

C‧‧‧導電圖案

CR‧‧‧切割路徑

DR1‧‧‧閘極驅動電路

E‧‧‧邊緣

FC‧‧‧可撓電路板

H‧‧‧切口

I1、I2‧‧‧絕緣層

K、K’‧‧‧標記

M1‧‧‧第一導電層

M2‧‧‧第二導電層

M3‧‧‧第三導電層

O1、O2、O3、O4、112O‧‧‧開口

OP‧‧‧孔洞

M’‧‧‧偽金屬

P‧‧‧接合墊

P1‧‧‧第一部份

P2‧‧‧第二部份

PE‧‧‧畫素電極

PX‧‧‧畫素單元

SB‧‧‧基板

T‧‧‧主動元件

圖1是依照本發明的一實施例的一種元件基板的局部上視示意圖。圖2是依照本發明的一實施例的第一訊號線所在區域的局部放大示意圖。圖3是依照本發明的一實施例的一種導電圖案所在區域的局部剖面示意圖。圖4是依照本發明的一實施例的一種導電圖案所在區域的局部剖面示意圖。圖5是依照本發明的一實施例的第一訊號線所在區域的局部放大示意圖。圖6是依照本發明的一實施例的一種元件基板的局部上視示意圖。

Claims

一種元件基板，包括：一基板，具有一主動區以及位於該主動區至少一側的一周邊區，其中該周邊區上具有一預定切割路徑；多條第一訊號線，位於該周邊區上，其中，該些第一訊號線之其中至少一條包括一第一線段、一第二線段以及一第三線段，該第二線段連接該第一線段至該第三線段，該預定切割路徑延伸過該第一線段與該第三線段，而不延伸過該第二線段，其中，該第二線段係由一第一導電層、一第二導電層與一夾設於該第一導電層及該第二導電層間之絕緣層所構成，且位於該預定切割路徑上的該第一線段與該第三線段僅由該第一導電層或該第二導電層所構成；多個接合墊，位於該周邊區上，且該些接合墊之一第一部份與對應的該些第一訊號線電性連接，且該些接合墊位於該主動區與該預定切割路徑之間；多個第一訊號測試墊，位於該周邊區上，且該些第一訊號測試墊與對應的該些第一訊號線電性連接；以及多個畫素單元，位於該主動區上，其中，各該畫素單元電性連接於至少一掃描線與至少一資料線。
如申請專利範圍第1項所述的元件基板，更包括：一第三導電層，設置於該基板上，且該第三導電層至少包含多個畫素電極與至少二個導電圖案，其中，該些畫素電極分別設置於該些畫素單元中，且該第二線段之該第一導電層與該第二導電層分別經由該至少二個導電圖案電性連接於該第一線段與該第三線段。
如申請專利範圍第1項所述的元件基板，其中該些第一訊號線之其中至少二條分別包括該第一線段、該第二線段以及該第三線段，而該些第一訊號線之其中一條的該第一線段僅由該第一導電層所構成，且該些第一訊號線之另一條的該第一線段僅由該第二導電層所構成。
如申請專利範圍第1項所述的元件基板，其中該些第一訊號線之其中至少二條分別包括該第一線段、該第二線段以及該第三線段，而該些第一訊號線之其中一條的該第三線段僅由該第一導電層所構成，且該些第一訊號線之另一條的該第三線段僅由該第二導電層所構成。
如申請專利範圍第1項所述的元件基板，其中該第二線段的線寬小於該第一線段的線寬以及該第三線段的線寬。
如申請專利範圍第1項所述的元件基板，其中位於該預定切割路徑上的該第一線段以及該第三線段皆具有一切口。
如申請專利範圍第1項所述的元件基板，更包括：多個第二訊號測試墊，位於該周邊區上；多條短路桿，位於該周邊區上，該些短路桿分別與對應的該些第二訊號測試墊電性連接；以及多條第二訊號線，位於該周邊區上，且該些第二訊號線分別與對應的該些短路桿以及該些接合墊之一第二部份電性連接，其中，該預定切割路徑更延伸過該些第二訊號線。
如申請專利範圍第7項所述的元件基板，其中位於該預定切割路徑上的各該第二訊號線皆具有切口。
如申請專利範圍第7項所述的元件基板，其中該些接合墊之該第一部份藉由一第一訊號連接線與一閘極驅動電路電性連接，該些接合墊之該第二部份與一源極驅動電路電性連接。
如申請專利範圍第1項所述的元件基板，其中該些接合墊電性連接於一可撓電路板之多條線路。