TW201904159A - 靜電放電保護裝置 - Google Patents

靜電放電保護裝置 Download PDF

Info

Publication number
TW201904159A
TW201904159A TW107118595A TW107118595A TW201904159A TW 201904159 A TW201904159 A TW 201904159A TW 107118595 A TW107118595 A TW 107118595A TW 107118595 A TW107118595 A TW 107118595A TW 201904159 A TW201904159 A TW 201904159A
Authority
TW
Taiwan
Prior art keywords
terminal
coupled
control circuit
voltage
type transistor
Prior art date
Application number
TW107118595A
Other languages
English (en)
Other versions
TWI676329B (zh
Inventor
昱宇 陳
Original Assignee
立積電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立積電子股份有限公司 filed Critical 立積電子股份有限公司
Publication of TW201904159A publication Critical patent/TW201904159A/zh
Application granted granted Critical
Publication of TWI676329B publication Critical patent/TWI676329B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044—Physical layout, materials not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

靜電放電保護裝置，包含分壓電路、電阻、電容、第一主電晶體、第二主電晶體、第一控制電路及第二控制電路。分壓電路耦接於第一系統電壓端及第二系統電壓端以提供一分壓。電阻耦接於第一系統電壓端，而電容耦接於電阻。第一主電晶體及第二主電晶體串聯於第一系統電壓端及第二系統電壓端之間。當靜電放電事件發生時，第一控制電路根據分壓電路及電阻所提供的電壓導通第一主電晶體。當靜電放電事件發生時，第二控制電路根據分壓電路及第一控制電路所提供的電壓導通第二主電晶體。

Description

靜電放電保護裝置
本發明係有關於一種靜電放電保護裝置，尤其是一種適合用於高電源供電電壓的靜電放電保護裝置。
隨著電子元件的尺寸縮減，電子元件的操作電壓也跟著降低。舉例來說，現在的內核裝置一般會操作在1V以下的電壓，而輸入/輸出裝置則會操作在2V以下的電壓。如此一來，電子元件的耗能也會隨之降低。然而，電子元件也就更容易受到高電壓的破壞。因此，當這類型的電子元件因為系統中的應用操作而需要接收到較高的電源供電電壓時，就可能造成系統可靠度的問題。
此外，當靜電放電保護裝置是利用低電壓製程電子元件來製造時，情況還會變得更加複雜。在這種情況下，為了承受其他電路在正常模式下所需的高操作電壓，靜電放電保護裝置所提供的放電路徑常常需要包含堆疊一個以上的電晶體，以避免其中的電晶體崩潰損壞。然而，堆疊電晶體常具有無法同步導通的特性，使得靜電放電保護裝置的導通效率大為降低。再者，如果靜電放電保護裝置中的電晶體無法迅速導通，放電電流就可能穿透其他電路，並進入其中較為脆弱的功能區塊，進而造成損壞。
本發明之一實施例提供一種靜電放電(electrostatic discharge)保護裝置，靜電放電保護裝置包含分壓電路、電阻、電容、第一主電晶體、第二主電晶體、第一控制電路及第二控制電路。
分壓電路耦接於第一系統電壓端以接收第一電壓，並耦接於第二系統電壓端以接收第二電壓。分壓電路提供介於第一電壓及第二電壓之間的至少一電壓。電阻具有第一端及第二端，電阻的第一端耦接於第一系統電壓端。電容具有第一端及第二端，電容的第一端耦接於電阻之第二端。第一主電晶體具有第一端、第二端及控制端，第一主電晶體的第一端耦接於第一系統電壓端。第二主電晶體具有第一端、第二端及控制端，第二主電晶體的第一端耦接於第一主電晶體之第二端，第二主電晶體的第二端耦接於第二系統電壓端。
當靜電放電事件發生時，第一控制電路導通第一主電晶體。第一控制電路包含第一端、輸入端、第二端及輸出端。第一控制電路的第一端耦接於第一系統電壓端，第一控制電路的輸入端耦接於電阻之第二端，第一控制電路的第二端耦接於分壓電路以接收介於第一電壓及第二電壓之間的第三電壓，而第一控制電路的輸出端耦接於第一主電晶體的控制端以控制第一主電晶體。
當靜電放電事件發生時，第二控制電路導通第二主電晶體。第二控制電路包含第一端、輸入端、第二端及輸出端。第二控制電路的第一端耦接於第一控制電路之輸出端，第二控制電路的輸入端耦接於分壓電路以接收第三電壓或介於第一電壓及第二電壓之間的第四電壓，第二控制電路的第二端耦接於第二系統電壓端，而第二控制電路的輸出端耦接於第二主電晶體的控制端以控制第二主電晶體。
第1圖為本發明一實施例之靜電放電(electrostatic discharge，ESD)保護裝置100的示意圖。靜電放電保護裝置100包含分壓電路110_A、第一電阻R1、電容C1、第一主電晶體T1、第二主電晶體T2、第一控制電路120及第二控制電路130。
分壓電路110_A耦接於第一系統電壓端STA以接收第一電壓V1，並耦接於第二系統電壓端STB以接收第二電壓V2。在有些實施例中，第一電壓V1可為系統的高電源供電電壓，而第二電壓V2可為系統的參考電壓或地電壓。在此情況下，第一電壓V1會高於第二電壓V2，而分壓電路110_A則可提供介於第一電壓V1及第二電壓V2之間的第三電壓V3。在有些實施例中，為減少第一主電晶體T1及第二主電晶體T2所承受的跨壓，分壓電路110_A可以將電壓區域分為平衡的兩個子區域。舉例來說，若第一電壓V1為5V，第二電壓V2為0V，則第三電壓V3可為2.5V。
第一電阻R1具有第一端及第二端，而第一電阻R1的第一端耦接於第一系統電壓端STA。電容C1具有第一端及第二端，電容C1的第一端耦接於第一電阻R1的第二端，而電容C1的第二端耦接於第二系統電壓端STB。在有些實施例中，電容C1可為金屬-氧化層-金屬(metal-oxide-metal，MOM)電容或金屬-絕緣層-金屬(metal-insulator-metal，MIM)電容，以提供較佳的隔絕效果並提升穩定性。
然而，在有些實施例中，電容C1的第二端也可接收第三電壓V3，而非耦接至第二系統電壓端STB。在此情況下，電容C1的跨壓較小，因此電容C1也可以是N型的金氧半(NMOS)電容、P型的金氧半(PMOS)電容或金氧半變容(metal-oxide-semiconductor varactor)。此外，在此情況下，電容C1仍然可以是金屬-氧化層-金屬(metal-oxide-metal，MOM)電容及金屬-絕緣層-金屬(metal-insulator-metal，MIM)電容。
第一主電晶體T1具有第一端、第二端及控制端。第一主電晶體T1的第一端耦接於第一系統電壓端STA。第二主電晶體T2具有第一端、第二端及控制端。第二主電晶體T2的第一端耦接於第一主電晶體T1的第二端，而第二主電晶體T2的第二端耦接於第二系統電壓端STB。
第一控制電路120包含第一端、輸入端、第二端及輸出端。第一控制電路120的第一端耦接於第一系統電壓端STA，第一控制電路120的輸入端耦接於第一電阻R1的第二端，第一控制電路120的第二端耦接於分壓電路110_A以接收第三電壓V3，而第一控制電路120的輸出端耦接於第一主電晶體T1的控制端以控制第一主電晶體T1。
在第1圖中，第一控制電路120包含第一P型電晶體P1A及第一N型電晶體N1A。第一P型電晶體P1A具有第一端、第二端及控制端。第一P型電晶體P1A的第一端耦接於第一控制電路120之第一端，第一P型電晶體P1A的第二端耦接於第一控制電路120之輸出端，而第一P型電晶體P1A之控制端耦接於第一控制電路120之輸入端。第一N型電晶體N1A具有第一端、第二端及控制端。第一N型電晶體N1A的第一端耦接於第一P型電晶體P1A之第二端，第一N型電晶體N1A的第二端耦接於第一控制電路120之第二端，而第一N型電晶體N1A之控制端耦接於第一控制電路120之輸入端。
第二控制電路130包含第一端、輸入端、第二端及輸出端。第二控制電路130的第一端耦接於第一控制電路120之輸出端，第二控制電路130的輸入端耦接於分壓電路110_A以接收第三電壓V3，第二控制電路130的第二端耦接於第二系統電壓端STB，而第二控制電路130的輸出端耦接於第二主電晶體T2之控制端以控制第二主電晶體T2。
在第1圖中，第二控制電路130包含第二P型電晶體P2A及複數個第二N型電晶體N2A。第二P型電晶體P2A具有第一端、第二端及控制端。第二P型電晶體P2A的第一端耦接於第二控制電路130之第一端，第二P型電晶體P2A的第二端耦接於第二控制電路130之輸出端，而第二P型電晶體P2A之控制端耦接於第二控制電路130之輸入端。第二N型電晶體N2A具有第一端、第二端及控制端。複數個第二N型電晶體N2A串聯於第二控制電路130之輸出端與第二控制電路130之第二端之間，且第二N型電晶體N2A之控制端耦接於第二控制電路130的輸入端。
在正常操作下，第一系統電壓端STA應會穩定地處在第一電壓V1。在此情況下，電容C1實質上可視為開路，因此第一電阻R1之第二端的電壓會被拉至第一電壓V1。如此一來，第一P型電晶體P1A會被截止，第一N型電晶體N1A會被導通，而第一主電晶體T1之控制端的電壓則會經由第一N型電晶體N1A而被拉低至接近第三電壓V3。也就是說，在正常操作期間，第一控制電路120的行為會與反相器接近，而第一主電晶體T1會被截止。
此外，由於第二控制電路130的輸入端可接收到第三電壓V3，因此第二P型電晶體P2A會被截止，而第二N型電晶體N2A會被導通。如此一來，第二主電晶體T2之控制端的電壓會經由第二N型電晶體N2A而被拉低至第二電壓V2。也就是說，在正常操作期間，第二控制電路130的行為會與反相器接近，而第二主電晶體T2會被截止。因此，在正常操作期間，第一主電晶體T1及第二主電晶體T2都會被截止，避免靜電放電保護裝置100在正常操作下產生漏電流。
然而，當靜電放電事件發生時，第一系統電壓端STA的電壓會在短時間內劇烈地上升。因此電容C1實質上會被視為短路，使得第一電阻R1之第二端的電壓被拉低至第二電壓V2。如此一來，第一P型電晶體P1A會被導通，第一N型電晶體N1A會被截止，而第一主電晶體T1之控制端的電壓會被拉高至接近第一電壓V1，使得第一主電晶體T1被導通。
在此情況下，由於第三電壓V3會低於第一電壓V1，第二P型電晶體P2A會被導通，進而拉升第二主電晶體T2之控制端的電壓。因此，當靜電放電事件發生時，第二主電晶體T2也會被導通，而第一主電晶體T1及第二主電晶體T2就可共同形成放電路徑。此外，自第一控制電路120之輸出端所輸出之電壓，亦即第二P型電晶體P2A之第一端所接收到的電壓，會低於第一電壓V1，因此第二主電晶體T2之控制端的電壓也會被降低，增加靜電放電保護裝置100的可靠度。
再者，由於第三電壓V3會高於第二電壓V2，因此第二N型電晶體N2A會被導通。也就是說，在第二控制電路130中的第二P型電晶體P2A及第二N型電晶體N2A至少會在一時段內同時被導通，所以能夠自第一系統電壓端STA經由第一P型電晶體P1A、第二P型電晶體P2A及第二N型電晶體N2A至第二系統電壓端STB提供另一條放電路徑。
為確保第二P型電晶體P2A可易於導通使得第二主電晶體T2能夠準確且迅速地被導通，第二P型電晶體P2A可具有較小的通道長度和較大的通道寬度。此外，為使第二N型電晶體N2A可以導通較長的時間以有效提供放電路徑，第二N型電晶體N2A可具有較大的通道長度和較小的通道寬度。也就是說，第二P型電晶體P2A會相對地易於導通，而第二N型電晶體N2A則會相對地較難截止。
在有些實施例中，第二P型電晶體P2A之通道長度會小於每一第二N型電晶體N2A之通道長度，且第二P型電晶體P2A之通道寬度會大於每一第二N型電晶體N2A之通道寬度。
相似地，第一P型電晶體P1A之通道長度可小於第一N型電晶體N1A之通道長度，且第一P型電晶體P1A之通道寬度會大於第一N型電晶體N1A之通道寬度。
如此一來，靜電放電保護裝置100就能夠為具有高電源供電電壓的電路提供靜電放電保護，且具有高靜電導通速度及良好的正常操作漏電流控制。
此外，在第1圖中，第一N型電晶體N1A是設置於N型深井(deep N-well)中，且N型深井會耦接至第一控制電路120的第一端。再者，第一P型電晶體P1A的基體端會耦接至第一控制電路120的第一端，且第一N型電晶體N1A的基體端會耦接至第一N型電晶體N1A的第二端。如此一來，第一P型電晶體P1A及第一N型電晶體N1A就可以被隔絕以減少漏電流產生。
相似地，每一第二N型電晶體N2A可以設置在耦接於第一系統電壓端STA的N型深井中，而每一第二N型電晶體N2A的基體端會耦接於第二N型電晶體N2A的第二端或第二系統電壓端STB。再者，第二P型電晶體P2A的基體端耦接至第二控制電路130的第一端。此外，若靜電放電保護裝置100是以互補式金氧半(Complementary Metal-Oxide-Semiconductor，CMOS)製程製造，則第一主電晶體T1可設置於耦接至第一系統電壓端STA的N型深井，第一主電晶體T1的基體端可耦接至第一主電晶體T1的第二端，而第二主電晶體T2的基體端可耦接至第二主電晶體T2的第二端。
此外，在第1圖中，為進一步確保有足夠的導通窗口，第一控制電路120的輸入端可經由第一閘極電阻Rgate1 耦接至第一電阻R1的第二端。透過第一閘極電阻Rgate1 ，第一P型電晶體P1A就可以較快地導通，而第一N型電晶體N1A則會較慢被截止。也就是說，透過第一閘極電阻Rgate1 就可以對應調整導通及截止的窗口。
相似地，在第1圖中，靜電放電保護裝置100還可包含耦接在第二控制電路130之輸入端及分壓電路110_A之間的第二閘極電阻Rgate2 。
此外，靜電放電保護裝置100還可包含耦接於第一主電晶體T1之控制端及第二端的第三閘極電阻Rgate3 ，以及耦接於第二主電晶體T2之控制端及第二端的第四閘極電阻Rgate4 。透過第三閘極電阻Rgate3 及第四閘極電阻Rgate4 ，就可以減少在電源啟動期間因為拉高電壓所引發的尖峰漏電流。
然而，在有些實施例中，若實際操作的情況允許，則也可將第一閘極電阻Rgate1 、第二閘極電阻Rgate2 、第三閘極電阻Rgate3 及第四閘極電阻Rgate4 中的至少一者省略。
第2圖為本發明另一實施例之靜電放電保護裝置200的示意圖。靜電放電保護裝置100與靜電放電保護裝置200具有相似的結構，且可根據相似的原理操作。然而，除了第一P型電晶體P1B及第一N型電晶體N1B之外，第一控制電路220還包含耦接在第一N型電晶體N1B之第一端及第一控制電路220之輸出端的第二電阻R2B。透過第二電阻R2B，就能夠延長第一主電晶體T1在靜電放電事件發生時的導通期間，並可減少在正常操作下產生的漏電流。
相似地，靜電放電保護裝置200之第二控制電路230也可包含設置在第二控制電路230輸出端的第三電阻R3B。在第2圖中，第二控制電路230包含第二P型電晶體P2B、第二N型電晶體N2B及第三電阻R3B。
第二P型電晶體P2B具有第一端、第二端及控制端。第二P型電晶體P2B的第一端耦接於第二控制電路230之第一端，第二P型電晶體P2B的第二端耦接於第二控制電路230之輸出端，而第二P型電晶體P2B之控制端耦接於第二控制電路230之輸入端。第二N型電晶體N2B具有第一端、第二端及控制端。第二N型電晶體N2B的第一端耦接於第二控制電路230的輸出端，第二N型電晶體N2B的第二端耦接於第二控制電路230的第二端，而第二N型電晶體N2B的控制端耦接於第二控制電路230的輸入端。第三電阻R3B耦接於第二N型電晶體N2B的第一端及第二控制電路230的輸出端之間。
透過第三電阻R3B所產生的壓降，可以避免在靜電放電事件發生時，第二主電晶體T2太快截止。在此情況下，第二控制電路230可使用單一個第二N型電晶體N2B，而與第二控制電路130包含複數個第二N型電晶體N2A的情況不同。然而，在有些實施例中，若能根據第二主電晶體T2所需的導通時間，適當地選擇第二P型電晶體P2B及第二N型電晶體N2B的尺寸，則第三電阻R3B也可以省略。此外，在有些實施例中，第二控制電路230也可根據系統需求而包含複數個串聯的第二N型電晶體N2B。
此外，在第2圖中，第一N型電晶體N1B是設置在耦接至第一控制電路220之第一端的N型深井中，而第一N型電晶體N1B的基體端耦接至其第二端。此外，第一P型電晶體P1B的基體端耦接於第一控制電路220的第一端。
相似地，第二N型電晶體N2B是設置在耦接於第一系統電壓端STA的N型深井中，而第二N型電晶體N2B的基體端可耦接至其第二端或第二系統電壓端STB。此外，第二P型電晶體P2B的基體端耦接至第二控制電路230的第一端。
第3圖為本發明另一實施例之靜電放電保護裝置300的示意圖。靜電放電保護裝置100與靜電放電保護裝置300具有相似的結構，且可根據相似的原理操作。然而，靜電放電保護裝置300的第一控制電路320可包含複數個第一P型電晶體P1C及複數個第一N型電晶體N1C。
每一第一P型電晶體P1C具有第一端、第二端及控制端。第一P型電晶體P1C的第一端耦接於第一控制電路320的第一端，第一P型電晶體P1C的第二端耦接於第一控制電路320之輸出端，而第一P型電晶體P1C的控制端耦接於第一控制電路320之輸入端。複數個第一N型電晶體N1C串聯於第一控制電路320之輸出端及第一控制電路320之第二端之間，且每一第一N型電晶體N1C的控制端會耦接於第一控制電路320之輸入端。
由於每一第一P型電晶體P1C都可以提供一條電流路徑，而全部的第一N型電晶體N1C則設置在相同的電流路徑上，因此複數個第一P型電晶體P1C的等效通道寬度會大於複數個第一N型電晶體N1C的等效通道寬度，而複數個第一P型電晶體P1C的等效通道長度會小於複數個第一N型電晶體N1C的等效通道長度。如此一來，第一P型電晶體P1C將會更易於快速將第一主電晶體T1導通，而第一N型電晶體N1C將會更易於減緩將第一主電晶體T1截止，確保第一主電晶體T1具有足夠的導通期間。
相似地，靜電放電保護裝置300的第二控制電路330可包含複數個第二P型電晶體P2C及複數個第二N型電晶體N2C。每一第二P型電晶體P2C具有第一端、第二端及控制端。第二P型電晶體P2C的第一端耦接於第二控制電路330的第一端，第二P型電晶體P2C的第二端耦接於第二控制電路330之輸出端，而第二P型電晶體P2C的控制端耦接於第二控制電路330之輸入端。複數個第二N型電晶體N2C串聯於第二控制電路330之輸出端及第二控制電路330之第二端之間，且每一第二N型電晶體N2C的控制端會耦接於第二控制電路330之輸入端。
此外，為了能夠達到隔絕的效果並控制漏電流，可比照第2圖，每一第一N型電晶體N1C可以如第一N型電晶體N1B設置在耦接至第一控制電路320之第一端的N型深井中，而每一第一N型電晶體N1C的基體端可以如第一N型電晶體N1B耦接至其第二端(源極端)。此外，第一P型電晶體P1C的基體端可以如第一P型電晶體P1B耦接於第一控制電路320的第一端。
相似地，每一第二N型電晶體N2C可以如第二N型電晶體N2B設置在耦接於第一系統電壓端STA的N型深井中，而每一第二N型電晶體N2C的基體端可耦接至其第二端(源極端)或第二系統電壓端STB。此外，第二P型電晶體P2C的基體端可以如第二P型電晶體P2B耦接至第二控制電路330的第一端。
在第1圖中，分壓電路110_A可包含第一壓降電路112及第二壓降電路114。第一壓降電路112耦接於第一系統電壓端STA及第一中間節點110NA，並可提供第三電壓V3。第二壓降電路114耦接於第一中間節點110NA及第二系統電壓端STB。此外，在此情況下，第二控制電路130的輸入端可耦接至第一中間節點110NA以接收第三電壓V3。
第4圖為本發明一實施例之分壓電路110_A的示意圖。在第4圖中，第一壓降電路112包含串聯在第一系統電壓端STA及第一中間節點110NA之間的至少一第一二極體D1A，而第二壓降電路114包含串聯在第一中間節點110NA及第二系統電壓端STB之間的至少一第二二極體D2A。此外，在第4圖中，第一二極體D1A及第二二極體D2A皆是以順向偏壓的方式連接。在有些實施例中，第一二極體D1A及第二二極體D2A具有相近的順向偏壓，例如0.7V。因此，透過選擇適當數量的第一二極體D1A及第二二極體D2A，就能夠提供所需的第三電壓V3。
然而，在有些實施例中，第一二極體D1A及第二二極體D2A也可以利用逆向偏壓的方式連接以產生所需的第三電壓V3。
第5圖為本發明另一實施例之分壓電路110_B的示意圖。在有些實施例中，靜電放電保護裝置100可利用分壓電路110_B來取代分壓電路110_A。
在第5圖中，第一二極體D1B及第二二極體D2B可利用以二極體方式連接(diode-connected)的第三P型電晶體P3B來實作。也就是說，第三P型電晶體P3B的控制端可耦接於第三P型電晶體P3B的第二端。在此情況下，第三P型電晶體P3B的基體端可耦接至第三P型電晶體P3B的第一端，如第5圖所示，以避免漏電流通過第三P型電晶體P3B的N型井。然而，在有些實施例中，第三P型電晶體P3B的基體端也可耦接至第一系統電壓端STA。
第6圖為本發明另一實施例之分壓電路110_C的示意圖。在有些實施例中，靜電放電保護裝置100可利用分壓電路110_C來取代分壓電路110_A。
在第6圖中，第一二極體D1C及第二二極體D2C可利用以二極體方式連接(diode-connected)的第三N型電晶體N3C來實作。也就是說，第三N型電晶體N3C的控制端可耦接於第三N型電晶體N3C的第一端。在此情況下，第三N型電晶體N3C的基體端可耦接至第三N型電晶體N3C的第二端，如第6圖所示，以避免漏電流通過第三N型電晶體N3C的N型井。此外，在第6圖中，第三N型電晶體N3C可設置在耦接於第一系統電壓端STA的N型深井中以達到隔絕效果。然而，在有些實施例中，第三N型電晶體N3C的N型深井也可耦接至其第一端。
此外，分壓電路也可利用雙極性接面電晶體(bipolar junction transistors，BJT)來實作。第7圖為本發明另一實施例之分壓電路110_D的示意圖，而第8圖為本發明另一實施例之分壓電路110_E的示意圖。在第7圖中，第一二極體D1D和第二二極體D2D可由NPN電晶體來實作，而在第8圖中，第一二極體D1E和第二二極體D2E則可由PNP電晶體來實作。
在有些實施例中，當分壓電路是利用P型電晶體或N型電晶體來實作時，電晶體的第一端可為汲極，第二端可為源極，控制端可為閘極；當分壓電路是利用雙極性接面電晶體來實作時，電晶體的第一端可為集極，第二端可為射極，控制端可為基極。
雖然壓降電路可利用二極體或電晶體來實作，然而本發明並不以此為限。在有些實施例中，壓降電路也可利用電阻來實作。第9圖為本發明另一實施例之分壓電路110_F的示意圖。在有些實施例中，靜電放電保護裝置100可利用分壓電路110_F來取代分壓電路110_A。
在第9圖中，分壓電路110_F包含第一壓降電路112F及第二壓降電路114F。第一壓降電路112F包含耦接於第一系統電壓端STA及第一中間節點110NA之間的至少一第四電阻R4F，而第二壓降電路114F包含耦接於第一中間節點110NA及第二系統電壓端STB之間的至少一第五電阻R5F。也就是說，透過第四電阻R4F及第五電阻R5F就能夠在第一電壓V1及第二電壓V2之間產生分壓以提供第三電壓V3。
第10圖為本發明另一實施例之靜電放電保護裝置400的示意圖。靜電放電保護裝置100與靜電放電保護裝置400具有相似的結構，且可根據相似的原理操作。然而，在靜電放電保護裝置400中，第一控制電路420的第二端可接收第三電壓V3，而第二控制電路430的輸入端則可接收低於第三電壓V3的第四電壓V4。第四電壓V4可以確保第二N型電晶體N2A及第二P型電晶體P2A在靜電放電事件發生時，於相同時段內被導通，並可確保第二主電晶體T2之控制端的電壓會低於第一主電晶體T1之控制端的電壓，使得靜電放電保護裝置400更加耐用。
此外，在此情況下，分壓電路410可以透過在第一電壓V1及第二電壓V2之間產生分壓以提供第三電壓V3和第四電壓V4。舉例來說，分壓電路410可包含第一壓降電路412、第二壓降電路414及第三壓降電路416。第一壓降電路412可耦接於第一系統電壓端STA及第一中間節點410NA以提供第三電壓V3。第二壓降電路414可耦接於第一中間節點410NA及第二中間節點410NB以提供第四電壓V4。此外，第三壓降電路416可耦接於第二中間節點410NB及第二系統電壓端STB，且第二控制電路430的輸入端可耦接於第二中間節點410NB以接收第四電壓V4。
雖然靜電放電保護裝置100至400都可包含兩個主電晶體T1及T2，然而本發明並不以此為限。在有些實施例中，靜電放電保護裝置也可利用靜電放電保護裝置100至400的架構並包含較多的主電晶體堆疊來配合更高電源供電的操作環境。在有些實施例中，當主電晶體是利用P型電晶體或N型電晶體來實作時，電晶體的第一端可為汲極，第二端可為源極，控制端可為閘極。
此外，雖然每一第一控制電路120至420及第二控制電路130至430皆可利用一組P型電晶體及N型電晶體來實作，然而在有些實施例中，第一控制電路及第二控制電路也可包含更多組的P型電晶體及N型電晶體。在有些實施例中，當控制電路是利用P型電晶體及N型電晶體來實作時，電晶體的第一端可為汲極，第二端可為源極，控制端可為閘極。
第11圖為本發明另一實施例之靜電放電保護裝置500的示意圖。靜電放電保護裝置200與靜電放電保護裝置500具有相似的結構，且可根據相似的原理操作。然而，第一控制電路520及第二控制電路530都可包含更多組的P型電晶體及N型電晶體。
第一控制電路520包含第一P型電晶體P1G、第二電阻R2G、第一N型電晶體N1G、第二P型電晶體P2G、第三電阻R3G、第二N型電晶體N2G、第三P型電晶體P3G、第四電阻R4G及第三N型電晶體N3G。
第一P型電晶體P1G具有第一端、第二端及控制端。第一P型電晶體P1G的第一端耦接於第一控制電路520的第一端，而第一P型電晶體P1G的控制端耦接於第一控制電路520的輸入端。第二電阻R2G具有第一端及第二端，第二電阻R2G的第一端耦接於第一P型電晶體P1G的第二端。第一N型電晶體N1G具有第一端、第二端及控制端。第一N型電晶體N1G的第一端耦接於第二電阻R2G的第二端，第一N型電晶體N1G的第二端耦接於第一控制電路520的第二端，而第一N型電晶體N1G的控制端耦接於第一控制電路520的輸入端。
第二P型電晶體P2G具有第一端、第二端及控制端。第二P型電晶體P2G的第一端耦接於第一控制電路520的第一端，而第二P型電晶體P2G的控制端耦接於第二電阻R2G的第一端。第三電阻R3G具有第一端及第二端，第三電阻R3G的第一端耦接於第二P型電晶體P2G的第二端。第二N型電晶體N2G具有第一端、第二端及控制端。第二N型電晶體N2G的第一端耦接於第三電阻R3G的第二端，第二N型電晶體N2G的控制端耦接於第二電阻R2G的第一端。
第三P型電晶體P3G具有第一端、第二端及控制端。第三P型電晶體P3G的第一端耦接於第一控制電路520的第一端，第三P型電晶體P3G的第二端耦接於第一控制電路520的輸出端，而第三P型電晶體P3G的控制端耦接於第三電阻R3G的第二端。第四電阻R4G具有第一端及第二端，第四電阻R4G的第一端耦接於第三P型電晶體P3G的第二端及第一控制電路520的輸出端。第三N型電晶體N3G具有第一端、第二端及控制端。第三N型電晶體N3G的第一端耦接於第四電阻R4G的第二端，第三N型電晶體N3G的第二端耦接於第一控制電路520的第二端，而第三N型電晶體N3G的控制端耦接於第三電阻R3G的第二端。
第二控制電路530包含第四P型電晶體P4G、第五電阻R5G、第四N型電晶體N4G、第五P型電晶體P5G、第六電阻R6G、第五N型電晶體N5G、第六P型電晶體P6G、第七電阻R7G及第六N型電晶體N6G。
第四P型電晶體P4G具有第一端、第二端及控制端。第四P型電晶體P4G的第一端耦接於第二電阻R2G的第一端，而第四P型電晶體P4G的控制端耦接於第二控制電路530的輸入端。第五電阻R5G具有第一端及第二端，第五電阻R5G的第一端耦接於第四P型電晶體P4G的第二端。第四N型電晶體N4G具有第一端、第二端及控制端。第四N型電晶體N4G的第一端耦接於第五電阻R5G的第二端，第四N型電晶體N4G的第二端耦接於第二控制電路530的第二端，而第四N型電晶體N4G的控制端耦接於第二控制電路530的輸入端。
第五P型電晶體P5G具有第一端、第二端及控制端。第五P型電晶體P5G的第一端耦接於第二控制電路530的輸入端，而第五P型電晶體P5G的控制端耦接於第五電阻R5G的第一端。第六電阻R6G具有第一端及第二端，第六電阻R6G的第一端耦接於第五P型電晶體P5G的第二端，第六電阻R6G的第二端耦接於第二N型電晶體N2G的第二端。第五N型電晶體N5G具有第一端、第二端及控制端。第五N型電晶體N5G的第一端耦接於第六電阻R6G的第二端，第五N型電晶體N5G的第二端耦接於第二控制電路530的第二端，而第五N型電晶體N5G的控制端耦接於第五電阻R5G的第一端。
第六P型電晶體P6G具有第一端、第二端及控制端。第六P型電晶體P6G的第一端耦接於第二控制電路530的第一端及第四電阻R4G的第一端，第六P型電晶體P6G的控制端耦接於第六電阻R6G的第二端。第七電阻R7G具有第一端及第二端，第七電阻R7G的第一端耦接於第六P型電晶體P6G的第二端及第二控制電路530的輸出端。第六N型電晶體N6G具有第一端、第二端及控制端。第六N型電晶體N6G的第一端耦接於第七電阻R7G的第二端，第六N型電晶體N6G的第二端耦接於第二控制電路530的第二端，而第六N型電晶體N6G的控制端耦接於第六電阻R6G的第二端。
也就是說，第一控制電路520可包含三組或更多奇數組的P型電晶體及N型電晶體來控制第一主電晶體T1，而第二控制電路530可包含三組或更多奇數組的P型電晶體及N型電晶體來控制第二主電晶體T2。透過更多組的P型電晶體及N型電晶體，就能夠提供更多的放電路徑。
第12圖為本發明另一實施例之靜電放電保護裝置600的示意圖。靜電放電保護裝置500與靜電放電保護裝置600具有相似的結構，且可根據相似的原理操作，然而相較於靜電放電保護裝置500，靜電放電保護裝置600更加能夠支援第一系統電壓端STA與第二系統電壓端STB之間具有高電壓差的情況。此外，第二控制電路530可經由第三控制電路540耦接至第二系統電壓端STB，而第二主電晶體T2可經由第三主電晶體T3耦接至第二系統電壓端STB。分壓電路410還可透過第二中間節點410NB提供第四電壓V4。控制電路530及540具有相似的結構並可根據相似的原理操作。
綜上所述，本發明之實施例所提供的靜電放電保護裝置可以利用相異的控制電路以相異的電壓來控制相異的主電晶體，使得靜電放電保護裝置能夠承受較高的電源供電電壓。此外，控制電路本身也可提供放電電流路徑，進一步提升靜電放電保護裝置的效能。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、200、300、400、500、600‧‧‧靜電放電保護裝置
110_A、110_B、110_C、110_D、110_E、110_F、410110E、110_F、410‧‧‧分壓電路
112、112F、412‧‧‧第一壓降電路
114、114F、414‧‧‧第二壓降電路
416‧‧‧第三壓降電路
110NA、410NA‧‧‧第一中間節點
410NB‧‧‧第二中間節點
120、220、320、420、520‧‧‧第一控制電路
130、230、330、430、530‧‧‧第二控制電路
540‧‧‧第三控制電路
P1A、P1B、P1C、P1G‧‧‧第一P型電晶體
N1A、N1B、N1C、N1G‧‧‧第一N型電晶體
P2A、P2B、P2C、P2G‧‧‧第二P型電晶體
N2A、N2B、N2C、N2G‧‧‧第二N型電晶體
P3B、P3G‧‧‧第三P型電晶體
N3C、N3G‧‧‧第三N型電晶體
P4G‧‧‧第四P型電晶體
N4G‧‧‧第四N型電晶體
P5G‧‧‧第五P型電晶體
N5G‧‧‧第五N型電晶體
P6G‧‧‧第六P型電晶體
N6G‧‧‧第六N型電晶體
T1‧‧‧第一主電晶體
T2‧‧‧第二主電晶體
T3‧‧‧第三主電晶體
R1‧‧‧第一電阻
C1‧‧‧電容
Rgate1‧‧‧第一閘極電阻
Rgate2‧‧‧第二閘極電阻
Rgate3‧‧‧第三閘極電阻
Rgate4‧‧‧第四閘極電阻
STA‧‧‧第一系統電壓端
STB‧‧‧第二系統電壓端
V1‧‧‧第一電壓
V2‧‧‧第二電壓
V3‧‧‧第三電壓
V4‧‧‧第四電壓
R2B、R2G‧‧‧第二電阻
R3B、R3G‧‧‧第三電阻
R4F、R4G‧‧‧第四電阻
R5F、R5G‧‧‧第五電阻
R6G‧‧‧第六電阻
R7G‧‧‧第七電阻
D1A、D1B、D1C、D1D、D1E‧‧‧第一二極體
D2A、D2B、D2C、D2D、D2E‧‧‧第二二極體
第1圖為本發明一實施例之靜電放電保護裝置的示意圖。 第2圖為本發明另一實施例之靜電放電保護裝置的示意圖。 第3圖為本發明另一實施例之靜電放電保護裝置的示意圖。 第4圖為本發明一實施例之分壓電路的示意圖。 第5圖為本發明另一實施例之分壓電路的示意圖。 第6圖為本發明另一實施例之分壓電路的示意圖。 第7圖為本發明另一實施例之分壓電路的示意圖。 第8圖為本發明另一實施例之分壓電路的示意圖。 第9圖為本發明另一實施例之分壓電路的示意圖。 第10圖為本發明另一實施例之靜電放電保護裝置的示意圖。 第11圖為本發明另一實施例之靜電放電保護裝置的示意圖。 第12圖為本發明另一實施例之靜電放電保護裝置的示意圖。

Claims (21)

  1. 一種靜電放電(electrostatic discharge)保護裝置，包含： 一分壓電路，耦接於一第一系統電壓端以接收一第一電壓，並耦接於一第二系統電壓端以接收一第二電壓，該分壓電路用以提供介於該第一電壓及該第二電壓之間的至少一電壓； 一第一電阻，具有一第一端耦接於該第一系統電壓端，及一第二端； 一電容，具有一第一端耦接於該第一電阻之該第二端，及一第二端； 一第一主電晶體，具有一第一端耦接於該第一系統電壓端，一第二端，及一控制端； 一第二主電晶體，具有一第一端耦接於該第一主電晶體之該第二端，一第二端耦接於該第二系統電壓端，及一控制端； 一第一控制電路，用以當一靜電放電事件發生時，導通該第一主電晶體，該第一控制電路包含： 一第一端，耦接於該第一系統電壓端； 一輸入端，耦接於該第一電阻之該第二端； 一第二端，耦接於該分壓電路以接收介於該第一電壓及該第二電壓之間的一第三電壓；及 一輸出端，耦接於該第一主電晶體的該控制端以控制該第一主電晶體；及 一第二控制電路，用以當該靜電放電事件發生時，導通該第二主電晶體，該第二控制電路包含： 一第一端，耦接於該第一控制電路之該輸出端； 一輸入端，耦接於該分壓電路以接收該第三電壓或介於該第一電壓及該第二電壓之間的一第四電壓； 一第二端，耦接於該第二系統電壓端；及 一輸出端，耦接於該第二主電晶體的該控制端以控制該第二主電晶體。
  2. 如請求項1所述之靜電放電保護裝置，其中該第一控制電路另包含： 一第一P型電晶體，具有一第一端耦接於該第一控制電路的該第一端，一第二端耦接於該第一控制電路之該輸出端，及一控制端耦接於該第一控制電路之該輸入端；及 一第一N型電晶體，具有一第一端耦接於該第一P型電晶體的該第二端，一第二端耦接於該第一控制電路之該第二端，及一控制端耦接於該第一控制電路之該輸入端； 其中，該第一N型電晶體係設置於一N型深井，且該N型深井耦接至該第一控制電路之該第一端。
  3. 如請求項2所述之靜電放電保護裝置，其中： 該第一P型電晶體之一通道長度小於該第一N型電晶體之一通道長度；及 該第一P型電晶體之一通道寬度大於該第一N型電晶體之一通道寬度。
  4. 如請求項2所述之靜電放電保護裝置，其中該第一控制電路另包含： 一第二電阻，耦接於該第一N型電晶體之該第一端及該第一控制電路之該輸出端之間。
  5. 如請求項1所述之靜電放電保護裝置，其中該第一控制電路另包含： 複數個第一P型電晶體，每一第一P型電晶體具有一第一端耦接於該第一控制電路的該第一端，一第二端耦接於該第一控制電路之該輸出端，及一控制端耦接於該第一控制電路之該輸入端；及 複數個第一N型電晶體，串聯於該第一控制電路之該輸出端及該第一控制電路之該第二端之間，且該些第一N型電晶體的複數個控制端耦接於該第一控制電路之該輸入端。
  6. 如請求項1所述之靜電放電保護裝置，其中該第二控制電路另包含： 一第二P型電晶體，具有一第一端耦接於該第二控制電路的該第一端，一第二端耦接於該第二控制電路之該輸出端，及一控制端耦接於該第二控制電路之該輸入端；及 一第二N型電晶體，具有一第一端耦接於該第二控制電路之該輸出端，一第二端耦接於該第二控制電路之該第二端，及一控制端耦接於該第二控制電路之該輸入端。
  7. 如請求項6所述之靜電放電保護裝置，其中該第二控制電路另包含： 一第三電阻，耦接於該第二N型電晶體之該第一端及該第二控制電路之該輸出端之間。
  8. 如請求項6所述之靜電放電保護裝置，其中： 該第二P型電晶體之一通道長度小於該第二N型電晶體之一通道長度；及 該第二P型電晶體之一通道寬度大於該第二N型電晶體之一通道寬度。
  9. 如請求項6所述之靜電放電保護裝置，其中該第二N型電晶體的基體端係耦接於該第二系統電壓端。
  10. 如請求項1所述之靜電放電保護裝置，其中該第二控制電路另包含： 一第二P型電晶體，具有一第一端耦接於該第二控制電路的該第一端，一第二端耦接於該第二控制電路之該輸出端，及一控制端耦接於該第二控制電路之該輸入端；及 複數個第二N型電晶體，串聯於該第二控制電路之該輸出端及該第二控制電路之該第二端之間，且該些第二N型電晶體的複數個控制端耦接於該第二控制電路之該輸入端。
  11. 如請求項1所述之靜電放電保護裝置，其中該第二控制電路另包含： 複數個第二P型電晶體，每一第二P型電晶體具有一第一端耦接於該第二控制電路的該第一端，一第二端耦接於該第二控制電路之該輸出端，及一控制端耦接於該第二控制電路之該輸入端；及 複數個第二N型電晶體，串聯於該第二控制電路之該輸出端及該第二控制電路之該第二端之間，且該些第二N型電晶體的複數個控制端耦接於該第二控制電路之該輸入端。
  12. 如請求項1所述之靜電放電保護裝置，另包含： 一第一閘極電阻，耦接於該第一控制電路之該輸入端及該第一電阻之該第二端之間；及 一第二閘極電阻，耦接於該第二控制電路之該輸入端及該分壓電路之間。
  13. 如請求項1所述之靜電放電保護裝置，另包含： 一第三閘極電阻，耦接於該第一主電晶體之該控制端及該第一主電晶體之該第二端之間；及 一第四閘極電阻，耦接於該第二主電晶體之該控制端及該第二主電晶體之該第二端之間。
  14. 如請求項1所述之靜電放電保護裝置，其中： 該第一主電晶體係設置於一N型深井，且該N型深井耦接至該第一系統電壓端； 該第一主電晶體之一基體端耦接於該第一主電晶體之該第二端；及 該第二主電晶體之一基體端耦接於該第二主電晶體之該第二端。
  15. 如請求項1所述之靜電放電保護裝置，其中分壓電路包含： 一第一壓降電路，耦接於該第一系統電壓端及一第一中間節點，用以提供該第三電壓；及 一第二壓降電路，耦接於該第一中間節點及該第二系統電壓端； 其中該第二控制電路之該輸入端係耦接於該第一中間節點以接收該第三電壓。
  16. 如請求項15所述之靜電放電保護裝置，其中： 該第一壓降電路包含串聯於該第一系統電壓端及該第一中間節點之間的至少一第一二極體或至少一第四電阻；及 該第二壓降電路包含串聯於該第一中間節點及該第二系統電壓端之間的至少一第二二極體或至少一第五電阻。
  17. 如請求項16所述之靜電放電保護裝置，其中： 該第一二極體或該第二二極體包括一第三P型電晶體，該第三P型電晶體的一控制端耦接至該第三P型電晶體的一第二端，且該第三P型電晶體的一基體端耦接至該第三P型電晶體的一第一端。
  18. 如請求項16所述之靜電放電保護裝置，其中： 該第一二極體或該第二二極體包括一第三N型電晶體，該第三N型電晶體的一控制端耦接至該第三N型電晶體的一第一端，且該第三N型電晶體的一基體端耦接至該第三N型電晶體的一第二端。
  19. 如請求項1所述之靜電放電保護裝置，其中該分壓電路包含： 一第一壓降電路，耦接於該第一系統電壓端及一第一中間節點，用以提供該第三電壓； 一第二壓降電路，耦接於該第一中間節點及一第二中間節點，用以提供該第四電壓；及 一第三壓降電路，耦接於該第二中間節點及該第二系統電壓端； 其中該第二控制電路之該輸入端係耦接於該第二中間節點以接收該第四電壓。
  20. 如請求項1所述之靜電放電保護裝置，其中： 該電容的該第二端係耦接於該第二系統電壓端；及 該電容係一金屬-氧化層-金屬(metal-oxide-metal，MOM)電容或一金屬-絕緣層-金屬(metal-insulator-metal，MIM)電容。
  21. 如請求項1所述之靜電放電保護裝置，其中： 該電容的該第二端係用以接收該第三電壓；及 該電容係為一N型金氧半(NMOS)電容、一P型金氧半(PMOS)電容、一金氧半變容(metal-oxide-semiconductor varactor)、一金屬-氧化層-金屬(metal-oxide-metal，MOM)電容或一金屬-絕緣層-金屬(metal-insulator-metal，MIM)電容。
TW107118595A 2017-06-01 2018-05-31 靜電放電保護裝置 TWI676329B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762513447P 2017-06-01 2017-06-01
US62/513,447 2017-06-01
US15/973,544 2018-05-08
US15/973,544 US10886729B2 (en) 2017-06-01 2018-05-08 Electrostatic discharge protection device for high supply voltage operations

Publications (2)

Publication Number Publication Date
TW201904159A true TW201904159A (zh) 2019-01-16
TWI676329B TWI676329B (zh) 2019-11-01

Family

ID=64460597

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107118595A TWI676329B (zh) 2017-06-01 2018-05-31 靜電放電保護裝置

Country Status (3)

Country Link
US (1) US10886729B2 (zh)
CN (1) CN108987387B (zh)
TW (1) TWI676329B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI715224B (zh) * 2019-09-30 2021-01-01 瑞昱半導體股份有限公司 具有耐壓機制的輸出電路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110223979B (zh) * 2019-07-17 2021-07-09 昆山国显光电有限公司 静电保护电路、显示面板和显示装置
US11916376B2 (en) * 2021-04-29 2024-02-27 Mediatek Inc. Overdrive electrostatic discharge clamp
US20230170689A1 (en) * 2021-11-26 2023-06-01 Changxin Memory Technologies, Inc. Electrostatic protection circuit and chip

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946177A (en) * 1998-08-17 1999-08-31 Motorola, Inc. Circuit for electrostatic discharge protection
US6294943B1 (en) 1998-12-30 2001-09-25 Texas Instruments Incorporated Method of designing fail-safe CMOS I/O buffers whose external nodes accept voltages higher than the maximum gate oxide operating voltage
US7203045B2 (en) * 2004-10-01 2007-04-10 International Business Machines Corporation High voltage ESD power clamp
US7545614B2 (en) * 2005-09-30 2009-06-09 Renesas Technology America, Inc. Electrostatic discharge device with variable on time
KR100639231B1 (ko) * 2005-12-30 2006-11-01 주식회사 하이닉스반도체 정전기 방전 보호 회로
KR20070115093A (ko) 2006-05-30 2007-12-05 삼성전자주식회사 정전 방전 감지회로를 구비한 반도체 장치
US8010927B2 (en) 2007-10-02 2011-08-30 International Business Machines Corporation Structure for a stacked power clamp having a BigFET gate pull-up circuit
JP5562246B2 (ja) * 2007-10-30 2014-07-30 アギア システムズ インコーポレーテッド 静電気放電保護回路
US8072721B2 (en) * 2009-06-10 2011-12-06 Hong Kong Applied Science And Technology Research Institute Co., Ltd. ESD protection using a capacitivly-coupled clamp for protecting low-voltage core transistors from high-voltage outputs
KR101885334B1 (ko) 2012-01-18 2018-08-07 삼성전자 주식회사 정전기 방전 보호 회로
US9172244B1 (en) * 2012-03-08 2015-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Self biased electro-static discharge clamp (ESD) for power rail
US8773826B2 (en) 2012-08-29 2014-07-08 Amazing Microelectronic Corp. Power-rail electro-static discharge (ESD) clamp circuit
CN103107528B (zh) * 2012-12-26 2014-12-10 北京大学 一种电源钳位静电放电保护电路
JP6237183B2 (ja) * 2013-12-09 2017-11-29 セイコーエプソン株式会社 静電気保護回路及び半導体集積回路装置
US9941267B2 (en) * 2014-09-09 2018-04-10 Taiwan Semiconductor Manufacturing Company Limited Electro-static discharge protection circuit
JP6384223B2 (ja) * 2014-09-17 2018-09-05 株式会社ソシオネクスト 静電気保護回路および集積回路
CN106410773B (zh) 2016-09-23 2018-09-25 中国科学院上海微系统与信息技术研究所 增强型堆叠式esd电路及混合电压输入输出接口电路
CN107425514A (zh) * 2017-08-23 2017-12-01 池州睿成微电子有限公司 一种用于天线开关控制器的增强型esd电源钳位电路
CN107579064B (zh) * 2017-08-31 2024-03-26 广东工业大学 一种堆叠式静电放电保护电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI715224B (zh) * 2019-09-30 2021-01-01 瑞昱半導體股份有限公司 具有耐壓機制的輸出電路

Also Published As

Publication number Publication date
US10886729B2 (en) 2021-01-05
TWI676329B (zh) 2019-11-01
US20180351352A1 (en) 2018-12-06
CN108987387A (zh) 2018-12-11
CN108987387B (zh) 2022-11-11

Similar Documents

Publication Publication Date Title
TWI676329B (zh) 靜電放電保護裝置
US9634483B2 (en) Electrostatic discharge (ESD) protection circuit with EOS and latch-up immunity
US7283342B1 (en) High-voltage tolerant power rail electrostatic discharge clamp circuit
US7064942B2 (en) ESD protection circuit with tunable gate-bias
US8830641B2 (en) Electrostatic discharge protection for high voltage domains
US7782580B2 (en) Stacked power clamp having a BigFET gate pull-up circuit
US20190165572A1 (en) Electrostatic discharge protection circuit with a high turn-on speed
US8654492B2 (en) Electrostatic discharge protection apparatus and method therefor
JP2018064082A (ja) 静電放電回路
CN104701312A (zh) 静电保护电路以及半导体集成电路装置
JP5696074B2 (ja) 半導体装置
JP2008535268A (ja) シリコン制御整流素子に基づいた半導体デバイス
JP2015153762A (ja) 静電気保護回路
JP2014026996A (ja) Ｅｓｄ保護回路
US20130141825A1 (en) Esd protection circuit
JP2010003982A (ja) 電気回路
TWI500227B (zh) 積體電路之過度電性應力保護電路
CN109698688B (zh) 反相器
JP2012209762A (ja) レベル生成回路
US9112511B2 (en) Low voltage level shifter for low power applications
JP2005286683A (ja) データ出力回路
TWI744941B (zh) 靜電放電電路
JP6732707B2 (ja) 定電圧回路
US11211791B2 (en) Stacked clamps electrostatic discharge protection device
CN107733423B (zh) 缓冲器电路及应用其的电压产生器