TWI500227B - 積體電路之過度電性應力保護電路 - Google Patents

積體電路之過度電性應力保護電路 Download PDF

Info

Publication number
TWI500227B
TWI500227B TW099114906A TW99114906A TWI500227B TW I500227 B TWI500227 B TW I500227B TW 099114906 A TW099114906 A TW 099114906A TW 99114906 A TW99114906 A TW 99114906A TW I500227 B TWI500227 B TW I500227B
Authority
TW
Taiwan
Prior art keywords
mode
voltage
mode control
control signal
circuit
Prior art date
Application number
TW099114906A
Other languages
English (en)
Other versions
TW201115872A (en
Inventor
Chung Ming Huang
Tieh Yen Chang
Hung Sui Lin
Original Assignee
Himax Tech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Tech Ltd filed Critical Himax Tech Ltd
Publication of TW201115872A publication Critical patent/TW201115872A/zh
Application granted granted Critical
Publication of TWI500227B publication Critical patent/TWI500227B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

積體電路之過度電性應力保護電路
本發明係有關一種用於積體電路的保護電路，特別是關於一種積體電路的過度電性應力(EOS)保護電路。
半導體積體電路通常設計成須在特定電壓或電壓範圍內運作。當輸入電壓超過特定電壓或電壓範圍時，積體電路就會失效，甚至損壞。這類異常或有害的輸入電壓一般稱為過度電性應力(electrical overstress,EOS)。
鑑於過度電性應力，例如電性突波(spike)，在一般的電路應用上是不可避免的，因此亟需提出一種用於積體電路的保護電路，以避免積體電路的失常或損壞。
鑑於上述發明背景，本發明實施例之目的係提出一種用於積體電路的過度電性應力保護電路，以避免積體電路的失常或損壞。
根據本發明實施例之一，過度電性應力保護電路包含多個 串聯的電阻(series-connected resistor)、一模式控制開關(mode-control switch)以及一偏壓電路(bias circuit)。串聯的電阻係電性連接於一輸入端及一輸出端之間，且模式控制開關係電性連接於輸出端及一接地端之間。偏壓電路係連接於輸入端，用以產生一模式控制信號來控制模式控制開關。其中，偏壓電路所產生的模式控制信號使得在一般模式下，模式控制開關會開斷，而在過度電性應力模式下，模式控制開關會閉合。
根據本發明另一實施例，過度電性應力保護電路包含多個串聯的壓控式電阻(series-connected voltage-controlled resistor)、一模式控制開關(mode-control switch)以及一偏壓電路(bias circuit)。串聯的壓控式電阻係電性連接於一輸入端及一輸出端之間，且模式控制開關係電性連接於輸出端及一接地端之間。偏壓電路係連接於輸入端，用以產生一模式控制信號來控制模式控制開關，以及產生至少一控制信號來控制至少一壓控式電阻。其中，偏壓電路所產生的模式控制信號使得在一般模式下，模式控制開關會開斷，而在過度電性應力模式下，模式控制開關會閉合；且其產生的控制信號使得在過度電性應力模式下的壓控式電阻之阻抗會高於在一般模式下的阻抗。
10‧‧‧積體電路
12‧‧‧偏壓電路
Ra、Rb、Rc、R1、R2、R3‧‧‧電阻
Sm‧‧‧模式控制開關
Sm2‧‧‧第二模式控制開關
Sm3‧‧‧第三模式控制開關
Vin‧‧‧輸入端/輸入電壓
Vout‧‧‧輸出端/輸出電壓
Vm‧‧‧模式控制信號
I‧‧‧電流源
VRa、VRb、VRc‧‧‧壓控式電阻
Vc1、Vc2、Vc3‧‧‧控制信號
第一A圖顯示本發明第一實施例之積體電路的過度電性應力保護電路。
第一B圖顯示類似於第一A圖所示實施例之積體電路的過度電性應力保護電路。
第二A圖和第二B圖分別顯示在正常模式和過度電性應力模式下，第 一B圖的實施電路圖及其相關參數。
第三A圖顯示本發明第二實施例之積體電路的過度電性應力保護電路。
第三B圖顯示類似於第三A圖所示實施例之積體電路的過度電性應力保護電路。
第一A圖顯示本發明第一實施例之積體電路10的過度電性應力(EOS)保護電路。雖然本實施例以3.3伏特的積體電路作為例示，然而本發明亦可適用於其他不同操作電壓的積體電路。
為了避免積體電路(IC)10遭受損壞，一般會在積體電路10之前使用過度電性應力保護電路予以保護。在本實施例中，過度電性應力保護電路主要包含多個串聯的電阻Ra-Rc、一偏壓電路(bias circuit)12以及一模式控制開關(mode-control switch)Sm。具體來說，串聯的電阻Ra-Rc係電性連接於過度電性應力保護電路的輸入端Vin及輸出端Vout之間。偏壓電路12係電性耦接於輸入端Vin，用以產生一模式控制信號Vm以控制模式控制開關Sm。而模式控制開關Sm則電性連接於輸出端Vout及接地端(或Vss)之間。在一實施例中，偏壓電路12包含一分壓器，其將輸入電壓Vin分配於多個組成元件之間，如第一A圖所示之串聯電阻R1-R3。例如，模式控制信號Vm可由電阻R2和電阻R3之間的節點所提供。
在正常模式下，例如當過度電性應力保護電路的輸入電 壓Vin大約為1.8伏特時，偏壓電路12因而產生一相應的低位準模式控制信號Vm來開斷(open)模式控制開關Sm。在一具體實施例中，低位準模式控制信號Vm於正常模式下約為0.6伏特。由於積體電路10的高輸入阻抗，因而可忽略跨於電阻Ra-Rc的壓降。
另一方面，在過度電性應力(EOS)模式下，當過度電性應力保護電路的輸入電壓Vin大約為10伏特時，偏壓電路12會產生一相應的高位準模式控制信號Vm來閉合(close)模式控制開關Sm。在一具體實施例中，高位準模式控制信號Vm於EOS模式下約為3.3伏特。因此，輸出電壓會被拉至低位準。在此同時，絕大部份的過度電性應力(EOS)電壓會被分配於串聯的電阻Ra-Rc之間，使得跨於每一電阻Ra、Rb、Rc的壓降低於3.3伏特，以確保任一電阻Ra、Rb、Rc不會失常或損壞。一般而言，串聯電阻之數量是取決於，在EOS模式下，能使跨於每一電阻的壓降低於一特定的操作電壓(例如本例子中的3.3伏特)，以確保每一電阻免於失常或損壞。而所述之電阻可為電阻連接型態的金氧半電晶體(MOS transistor)。
第一B圖顯示類似於第一A圖所示實施例之積體電路10的過度電性應力(EOS)保護電路。本實施例在架構和操作上都與前一實施例(第一A圖)相似，較大的差異在於本實施例的偏壓電路12更包含一第二模式控制開關Sm2。第二模式控制開關Sm2的一端係耦接於電阻R2,R3之間，而另一端則提供模式控制信號Vm並與一微弱電流源I連接。具體來說，在正常模式下，第二模式控制開關Sm2是開斷的，且模式控制信號Vm會經由電流源I而被拉至低位準，以確保模式控制開關Sm被開斷。換句話說，第二模式控制開關Sm2係用以防止模式控制開關Sm在正 常模式下被錯誤地閉合。
第二A圖、第二B圖分別顯示第一B圖在正常模式下以及在過度電性應力(EOS)模式下的實施電路及相關參數。具體來說，每一個串聯的電阻R1-R3係為電阻連接型態的P型金氧半電晶體(PMOS)。例如，將閘極和汲極短路以形成電阻連接型態的金氧半電晶體。模式控制開關Sm可為N型金氧半電晶體(NMOS)，第二模式控制開關Sm2可為P型金氧半電晶體(PMOS)，而電流源I係由電阻所組成。
如第2A圖所示，在正常模式下，第二模式控制開關Sm2是開斷(OFF)的，使得模式控制開關Sm的閘極被拉至低位準，因而開斷了模式控制開關Sm。如第2B圖所示，在過度電性應力(EOS)模式下，第二模式控制開關Sm2是閉合(ON)的，使得模式控制開關Sm的閘極接收一高電壓(例如3.1伏特)，因而閉合了模式控制開關Sm。
第三A圖顯示本發明第二實施例之積體電路10的過度電性應力(EOS)保護電路。本實施例在結構和操作上都與第一實施例(第一A圖)相似，較大的差異在於本實施例的串聯電阻Ra-Rc係由串聯的壓控式電阻(voltage-controlled resistor)VRa-VRc所取代，使得阻值在正常模式下變低，而在過度電性應力(EOS)模式下變高。壓控式電阻VRa-VRc的阻值可分別藉由偏壓電路12所提供的控制信號Vc1-Vc3來控制。在一實施例中，壓控式電阻VRa係由電阻R1、R2之間節點提供的控制信號Vc1所控制；壓控式電阻VRb係由電阻R2、R3之間節點提供的控制信號Vc2所控制；而壓控式電阻VRc係由電阻R3和接地端之間節點提 供的控制信號Vc3所控制。值得注意的是，本實施例中的控制信號Vc2係同於模式控制信號Vm。
第三B圖顯示類似於第三A圖所示實施例之積體電路10的過度電性應力(EOS)保護電路。本實施例在架構和操作上都與前一實施例(第三A圖)相似，較大的差異在於本實施例的偏壓電路12更包含一第二模式控制開關Sm2以及一微弱電流源I，其類似於第一B圖所示。此外，偏壓電路12還包含一第三模式控制開關(亦稱為一額外模式控制開關)Sm3，其一端係耦接於偏壓電路12內部的一節點(例如電阻R1、R2之間的節點)，而另一端係與微弱電流源I連接。
在操作上，第二模式控制開關Sm2在正常模式下是開斷的，使得控制信號Vc2經由電流源I被拉至低位準，且降低了壓控式電阻VRb的阻抗。而在過度電性應力模式下，第二模式控制開關Sm2是閉合的，使得控制信號Vc2被拉至高位準，且增加了壓控式電阻VRb的阻抗。同樣地，第三模式控制開關Sm3在正常模式下是開斷的，使得控制信號Vc1經由電流源I被拉至低位準，且降低了壓控式電阻VRa的阻抗。而在過度電性應力模式下，第三模式控制開關Sm3是閉合的，使得控制信號Vc1被拉至高位準，且增加了壓控式電阻VRa的阻抗。
以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。
10‧‧‧積體電路
12‧‧‧偏壓電路
Ra、Rb、Rc、R1、R2、R3‧‧‧電阻
Sm‧‧‧模式控制開關
Vin‧‧‧輸入端/輸入電壓
Vout‧‧‧輸出端/輸出電壓
Vm‧‧‧模式控制信號

Claims (6)

  1. 一種積體電路之過度電性應力保護電路，包含：複數個串聯的壓控式電阻，其電性連接於一輸入端及一輸出端之間；一模式控制開關，其電性連接於該輸出端及一接地端之間；及一偏壓電路，係連接於該輸入端，用以產生一模式控制信號以控制該模式控制開關，並產生至少一控制信號來控制至少一該壓控式電阻；其中，該偏壓電路所產生的該模式控制信號使得該模式控制開關在一正常模式下為開斷，而在一過度電性應力模式下為閉合，且所產生的該控制信號使得該壓控式電阻在該過度電性應力模式下之阻抗高於在該正常模式下之阻抗。
  2. 如申請專利範圍第1項所述積體電路之過度電性應力保護電路，其中該串聯的壓控式電阻之數量是取決於，在該過度電性應力模式下，能使跨於每一該壓控式電阻的壓降低於一特定的操作電壓。
  3. 如申請專利範圍第1項所述積體電路之過度電性應力保護電路，其中該偏壓電路包含一分壓器，用以將一輸入電壓分配於複數個組成元件之間，其中該模式控制信號和該控制信號係由該些組成元件之間的相應節點所提供。
  4. 如申請專利範圍第3項所述積體電路之過度電性應力保護電路，其中該組成元件係為一電阻元件。
  5. 如申請專利範圍第4項所述積體電路之過度電性應力保護電路，其中該電阻元件係為一電阻連接型態之金氧半電晶體(MOS)。
  6. 如申請專利範圍第1項所述積體電路之過度電性應力保護電 路，更包含一額外模式控制開關，其一端係耦接於該偏壓電路的內部一節點，而另一端提供該模式控制信號並與一電流源連接，其中，該額外模式控制開關在該正常模式下為開斷的，而在該過度電性應力模式下為閉合的。
TW099114906A 2009-10-16 2010-05-11 積體電路之過度電性應力保護電路 TWI500227B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US25261809P 2009-10-16 2009-10-16
US12/710,535 US8045306B2 (en) 2009-10-16 2010-02-23 Electrical-overstress protection circuit for an integrated circuit

Publications (2)

Publication Number Publication Date
TW201115872A TW201115872A (en) 2011-05-01
TWI500227B true TWI500227B (zh) 2015-09-11

Family

ID=43879124

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099114906A TWI500227B (zh) 2009-10-16 2010-05-11 積體電路之過度電性應力保護電路

Country Status (3)

Country Link
US (2) US8045306B2 (zh)
CN (1) CN102044866B (zh)
TW (1) TWI500227B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103091618B (zh) * 2011-11-03 2015-03-11 创意电子股份有限公司 电子测试系统与相关方法
TWI417557B (zh) * 2011-11-03 2013-12-01 Global Unichip Corp 電子測試系統與相關方法
EP2768102B1 (en) * 2013-02-13 2016-02-10 General Electric Technology GmbH Circuit interruption device
TWI502836B (zh) * 2013-08-05 2015-10-01 Ind Tech Res Inst 電壓保護傳輸裝置及包括該裝置的電壓保護裝置
CN105915052B (zh) * 2016-05-26 2018-01-09 深圳市华星光电技术有限公司 直流电压转换电路及液晶显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4605980A (en) * 1984-03-02 1986-08-12 Zilog, Inc. Integrated circuit high voltage protection
US5877534A (en) * 1994-10-19 1999-03-02 Siliconix Incorporated Method of forming electrostatic discharge protection device for integrated circuit
US20030076639A1 (en) * 2001-10-19 2003-04-24 Wei-Fan Chen High ESD stress sustaining ESD protection circuit
US20040076639A1 (en) * 2001-02-20 2004-04-22 Yasuhiro Yasutomi Novel medicinal use of alpha antigen or alpha antigen gene

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6048106B2 (ja) * 1979-12-24 1985-10-25 富士通株式会社 半導体集積回路
JP2002526934A (ja) * 1998-09-25 2002-08-20 インフィネオン テヒノロギーズ アーゲー 集積回路の保護回路
DE10255130B4 (de) * 2002-11-26 2007-03-22 Infineon Technologies Ag Schaltungsanordnung zum Schutz integrierter Schaltungen vor elektrostatischen Entladungen mit parallelem Strompfad
US7209332B2 (en) * 2002-12-10 2007-04-24 Freescale Semiconductor, Inc. Transient detection circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4605980A (en) * 1984-03-02 1986-08-12 Zilog, Inc. Integrated circuit high voltage protection
US5877534A (en) * 1994-10-19 1999-03-02 Siliconix Incorporated Method of forming electrostatic discharge protection device for integrated circuit
US20040076639A1 (en) * 2001-02-20 2004-04-22 Yasuhiro Yasutomi Novel medicinal use of alpha antigen or alpha antigen gene
US20030076639A1 (en) * 2001-10-19 2003-04-24 Wei-Fan Chen High ESD stress sustaining ESD protection circuit

Also Published As

Publication number Publication date
US20110090608A1 (en) 2011-04-21
CN102044866A (zh) 2011-05-04
US8045306B2 (en) 2011-10-25
TW201115872A (en) 2011-05-01
CN102044866B (zh) 2014-03-12
US20120008244A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
EP2937901B1 (en) Electrostatic discharge protection circuit
US8867183B2 (en) ESD protection techniques
JP2007234718A (ja) 半導体集積回路装置
JP6398649B2 (ja) 静電気保護回路及び半導体集積回路装置
US8743515B2 (en) ESD clamp with novel RC triggered circuit
CN108028251B (zh) 静电放电保护装置以及电路设备
US20150214732A1 (en) Semiconductor circuit
TW201633505A (zh) 靜電放電保護電路
JP2006302971A (ja) 電源クランプ回路及び半導体装置
TWI500227B (zh) 積體電路之過度電性應力保護電路
WO2020080304A1 (ja) 電子回路およびセンサシステム
JP2014026996A (ja) Ｅｓｄ保護回路
JP2010003982A (ja) 電気回路
JP2010041013A (ja) 保護回路
WO2015114923A1 (ja) 半導体集積回路装置
JP2012209762A (ja) レベル生成回路
JP5613488B2 (ja) 過電圧保護回路
US10396068B2 (en) Electrostatic discharge protection device
CN112310067B (zh) 静电保护电路
JP2006503540A (ja) 静電放電から集積回路を保護する回路構造
KR100671861B1 (ko) 입력 보호 회로
JP2021022687A (ja) 静電気保護回路
JP2015159137A (ja) Ｅｓｄ保護回路
KR100718965B1 (ko) 긴 활성화 시간을 갖는 정전기 방전 보호 회로
JP2005085980A (ja) ヒューズ回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees