TW201841307A - 半導體裝置封裝及其製造方法 - Google Patents

半導體裝置封裝及其製造方法 Download PDF

Info

Publication number
TW201841307A
TW201841307A TW107100109A TW107100109A TW201841307A TW 201841307 A TW201841307 A TW 201841307A TW 107100109 A TW107100109 A TW 107100109A TW 107100109 A TW107100109 A TW 107100109A TW 201841307 A TW201841307 A TW 201841307A
Authority
TW
Taiwan
Prior art keywords
semiconductor device
transparent plate
device package
cover
substrate
Prior art date
Application number
TW107100109A
Other languages
English (en)
Other versions
TWI726185B (zh
Inventor
林琮崳
王培于
許峻瑋
Original Assignee
日月光半導體製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日月光半導體製造股份有限公司 filed Critical 日月光半導體製造股份有限公司
Publication of TW201841307A publication Critical patent/TW201841307A/zh
Application granted granted Critical
Publication of TWI726185B publication Critical patent/TWI726185B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/14—Housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H01L2924/1659—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H01L2924/17151—Frame comprising an aperture, e.g. for pressure control, encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

一種半導體裝置封裝，其包括一支撐元件、安置於該支撐元件上之一透明板、安置於該透明板下方之一半導體裝置，及圍繞該透明板之一蓋。該支撐元件及該透明板界定一通道。

Description

半導體裝置封裝及其製造方法
本發明係關於一種半導體裝置封裝，且係關於一種具有支撐元件及支撐元件上之透明板的半導體裝置封裝，支撐元件及透明板界定通道。
蓋用以保護基板上之晶粒及其他電子裝置免受濕氣、灰塵、粒子或其類似者影響。蓋膠接至基板以形成半導體裝置封裝。然而，歸因於由製造半導體裝置封裝之操作中之熱循環(例如，可加熱半導體裝置封裝以固化蓋與基板之間的膠)引起之爆米花效應(例如，歸因於熱之膨脹或移動)，蓋可與基板脫離。
在一些實施例中，根據一態樣，一種半導體裝置封裝包括一支撐元件、安置於該支撐元件上之一透明板、安置於該透明板下方之一半導體裝置及圍繞該透明板之一蓋。該支撐元件及該透明板界定一通道。 在一些實施例中，根據另一態樣，一種半導體裝置封裝包括一基板、安置於該基板上之一透明板、一半導體裝置及安置於該基板上之一蓋。該透明板及該基板界定一空間。該半導體裝置安置於該空間中。該蓋及該透明板界定一通道。該通道與該空間流體連通。 在一些實施例中，根據另一態樣，一種半導體裝置封裝包括一支撐元件、安置於該支撐元件上之一透明板、安置於該透明板下方之一半導體裝置及圍繞該透明板之一蓋。該透明板及該蓋界定一通道。
相關申請案之交叉參考 本申請案主張2017年1月3日申請之美國臨時申請案第62/441,901號之權益及優先權，該美國臨時申請案之內容以全文引用之方式併入本文中。 貫穿圖式及詳細描述使用共同參考編號以指示相同或相似組件。本發明之實施例將自結合隨附圖式之以下詳細描述更易於理解。 對於如相關聯圖中所展示之組件之定向，關於某一組件或某一組組件，或一組件或一組組件之某一平面而指定空間描述，諸如「在…之上」、「在…之下」、「上」、「左」、「右」、「下」、「頂部」、「底部」、「垂直」、「水平」、「側」、「較高」、「下部」、「上部」、「在…上方」、「在…下方」等等。應理解，本文中所使用之空間描述僅出於說明之目的，且本文中所描述之結構之實際實施可以任何定向或方式在空間上配置，其限制條件為本發明之實施例之優點不因此配置而有偏差。 圖1A為根據本發明之一些實施例之半導體裝置封裝1的俯視圖。半導體裝置封裝1包括基板10、支撐元件12、半導體裝置11及黏接劑15。 支撐元件12安置於基板10上。半導體裝置11安置於基板10上。支撐元件12界定為容納半導體裝置11之開口或空間。支撐元件12圍繞半導體裝置11。半導體裝置11可包括發光二極體(LED)、光學感測器、壓力感測器或其他半導體裝置。半導體裝置11可包括覆晶型半導體裝置。半導體裝置11可包括線接合型半導體裝置。 黏接劑15安置於支撐元件12上。黏接劑15安置於支撐元件12之內部周邊上(例如，沿界定為容納半導體裝置11之開口或空間之支撐元件12之邊緣)。黏接劑15不連續地圍繞半導體裝置11 (例如，圍繞半導體裝置11之一部分)。黏接劑15之一端與黏接劑15之另一端分離間隙(G)。在一或多個實施例中，黏接劑15連續地圍繞半導體裝置11之周界，除周界之對應於間隙(G)的一部分以外。在一些實施例中，支撐元件12之對應於間隙(G)(例如，鄰近於間隙(G))的一部分可構成支撐元件12之凹座或凹陷部之至少一部分。黏接劑15之邊緣鄰近於凹座。支撐元件12之凹座之深度可介於約40 μm至約60 μm範圍內。支撐元件12可包括一或多個內拐角，且間隙(G)可安置成鄰近於支撐元件12之內拐角中之一或多者。間隙(G)可安置成鄰近於支撐元件12之內周邊之任何部分。 圖1B為根據本發明之一些實施例的橫越圖1A中之線Y-Y之半導體裝置封裝1的橫截面圖。半導體裝置封裝1包括基板10、半導體裝置11、支撐元件12、透明板/罩13、黏接劑15、黏接劑層15'及蓋14。 基板10具有上部表面10a及與上部表面10a相對之下部表面10b。支撐元件12安置於基板10之上部表面10a上。支撐元件12可經由黏接劑層15' (例如，黏接劑層15'之第二部分，圖1B中未表示)緊固至基板10。支撐元件12具有階梯形結構。支撐元件12可為蓋。蓋14安置於支撐元件12上。蓋14經由黏接劑層15'緊固至支撐元件12。蓋14包括不透明材料(例如，對於半導體裝置11經組態以處理之光，具有約20%或更小，或約10%或更小之透光度的材料)。蓋14包括延伸部分141。延伸部分141在透明板13之至少一部分上方延伸。延伸部分141覆蓋透明板13之周邊(例如，覆蓋透明板13之上部表面13a之周邊部分，該周邊部分構成透明板13之上部表面13a之總表面積的約20%或更小，透明板13之上部表面13a之總表面積的約15%或更小，透明板13之上部表面13a之總表面積的約10%或更小，或更小)。對於半導體裝置11經組態以處理之光，透明板13可具有約80%或更大，或約90%或更大之透光度。半導體裝置11可安置於透明板13下方。延伸部分141減輕了透明板13之側表面的光洩漏。支撐元件12及蓋14界定容納空間(S)。支撐元件12之材料可與蓋14之材料相同或不同。 半導體裝置11安置於基板10之上部表面10a上。半導體裝置11包括電連接至基板10之導電線111。基板10及支撐元件12界定空間(S')。基板10及透明板13界定空間(S')。基板10、支撐元件12及透明板13界定空間(S')。基板10、支撐元件12、黏接劑15及透明板13界定空間(S')。半導體裝置11安置於空間(S')中。 透明板13具有上部表面13a及與上部表面13a相對之下部表面13b。可施加濾光層(圖1B中未表示)以覆蓋透明板13之上部表面13a或下部表面13b，從而減輕不利地影響偵測敏感度(例如，半導體裝置11之偵測敏感度)的光洩漏。濾光層可覆蓋透明板13之上部表面13a及下部表面13b兩者。透明板13安置於支撐元件12之階梯形凹座上。透明板13安置於容納空間(S)中。透明板13經由黏接劑15緊固至支撐元件12。安置於支撐元件12與透明板13之間的黏接劑15不連續地圍繞半導體裝置11 (例如，圍繞半導體裝置11之一部分)。 黏接劑15界定間隙(G)。在對應於間隙(G)之部分處，透明板13與支撐元件12分離。透明板13及支撐元件12界定通道(C)。透明板13之下部表面13b及支撐元件12界定通道(C)。透明板13及蓋14界定通道(C)。支撐元件12及黏接劑15界定通道(C)。透明板13及黏接劑15界定通道(C)。支撐元件12及蓋14界定通道(C)。支撐元件12、黏接劑層15'及蓋14界定通道(C)。支撐元件12、黏接劑15及蓋14界定通道(C)。支撐元件12、透明板13及蓋14界定通道(C)。支撐元件12、透明板13、黏接劑15及蓋14界定通道(C)。支撐元件12、透明板13、黏接劑層15'及蓋14界定通道(C)。支撐元件12、透明板13、黏接劑15、黏接劑層15'及蓋14界定通道(C)。通道(C)與空間(S')流體/空氣連通。通道(C)可用作排氣通道以釋放蒸氣或濕氣。通道(C)可包括彎曲或曲折的路徑。通道(C)可減輕光、水及粒子洩漏。間隙(G)可構成通道(C)之至少一部分。預期可另外或替代地在其他位置處提供間隙(G)。通道(C)可幫助防止歸因於在製造半導體裝置封裝之操作中之熱循環期間的爆米花效應而導致的蓋14脫離。 圖1C為根據本發明之一些實施例之橫越圖1A中之線X-X之半導體裝置封裝1的橫截面圖。黏接劑15安置於支撐元件12與透明板13之間。黏接劑15圍繞半導體裝置11 (例如，安置於半導體裝置11之相對側上)。 圖2為根據本發明之一些實施例之半導體裝置封裝1'的橫截面圖。圖2之結構類似於圖1B之結構，除了基板10界定凹座103以外。凹座103經安置成鄰近於支撐元件12之內側表面。 圖3為根據本發明之一些實施例之半導體裝置封裝1''的橫截面圖。圖3之結構類似於圖1B之結構，除了基板10界定凹座104以外。凹座104安置於支撐元件12之下部表面下方。凹座104可沿基板10之外側表面延伸。凹座104可容納黏接劑層15'，或可省略黏接劑層15'。 圖4為根據本發明之一些實施例之半導體裝置封裝1'''的橫截面圖。圖4之結構類似於圖3之結構，除了支撐元件12進一步包括通孔121以外。通孔121 (其可包括(例如)通道)與凹座104連通。基板10之對應於凹座104的部分及支撐元件12之對應於通孔121的部分省略黏接劑層15'。基板10、支撐元件12、透明板13及蓋14界定通道(C)。通道(C)包括兩個彎曲或曲折的路徑，且至少一個此類路徑可包括凹座104和/或通孔121。此可提供較高效地釋放蒸氣或濕氣之通道(C)。 圖5為根據本發明之一些實施例之半導體裝置封裝2的橫截面圖。圖5之結構類似於圖1B之結構，除了支撐元件12進一步包括凹入部分122以外。凹入部分122可安置於間隙(G)下方。黏接劑15之邊緣鄰近於凹入部分122 (未圖示)。支撐元件12具有第一上部表面12a及第二上部表面12b (例如，分別對應於最高階梯形部分及中間高度之階梯形部分)。凹入部分122具有上部表面122a (例如，對應於最低階梯形部分)。凹入部分122之上部表面122a低於支撐元件12之第二上部表面12b (例如，基板10之頂面10a與支撐元件12之第二上部表面12b之間的距離對基板10之頂面10a與凹入部分122之上部表面122a之間的距離之比率為約1.3或更大，約1.6或更大，約1.9或更大，約2.2或更大，或約2.5或更大)。在經由黏接劑15將透明板13緊固至支撐元件12之後，黏接劑15之析水(bleeding)可流動至支撐元件12之凹入部分122，且在通道之對應於凹入部分122之一部分處的較大寬度之通道(C)可容納析水黏接劑15之至少一部分且仍維持透明板13與凹入部分122之間的空間。 凹入部分122之上部表面122a與支撐元件12之第二上部表面12b之間的垂直距離可介於約40 μm至約60 μm範圍內。 圖6A為根據本發明之一些實施例之半導體裝置封裝3的橫截面圖。圖6A之結構類似於圖1B之結構，除了省略蓋14及黏接劑層15'且支撐元件12之上部表面12a與透明板13之上部表面13a實質上共面以外。支撐元件12為蓋。支撐元件12及透明板13界定通道(C)。支撐元件12包括不透明材料。 在一些實施例中，黏接劑層16或膠帶16可安置於支撐元件12之上部表面12a及透明板13之上部表面13a上。膠帶16可保護透明板13且幫助避免透明板13之上部表面13a受到損壞或污染。可在單體化操作之後移除膠帶16。膠帶16亦可應用於本發明之其他實施例。 圖6B為根據本發明之一些實施例之半導體裝置封裝3'的橫截面圖。圖6B之半導體裝置封裝3'類似於圖6A之半導體裝置封裝3，除了支撐元件12'之高度或厚度大於支撐元件12之高度或厚度以外。支撐元件12'之上部表面12'a高於透明板13之上部表面13a (例如，支撐元件12'之上部表面12'a不與透明板13之上部表面13a共面)。膠帶16與透明板13間隔開。膠帶16不與透明板13接觸。在移除膠帶16之後，膠帶16之殘餘材料不安置於透明板13之上部表面13a上。 圖7為根據本發明之一些實施例之半導體裝置封裝4的橫截面圖。圖7之半導體裝置封裝4類似於圖1B之半導體裝置封裝1，除了半導體裝置封裝4包括不透明囊封物17、不透明膜18、包括延伸部分421之支撐元件42及蓋44之具有具斜率之側表面441c的延伸部分441以外。 半導體裝置封裝4包括基板10、半導體裝置11、支撐元件42、透明板13、黏接劑15、黏接劑層15'及蓋44。支撐元件42可為蓋。 半導體裝置11之導電線111由不透明囊封物17囊封。不透明囊封物17可用作導線黑色圖案(wire black pattern)以阻擋入射光達至導電線111，以避免反射至半導體裝置11之非所需入射光。可根據設計規範而調整不透明囊封物17之大小(例如，厚度或直徑)。 支撐元件42經由黏接劑層15'安置於基板10上。支撐元件42圍繞半導體裝置11。支撐元件42包括延伸部分421。延伸部分421具有上部表面421a、下部表面421b及側表面421c。側表面421c具有斜率(例如，相對於上部表面421a或下部表面421b之斜率)。側表面421c之斜率可為正斜率或負斜率。側表面421c可為沿斜率實質上平坦的。支撐元件42之延伸部分421可用作支撐台或支撐架以支撐透明板13。 透明板13安置於延伸部分421之上部表面421a上。黏接劑15安置於透明板13與延伸部分421之間。不透明膜18安置於透明板13之下部表面13b上。不透明膜18安置於透明板13之周邊上(例如，覆蓋透明板13之下部表面13b之周邊部分，該周邊部分構成透明板13之下部表面13b之總表面積的約20%或更小，透明板13之下部表面13b之總表面積的約15%或更小，透明板13之下部表面13b之總表面積的約10%或更小，或更小)。不透明膜18可用作玻璃黑色圖案(glass black pattern)以阻擋非所需入射光穿過透明板13達至導電線111，此可產生正由半導體裝置11接收之雜訊。不透明膜18之材料可與不透明囊封物17之材料相同或不同。可根據設計規範而調整不透明膜18之大小(例如，厚度、長度或寬度)。基板10及透明板13界定空間(S')。基板10及支撐元件42界定空間(S')。基板10、支撐元件42及透明板13界定空間(S')。基板10、支撐元件42、黏接劑15及透明板13界定空間(S')。 蓋44經由黏接劑層15'安置於支撐元件42上。蓋44包括延伸部分441。延伸部分441具有上部表面441a、下部表面441b及側表面441c。側表面441c在上部表面441a與下部表面441b之間延伸。側表面441c具有斜率。側表面441c之斜率可為正斜率或負斜率。延伸部分441之側表面441c之設計可易於反射非所需光，以避免非所需入射光穿過透明板13且到達半導體裝置11。蓋44包括不透明材料。支撐元件42及蓋44界定容納空間(S)。透明板13安置於容納空間(S)中。支撐元件42之材料可與蓋44之材料相同或不同。 透明板13及支撐元件42界定通道(C)。透明板13之下部表面13b及支撐元件42界定通道(C)。透明板13及蓋44界定通道(C)。支撐元件42及黏接劑15界定通道(C)。支撐元件42及蓋44界定通道(C)。支撐元件42、透明板13及蓋44界定通道(C)。支撐元件42、透明板13及黏接劑15界定通道(C)。支撐元件42、透明板13、黏接劑15及蓋44界定通道(C)。支撐元件42、透明板13、黏接劑層15'及蓋44界定通道(C)。支撐元件42、透明板13、黏接劑15、黏接劑層15'及蓋44界定通道(C)。通道(C)與空間(S')流體/空氣連通。通道(C)可用作排氣通道以釋放蒸氣或濕氣。通道(C)可包括彎曲或曲折的路徑。 圖8A為根據本發明之一些實施例之半導體裝置封裝5的俯視圖。半導體裝置封裝5包括基板10、半導體裝置11、黏接劑15及支撐元件52。 黏接劑15安置於基板10上。半導體裝置11安置於基板10上。支撐元件52安置於黏接劑15上。支撐元件52界定開口或空間以容納半導體裝置11。支撐元件52圍繞半導體裝置11。半導體裝置11可包括發光二極體(LED)、光學感測器、壓力感測器或其他半導體裝置。半導體裝置11可包括覆晶型半導體裝置。半導體裝置11可包括線接合型半導體裝置。 黏接劑15不連續地圍繞半導體裝置11 (例如，圍繞半導體裝置11之一部分)。黏接劑15之一端與黏接劑15之另一端分離間隙(G)。在一或多個實施例中，黏接劑15連續地圍繞半導體裝置11之周界，除周界之對應於間隙(G)的一部分以外。在一些實施例中，支撐元件52之對應於間隙(G) (例如，鄰近於間隙(G))的底部部分可為支撐元件52之凹座或凹陷部。黏接劑15之邊緣鄰近於凹座。支撐元件52之凹座之深度可介於約40 μm至約60 μm範圍內。支撐元件52可包括一或多個底部拐角，且間隙(G)可安置成鄰近於支撐元件52之底部拐角中之一或多者。間隙(G)可安置成鄰近於支撐元件52之底部之任何部分。 圖8B為根據本發明之一些實施例之橫越圖8A中之線Y-Y之半導體裝置封裝5的橫截面圖。半導體裝置封裝5包括基板10、半導體裝置11、黏接劑15、黏接劑層15'、支撐元件52、透明板/罩13及蓋54。 基板10具有上部表面10a及與上部表面10a相對之下部表面10b。支撐元件52安置於基板10之上部表面10a上。支撐元件52經由黏接劑15緊固至基板10。支撐元件52可為障壁或蓋。支撐元件52可包括焊料遮罩、光阻或其他合適材料。安置於基板10與支撐元件52之間的黏接劑15不連續地圍繞半導體裝置11 (例如，圍繞半導體裝置11之一部分)。蓋54安置於基板10之上部表面10a上。蓋54經由黏接劑層15'緊固至基板10。蓋54圍繞半導體裝置11。蓋54圍繞支撐元件52。蓋54圍繞透明板13。基板10與蓋54之間的黏接劑層15'圍繞半導體裝置11。黏接劑層15'圍繞支撐元件52。蓋54包括不透明材料。蓋54包括延伸部分541。延伸部分541在透明板13之至少一部分上方延伸。延伸部分541覆蓋透明板13之周邊(例如，覆蓋透明板13之上部表面13a之周邊部分，該周邊部分構成透明板13之上部表面13a之總表面積的約20%或更小，透明板13之上部表面13a之總表面積的約15%或更小，透明板13之上部表面13a之總表面積的約10%或更小，或更小)。延伸部分541減輕了透明板13之側表面的光洩漏。支撐元件52及蓋54界定容納空間(S)。支撐元件52之材料可與蓋54之材料相同或不同。 半導體裝置11安置於基板10之上部表面10a上。半導體裝置11包括電連接至基板10之導電線111。基板10及支撐元件52界定空間(S')。基板10及透明板13界定空間(S')。基板10、支撐元件52及透明板13界定空間(S')。半導體裝置11安置於空間(S')中。 透明板13具有上部表面13a及與上部表面13a相對之下部表面13b。可施加濾光層(圖8B中未表示)以覆蓋透明板13之上部表面13a或下部表面13b，從而減輕不利地影響偵測敏感度(例如，半導體裝置11之偵測敏感度)的光洩漏。濾光層可覆蓋透明板13之上部表面13a及下部表面13b兩者。透明板13安置於支撐元件52上。透明板13安置於容納空間(S)中。 黏接劑15界定間隙(G)。在對應於間隙(G)之部分處，支撐元件52與基板10分離。基板10及支撐元件52界定通道(C)。支撐元件52之下部表面及基板10界定通道(C)。支撐元件52及黏接劑15界定通道(C)。透明板13及黏接劑15界定通道(C)。基板10及蓋54界定通道(C)。支撐元件52及蓋54界定通道(C)。透明板13及蓋54界定通道(C)。支撐元件52、透明板13及蓋54界定通道(C)。基板10、透明板13及蓋54界定通道(C)。支撐元件52、黏接劑15及蓋54界定通道(C)。基板10、支撐元件52、透明板13及蓋54界定通道(C)。基板10、支撐元件52、黏接劑15、透明板13及蓋54界定通道(C)。基板10、支撐元件52、透明板13、黏接劑層15'及蓋54界定通道(C)。基板10、支撐元件52、透明板13、黏接劑15、黏接劑層15'及蓋54界定通道(C)。通道(C)與空間(S')流體/空氣連通。通道(C)可用作供釋放蒸氣或濕氣之排氣通道。通道(C)可包括彎曲或曲折的路徑。通道(C)可減輕光、水及粒子洩漏。間隙(G)可構成通道(C)之至少一部分。預期可另外或替代地在其他位置處提供間隙(G)。通道(C)可幫助防止歸因於在製造半導體裝置封裝之操作中之熱循環期間的爆米花效應而導致的蓋54脫離。 圖8C為根據本發明之一些實施例之橫越圖8A中之線X-X之半導體裝置封裝5的橫截面圖。黏接劑15安置於基板10與支撐元件52之間。黏接劑15圍繞半導體裝置11。 圖9為根據本發明之一些實施例之半導體裝置封裝5'的橫截面圖。圖9之結構類似於圖8B之結構，除了基板10界定凹座104以外。凹座104安置於支撐元件52之下部表面下方。凹座104可沿基板10之外側表面延伸。基板10之對應於凹座104的一部分可省略黏接劑層15'，或可使黏接劑層15'安置於其上。 圖10A為根據本發明之一些實施例之半導體裝置封裝5''的俯視圖。半導體裝置封裝5''包括基板10、半導體裝置11、黏接劑15及支撐元件52。 黏接劑15安置於支撐元件52上。半導體裝置11安置於基板10上。支撐元件52安置於基板10上。支撐元件52界定開口或空間以容納半導體裝置11。支撐元件52圍繞半導體裝置11。半導體裝置11可包括發光二極體(LED)、光學感測器、壓力感測器或其他半導體裝置。半導體裝置11可包括覆晶型半導體裝置。半導體裝置11可包括線接合型半導體裝置。 黏接劑15不連續地圍繞半導體裝置11 (例如，圍繞半導體裝置11之一部分)。黏接劑15之一端與黏接劑15之另一端分離間隙(G)。在一些實施例中，支撐元件52之對應於間隙(G) (例如，鄰近於間隙(G))的底部部分可為凹座或凹陷部。黏接劑15之邊緣鄰近於凹座。支撐元件52之凹座之深度可介於約40 μm至約60 μm範圍內。支撐元件52可包括一或多個頂部拐角，且間隙(G)可安置成鄰近於支撐元件52之頂部拐角中之一或多者。間隙(G)可安置成鄰近於支撐元件52之頂部之任何部分。 圖10B為根據本發明之一些實施例之橫越圖10A中之線Y-Y之半導體裝置封裝5''的橫截面圖。半導體裝置封裝5''包括基板10、半導體裝置11、黏接劑15、黏接劑層15'、支撐元件52、透明板/罩13及蓋54。 基板10具有上部表面10a及與上部表面10a相對之下部表面10b。支撐元件52安置於基板10之上部表面10a上。支撐元件52可為障壁或蓋。支撐元件52可包括焊料遮罩、光阻或其他合適材料。蓋54安置於基板10之上部表面10a上。蓋54經由黏接劑層15'緊固至基板10。蓋54圍繞半導體裝置11。蓋54圍繞支撐元件52。蓋54圍繞透明板13。安置於基板10與蓋54之間的黏接劑層15'圍繞半導體裝置11。黏接劑層15'圍繞支撐元件52。蓋54包括不透明材料。蓋54包括延伸部分541。延伸部分541在透明板13之至少一部分上方延伸。延伸部分541覆蓋透明板13之周邊(例如，覆蓋透明板13之上部表面13a之周邊部分，該周邊部分構成透明板13之上部表面13a之總表面積的約20%或更小，透明板13之上部表面13a之總表面積的約15%或更小，透明板13之上部表面13a之總表面積的約10%或更小，或更小)。延伸部分541減輕了透明板13之側表面的光洩漏。支撐元件52及蓋54界定容納空間(S)。支撐元件52之材料可與蓋54之材料相同或不同。 半導體裝置11安置於基板10之上部表面10a上。半導體裝置11包括電連接至基板10之導電線111。基板10及支撐元件52界定空間(S')。基板10及透明板13界定空間(S')。基板10、支撐元件52及透明板13界定空間(S')。半導體裝置11安置於空間(S')中。 透明板13具有上部表面13a及與上部表面13a相對之下部表面13b。可施加濾光層(圖8B中未表示)以覆蓋透明板13之上部表面13a或下部表面13b，從而減輕不利地影響偵測敏感度(例如，半導體裝置11之偵測敏感度)的光洩漏。濾光層可覆蓋透明板13之上部表面13a及下部表面13b兩者。透明板13經由黏接劑15安置於支撐元件52上。透明板13安置於容納空間(S)中。安置於支撐元件52與透明板13之間的黏接劑15不連續地圍繞半導體裝置11 (例如，圍繞半導體裝置11之一部分)。 黏接劑15界定間隙(G)。在對應於間隙(G)之部分處，支撐元件52與透明板13分離。支撐元件52及透明板13界定通道(C)。支撐元件52之下部表面及透明板13界定通道(C)。支撐元件52及蓋54界定通道(C)。支撐元件52及黏接劑15界定通道(C)。透明板13及黏接劑15界定通道(C)。透明板13及蓋54界定通道(C)。支撐元件52、透明板13及蓋54界定通道(C)。透明板13、黏接劑15及蓋54界定通道(C)。支撐元件52、黏接劑15及透明板13界定通道(C)。支撐元件52、黏接劑15及蓋54界定通道(C)。支撐元件52、透明板13、黏接劑層15'及蓋54界定通道(C)。支撐元件52、透明板13、黏接劑15、黏接劑層15'及蓋54界定通道(C)。通道(C)與空間(S')流體/空氣連通。通道(C)可用作排氣通道以釋放蒸氣或濕氣。通道(C)可包括彎曲或曲折的路徑。通道(C)可減輕光、水及粒子洩漏。間隙(G)可構成通道(C)之至少一部分。預期可另外或替代地在其他位置處提供間隙(G)。通道(C)可幫助防止歸因於在製造半導體裝置封裝之操作中之熱循環期間的爆米花效應而導致的蓋54脫離。 圖10C為根據本發明之一些實施例之橫越圖10A中之線X-X之半導體裝置封裝5''的橫截面圖。黏接劑15安置於支撐元件52與透明板13之間。黏接劑15圍繞半導體裝置11。 圖11為根據本發明之一些實施例之半導體裝置封裝6的橫截面圖。圖11之半導體裝置封裝6類似於圖8B之半導體裝置封裝5，除了半導體裝置封裝6包括不透明囊封物17、不透明膜18及蓋54'之具有具斜率之側表面541'c的延伸部分541'以外。 半導體裝置封裝6包括基板10、包括導電線111之半導體裝置11、支撐元件52、透明板13、黏接劑15、黏接劑層15'及蓋54'。支撐元件52可為障壁或蓋。 半導體裝置11之導電線111由不透明囊封物17囊封。不透明囊封物17可用作導線黑色圖案以阻擋入射光達至導電線111，以避免反射至半導體裝置11之非所需入射光。可根據設計規範而調整不透明囊封物17之大小(例如，厚度或直徑)。 支撐元件52經由黏接劑15安置於基板10上。支撐元件52圍繞半導體裝置11。 透明板13安置於支撐元件52上。不透明膜18安置於透明板13之下部表面13b上。不透明膜18安置於透明板13之周邊上(例如，覆蓋透明板13之下部表面13b之周邊部分，該周邊部分構成透明板13之下部表面13b之總表面積的約20%或更小，透明板13之下部表面13b之總表面積的約15%或更小，透明板13之下部表面13b之總表面積的約10%或更小，或更小)。不透明膜18可用作玻璃黑色圖案以阻擋非所需入射光穿過透明板13達至導電線111，此可產生正由半導體裝置11接收之雜訊。不透明膜18之材料可與不透明囊封物17之材料相同或不同。可根據設計規範而調整不透明膜18之大小(例如，厚度、長度或寬度)。基板10及透明板13界定空間(S')。基板10及支撐元件52界定空間(S')。基板10、支撐元件52及透明板13界定空間(S')。基板10、支撐元件52、黏接劑15及透明板13界定空間(S')。 蓋54'經由黏接劑層15'安置於基板10上。蓋54'包括延伸部分541'。延伸部分541'具有上部表面541'a、下部表面541'b及側表面541'c。側表面541'c在上部表面541'a與下部表面541'b之間延伸。側表面541'c具有斜率(例如，相對於上部表面541'a或下部表面541'b之斜率)。側表面541'c之斜率可為正斜率或負斜率。側表面541'c可為沿斜率實質上平坦的。延伸部分541'之側表面541'c之設計可易於反射非所需光，以避免非所需入射光穿過透明板13且到達半導體裝置11。蓋54'包括不透明材料。支撐元件52及蓋54'界定容納空間(S)。透明板13安置於容納空間(S)中。支撐元件52之材料可與蓋54'之材料相同或不同。 透明板13及支撐元件52界定通道(C)。透明板13之下部表面13b及支撐元件52界定通道(C)。透明板13及蓋54'界定通道(C)。支撐元件52及黏接劑15界定通道(C)。支撐元件52及蓋54'界定通道(C)。支撐元件52、透明板13及蓋54'界定通道(C)。支撐元件52、透明板13及黏接劑15界定通道(C)。支撐元件52、透明板13、黏接劑15及蓋54'界定通道(C)。支撐元件52、透明板13、黏接劑層15'及蓋54'界定通道(C)。支撐元件52、透明板13、黏接劑15、黏接劑層15'及蓋54'界定通道(C)。通道(C)與空間(S')流體/空氣連通。通道(C)可用作排氣通道以釋放蒸氣或濕氣。通道(C)可包括彎曲或曲折的路徑。 圖12A為根據本發明之一些實施例之半導體裝置封裝7的俯視圖。半導體裝置封裝7包括基板70、半導體裝置11及黏接劑15。 基板70可為支撐元件。基板70界定空腔或空間以容納半導體裝置11。黏接劑15安置於基板70上。黏接劑15圍繞空腔。半導體裝置11安置於基板70上。半導體裝置11安置於基板70之空腔中。半導體裝置11可包括發光二極體(LED)、光學感測器、壓力感測器或其他半導體裝置。半導體裝置11可包括覆晶型半導體裝置。半導體裝置11可包括線接合型半導體裝置。 黏接劑15不連續地圍繞半導體裝置11 (例如，圍繞半導體裝置11之一部分)。黏接劑15之一端與黏接劑15之另一端分離間隙(G)。在一些實施例中，基板10之對應於間隙(G) (例如，鄰近於間隙(G))的一部分可為凹座或凹陷部。黏接劑15之邊緣鄰近於凹座。基板10之凹座之深度可介於約40 μm至約60 μm範圍內。基板10之凹座之深度小於基板10之空腔之深度。空腔可具有一或多個拐角，且間隙(G)可安置成鄰近於空腔之拐角中之一或多者。間隙(G)可安置成鄰近於空腔之周邊之任何部分。 圖12B為根據本發明之一些實施例之橫越圖12A中之線Y-Y之半導體裝置封裝7的橫截面圖。半導體裝置封裝7包括基板70、半導體裝置11、黏接劑15、黏接劑層15'、透明板/罩13及蓋74。 基板70具有上部表面70a及與上部表面70a相對之下部表面70b。基板70具有空腔(C')。基板70可為支撐元件。蓋74安置於基板70之上部表面70a上。蓋74經由黏接劑層15'緊固至基板70。蓋74圍繞半導體裝置11。蓋74圍繞透明板13。安置於基板10與蓋74之間的黏接劑層15'圍繞半導體裝置11。蓋74包括不透明材料。蓋74包括延伸部分741。延伸部分741在透明板13之至少一部分上方延伸。延伸部分741覆蓋透明板13之周邊(例如，覆蓋透明板13之上部表面13a之周邊部分，該周邊部分構成透明板13之上部表面13a之總表面積的約20%或更小，透明板13之上部表面13a之總表面積的約15%或更小，透明板13之上部表面13a之總表面積的約10%或更小，或更小)。延伸部分741減輕了透明板13之側表面的光洩漏。基板70及蓋74界定容納空間(S)。 半導體裝置11安置於基板70之上部表面70a上。半導體裝置11安置於基板70之空腔(C')中。基板70之上部表面70a可具有階梯形狀。半導體裝置11包括電連接至基板70之導電線111。基板70及透明板13界定空間(S')。基板70、黏接劑15及透明板13界定空間(S')。半導體裝置11安置於空間(S')中。 透明板13具有上部表面13a及與上部表面13a相對之下部表面13b。可施加濾光層(圖12B中未表示)以覆蓋透明板13之上部表面13a或下部表面13b，從而減輕不利地影響偵測敏感度(例如，半導體裝置11之偵測敏感度)的光洩漏。濾光層可覆蓋透明板13之上部表面13a及下部表面13b兩者。透明板13經由黏接劑15安置於基板70之上部表面70a上。透明板13安置於容納空間(S)中。安置於基板70與透明板13之間的黏接劑15不連續地圍繞半導體裝置11 (例如，圍繞半導體裝置11之一部分)。 黏接劑15界定間隙(G)。在對應於間隙(G)之部分處，基板70與透明板13分離。基板70及透明板13界定通道(C)。基板70及透明板13之下部表面13b界定通道(C)。基板70及黏接劑15界定通道(C)。透明板13及黏接劑15界定通道(C)。基板70及蓋74界定通道(C)。透明板13及蓋74界定通道(C)。基板70、透明板13及蓋74界定通道(C)。透明板13、黏接劑15及蓋74界定通道(C)。基板70、黏接劑15及透明板13界定通道(C)。基板70、黏接劑15及蓋74界定通道(C)。基板70、透明板13、黏接劑層15'及蓋74界定通道(C)。基板70、透明板13、黏接劑15、黏接劑層15'及蓋74界定通道(C)。通道(C)與空間(S')流體/空氣連通。通道(C)可用作排氣通道以釋放蒸氣或濕氣。通道(C)可包括彎曲或曲折的路徑。通道(C)可減輕光、水及粒子洩漏。間隙(G)可構成通道(C)之至少一部分。預期可另外或替代地在其他位置處提供間隙(G)。通道(C)可幫助防止歸因於在製造半導體裝置封裝之操作中之熱循環期間的爆米花效應而導致的蓋74脫離。 圖12C為根據本發明之一些實施例之橫越圖12A中之線X-X之半導體裝置封裝7的橫截面圖。黏接劑15安置於基板70與透明板13之間。黏接劑15圍繞半導體裝置11。 圖13為根據本發明之一些實施例之半導體裝置封裝8的橫截面圖。圖13之半導體裝置封裝8類似於圖12B之半導體裝置封裝7，除了半導體裝置封裝8包括不透明囊封物17、不透明膜18及蓋74'之具有具斜率之側表面741'c的延伸部分741'以外。 半導體裝置封裝8包括基板70、半導體裝置11、透明板13、黏接劑15、黏接劑層15'及蓋74'。 半導體裝置11之導電線111由不透明囊封物17囊封。不透明囊封物17可用作導線黑色圖案(wire black pattern)以阻擋入射光達至導電線111，以避免反射至半導體裝置11之非所需入射光。可根據設計規範而調整不透明囊封物17之大小(例如，厚度或直徑)。 透明板13安置於基板70上。不透明膜18安置於透明板13之下部表面13b上。不透明膜18安置於透明板13之周邊上(例如，覆蓋透明板13之下部表面13b之周邊部分，該周邊部分構成透明板13之下部表面13b之總表面積的約20%或更小，透明板13之下部表面13b之總表面積的約15%或更小，透明板13之下部表面13b之總表面積的約10%或更小，或更小)。不透明膜18可用作玻璃黑色圖案以阻擋非所需入射光穿過透明板13達至導電線111，此可產生正由半導體裝置11接收之雜訊。不透明膜18之材料可與不透明囊封物17之材料相同或不同。可根據設計規範而調整不透明膜18之大小(例如，厚度、長度或寬度)。基板70及透明板13界定空間(S')。基板70及黏接劑15界定空間(S')。基板70、黏接劑15及透明板13界定空間(S')。基板10、黏接劑15及透明板13界定空間(S')。 蓋74'經由黏接劑層15'安置於基板10上。蓋74'包括延伸部分741'。延伸部分741'具有上部表面741'a、下部表面741'b及側表面741'c。側表面741'c在上部表面741'a與下部表面741'b之間延伸。側表面741'c具有斜率(例如，相對於上部表面741'a或下部表面741'b之斜率)。側表面741'c可為實質上平坦的。側表面741'c之斜率可為正斜率或負斜率。延伸部分741'之側表面741'c之設計可易於反射非所需光，以避免非所需入射光穿過透明板13且到達半導體裝置11。蓋74'包括不透明材料。基板70及蓋74'界定容納空間(S)。透明板13安置於容納空間(S)中。 基板70及透明板13界定通道(C)。基板70及透明板13之下部表面13b界定通道(C)。基板70及黏接劑15界定通道(C)。透明板13及黏接劑15界定通道(C)。基板70及蓋74'界定通道(C)。透明板13及蓋74'界定通道(C)。基板70、透明板13及蓋74'界定通道(C)。透明板13、黏接劑15及蓋74'界定通道(C)。基板70、黏接劑15及透明板13界定通道(C)。基板70、黏接劑15及蓋74'界定通道(C)。基板70、透明板13、黏接劑層15'及蓋74'界定通道(C)。基板70、透明板13、黏接劑15、黏接劑層15'及蓋74'界定通道(C)。通道(C)與空間(S')流體/空氣連通。通道(C)可用作排氣通道以釋放蒸氣或濕氣。通道(C)可包括彎曲或曲折的路徑。 圖14說明根據本發明之一些實施例之製造半導體裝置封裝1的方法。半導體裝置11接合且線接合至基板10。黏接劑層15'施加至基板10。支撐元件12附接至基板10。支撐元件12經由黏接劑層15'緊固至基板10。 黏接劑層15'施加至支撐元件12之外周邊。黏接劑15施加至支撐元件12之內周邊。透明板13附接至支撐元件12。透明板13經由黏接劑15緊固至支撐元件12。蓋14附接至支撐元件12。蓋14經由黏接劑層15'緊固至支撐元件12。 黏接劑15界定間隙(G)。黏接劑15不連續地圍繞半導體裝置11 (例如，圍繞半導體裝置11之一部分)。黏接劑15之一端與黏接劑15之另一端分離間隙(G)。在對應於間隙(G)之部分處，支撐元件12與透明板13分離。 在一些實施例中，藉由單體化操作而單體化半導體裝置封裝1之面板。藉由單體化操作而單體化半導體裝置封裝1之帶狀薄片。 圖15說明根據本發明之一些實施例之製造半導體裝置封裝5的方法。半導體裝置11接合且線接合至基板10。黏接劑層15'施加至基板10之外周邊。黏接劑15施加至基板10之對應於支撐元件52的一部分。 透明板13附接至支撐元件52。支撐元件52附接至基板10。支撐元件52經由黏接劑15緊固至基板10。蓋54附接至基板10。蓋54經由黏接劑層15'緊固至基板10。 黏接劑15界定間隙(G)。黏接劑15不連續地圍繞半導體裝置11 (例如，圍繞半導體裝置11之一部分)。黏接劑15之一端與黏接劑15之另一端分離間隙(G)。在對應於間隙(G)之部分處，支撐元件52與基板10分離。 在一些實施例中，藉由單體化操作而單體化半導體裝置封裝5之面板。藉由單體化操作而單體化半導體裝置封裝5之帶狀薄片。 圖16說明根據本發明之一些實施例之製造半導體裝置封裝7的方法。半導體裝置11接合且線接合至基板70。半導體裝置11安置於由基板70界定之空腔(C')中。黏接劑層15'施加至基板70之外周邊。黏接劑15施加至基板70之對應於透明板13的一部分。 透明板13附接至基板70。透明板13經由黏接劑15緊固至基板70。蓋74附接至基板70。蓋74經由黏接劑層15'緊固至基板70。 黏接劑15界定間隙(G)。黏接劑15不連續地圍繞半導體裝置11 (例如，圍繞半導體裝置11之一部分)。黏接劑15之一端與黏接劑15之另一端分離間隙(G)。在對應於間隙(G)之部分處，基板70與透明板13分離。 在一些實施例中，藉由單體化操作而單體化半導體裝置封裝7之面板。藉由單體化操作而單體化半導體裝置封裝7之帶狀薄片。 圖17說明比較半導體裝置封裝9之橫截面圖。半導體裝置封裝9包括基板10'、半導體裝置11、蓋12、透明板13及黏接劑15。 基板10'具有上部表面10'a及與上部表面10'a相對之下部表面10'b。蓋12安置於基板10'之上部表面10'a上。蓋12經由黏接劑層15'緊固至基板10' (圖17中未表示)。半導體裝置11安置於基板10'之上部表面10'a上。半導體裝置11可包括光學傳感器或其他合適裝置。基板10'界定排氣孔105。基板10'中之排氣孔105可減輕歸因於在製造期間在高溫下的爆米花效應而導致的蓋12脫離。然而，排氣孔105可導致光洩漏，以及水及粒子污染物可進入至比較半導體裝置封裝9之內部空間中。 黏接劑15安置於蓋12之內周邊上。黏接劑15連續地圍繞半導體裝置11。透明板13經由黏接劑15安置於蓋12上。可施加濾光層(圖17中未表示)以覆蓋透明板13之上部表面13a及下部表面13b，從而減輕不利地影響偵測敏感度(例如，半導體裝置11之偵測敏感度)的光洩漏。由於透明板13之側表面不由濾光層覆蓋且與蓋12間隔開，因此可能發生透明板13之側表面的光洩漏。 如本文中所使用且不另外定義，術語「實質上」、「實質性」、「大致」及「約」用以描述及解釋小變化。當與事件或情形結合使用時，術語可涵蓋事件或情形精確發生之情況以及事件或情形極近似於發生之情況。舉例而言，當結合數值使用時，術語可涵蓋小於或等於彼數值之±10%的變化範圍，諸如小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%、或小於或等於±0.05%。術語「實質上共面」可指沿同一平面處於若干微米(μm)內(諸如，沿同一平面處於40 μm內、30 μm內、20 μm內、10 μm內或1 μm內)之兩個表面。舉例而言，若表面之最高點與最低點之間的差不大於5 μm、不大於2 μm、不大於1 μm或不大於0.5 μm，則可認為該表面係平面或實質上平面的。 除非上下文另外明確規定，否則如本文中所使用，單數術語「一(a/an)」及「該」可包括複數個指示物。在對一些實施例之描述中，提供「在」另一組件「上」之組件可涵蓋前一組件直接在後一組件上(例如，與後一組件實體接觸)的狀況以及一或多個介入組件位於前一組件與後一組件之間的狀況。 儘管本發明已參看其特定實施例進行描述及說明，但此等描述及說明並不為限制性的。熟習此項技術者應理解，在不脫離如由所附申請專利範圍界定的本發明之真實精神及範疇的情況下，可作出各種改變且可取代等效物。說明可不必按比例繪製。歸因於製造程序及容限，本發明中之藝術再現與實際裝置之間可存在區別。可存在並未具體說明的本發明之其他實施例。應將本說明書及圖式視為說明性而非限制性的。可作出修改，以使特定情形、材料、物質組成、方法或過程適應於本發明之目標、精神及範疇。所有此類修改意欲在此處所附之申請專利範圍之範疇內。儘管已參考按特定次序執行之特定操作來描述本文中所揭示之方法，但應理解，在不脫離本發明之教示的情況下，可組合、再細分，或重新定序此等操作以形成等效方法。因此，除非本文中具體指示，否則操作之次序及分組並非限制。
1‧‧‧半導體裝置封裝
1'‧‧‧半導體裝置封裝
1''‧‧‧半導體裝置封裝
1'''‧‧‧半導體裝置封裝
2‧‧‧半導體裝置封裝
3‧‧‧半導體裝置封裝
3'‧‧‧半導體裝置封裝
4‧‧‧半導體裝置封裝
5‧‧‧半導體裝置封裝
5'‧‧‧半導體裝置封裝
5''‧‧‧半導體裝置封裝
6‧‧‧半導體裝置封裝
7‧‧‧半導體裝置封裝
8‧‧‧半導體裝置封裝
9‧‧‧半導體裝置封裝
10‧‧‧基板
10a‧‧‧頂面/上部表面
10b‧‧‧下部表面
10'‧‧‧基板
10'a‧‧‧上部表面
10'b‧‧‧下部表面
11‧‧‧半導體裝置
12‧‧‧支撐元件/蓋
12a‧‧‧第一上部表面
12b‧‧‧第二上部表面
12'‧‧‧支撐元件
12'a‧‧‧上部表面
13‧‧‧透明板/罩
13a‧‧‧上部表面
13b‧‧‧下部表面
14‧‧‧蓋
15‧‧‧黏接劑
15'‧‧‧黏接劑層
16‧‧‧黏接劑層/膠帶
17‧‧‧不透明囊封物
18‧‧‧不透明膜
42‧‧‧支撐元件
44‧‧‧蓋
52‧‧‧支撐元件
54‧‧‧蓋
54'‧‧‧蓋
70‧‧‧基板
70a‧‧‧上部表面
70b‧‧‧下部表面
74‧‧‧蓋
74'‧‧‧蓋
103‧‧‧凹座
104‧‧‧凹座
105‧‧‧排氣孔
111‧‧‧導電線
121‧‧‧通孔
122‧‧‧凹入部分
122a‧‧‧上部表面
141‧‧‧延伸部分
421‧‧‧延伸部分
421a‧‧‧上部表面
421b‧‧‧下部表面
421c‧‧‧側表面
441‧‧‧延伸部分
441a‧‧‧上部表面
441b‧‧‧下部表面
441c‧‧‧側表面
541‧‧‧延伸部分
541'‧‧‧延伸部分
541'a‧‧‧上部表面
541'b‧‧‧下部表面
541'c‧‧‧側表面
741‧‧‧延伸部分
741'‧‧‧延伸部分
741'a‧‧‧上部表面
741'b‧‧‧下部表面
741'c‧‧‧側表面
C‧‧‧通道
C'‧‧‧空腔
G‧‧‧間隙
S‧‧‧容納空間
S'‧‧‧空間
X-X‧‧‧線
Y-Y‧‧‧線
圖1A說明根據本發明之一些實施例之半導體裝置封裝的俯視圖。 圖1B說明根據本發明之一些實施例之半導體裝置封裝的橫截面圖。 圖1C說明根據本發明之一些實施例之半導體裝置封裝的橫截面圖。 圖2說明根據本發明之一些實施例之半導體裝置封裝的橫截面圖。 圖3說明根據本發明之一些實施例之半導體裝置封裝的橫截面圖。 圖4說明根據本發明之一些實施例之半導體裝置封裝的橫截面圖。 圖5說明根據本發明之一些實施例之半導體裝置封裝的橫截面圖。 圖6A說明根據本發明之一些實施例之半導體裝置封裝的橫截面圖。 圖6B說明根據本發明之一些實施例之半導體裝置封裝的橫截面圖。 圖7說明根據本發明之一些實施例之半導體裝置封裝的橫截面圖。 圖8A說明根據本發明之一些實施例之半導體裝置封裝的俯視圖。 圖8B說明根據本發明之一些實施例之半導體裝置封裝的橫截面圖。 圖8C說明根據本發明之一些實施例之半導體裝置封裝的橫截面圖。 圖9說明根據本發明之一些實施例之半導體裝置封裝的橫截面圖。 圖10A說明根據本發明之一些實施例之半導體裝置封裝的俯視圖。 圖10B說明根據本發明之一些實施例之半導體裝置封裝的橫截面圖。 圖10C說明根據本發明之一些實施例之半導體裝置封裝的橫截面圖。 圖11說明根據本發明之一些實施例之半導體裝置封裝的橫截面圖。 圖12A說明根據本發明之一些實施例之半導體裝置封裝的俯視圖。 圖12B說明根據本發明之一些實施例之半導體裝置封裝的橫截面圖。 圖12C說明根據本發明之一些實施例之半導體裝置封裝的橫截面圖。 圖13說明根據本發明之一些實施例之半導體裝置封裝的橫截面圖。 圖14說明根據本發明之一些實施例之製造半導體裝置封裝的方法。 圖15說明根據本發明之一些實施例之製造半導體裝置封裝的方法。 圖16說明根據本發明之一些實施例之製造半導體裝置封裝的方法。 圖17說明比較半導體裝置封裝的橫截面圖。

Claims (33)

  1. 一種半導體裝置封裝，其包含： 一支撐元件； 安置於該支撐元件上一透明板； 安置於該透明板下方之一半導體裝置；及 圍繞該透明板之一蓋， 其中該支撐元件及該透明板界定一通道。
  2. 如請求項1之半導體裝置封裝，其進一步包含安置於該支撐元件與該透明板之間且圍繞該半導體裝置的一黏接劑，其中該黏接劑界定一間隙。
  3. 如請求項2之半導體裝置封裝，其中該支撐元件進一步包含一第一部分及一第二部分，且其中該黏接劑之一邊緣鄰近於該第二部分。
  4. 如請求項3之半導體裝置封裝，其中該支撐元件之該第一部分具有一第一上部表面，且該支撐元件之該第二部分具有一第二上部表面，且該支撐元件之該第二部分之該第二上部表面低於該支撐元件之該第一部分之該第一上部表面。
  5. 如請求項1之半導體裝置封裝，其中該蓋包含一不透明材料。
  6. 如請求項1之半導體裝置封裝，其中該蓋包含覆蓋該透明板之一周邊的一延伸部分。
  7. 如請求項6之半導體裝置封裝，其中該蓋之該延伸部分具有一上部表面、一下部表面及在該上部表面與該下部表面之間延伸之一側表面，且其中該側表面係傾斜的。
  8. 如請求項1之半導體裝置封裝，其中該支撐元件及該蓋界定一容納空間，且該透明板安置於該容納空間中。
  9. 如請求項8之半導體裝置封裝，其中一黏接劑層安置於該支撐元件與該蓋之間。
  10. 如請求項1之半導體裝置封裝，其中該支撐元件及該透明板之一下部表面界定該通道。
  11. 如請求項1之半導體裝置封裝，其中該支撐元件包含具有一上部表面、一下部表面及在該上部表面與該下部表面之間延伸之一側表面的一延伸部分，其中該透明板安置於該支撐元件之該延伸部分之該上部表面上，且其中該支撐元件之該延伸部分之該側表面係傾斜的。
  12. 如請求項1之半導體裝置封裝，其進一步包含安置於該透明板之一下部表面上的一不透明膜。
  13. 如請求項12之半導體裝置封裝，其中該不透明膜安置於該透明板之該下部表面之一周邊上。
  14. 如請求項1之半導體裝置封裝，其進一步包含連接至該半導體裝置之一導電線，及囊封該導電線之一不透明囊封物。
  15. 如請求項1之半導體裝置封裝，其中該支撐元件、該透明板及該蓋界定該通道。
  16. 如請求項1之半導體裝置封裝，其中該支撐元件界定與該通道流體連通之一通孔。
  17. 一種半導體裝置封裝，其包含： 一基板； 安置於該基板上之一透明板，該透明板及該基板界定一空間； 安置於該空間中之一半導體裝置；及 安置於該基板上之一蓋，該蓋及該透明板界定一通道， 其中該通道與該空間流體連通。
  18. 如請求項17之半導體裝置封裝，其進一步包含一支撐元件，其中該基板、該支撐元件及該透明板界定該空間。
  19. 如請求項18之半導體裝置封裝，其進一步包含安置於該支撐元件與該透明板之間且圍繞該半導體裝置的一黏接劑，其中該黏接劑界定一間隙。
  20. 如請求項19之半導體裝置封裝，其中該支撐元件界定一凹座，其中該黏接劑之一邊緣鄰近於該凹座。
  21. 如請求項18之半導體裝置封裝，其中該透明板安置於該支撐元件上。
  22. 如請求項18之半導體裝置封裝，其中該支撐元件及該蓋界定一容納空間，且該透明板安置於該容納空間中。
  23. 如請求項18之半導體裝置封裝，其中該支撐元件包含具有一上部表面、一下部表面及在該上部表面與該下部表面之間延伸之一側表面的一延伸部分，其中該透明板安置於該支撐元件之該延伸部分之該上部表面上，且其中該支撐元件之該延伸部分之該側表面係傾斜的。
  24. 如請求項18之半導體裝置封裝，其中該基板、該支撐元件、該蓋及該透明板界定該通道。
  25. 如請求項17之半導體裝置封裝，其中該基板界定一空腔，且該半導體裝置安置於空腔中。
  26. 如請求項17之半導體裝置封裝，其中該蓋包含一不透明材料。
  27. 如請求項17之半導體裝置封裝，該蓋包含覆蓋該透明板之一周邊的一延伸部分。
  28. 如請求項27之半導體裝置封裝，其中該蓋之該延伸部分具有一上部表面、一下部表面及在該上部表面與該下部表面之間延伸之一側表面，且其中該蓋之該延伸部分之該側表面係傾斜的。
  29. 如請求項17之半導體裝置封裝，其進一步包含安置於該透明板之一下部表面上的一不透明膜。
  30. 如請求項29之半導體裝置封裝，其中該不透明膜安置於該透明板之該下部表面之一周邊上。
  31. 如請求項17之半導體裝置封裝，其進一步包含連接至該半導體裝置之一導電線，及囊封該導電線之一不透明囊封物。
  32. 如請求項17之半導體裝置封裝，其中該基板、該蓋及該透明板界定該通道。
  33. 一種半導體裝置封裝，其包含： 一支撐元件； 安置於該支撐元件上之一透明板； 安置於該透明板下方之一半導體裝置；及 圍繞該透明板之一蓋， 其中該透明板及該蓋界定一通道。
TW107100109A 2017-01-03 2018-01-02 半導體裝置封裝及其製造方法 TWI726185B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762441901P 2017-01-03 2017-01-03
US62/441,901 2017-01-03
US15/844,276 2017-12-15
US15/844,276 US10658255B2 (en) 2017-01-03 2017-12-15 Semiconductor device package and a method of manufacturing the same

Publications (2)

Publication Number Publication Date
TW201841307A true TW201841307A (zh) 2018-11-16
TWI726185B TWI726185B (zh) 2021-05-01

Family

ID=62711235

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107100109A TWI726185B (zh) 2017-01-03 2018-01-02 半導體裝置封裝及其製造方法

Country Status (3)

Country Link
US (4) US10658255B2 (zh)
CN (1) CN108336028B (zh)
TW (1) TWI726185B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180315894A1 (en) * 2017-04-26 2018-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
KR102537080B1 (ko) * 2018-05-31 2023-05-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 패키지
US11408759B2 (en) * 2019-06-06 2022-08-09 Moxxly Llc Pressure based volume sensor for liquid receptacle
US11515220B2 (en) * 2019-12-04 2022-11-29 Advanced Semiconductor Engineering, Inc. Semiconductor package structures and methods of manufacturing the same
JP7445854B2 (ja) * 2021-10-27 2024-03-08 日亜化学工業株式会社 発光モジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548895B1 (en) * 2001-02-21 2003-04-15 Sandia Corporation Packaging of electro-microfluidic devices
TW506622U (en) 2001-10-19 2002-10-11 Taiwan Ic Packaging Corp Packaging structure improvement photosensitive semiconductor device
JP2004342992A (ja) * 2003-05-19 2004-12-02 Seiko Epson Corp 光デバイス及びその製造方法、光モジュール並びに電子機器
US6953891B2 (en) * 2003-09-16 2005-10-11 Micron Technology, Inc. Moisture-resistant electronic device package and methods of assembly
TWI285415B (en) * 2005-08-01 2007-08-11 Advanced Semiconductor Eng Package structure having recession portion on the surface thereof and method of making the same
JP4697077B2 (ja) * 2006-07-12 2011-06-08 日立電線株式会社 光モジュール
CN101114637B (zh) * 2006-07-25 2010-05-12 日月光半导体制造股份有限公司 半导体元件封装结构
JP4690963B2 (ja) * 2006-08-09 2011-06-01 株式会社日立製作所 多チャンネル光モジュールの製造方法
WO2009011140A1 (ja) * 2007-07-19 2009-01-22 Fujikura Ltd. 半導体パッケージとその製造方法
US8269883B2 (en) * 2008-01-10 2012-09-18 Sharp Kabushiki Kaisha Solid image capture device and electronic device incorporating same
US9075225B2 (en) * 2009-10-28 2015-07-07 Alentic Microscience Inc. Microscopy imaging
JP5123987B2 (ja) * 2010-05-28 2013-01-23 日本電波工業株式会社 圧電デバイス、および圧電デバイスの周波数調整方法
US8399265B2 (en) * 2011-03-14 2013-03-19 Infineon Technologies Ag Device for releasably receiving a semiconductor chip
CN106024821B (zh) * 2016-07-07 2019-03-15 南京大学 一种太赫兹波探测器件封装

Also Published As

Publication number Publication date
US20180190553A1 (en) 2018-07-05
TWI726185B (zh) 2021-05-01
US20200243408A1 (en) 2020-07-30
US20220208623A1 (en) 2022-06-30
US10658255B2 (en) 2020-05-19
CN108336028A (zh) 2018-07-27
US11862525B2 (en) 2024-01-02
US20240145319A1 (en) 2024-05-02
US11276616B2 (en) 2022-03-15
CN108336028B (zh) 2021-07-27

Similar Documents

Publication Publication Date Title
TWI726185B (zh) 半導體裝置封裝及其製造方法
US10396783B2 (en) Optical module, manufacturing method thereof and electronic apparatus
TWI540709B (zh) 光電封裝體及其製造方法
TWI597786B (zh) 半導體封裝結構及其製法
US20090321867A1 (en) Method for production of packaged electronic components, and a packaged electronic component
CN209401614U (zh) 环境光传感器封装体
JP2010166021A (ja) 半導体装置及びその製造方法
JP2019036704A (ja) 積層型センサ実装構造
TW201507121A (zh) 固態影像感測裝置及固態影像感測裝置之製造方法
WO2010140545A1 (ja) 湿度検出センサパッケージ及びその製造方法
TW201546913A (zh) 指紋辨識晶片封裝模組的製造方法
TWM455258U (zh) 具有氣室缺口之影像感測器結構
TW201349410A (zh) 晶片封裝結構及方法
TWI830490B (zh) 半導體裝置封裝及其製造方法
TW201917838A (zh) 半導體封裝器件及其製造方法
US20210175135A1 (en) Semiconductor package structures and methods of manufacturing the same
JP6104624B2 (ja) 半導体デバイスの製造方法および半導体デバイス
CN107579086A (zh) 半导体器件和半导体器件的制造方法
WO2014027476A1 (ja) 半導体デバイス
TWI755718B (zh) 鏡頭封裝模組及其製作方法
TWI745575B (zh) 半導體裝置封裝及其製造方法
TW201713105A (zh) 攝像模組及其製造方法
TWI740059B (zh) 光學封裝裝置
TWI841515B (zh) 半導體裝置封裝及其製造方法
TWI782857B (zh) 感測器封裝結構