CN108336028A - 半导体设备封装及其制造方法 - Google Patents

半导体设备封装及其制造方法 Download PDF

Info

Publication number
CN108336028A
CN108336028A CN201810001965.0A CN201810001965A CN108336028A CN 108336028 A CN108336028 A CN 108336028A CN 201810001965 A CN201810001965 A CN 201810001965A CN 108336028 A CN108336028 A CN 108336028A
Authority
CN
China
Prior art keywords
transparent panel
support component
semiconductor devices
lid
devices according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810001965.0A
Other languages
English (en)
Other versions
CN108336028B (zh
Inventor
林琮嵛
王培于
许峻玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN108336028A publication Critical patent/CN108336028A/zh
Application granted granted Critical
Publication of CN108336028B publication Critical patent/CN108336028B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/14—Housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H01L2924/1659—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H01L2924/17151—Frame comprising an aperture, e.g. for pressure control, encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

一种半导体设备封装，其包含支撑元件、安置于所述支撑元件上的透明板、安置于所述透明板下方的半导体设备，以及围绕所述透明板的盖。所述支撑元件及所述透明板限定通道。

Description

半导体设备封装及其制造方法
相关申请的交叉引用
本申请主张2017年1月3日申请的第62/441,901号美国临时申请的权益及优先权，所述美国临时申请的内容以全文引用的方式并入本文中。
技术领域
本发明涉及一种半导体设备封装，且涉及一种具有支撑元件及支撑元件上的透明板的半导体设备封装，支撑元件及透明板限定通道。
背景技术
盖用以保护衬底上的裸片及其它电子设备免受湿气、灰尘、粒子等等影响。盖胶接到衬底以形成半导体设备封装。然而，归因于由制造半导体设备封装的操作中的热循环(例如，可加热半导体设备封装以固化盖与衬底之间的胶)引起的爆米花效应(例如，归因于热膨胀或移动)，盖可与衬底脱离。
发明内容
在一些实施例中，根据一方面，一种半导体设备封装包含支撑元件、安置于所述支撑元件上的透明板、安置于所述透明板下方的半导体设备及围绕所述透明板的盖。所述支撑元件及所述透明板限定通道。
在一些实施例中，根据另一方面，一种半导体设备封装包含衬底、安置于所述衬底上的透明板、半导体设备及安置于所述衬底上的盖。所述透明板及所述衬底限定空间。所述半导体设备安置于所述空间中。所述盖及所述透明板限定通道。所述通道与所述空间流体连通。
在一些实施例中，根据另一方面，一种半导体设备封装包含支撑元件、安置于所述支撑元件上的透明板、安置于所述透明板下方的半导体设备及围绕所述透明板的盖。所述透明板及所述盖限定通道。
附图说明
图1A说明根据本发明的一些实施例的半导体设备封装的俯视图。
图1B说明根据本发明的一些实施例的半导体设备封装的横截面图。
图1C说明根据本发明的一些实施例的半导体设备封装的横截面图。
图2说明根据本发明的一些实施例的半导体设备封装的横截面图。
图3说明根据本发明的一些实施例的半导体设备封装的横截面图。
图4说明根据本发明的一些实施例的半导体设备封装的横截面图。
图5说明根据本发明的一些实施例的半导体设备封装的横截面图。
图6A说明根据本发明的一些实施例的半导体设备封装的横截面图。
图6B说明根据本发明的一些实施例的半导体设备封装的横截面图。
图7说明根据本发明的一些实施例的半导体设备封装的横截面图。
图8A说明根据本发明的一些实施例的半导体设备封装的俯视图。
图8B说明根据本发明的一些实施例的半导体设备封装的横截面图。
图8C说明根据本发明的一些实施例的半导体设备封装的横截面图。
图9说明根据本发明的一些实施例的半导体设备封装的横截面图。
图10A说明根据本发明的一些实施例的半导体设备封装的俯视图。
图10B说明根据本发明的一些实施例的半导体设备封装的横截面图。
图10C说明根据本发明的一些实施例的半导体设备封装的横截面图。
图11说明根据本发明的一些实施例的半导体设备封装的横截面图。
图12A说明根据本发明的一些实施例的半导体设备封装的俯视图。
图12B说明根据本发明的一些实施例的半导体设备封装的横截面图。
图12C说明根据本发明的一些实施例的半导体设备封装的横截面图。
图13说明根据本发明的一些实施例的半导体设备封装的横截面图。
图14说明根据本发明的一些实施例的制造半导体设备封装的方法。
图15说明根据本发明的一些实施例的制造半导体设备封装的方法。
图16说明根据本发明的一些实施例的制造半导体设备封装的方法。
图17说明比较半导体设备封装的横截面图。
具体实施方式
贯穿图式及详细描述使用共同参考编号以指示相同或相似组件。本发明的实施例将自结合随附图式的以下详细描述更易于理解。
对于如相关联图中所展示的组件的定向，关于某一组件或某一组组件，或一组件或一组组件的某一平面而指定空间描述，例如“在…之上”、“在…之下”、“上”、“左”、“右”、“下”、“顶部”、“底部”、“竖直”、“水平”、“侧”、“较高”、“下部”、“上部”、“在…上方”、“在…下方”等等。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施可以任何定向或方式在空间上布置，其限制条件为本发明的实施例的优点不因此布置而有偏差。
图1A为根据本发明的一些实施例的半导体设备封装1的俯视图。半导体设备封装1包含衬底10、支撑元件12、半导体设备11及粘合剂15。
支撑元件12安置于衬底10上。半导体设备11安置于衬底10上。支撑元件12限定为容纳半导体设备11的开口或空间。支撑元件12围绕半导体设备11。半导体设备11可包含发光二极管(LED)、光学传感器、压力传感器或其它半导体设备。半导体设备11可包含倒装芯片型半导体设备。半导体设备11可包含线接合型半导体设备。
粘合剂15安置于支撑元件12上。粘合剂15安置于支撑元件12的内部周边上(例如，沿限定为容纳半导体设备11的开口或空间的支撑元件12的边缘)。粘合剂15不连续地围绕半导体设备11(例如，围绕半导体设备11的一部分)。粘合剂15的一端与粘合剂15的另一端分离间隙(G)。在一或多个实施例中，粘合剂15连续地围绕半导体设备11的周界，除周界的对应于间隙(G)的一部分以外。在一些实施例中，支撑元件12的对应于间隙(G)(例如，邻近于间隙(G))的一部分可构成支撑元件12的凹口或凹陷部的至少一部分。粘合剂15的边缘邻近于凹口。支撑元件12的凹口的深度可介于约40μm到约60μm范围内。支撑元件12可包含一或多个内拐角，且间隙(G)可安置成邻近于支撑元件12的内拐角中的一或多者。间隙(G)可安置成邻近于支撑元件12的内周边的任何部分。
图1B为根据本发明的一些实施例的横越图1A中的线Y-Y的半导体设备封装1的横截面图。半导体设备封装1包含衬底10、半导体设备11、支撑元件12、透明板/罩13、粘合剂15、粘合剂层15'及盖14。
衬底10具有上部表面10a及与上部表面10a相对的下部表面10b。支撑元件12安置于衬底10的上部表面10a上。支撑元件12可经由粘合剂层15'(例如，粘合剂层15'的第二部分，图1B中未表示)紧固到衬底10。支撑元件12具有阶梯形结构。支撑元件12可为盖。盖14安置于支撑元件12上。盖14经由粘合剂层15'紧固到支撑元件12。盖14包含不透明材料(例如，对于半导体设备11经配置以处理的光，具有约20％或更小，或约10％或更小的透光度的材料)。盖14包含延伸部分141。延伸部分141在透明板13的至少一部分上方延伸。延伸部分141覆盖透明板13的周边(例如，覆盖透明板13的上部表面13a的周边部分，所述周边部分构成透明板13的上部表面13a的总表面积的约20％或更小，透明板13的上部表面13a的总表面积的约15％或更小，透明板13的上部表面13a的总表面积的约10％或更小，或更小)。对于半导体设备11经配置以处理的光，透明板13可具有约80％或更大，或约90％或更大的透光度。半导体设备11可安置于透明板13下方。延伸部分141减轻了透明板13的侧表面的光泄漏。支撑元件12及盖14限定容纳空间(S)。支撑元件12的材料可与盖14的材料相同或不同。
半导体设备11安置于衬底10的上部表面10a上。半导体设备11包含电连接到衬底10的导电线111。衬底10及支撑元件12限定空间(S')。衬底10及透明板13限定空间(S')。衬底10、支撑元件12及透明板13限定空间(S')。衬底10、支撑元件12、粘合剂15及透明板13限定空间(S')。半导体设备11安置于空间(S')中。
透明板13具有上部表面13a及与上部表面13a相对的下部表面13b。可施加滤光层(图1B中未表示)以覆盖透明板13的上部表面13a或下部表面13b，从而减轻不利地影响检测敏感度(例如，半导体设备11的检测敏感度)的光泄漏。滤光层可覆盖透明板13的上部表面13a及下部表面13b两者。透明板13安置于支撑元件12的阶梯形凹口上。透明板13安置于容纳空间(S)中。透明板13经由粘合剂15紧固到支撑元件12。安置于支撑元件12与透明板13之间的粘合剂15不连续地围绕半导体设备11(例如，围绕半导体设备11的一部分)。
粘合剂15限定间隙(G)。在对应于间隙(G)的部分处，透明板13与支撑元件12分离。透明板13及支撑元件12限定通道(C)。透明板13的下部表面13b及支撑元件12限定通道(C)。透明板13及盖14限定通道(C)。支撑元件12及粘合剂15限定通道(C)。透明板13及粘合剂15限定通道(C)。支撑元件12及盖14限定通道(C)。支撑元件12、粘合剂层15'及盖14限定通道(C)。支撑元件12、粘合剂15及盖14限定通道(C)。支撑元件12、透明板13及盖14限定通道(C)。支撑元件12、透明板13、粘合剂15及盖14限定通道(C)。支撑元件12、透明板13、粘合剂层15'及盖14限定通道(C)。支撑元件12、透明板13、粘合剂15、粘合剂层15'及盖14限定通道(C)。通道(C)与空间(S')流体/空气连通。通道(C)可用作排气通道以释放蒸气或湿气。通道(C)可包含弯曲或曲折的路径。通道(C)可减轻光、水及粒子泄漏。间隙(G)可构成通道(C)的至少一部分。预期可另外或替代地在其它位置处提供间隙(G)。通道(C)可帮助防止归因于在制造半导体设备封装的操作中的热循环期间的爆米花效应而导致的盖14脱离。
图1C为根据本发明的一些实施例的横越图1A中的线X-X的半导体设备封装1的横截面图。粘合剂15安置于支撑元件12与透明板13之间。粘合剂15围绕半导体设备11(例如，安置于半导体设备11的相对侧上)。
图2为根据本发明的一些实施例的半导体设备封装1'的横截面图。图2的结构类似于图1B的结构，除了衬底10限定凹口103以外。凹口103经安置成邻近于支撑元件12的内侧表面。
图3为根据本发明的一些实施例的半导体设备封装1”的横截面图。图3的结构类似于图1B的结构，除了衬底10限定凹口104以外。凹口104安置于支撑元件12的下部表面下方。凹口104可沿衬底10的外侧表面延伸。凹口104可容纳粘合剂层15'，或可省略粘合剂层15'。
图4为根据本发明的一些实施例的半导体设备封装1”'的横截面图。图4的结构类似于图3的结构，除了支撑元件12进一步包含通孔121以外。通孔121(其可包含(例如)通道)与凹口104连通。衬底10的对应于凹口104的部分及支撑元件12的对应于通孔121的部分省略粘合剂层15'。衬底10、支撑元件12、透明板13及盖14限定通道(C)。通道(C)包含两个弯曲或曲折的路径，且至少一个此类路径可包含凹口104和/或通孔121。此可提供较高效地释放蒸气或湿气的通道(C)。
图5为根据本发明的一些实施例的半导体设备封装2的横截面图。图5的结构类似于图1B的结构，除了支撑元件12进一步包含凹入部分122以外。凹入部分122可安置于间隙(G)下方。粘合剂15的边缘邻近于凹入部分122(未图示)。支撑元件12具有第一上部表面12a及第二上部表面12b(例如，分别对应于最高阶梯形部分及中间高度的阶梯形部分)。凹入部分122具有上部表面122a(例如，对应于最低阶梯形部分)。凹入部分122的上部表面122a低于支撑元件12的第二上部表面12b(例如，衬底10的上表面10a与支撑元件12的第二上部表面12b之间的距离对衬底10的上表面10a与凹入部分122的上部表面122a之间的距离的比率为约1.3或更大，约1.6或更大，约1.9或更大，约2.2或更大，或约2.5或更大)。在经由粘合剂15将透明板13紧固到支撑元件12之后，粘合剂15的析水(bleeding)可流动到支撑元件12的凹入部分122，且在通道的对应于凹入部分122的一部分处的较大宽度的通道(C)可容纳析水粘合剂15的至少一部分且仍维持透明板13与凹入部分122之间的空间。
凹入部分122的上部表面122a与支撑元件12的第二上部表面12b之间的竖直距离可介于约40μm到约60μm范围内。
图6A为根据本发明的一些实施例的半导体设备封装3的横截面图。图6A的结构类似于图1B的结构，除了省略盖14及粘合剂层15'且支撑元件12的上部表面12a与透明板13的上部表面13a大体上共面以外。支撑元件12为盖。支撑元件12及透明板13限定通道(C)。支撑元件12包含不透明材料。
在一些实施例中，粘合剂层16或胶带16可安置于支撑元件12的上部表面12a及透明板13的上部表面13a上。胶带16可保护透明板13且帮助避免透明板13的上部表面13a受到损坏或污染。可在单一化操作之后去除胶带16。胶带16还可应用于本发明的其它实施例。
图6B为根据本发明的一些实施例的半导体设备封装3'的横截面图。图6B的半导体设备封装3'类似于图6A的半导体设备封装3，除了支撑元件12'的高度或厚度大于支撑元件12的高度或厚度以外。支撑元件12'的上部表面12'a高于透明板13的上部表面13a(例如，支撑元件12'的上部表面12'a不与透明板13的上部表面13a共面)。胶带16与透明板13间隔开。胶带16不与透明板13接触。在去除胶带16之后，胶带16的残余材料不安置于透明板13的上部表面13a上。
图7为根据本发明的一些实施例的半导体设备封装4的横截面图。图7的半导体设备封装4类似于图1B的半导体设备封装1，除了半导体设备封装4包含不透明包封物17、不透明膜18、包含延伸部分421的支撑元件42及盖44的具有具斜率的侧表面441c的延伸部分441以外。
半导体设备封装4包含衬底10、半导体设备11、支撑元件42、透明板13、粘合剂15、粘合剂层15'及盖44。支撑元件42可为盖。
半导体设备11的导电线111由不透明包封物17包封。不透明包封物17可用作导线黑色图案(wire black pattern)以阻挡入射光抵达导电线111，以避免反射到半导体设备11的非所需入射光。可根据设计规范而调整不透明包封物17的大小(例如，厚度或直径)。
支撑元件42经由粘合剂层15'安置于衬底10上。支撑元件42围绕半导体设备11。支撑元件42包含延伸部分421。延伸部分421具有上部表面421a、下部表面421b及侧表面421c。侧表面421c具有斜率(例如，相对于上部表面421a或下部表面421b的斜率)。侧表面421c的斜率可为正斜率或负斜率。侧表面421c可为沿斜率大体上平坦的。支撑元件42的延伸部分421可用作支撑台或支撑架以支撑透明板13。
透明板13安置于延伸部分421的上部表面421a上。粘合剂15安置于透明板13与延伸部分421之间。不透明膜18安置于透明板13的下部表面13b上。不透明膜18安置于透明板13的周边上(例如，覆盖透明板13的下部表面13b的周边部分，所述周边部分构成透明板13的下部表面13b的总表面积的约20％或更小，透明板13的下部表面13b的总表面积的约15％或更小，透明板13的下部表面13b的总表面积的约10％或更小，或更小)。不透明膜18可用作玻璃黑色图案(glass black pattern)以阻挡非所需入射光穿过透明板13抵达导电线111，此可产生正由半导体设备11接收的噪声。不透明膜18的材料可与不透明包封物17的材料相同或不同。可根据设计规范而调整不透明膜18的大小(例如，厚度、长度或宽度)。衬底10及透明板13限定空间(S')。衬底10及支撑元件42限定空间(S')。衬底10、支撑元件42及透明板13限定空间(S')。衬底10、支撑元件42、粘合剂15及透明板13限定空间(S')。
盖44经由粘合剂层15'安置于支撑元件42上。盖44包含延伸部分441。延伸部分441具有上部表面441a、下部表面441b及侧表面441c。侧表面441c在上部表面441a与下部表面441b之间延伸。侧表面441c具有斜率。侧表面441c的斜率可为正斜率或负斜率。延伸部分441的侧表面441c的设计可易于反射非所需光，以避免非所需入射光穿过透明板13且到达半导体设备11。盖44包含不透明材料。支撑元件42及盖44限定容纳空间(S)。透明板13安置于容纳空间(S)中。支撑元件42的材料可与盖44的材料相同或不同。
透明板13及支撑元件42限定通道(C)。透明板13的下部表面13b及支撑元件42限定通道(C)。透明板13及盖44限定通道(C)。支撑元件42及粘合剂15限定通道(C)。支撑元件42及盖44限定通道(C)。支撑元件42、透明板13及盖44限定通道(C)。支撑元件42、透明板13及粘合剂15限定通道(C)。支撑元件42、透明板13、粘合剂15及盖44限定通道(C)。支撑元件42、透明板13、粘合剂层15'及盖44限定通道(C)。支撑元件42、透明板13、粘合剂15、粘合剂层15'及盖44限定通道(C)。通道(C)与空间(S')流体/空气连通。通道(C)可用作排气通道以释放蒸气或湿气。通道(C)可包含弯曲或曲折的路径。
图8A为根据本发明的一些实施例的半导体设备封装5的俯视图。半导体设备封装5包含衬底10、半导体设备11、粘合剂15及支撑元件52。
粘合剂15安置于衬底10上。半导体设备11安置于衬底10上。支撑元件52安置于粘合剂15上。支撑元件52限定开口或空间以容纳半导体设备11。支撑元件52围绕半导体设备11。半导体设备11可包含发光二极管(LED)、光学传感器、压力传感器或其它半导体设备。半导体设备11可包含倒装芯片型半导体设备。半导体设备11可包含线接合型半导体设备。
粘合剂15不连续地围绕半导体设备11(例如，围绕半导体设备11的一部分)。粘合剂15的一端与粘合剂15的另一端分离间隙(G)。在一或多个实施例中，粘合剂15连续地围绕半导体设备11的周界，除周界的对应于间隙(G)的一部分以外。在一些实施例中，支撑元件52的对应于间隙(G)(例如，邻近于间隙(G))的底部部分可为支撑元件52的凹口或凹陷部。粘合剂15的边缘邻近于凹口。支撑元件52的凹口的深度可介于约40μm到约60μm范围内。支撑元件52可包含一或多个底部拐角，且间隙(G)可安置成邻近于支撑元件52的底部拐角中的一或多者。间隙(G)可安置成邻近于支撑元件52的底部的任何部分。
图8B为根据本发明的一些实施例的横越图8A中的线Y-Y的半导体设备封装5的横截面图。半导体设备封装5包含衬底10、半导体设备11、粘合剂15、粘合剂层15'、支撑元件52、透明板/罩13及盖54。
衬底10具有上部表面10a及与上部表面10a相对的下部表面10b。支撑元件52安置于衬底10的上部表面10a上。支撑元件52经由粘合剂15紧固到衬底10。支撑元件52可为屏障或盖。支撑元件52可包含焊料掩模、光阻或其它合适材料。安置于衬底10与支撑元件52之间的粘合剂15不连续地围绕半导体设备11(例如，围绕半导体设备11的一部分)。盖54安置于衬底10的上部表面10a上。盖54经由粘合剂层15'紧固到衬底10。盖54围绕半导体设备11。盖54围绕支撑元件52。盖54围绕透明板13。衬底10与盖54之间的粘合剂层15'围绕半导体设备11。粘合剂层15'围绕支撑元件52。盖54包含不透明材料。盖54包含延伸部分541。延伸部分541在透明板13的至少一部分上方延伸。延伸部分541覆盖透明板13的周边(例如，覆盖透明板13的上部表面13a的周边部分，所述周边部分构成透明板13的上部表面13a的总表面积的约20％或更小，透明板13的上部表面13a的总表面积的约15％或更小，透明板13的上部表面13a的总表面积的约10％或更小，或更小)。延伸部分541减轻了透明板13的侧表面的光泄漏。支撑元件52及盖54限定容纳空间(S)。支撑元件52的材料可与盖54的材料相同或不同。
半导体设备11安置于衬底10的上部表面10a上。半导体设备11包含电连接到衬底10的导电线111。衬底10及支撑元件52限定空间(S')。衬底10及透明板13限定空间(S')。衬底10、支撑元件52及透明板13限定空间(S')。半导体设备11安置于空间(S')中。
透明板13具有上部表面13a及与上部表面13a相对的下部表面13b。可施加滤光层(图8B中未表示)以覆盖透明板13的上部表面13a或下部表面13b，从而减轻不利地影响检测敏感度(例如，半导体设备11的检测敏感度)的光泄漏。滤光层可覆盖透明板13的上部表面13a及下部表面13b两者。透明板13安置于支撑元件52上。透明板13安置于容纳空间(S)中。
粘合剂15限定间隙(G)。在对应于间隙(G)的部分处，支撑元件52与衬底10分离。衬底10及支撑元件52限定通道(C)。支撑元件52的下部表面及衬底10限定通道(C)。支撑元件52及粘合剂15限定通道(C)。透明板13及粘合剂15限定通道(C)。衬底10及盖54限定通道(C)。支撑元件52及盖54限定通道(C)。透明板13及盖54限定通道(C)。支撑元件52、透明板13及盖54限定通道(C)。衬底10、透明板13及盖54限定通道(C)。支撑元件52、粘合剂15及盖54限定通道(C)。衬底10、支撑元件52、透明板13及盖54限定通道(C)。衬底10、支撑元件52、粘合剂15、透明板13及盖54限定通道(C)。衬底10、支撑元件52、透明板13、粘合剂层15'及盖54限定通道(C)。衬底10、支撑元件52、透明板13、粘合剂15、粘合剂层15'及盖54限定通道(C)。通道(C)与空间(S')流体/空气连通。通道(C)可用作供释放蒸气或湿气的排气通道。通道(C)可包含弯曲或曲折的路径。通道(C)可减轻光、水及粒子泄漏。间隙(G)可构成通道(C)的至少一部分。预期可另外或替代地在其它位置处提供间隙(G)。通道(C)可帮助防止归因于在制造半导体设备封装的操作中的热循环期间的爆米花效应而导致的盖54脱离。
图8C为根据本发明的一些实施例的横越图8A中的线X-X的半导体设备封装5的横截面图。粘合剂15安置于衬底10与支撑元件52之间。粘合剂15围绕半导体设备11。
图9为根据本发明的一些实施例的半导体设备封装5'的横截面图。图9的结构类似于图8B的结构，除了衬底10限定凹口104以外。凹口104安置于支撑元件52的下部表面下方。凹口104可沿衬底10的外侧表面延伸。衬底10的对应于凹口104的一部分可省略粘合剂层15'，或可使粘合剂层15'安置于其上。
图10A为根据本发明的一些实施例的半导体设备封装5”的俯视图。半导体设备封装5”包含衬底10、半导体设备11、粘合剂15及支撑元件52。
粘合剂15安置于支撑元件52上。半导体设备11安置于衬底10上。支撑元件52安置于衬底10上。支撑元件52限定开口或空间以容纳半导体设备11。支撑元件52围绕半导体设备11。半导体设备11可包含发光二极管(LED)、光学传感器、压力传感器或其它半导体设备。半导体设备11可包含倒装芯片型半导体设备。半导体设备11可包含线接合型半导体设备。
粘合剂15不连续地围绕半导体设备11(例如，围绕半导体设备11的一部分)。粘合剂15的一端与粘合剂15的另一端分离间隙(G)。在一些实施例中，支撑元件52的对应于间隙(G)(例如，邻近于间隙(G))的底部部分可为凹口或凹陷部。粘合剂15的边缘邻近于凹口。支撑元件52的凹口的深度可介于约40μm到约60μm范围内。支撑元件52可包含一或多个顶部拐角，且间隙(G)可安置成邻近于支撑元件52的顶部拐角中的一或多者。间隙(G)可安置成邻近于支撑元件52的顶部的任何部分。
图10B为根据本发明的一些实施例的横越图10A中的线Y-Y的半导体设备封装5”的横截面图。半导体设备封装5”包含衬底10、半导体设备11、粘合剂15、粘合剂层15'、支撑元件52、透明板/罩13及盖54。
衬底10具有上部表面10a及与上部表面10a相对的下部表面10b。支撑元件52安置于衬底10的上部表面10a上。支撑元件52可为屏障或盖。支撑元件52可包含焊料掩模、光阻或其它合适材料。盖54安置于衬底10的上部表面10a上。盖54经由粘合剂层15'紧固到衬底10。盖54围绕半导体设备11。盖54围绕支撑元件52。盖54围绕透明板13。安置于衬底10与盖54之间的粘合剂层15'围绕半导体设备11。粘合剂层15'围绕支撑元件52。盖54包含不透明材料。盖54包含延伸部分541。延伸部分541在透明板13的至少一部分上方延伸。延伸部分541覆盖透明板13的周边(例如，覆盖透明板13的上部表面13a的周边部分，所述周边部分构成透明板13的上部表面13a的总表面积的约20％或更小，透明板13的上部表面13a的总表面积的约15％或更小，透明板13的上部表面13a的总表面积的约10％或更小，或更小)。延伸部分541减轻了透明板13的侧表面的光泄漏。支撑元件52及盖54限定容纳空间(S)。支撑元件52的材料可与盖54的材料相同或不同。
半导体设备11安置于衬底10的上部表面10a上。半导体设备11包含电连接到衬底10的导电线111。衬底10及支撑元件52限定空间(S')。衬底10及透明板13限定空间(S')。衬底10、支撑元件52及透明板13限定空间(S')。半导体设备11安置于空间(S')中。
透明板13具有上部表面13a及与上部表面13a相对的下部表面13b。可施加滤光层(图8B中未表示)以覆盖透明板13的上部表面13a或下部表面13b，从而减轻不利地影响检测敏感度(例如，半导体设备11的检测敏感度)的光泄漏。滤光层可覆盖透明板13的上部表面13a及下部表面13b两者。透明板13经由粘合剂15安置于支撑元件52上。透明板13安置于容纳空间(S)中。安置于支撑元件52与透明板13之间的粘合剂15不连续地围绕半导体设备11(例如，围绕半导体设备11的一部分)。
粘合剂15限定间隙(G)。在对应于间隙(G)的部分处，支撑元件52与透明板13分离。支撑元件52及透明板13限定通道(C)。支撑元件52的下部表面及透明板13限定通道(C)。支撑元件52及盖54限定通道(C)。支撑元件52及粘合剂15限定通道(C)。透明板13及粘合剂15限定通道(C)。透明板13及盖54限定通道(C)。支撑元件52、透明板13及盖54限定通道(C)。透明板13、粘合剂15及盖54限定通道(C)。支撑元件52、粘合剂15及透明板13限定通道(C)。支撑元件52、粘合剂15及盖54限定通道(C)。支撑元件52、透明板13、粘合剂层15'及盖54限定通道(C)。支撑元件52、透明板13、粘合剂15、粘合剂层15'及盖54限定通道(C)。通道(C)与空间(S')流体/空气连通。通道(C)可用作排气通道以释放蒸气或湿气。通道(C)可包含弯曲或曲折的路径。通道(C)可减轻光、水及粒子泄漏。间隙(G)可构成通道(C)的至少一部分。预期可另外或替代地在其它位置处提供间隙(G)。通道(C)可帮助防止归因于在制造半导体设备封装的操作中的热循环期间的爆米花效应而导致的盖54脱离。
图10C为根据本发明的一些实施例的横越图10A中的线X-X的半导体设备封装5”的横截面图。粘合剂15安置于支撑元件52与透明板13之间。粘合剂15围绕半导体设备11。
图11为根据本发明的一些实施例的半导体设备封装6的横截面图。图11的半导体设备封装6类似于图8B的半导体设备封装5，除了半导体设备封装6包含不透明包封物17、不透明膜18及盖54'的具有具斜率的侧表面541'c的延伸部分541'以外。
半导体设备封装6包含衬底10、包含导电线111的半导体设备11、支撑元件52、透明板13、粘合剂15、粘合剂层15'及盖54'。支撑元件52可为屏障或盖。
半导体设备11的导电线111由不透明包封物17包封。不透明包封物17可用作导线黑色图案以阻挡入射光抵达导电线111，以避免反射到半导体设备11的非所需入射光。可根据设计规范而调整不透明包封物17的大小(例如，厚度或直径)。
支撑元件52经由粘合剂15安置于衬底10上。支撑元件52围绕半导体设备11。
透明板13安置于支撑元件52上。不透明膜18安置于透明板13的下部表面13b上。不透明膜18安置于透明板13的周边上(例如，覆盖透明板13的下部表面13b的周边部分，所述周边部分构成透明板13的下部表面13b的总表面积的约20％或更小，透明板13的下部表面13b的总表面积的约15％或更小，透明板13的下部表面13b的总表面积的约10％或更小，或更小)。不透明膜18可用作玻璃黑色图案以阻挡非所需入射光穿过透明板13抵达导电线111，此可产生正由半导体设备11接收的噪声。不透明膜18的材料可与不透明包封物17的材料相同或不同。可根据设计规范而调整不透明膜18的大小(例如，厚度、长度或宽度)。衬底10及透明板13限定空间(S')。衬底10及支撑元件52限定空间(S')。衬底10、支撑元件52及透明板13限定空间(S')。衬底10、支撑元件52、粘合剂15及透明板13限定空间(S')。
盖54'经由粘合剂层15'安置于衬底10上。盖54'包含延伸部分541'。延伸部分541'具有上部表面541'a、下部表面541'b及侧表面541'c。侧表面541'c在上部表面541'a与下部表面541'b之间延伸。侧表面541'c具有斜率(例如，相对于上部表面541'a或下部表面541'b的斜率)。侧表面541'c的斜率可为正斜率或负斜率。侧表面541'c可为沿斜率大体上平坦的。延伸部分541'的侧表面541'c的设计可易于反射非所需光，以避免非所需入射光穿过透明板13且到达半导体设备11。盖54'包含不透明材料。支撑元件52及盖54'限定容纳空间(S)。透明板13安置于容纳空间(S)中。支撑元件52的材料可与盖54'的材料相同或不同。
透明板13及支撑元件52限定通道(C)。透明板13的下部表面13b及支撑元件52限定通道(C)。透明板13及盖54'限定通道(C)。支撑元件52及粘合剂15限定通道(C)。支撑元件52及盖54'限定通道(C)。支撑元件52、透明板13及盖54'限定通道(C)。支撑元件52、透明板13及粘合剂15限定通道(C)。支撑元件52、透明板13、粘合剂15及盖54'限定通道(C)。支撑元件52、透明板13、粘合剂层15'及盖54'限定通道(C)。支撑元件52、透明板13、粘合剂15、粘合剂层15'及盖54'限定通道(C)。通道(C)与空间(S')流体/空气连通。通道(C)可用作排气通道以释放蒸气或湿气。通道(C)可包含弯曲或曲折的路径。
图12A为根据本发明的一些实施例的半导体设备封装7的俯视图。半导体设备封装7包含衬底70、半导体设备11及粘合剂15。
衬底70可为支撑元件。衬底70限定空腔或空间以容纳半导体设备11。粘合剂15安置于衬底70上。粘合剂15围绕空腔。半导体设备11安置于衬底70上。半导体设备11安置于衬底70的空腔中。半导体设备11可包含发光二极管(LED)、光学传感器、压力传感器或其它半导体设备。半导体设备11可包含倒装芯片型半导体设备。半导体设备11可包含线接合型半导体设备。
粘合剂15不连续地围绕半导体设备11(例如，围绕半导体设备11的一部分)。粘合剂15的一端与粘合剂15的另一端分离间隙(G)。在一些实施例中，衬底10的对应于间隙(G)(例如，邻近于间隙(G))的一部分可为凹口或凹陷部。粘合剂15的边缘邻近于凹口。衬底10的凹口的深度可介于约40μm到约60μm范围内。衬底10的凹口的深度小于衬底10的空腔的深度。空腔可具有一或多个拐角，且间隙(G)可安置成邻近于空腔的拐角中的一或多者。间隙(G)可安置成邻近于空腔的周边的任何部分。
图12B为根据本发明的一些实施例的横越图12A中的线Y-Y的半导体设备封装7的横截面图。半导体设备封装7包含衬底70、半导体设备11、粘合剂15、粘合剂层15'、透明板/罩13及盖74。
衬底70具有上部表面70a及与上部表面70a相对的下部表面70b。衬底70具有空腔(C')。衬底70可为支撑元件。盖74安置于衬底70的上部表面70a上。盖74经由粘合剂层15'紧固到衬底70。盖74围绕半导体设备11。盖74围绕透明板13。安置于衬底10与盖74之间的粘合剂层15'围绕半导体设备11。盖74包含不透明材料。盖74包含延伸部分741。延伸部分741在透明板13的至少一部分上方延伸。延伸部分741覆盖透明板13的周边(例如，覆盖透明板13的上部表面13a的周边部分，所述周边部分构成透明板13的上部表面13a的总表面积的约20％或更小，透明板13的上部表面13a的总表面积的约15％或更小，透明板13的上部表面13a的总表面积的约10％或更小，或更小)。延伸部分741减轻了透明板13的侧表面的光泄漏。衬底70及盖74限定容纳空间(S)。
半导体设备11安置于衬底70的上部表面70a上。半导体设备11安置于衬底70的空腔(C')中。衬底70的上部表面70a可具有阶梯形状。半导体设备11包含电连接到衬底70的导电线111。衬底70及透明板13限定空间(S')。衬底70、粘合剂15及透明板13限定空间(S')。半导体设备11安置于空间(S')中。
透明板13具有上部表面13a及与上部表面13a相对的下部表面13b。可施加滤光层(图12B中未表示)以覆盖透明板13的上部表面13a或下部表面13b，从而减轻不利地影响检测敏感度(例如，半导体设备11的检测敏感度)的光泄漏。滤光层可覆盖透明板13的上部表面13a及下部表面13b两者。透明板13经由粘合剂15安置于衬底70的上部表面70a上。透明板13安置于容纳空间(S)中。安置于衬底70与透明板13之间的粘合剂15不连续地围绕半导体设备11(例如，围绕半导体设备11的一部分)。
粘合剂15限定间隙(G)。在对应于间隙(G)的部分处，衬底70与透明板13分离。衬底70及透明板13限定通道(C)。衬底70及透明板13的下部表面13b限定通道(C)。衬底70及粘合剂15限定通道(C)。透明板13及粘合剂15限定通道(C)。衬底70及盖74限定通道(C)。透明板13及盖74限定通道(C)。衬底70、透明板13及盖74限定通道(C)。透明板13、粘合剂15及盖74限定通道(C)。衬底70、粘合剂15及透明板13限定通道(C)。衬底70、粘合剂15及盖74限定通道(C)。衬底70、透明板13、粘合剂层15'及盖74限定通道(C)。衬底70、透明板13、粘合剂15、粘合剂层15'及盖74限定通道(C)。通道(C)与空间(S')流体/空气连通。通道(C)可用作排气通道以释放蒸气或湿气。通道(C)可包含弯曲或曲折的路径。通道(C)可减轻光、水及粒子泄漏。间隙(G)可构成通道(C)的至少一部分。预期可另外或替代地在其它位置处提供间隙(G)。通道(C)可帮助防止归因于在制造半导体设备封装的操作中的热循环期间的爆米花效应而导致的盖74脱离。
图12C为根据本发明的一些实施例的横越图12A中的线X-X的半导体设备封装7的横截面图。粘合剂15安置于衬底70与透明板13之间。粘合剂15围绕半导体设备11。
图13为根据本发明的一些实施例的半导体设备封装8的横截面图。图13的半导体设备封装8类似于图12B的半导体设备封装7，除了半导体设备封装8包含不透明包封物17、不透明膜18及盖74'的具有具斜率的侧表面741'c的延伸部分741'以外。
半导体设备封装8包含衬底70、半导体设备11、透明板13、粘合剂15、粘合剂层15'及盖74'。
半导体设备11的导电线111由不透明包封物17包封。不透明包封物17可用作导线黑色图案(wire black pattern)以阻挡入射光抵达导电线111，以避免反射到半导体设备11的非所需入射光。可根据设计规范而调整不透明包封物17的大小(例如，厚度或直径)。
透明板13安置于衬底70上。不透明膜18安置于透明板13的下部表面13b上。不透明膜18安置于透明板13的周边上(例如，覆盖透明板13的下部表面13b的周边部分，所述周边部分构成透明板13的下部表面13b的总表面积的约20％或更小，透明板13的下部表面13b的总表面积的约15％或更小，透明板13的下部表面13b的总表面积的约10％或更小，或更小)。不透明膜18可用作玻璃黑色图案以阻挡非所需入射光穿过透明板13抵达导电线111，此可产生正由半导体设备11接收的噪声。不透明膜18的材料可与不透明包封物17的材料相同或不同。可根据设计规范而调整不透明膜18的大小(例如，厚度、长度或宽度)。衬底70及透明板13限定空间(S')。衬底70及粘合剂15限定空间(S')。衬底70、粘合剂15及透明板13限定空间(S')。衬底10、粘合剂15及透明板13限定空间(S')。
盖74'经由粘合剂层15'安置于衬底10上。盖74'包含延伸部分741'。延伸部分741'具有上部表面741'a、下部表面741'b及侧表面741'c。侧表面741'c在上部表面741'a与下部表面741'b之间延伸。侧表面741'c具有斜率(例如，相对于上部表面741'a或下部表面741'b的斜率)。侧表面741'c可为大体上平坦的。侧表面741'c的斜率可为正斜率或负斜率。延伸部分741'的侧表面741'c的设计可易于反射非所需光，以避免非所需入射光穿过透明板13且到达半导体设备11。盖74'包含不透明材料。衬底70及盖74'限定容纳空间(S)。透明板13安置于容纳空间(S)中。
衬底70及透明板13限定通道(C)。衬底70及透明板13的下部表面13b限定通道(C)。衬底70及粘合剂15限定通道(C)。透明板13及粘合剂15限定通道(C)。衬底70及盖74'限定通道(C)。透明板13及盖74'限定通道(C)。衬底70、透明板13及盖74'限定通道(C)。透明板13、粘合剂15及盖74'限定通道(C)。衬底70、粘合剂15及透明板13限定通道(C)。衬底70、粘合剂15及盖74'限定通道(C)。衬底70、透明板13、粘合剂层15'及盖74'限定通道(C)。衬底70、透明板13、粘合剂15、粘合剂层15'及盖74'限定通道(C)。通道(C)与空间(S')流体/空气连通。通道(C)可用作排气通道以释放蒸气或湿气。通道(C)可包含弯曲或曲折的路径。
图14说明根据本发明的一些实施例的制造半导体设备封装1的方法。半导体设备11接合且线接合到衬底10。粘合剂层15'施加到衬底10。支撑元件12附接到衬底10。支撑元件12经由粘合剂层15'紧固到衬底10。
粘合剂层15'施加到支撑元件12的外周边。粘合剂15施加到支撑元件12的内周边。透明板13附接到支撑元件12。透明板13经由粘合剂15紧固到支撑元件12。盖14附接到支撑元件12。盖14经由粘合剂层15'紧固到支撑元件12。
粘合剂15限定间隙(G)。粘合剂15不连续地围绕半导体设备11(例如，围绕半导体设备11的一部分)。粘合剂15的一端与粘合剂15的另一端分离间隙(G)。在对应于间隙(G)的部分处，支撑元件12与透明板13分离。
在一些实施例中，藉由单一化操作而使半导体设备封装1的面板单一化。藉由单一化操作而使半导体设备封装1的带状薄片单一化。
图15说明根据本发明的一些实施例的制造半导体设备封装5的方法。半导体设备11接合且线接合到衬底10。粘合剂层15'施加到衬底10的外周边。粘合剂15施加到衬底10的对应于支撑元件52的一部分。
透明板13附接到支撑元件52。支撑元件52附接到衬底10。支撑元件52经由粘合剂15紧固到衬底10。盖54附接到衬底10。盖54经由粘合剂层15'紧固到衬底10。
粘合剂15限定间隙(G)。粘合剂15不连续地围绕半导体设备11(例如，围绕半导体设备11的一部分)。粘合剂15的一端与粘合剂15的另一端分离间隙(G)。在对应于间隙(G)的部分处，支撑元件52与衬底10分离。
在一些实施例中，藉由单一化操作而使半导体设备封装5的面板单一化。藉由单一化操作而使半导体设备封装5的带状薄片单一化。
图16说明根据本发明的一些实施例的制造半导体设备封装7的方法。半导体设备11接合且线接合到衬底70。半导体设备11安置于由衬底70限定的空腔(C')中。粘合剂层15'施加到衬底70的外周边。粘合剂15施加到衬底70的对应于透明板13的一部分。
透明板13附接到衬底70。透明板13经由粘合剂15紧固到衬底70。盖74附接到衬底70。盖74经由粘合剂层15'紧固到衬底70。
粘合剂15限定间隙(G)。粘合剂15不连续地围绕半导体设备11(例如，围绕半导体设备11的一部分)。粘合剂15的一端与粘合剂15的另一端分离间隙(G)。在对应于间隙(G)的部分处，衬底70与透明板13分离。
在一些实施例中，藉由单一化操作而使半导体设备封装7的面板单一化。藉由单一化操作而使半导体设备封装7的带状薄片单一化。
图17说明比较半导体设备封装9的横截面图。半导体设备封装9包含衬底10'、半导体设备11、盖12、透明板13及粘合剂15。
衬底10'具有上部表面10'a及与上部表面10'a相对的下部表面10'b。盖12安置于衬底10'的上部表面10'a上。盖12经由粘合剂层15'紧固到衬底10'(图17中未表示)。半导体设备11安置于衬底10'的上部表面10'a上。半导体设备11可包含光学传感器或其它合适设备。衬底10'限定排气孔105。衬底10'中的排气孔105可减轻归因于在制造期间在高温下的爆米花效应而导致的盖12脱离。然而，排气孔105可导致光泄漏，以及水及粒子污染物可进入到比较半导体设备封装9的内部空间中。
粘合剂15安置于盖12的内周边上。粘合剂15连续地围绕半导体设备11。透明板13经由粘合剂15安置于盖12上。可施加滤光层(图17中未表示)以覆盖透明板13的上部表面13a及下部表面13b，从而减轻不利地影响检测敏感度(例如，半导体设备11的检测敏感度)的光泄漏。由于透明板13的侧表面不由滤光层覆盖且与盖12间隔开，因此可能发生透明板13的侧表面的光泄漏。
如本文中所使用且不另外定义，术语“大体上”、“大体”、“大致”及“约”用以描述及解释小变化。当与事件或情形结合使用时，术语可涵盖事件或情形精确发生的情况以及事件或情形极近似于发生的情况。举例来说，当结合数值使用时，术语可涵盖小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。术语“大体上共面”可指沿同一平面处于若干微米(μm)内(例如，沿同一平面处于40μm内、30μm内、20μm内、10μm内或1μm内)的两个表面。举例来说，如果表面的最高点与最低点之间的差不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，那么可认为所述表面为平面或大体上平面的。
除非上下文另外明确规定，否则如本文中所使用，单数术语“一(a/an)”及“所述”可包含多个指示物。在对一些实施例的描述中，提供“在”另一组件“上”的组件可涵盖前一组件直接在后一组件上(例如，与后一组件实体接触)的状况以及一或多个介入组件位于前一组件与后一组件之间的状况。
尽管本发明已参看其特定实施例进行描述及说明，但这些描述及说明并不为限制性的。所属领域的技术人员应理解，在不脱离如由所附权利要求书定义的本发明的真实精神及范围的情况下，可作出各种改变且可取代等效物。说明可不必按比例绘制。归因于制造程序及容限，本发明中的艺术再现与实际设备之间可存在区别。可存在并未具体说明的本发明的其它实施例。应将本说明书及图式视为说明性而非限制性的。可作出修改，以使特定情形、材料、物质组成、方法或过程适应于本发明的目标、精神及范围。所有此类修改既定在此处所附的权利要求书的范围内。尽管已参考按特定次序执行的特定操作来描述本文中所揭示的方法，但应理解，在不脱离本发明的教示的情况下，可组合、再细分，或重新定序这些操作以形成等效方法。因此，除非本文中具体指示，否则操作的次序及分组并非限制。

Claims (33)

1.一种半导体设备封装，其包括：
支撑元件；
安置于所述支撑元件上的透明板；
安置于所述透明板下方的半导体设备；以及
围绕所述透明板的盖，
其中所述支撑元件及所述透明板限定通道。
2.根据权利要求1所述的半导体设备封装，其进一步包括安置于所述支撑元件与所述透明板之间且围绕所述半导体设备的粘合剂，其中所述粘合剂限定间隙。
3.根据权利要求2所述的半导体设备封装，其中所述支撑元件进一步包括第一部分及第二部分，且其中所述粘合剂的边缘邻近于所述第二部分。
4.根据权利要求3所述的半导体设备封装，其中所述支撑元件的所述第一部分具有第一上部表面，且所述支撑元件的所述第二部分具有第二上部表面，且所述支撑元件的所述第二部分的所述第二上部表面低于所述支撑元件的所述第一部分的所述第一上部表面。
5.根据权利要求1所述的半导体设备封装，其中所述盖包括不透明材料。
6.根据权利要求1所述的半导体设备封装，其中所述盖包括覆盖所述透明板的周边的延伸部分。
7.根据权利要求6所述的半导体设备封装，其中所述盖的所述延伸部分具有上部表面、下部表面及在所述上部表面与所述下部表面之间延伸的侧表面，且其中所述侧表面为倾斜的。
8.根据权利要求1所述的半导体设备封装，其中所述支撑元件及所述盖限定容纳空间，且所述透明板安置于所述容纳空间中。
9.根据权利要求8所述的半导体设备封装，其中粘合剂层安置于所述支撑元件与所述盖之间。
10.根据权利要求1所述的半导体设备封装，其中所述支撑元件及所述透明板的下部表面限定所述通道。
11.根据权利要求1所述的半导体设备封装，其中所述支撑元件包括具有上部表面、下部表面及在所述上部表面与所述下部表面之间延伸的侧表面的延伸部分，其中所述透明板安置于所述支撑元件的所述延伸部分的所述上部表面上，且其中所述支撑元件的所述延伸部分的所述侧表面为倾斜的。
12.根据权利要求1所述的半导体设备封装，其进一步包括安置于所述透明板的下部表面上的不透明膜。
13.根据权利要求12所述的半导体设备封装，其中所述不透明膜安置于所述透明板的所述下部表面的周边上。
14.根据权利要求1所述的半导体设备封装，其进一步包括连接到所述半导体设备的导电线，及包封所述导电线的不透明包封物。
15.根据权利要求1所述的半导体设备封装，其中所述支撑元件、所述透明板及所述盖限定所述通道。
16.根据权利要求1所述的半导体设备封装，其中所述支撑元件限定与所述通道流体连通的通孔。
17.一种半导体设备封装，其包括：
衬底；
安置于所述衬底上的透明板，所述透明板及所述衬底限定空间；
安置于所述空间中的半导体设备；以及
安置于所述衬底上的盖，所述盖及所述透明板限定通道，
其中所述通道与所述空间流体连通。
18.根据权利要求17所述的半导体设备封装，其进一步包括支撑元件，其中所述衬底、所述支撑元件及所述透明板限定所述空间。
19.根据权利要求18所述的半导体设备封装，其进一步包括安置于所述支撑元件与所述透明板之间且围绕所述半导体设备的粘合剂，其中所述粘合剂限定间隙。
20.根据权利要求19所述的半导体设备封装，其中所述支撑元件限定凹口，其中所述粘合剂的边缘邻近于所述凹口。
21.根据权利要求18所述的半导体设备封装，其中所述透明板安置于所述支撑元件上。
22.根据权利要求18所述的半导体设备封装，其中所述支撑元件及所述盖限定容纳空间，且所述透明板安置于所述容纳空间中。
23.根据权利要求18所述的半导体设备封装，其中所述支撑元件包括具有上部表面、下部表面及在所述上部表面与所述下部表面之间延伸的侧表面的延伸部分，其中所述透明板安置于所述支撑元件的所述延伸部分的所述上部表面上，且其中所述支撑元件的所述延伸部分的所述侧表面为倾斜的。
24.根据权利要求18所述的半导体设备封装，其中所述衬底、所述支撑元件、所述盖及所述透明板限定所述通道。
25.根据权利要求17所述的半导体设备封装，其中所述衬底限定空腔，且所述半导体设备安置于空腔中。
26.根据权利要求17所述的半导体设备封装，其中所述盖包括不透明材料。
27.根据权利要求17所述的半导体设备封装，所述盖包括覆盖所述透明板的周边的延伸部分。
28.根据权利要求27所述的半导体设备封装，其中所述盖的所述延伸部分具有上部表面、下部表面及在所述上部表面与所述下部表面之间延伸的侧表面，且其中所述盖的所述延伸部分的所述侧表面为倾斜的。
29.根据权利要求17所述的半导体设备封装，其进一步包括安置于所述透明板的下部表面上的不透明膜。
30.根据权利要求29所述的半导体设备封装，其中所述不透明膜安置于所述透明板的所述下部表面的周边上。
31.根据权利要求17所述的半导体设备封装，其进一步包括连接到所述半导体设备的导电线，及包封所述导电线的不透明包封物。
32.根据权利要求17所述的半导体设备封装，其中所述衬底、所述盖及所述透明板限定所述通道。
33.一种半导体设备封装，其包括：
支撑元件；
安置于所述支撑元件上的透明板；
安置于所述透明板下方的半导体设备；以及
围绕所述透明板的盖，
其中所述透明板及所述盖限定通道。
CN201810001965.0A 2017-01-03 2018-01-02 半导体设备封装及其制造方法 Active CN108336028B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762441901P 2017-01-03 2017-01-03
US62/441,901 2017-01-03
US15/844,276 US10658255B2 (en) 2017-01-03 2017-12-15 Semiconductor device package and a method of manufacturing the same
US15/844,276 2017-12-15

Publications (2)

Publication Number Publication Date
CN108336028A true CN108336028A (zh) 2018-07-27
CN108336028B CN108336028B (zh) 2021-07-27

Family

ID=62711235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810001965.0A Active CN108336028B (zh) 2017-01-03 2018-01-02 半导体设备封装及其制造方法

Country Status (3)

Country Link
US (4) US10658255B2 (zh)
CN (1) CN108336028B (zh)
TW (1) TWI726185B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220359593A1 (en) * 2021-05-05 2022-11-10 Kingpak Technology Inc. Sensor package structure

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180315894A1 (en) * 2017-04-26 2018-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
KR102537080B1 (ko) * 2018-05-31 2023-05-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 패키지
US11408759B2 (en) * 2019-06-06 2022-08-09 Moxxly Llc Pressure based volume sensor for liquid receptacle
US11515220B2 (en) * 2019-12-04 2022-11-29 Advanced Semiconductor Engineering, Inc. Semiconductor package structures and methods of manufacturing the same
JP7445854B2 (ja) 2021-10-27 2024-03-08 日亜化学工業株式会社 発光モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342992A (ja) * 2003-05-19 2004-12-02 Seiko Epson Corp 光デバイス及びその製造方法、光モジュール並びに電子機器
CN101114637A (zh) * 2006-07-25 2008-01-30 日月光半导体制造股份有限公司 半导体元件封装结构
CN101689534A (zh) * 2007-07-19 2010-03-31 株式会社藤仓 半导体封装体及其制造方法
CN102680749A (zh) * 2011-03-14 2012-09-19 英飞凌科技股份有限公司 用于可释放地容纳半导体芯片的器件
CN106024821A (zh) * 2016-07-07 2016-10-12 南京大学 一种太赫兹波探测器件封装

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548895B1 (en) * 2001-02-21 2003-04-15 Sandia Corporation Packaging of electro-microfluidic devices
TW506622U (en) 2001-10-19 2002-10-11 Taiwan Ic Packaging Corp Packaging structure improvement photosensitive semiconductor device
US6953891B2 (en) * 2003-09-16 2005-10-11 Micron Technology, Inc. Moisture-resistant electronic device package and methods of assembly
TWI285415B (en) * 2005-08-01 2007-08-11 Advanced Semiconductor Eng Package structure having recession portion on the surface thereof and method of making the same
JP4697077B2 (ja) * 2006-07-12 2011-06-08 日立電線株式会社 光モジュール
JP4690963B2 (ja) * 2006-08-09 2011-06-01 株式会社日立製作所 多チャンネル光モジュールの製造方法
US8269883B2 (en) * 2008-01-10 2012-09-18 Sharp Kabushiki Kaisha Solid image capture device and electronic device incorporating same
US9075225B2 (en) * 2009-10-28 2015-07-07 Alentic Microscience Inc. Microscopy imaging
JP5123987B2 (ja) * 2010-05-28 2013-01-23 日本電波工業株式会社 圧電デバイス、および圧電デバイスの周波数調整方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342992A (ja) * 2003-05-19 2004-12-02 Seiko Epson Corp 光デバイス及びその製造方法、光モジュール並びに電子機器
CN101114637A (zh) * 2006-07-25 2008-01-30 日月光半导体制造股份有限公司 半导体元件封装结构
CN101689534A (zh) * 2007-07-19 2010-03-31 株式会社藤仓 半导体封装体及其制造方法
CN102680749A (zh) * 2011-03-14 2012-09-19 英飞凌科技股份有限公司 用于可释放地容纳半导体芯片的器件
CN106024821A (zh) * 2016-07-07 2016-10-12 南京大学 一种太赫兹波探测器件封装

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220359593A1 (en) * 2021-05-05 2022-11-10 Kingpak Technology Inc. Sensor package structure

Also Published As

Publication number Publication date
TWI726185B (zh) 2021-05-01
CN108336028B (zh) 2021-07-27
US20240145319A1 (en) 2024-05-02
US11276616B2 (en) 2022-03-15
US10658255B2 (en) 2020-05-19
US11862525B2 (en) 2024-01-02
TW201841307A (zh) 2018-11-16
US20200243408A1 (en) 2020-07-30
US20220208623A1 (en) 2022-06-30
US20180190553A1 (en) 2018-07-05

Similar Documents

Publication Publication Date Title
CN108336028A (zh) 半导体设备封装及其制造方法
US10672721B2 (en) Method for fabricating an electronic device and a stacked electronic device
TWI639814B (zh) 光學模組、其製造方法及電子裝置
TWI631675B (zh) 感測器封裝結構
CN103247650B (zh) 一种板载芯片模组及其制造方法
TWM455258U (zh) 具有氣室缺口之影像感測器結構
US8664758B2 (en) Semiconductor package having reliable electrical connection and assembling method
TWI518886B (zh) 光感裝置及其製法
TWI648848B (zh) 光學元件封裝結構
CN112420753B (zh) 感测器封装结构
US9417344B1 (en) Glass cap wirebond protection for imaging tiles in an X or gamma ray indirect imaging detector
TWI703687B (zh) 感測器封裝結構
JP5996328B2 (ja) 半導体デバイス
TW201437710A (zh) 攝像頭模組及其製造方法
TW202013707A (zh) 感測器封裝結構
US20240136376A1 (en) Chip package structure and method for fabricating the same
US20240055453A1 (en) Sensor package structure
TWI622937B (zh) 電容式指紋辨識模組
CN100394607C (zh) 光感测芯片的封装方法
JP2012198095A (ja) 赤外線センサモジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant