TWI841515B - 半導體裝置封裝及其製造方法 - Google Patents

Abstract

本發明提供一種半導體裝置封裝，其包括一載體、一晶粒、一模封層及一厚度控制組件。該晶粒安置於該載體上，其中該晶粒包括一第一表面。該模封層安置於該載體上，且囊封該晶粒之該第一表面之一部分。該模封層界定曝露該晶粒之該第一表面的另一部分之一空間。該厚度控制組件安置於該空間中。

Description

半導體裝置封裝及其製造方法

本發明係關於一種半導體裝置封裝及其製作方法。

光學裝置封裝包括光學晶粒以提供光學應用。舉例而言，諸如環境光感測器(ALS)之光學感測器用以感測環境光之強度。ALS經設計以感測環境光，且來自傾斜方向之其他光可能干擾ALS，且應被阻擋而使其不進入ALS。習知光學裝置封裝使用不透明罩蓋阻擋來自傾斜方向的光，其增大總厚度及製程複雜性。

在一些實施例中，一種半導體裝置封裝包括一載體、一晶粒、一模封層(Encapsulation Layer)及一厚度控制組件(thickness controlling component)。該晶粒安置於該載體上，其中該晶粒包括一第一表面。該模封層安置於該載體上，且囊封該晶粒之該第一表面之一部分。該模封層界定曝露該晶粒之該第一表面的另一部分之一空間。該厚度控制組件安置於該空間中。

在一些實施例中，一種光學裝置封裝包括一載體、一光學晶粒、一不透明模封層及一透明層。該光學晶粒安置於該載體上，其中該晶粒包括一第一表面。該不透明模封層安置於該載體上，且囊封該光學晶粒。該不透明模封層包括一第一上表面，且界定曝露該光學晶粒之該第一表面的一部分之一空間。該透明層填充於該空間中。該透明層包括一第二上表面，且該第一上表面與該第二上表面位於一實質上相同的水平層位處。

在一些實施例中，一種製造一半導體裝置封裝之方法包括以下操作。提供至少一個晶粒。形成覆蓋該至少一個晶粒之一上表面的一部分之一厚度控制組件。形成一模封層以覆蓋該至少一個晶粒之該上表面之另一部分。

以下揭示內容提供用於實施所提供標的物之不同特徵的許多不同實施例或實例。以下描述組件及配置之特定實例以解釋本發明之某些態樣。當然，此等組件以及配置僅為實例且不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方或上之形成可包括第一特徵與第二特徵直接接觸地形成或安置之實施例，且亦可包括額外特徵在第一特徵與第二特徵之間形成或安置，使得第一特徵與第二特徵不直接接觸之實施例。另外，本發明可能在各種實例中重複參考標號及/或字母。此重複係出於簡單及清楚的目的，且本身並不指示所論述的各種實施例及/或組態之間的關係。

如本文中所使用，諸如「之下」、「下方」、「上方」、「之上」、「上」、「上部」、「下部」、「左」、「右」、「豎直」、「水平」、「側」等之空間相對術語可為易於描述而在本文中描述一個元件或特徵與另一(些)元件或特徵之關係，如在圖式中所說明。除圖式中所描繪之定向以外，該空間相對術語意欲涵蓋裝置在使用或操作中之不同定向。裝置可以其他方式定向（旋轉90度或處於其他定向）且本文中所使用的空間相對描述詞同樣可相應地進行解釋。應理解，當將元件稱為「連接」或「耦接」至另一元件時，其可直接連接或耦接至另一元件，或可存在介入元件。

如本文中所使用，術語「厚度控制組件」可能係指厚度可精確地控制之組件。舉例而言，製造厚度控制組件的操作中之厚度容差控制小於或等於±10%、小於或等於±5%或少於或等於±1%。在一些實施例中，製造厚度控制組件的操作可包括但不限於例如光微影操作、奈米壓印操作、兩光子聚合(2PP)操作等。

如本文中所使用，術語「不透明」可指結構或層不允許特定波長範圍內的光(諸如可見光或不可見光)穿過，且術語「透明」可指結構或層允許特定波長範圍內的光(諸如可見光或不可見光)穿過。

如本文中所使用，術語「光敏材料」可指在光學固化操作中對特定波長範圍內之光敏感的材料，且術語「光學固化材料」可指在由光進行光學固化之後的光敏材料。光敏材料之一些特性或特徵在光學固化操作之後改變，且不同於光學固化材料。

本發明提供半導體裝置封裝，包括QFN(Quad Flat No Lead)封裝、DFN(Dual Flat No Lead)封裝、LGA(Land Grid Array)封裝或具有厚度控制組件的其他不同類型的封裝。可精確地控制厚度控制組件之厚度以減小半導體裝置封裝之總厚度。

圖1為根據本發明之一些實施例之半導體裝置封裝1的示意性橫截面圖。如圖1、圖1A及圖1B中所示，半導體裝置封裝1包括載體10、晶粒20、模封層30及厚度控制組件40。載體10可經組態以將晶粒20電連接至諸如印刷電路板(PCB)之外部電子組件。在一些實施例中，載體10可包括引線框架。在一些其他實施例中，載體10可包括諸如電路基板之基板、插入件、另一半導體晶粒等。引線框架可包括頂表面10T及底表面10B。在一些實施例中，引線框架可進一步包括凹部10R。在一些實施例中，引線框架之底表面10B可包括凹入表面。

晶粒20安置於載體10上。在一些實施例中，晶粒20例如藉由黏著層安置於載體10之頂表面10T上。晶粒20包括第一表面(例如，上表面) 20U及與第一表面20U相對的第二表面(例如，底表面) 20B。在一些實施例中，第二表面20B面向載體10，且可部分地曝露於凹部10R。在一些實施例中，半導體裝置封裝1可包括但不限於光學裝置封裝。作為實例，光學裝置封裝可包括環境光感測器(ALS)、近接感測器或其他類型之光學封裝。晶粒20可包括光學晶粒，諸如光學感測器晶粒、發光晶粒或其組合。

模封層30安置於載體10上，且囊封晶粒20之第一表面20U之一部分。在一些實施例中，模封層30可包括不透光之不透明模封層。模封層30可包括封裝材料(molding compound)，且藉由例如模製製程而形成。模封層30界定曝露晶粒20之第一表面20U的另一部分之空間30S。舉例而言，晶粒20可包括諸如感測區域或發光區域之一或多個光回應性區域，且空間30S曝露該等光回應性區域。模封層30亦可囊封晶粒20之邊緣。模封層30可進一步填充於載體10之凹部10R中，且囊封晶粒20之第二表面20B之一部分。

厚度控制組件40安置於空間30S中。厚度控制組件40為厚度可精確地控制之組件。舉例而言，製造厚度控制組件的過程中之厚度容差控制小於或等於±10%、小於或等於±5%或少於或等於±1%。在一些實施例中，厚度控制組件40之材料包括諸如光阻劑之光敏材料，且厚度控制組件40之厚度及圖案可藉由諸如光微影操作之光學固化操作來形成。在光學固化操作之後，厚度控制組件40之材料包括諸如透明光學固化材料之光學固化材料。在一些實施例中，厚度控制組件40與晶粒20之第一表面20U接觸。在一些實施例中，厚度控制組件40可包括但不限於單層厚度控制組件。

此外，厚度控制組件40之厚度可控制為薄，例如在約100微米至約150微米之範圍內或甚至更薄。在一些實施例中，厚度控制組件40在形成模封層30之前形成於晶粒20上，且因此厚度控制組件40可用來控制模封層30之厚度。在一些實施例中，厚度控制組件40包括透明層，且組態為晶粒20之光學窗，使得光可穿過厚度控制組件40。厚度控制組件40可進一步組態為透明模封層以保護晶粒20。因此，半導體裝置封裝1配備有透明模封層及不透明模封層兩者，且總厚度仍可減小。

在一些實施例中，諸如接合墊之電端子安置於晶粒20之第一表面20U上，且半導體裝置封裝1可進一步包括將晶粒20電連接至載體10之複數個接合線24。接合線24可由模封層30囊封。在一些其他實施例中，電端子可安置於第二表面20B上，且晶粒20可藉由覆晶接合等電連接至載體10。

模封層30包括第一上表面30U，且厚度控制組件40包括第二上表面40U。在一些實施例中，第一上表面30U與第二上表面40U位於實質上相同的水平層位處。在一些實施例中，模封層30之第一上表面30U包括實質上平坦表面。在一些實施例中，厚度控制組件40之第二上表面40U包括實質上平坦表面。第一上表面30U與第二上表面40可實質上共面。在一些實施例中，厚度控制組件40之邊緣40E實質上垂直於厚度控制組件40之第二上表面40U。厚度控制組件40之邊緣40E可與模封層30接觸。在一些實施例中，厚度控制組件40與模封層30在豎直突出方向Z上不重疊。

在一些實施例中，接合線24中之每一者可包括具有最高點24H之線環，且接合線24中之每一者的最高點24H低於厚度控制組件40之第二上表面40U。

在本發明之一些實施例中，半導體裝置封裝1包括覆蓋晶粒20之模封層30及厚度控制組件40。模封層30及厚度控制組件40兩者皆保護晶粒20免因外力、顆粒或水分而損壞。在一些光學應用中，模封層30可不透明，且經組態以阻擋不必要的光由晶粒20感測到。在一些應用中，厚度控制組件40可包括透明層，且組態為透明模封層以滿足光學要求。厚度控制組件40之厚度可精確地控制為薄，且因此可減小半導體裝置封裝1之厚度。因此，半導體裝置封裝1配備有透明模封層及不透明模封層兩者，且總厚度仍可減小。

本發明之半導體裝置封裝及製造方法不限於上述實施例，且可根據其他實施例加以實施。為了簡化描述且為了在本發明之各種實施例之間方便比較，以下實施例之類似組件係以相同數字標記且可以不冗餘地描述。

圖1A為根據本發明之一些實施例之半導體裝置封裝1A的示意性橫截面圖。如圖1A中所示，半導體裝置封裝1A之載體10之形狀不同於圖1中之半導體裝置封裝1。舉例而言，引線框架之底表面10B可包括實質上平坦表面。引線框架之指形件10F可沿著豎直突出方向Z向上延伸。

圖1B為根據本發明之一些實施例之半導體裝置封裝1B的示意性橫截面圖。如圖1B中所示，晶粒20至少部分地安置於引線框架之凹部10R中，且因此半導體裝置封裝1B之總厚度可進一步減小。在一些實施例中，晶粒20之第二表面20B自模封層30曝露以改良熱耗散。

圖2為根據本發明之一些實施例之半導體裝置封裝2的示意性橫截面圖。如圖2中所示，與半導體裝置封裝1形成對比，模封層30之第一上表面30U可包括鄰近於第二上表面40U之第一部分30U1及遠離第二上表面40U之第二部分30U2。第一部分30U1可與第二上表面40U實質上共面，且第二部分30U2可低於第二上表面40U。在一些實施例中，第一部分30U1及第二部分30U2各自可為實質上平坦表面。

圖3為根據本發明之一些實施例的半導體裝置封裝3之示意圖俯視圖，且圖3A為半導體裝置封裝3沿著圖3中之線A-A'之示意性橫截面圖。如圖3及圖3A中所示，與半導體裝置封裝2形成對比，半導體裝置封裝3可進一步包括與厚度控制組件40結合之準直儀50。在一些實施例中，準直儀50包括嵌入於厚度控制組件40中之至少一個圖案化遮光層52。舉例而言，圖案化遮光層52界定諸如孔之複數個可透光區域52P，且厚度控制組件40可填充在可透光區域52P中。在一些實施例中，遮光層52之材料可包括諸如黑色光阻劑之不透明光學固化材料，且遮光層52可藉由諸如光微影操作之光學固化操作形成。在一些實施例中，準直儀50包括複數個圖案化遮光層52，且圖案化遮光層52之數目可基於準直要求加以修改。

圖4為根據本發明之一些實施例之半導體裝置封裝4的示意性橫截面圖。如圖4中所示，與半導體裝置封裝2形成對比，半導體裝置封裝4可進一步包括自厚度控制組件40之第二上表面40U突出的一或多個微型結構40M。微型結構40M可包括一或多個微型透鏡、微型防反射結構等。在一些實施例中，微型結構40M與厚度控制組件40可為一體形成的結構。作為實例，微型結構40M與厚度控制組件40可藉由相同的光學固化操作形成。

圖5為根據本發明之一些實施例之半導體裝置封裝5的示意性橫截面圖。如圖5中所示，半導體裝置封裝5可包括複數個晶粒20，諸如第一晶粒201及第二晶粒202。在一些實施例中，第一晶粒201可包括光學感測器晶粒，且第二晶粒202可包括諸如發光二極體(LED)之發光晶粒。第一晶粒201與第二晶粒202可共同地操作，且組態為近接感測器。在一些實施例中，半導體裝置封裝5可包括複數個厚度控制組件40，諸如第一厚度控制組件401及第二厚度控制組件402。第一厚度控制組件401可安置於第一晶粒201上，且第二厚度控制組件402可安置於第二晶粒202上。在一些實施例中，第一厚度控制組件401與第二厚度控制組件402可包括相同高度。在一些實施例中，第一厚度控制組件401及第二厚度控制組件402各自可視情況包括諸如微型透鏡之微型結構40M，以提供光收集、光反射、光繞射或其他光學效應。模封層30可安置於第一厚度控制組件401與第二厚度控制組件402之間以避免光學串擾。

圖6A、圖6B、圖6C、圖6D及圖6E說明根據本發明之一些實施例的製造半導體電子裝置封裝之操作。如圖6A中所示，提供至少一個晶粒20。在一些實施例中，提供包括複數個半導體裸片20之晶圓20W。形成覆蓋該至少一個晶粒之上表面的一部分之至少一個厚度控制組件。在一些實施例中，可藉由光學固化操作形成厚度控制組件。光學固化操作之厚度容差控制可小於或等於±10%，使得可精確地控制及薄化厚度控制組件之厚度。舉例而言，可藉由塗佈及包括曝光及顯影製程之光微影操作形成厚度控制組件。作為實例，將諸如光阻劑之光敏材料40X塗佈在晶圓20W上。在一些實施例中，光阻劑可包括透明光阻劑。如圖6B中所示，使用光L執行曝光製程以經由光遮罩70曝露光敏材料40X以光學固化光敏材料40X。接著顯影光敏材料40X以移除未光學固化的光敏材料40X，以形成複數個厚度控制組件40。在一些其他實施例中，可採用具有精確厚度控制容差的其他合適製程(諸如奈米壓印操作、兩光子聚合(two-photon polymerization, 2PP)操作等)來形成厚度控制組件。

如圖6C中所示，切割晶圓20W以形成複數個晶粒20，且用具有預定厚度的厚度控制組件40覆蓋每一晶粒20之上表面之一部分。舉例而言，厚度控制組件40之厚度在約100微米至約150微米之範圍內。如圖6D中所示，晶粒20安裝至載體10。在一些實施例中，可形成接合線24以將晶粒20電連接至載體10。

如圖6E中所示，在載體10上形成諸如不透明模封層之模封層30以囊封晶粒20之上表面20U之另一部分。在一些實施例中，模封層30之材料可包括封裝材料，且可藉由用模具80進行模製來形成模封層30。借助於厚度控制組件40，可將模封層30之第一上表面30U控制在與厚度控制組件40之第二上表面40U相同的水平層位處。可切割載體10及模封層30以形成半導體裝置封裝，如前文提及的實施例中所說明。

圖7A、圖7B及圖7C說明根據本發明之一些實施例的製造半導體電子裝置封裝之操作。如圖7A中所示，將諸如透明光阻劑之光敏材料40X塗佈在晶圓20W上。使用光L執行曝光製程以經由光遮罩70曝露光敏材料40X以光學固化光敏材料40X。

如圖7B中所示，接著顯影光敏材料40X以移除未光學固化的光敏材料40X。將諸如黑色光阻劑之另一光敏材料40Y塗佈在晶圓20W上。使用光L執行另一曝光製程以經由另一光遮罩72曝露光敏材料40X以光學固化光敏材料40Y。

如圖7C中所示，接著顯影光敏材料40Y以移除未光學固化的光敏材料40Y，以形成具有可透光區域52P的圖案化遮光層52。可反覆地且交替地塗佈及圖案化光敏材料40X與光敏材料40Y，以形成具有嵌入式準直儀50之厚度控制組件40，如圖3及圖3A中所說明。

在本發明之一些實施例中，半導體裝置封裝包括覆蓋晶粒之模封層及厚度控制組件。模封層及厚度控制組件兩者皆保護晶粒20免因外力、顆粒或水分而損壞。在一些光學應用中，模封層可不透明，且經組態以阻擋不必要的光由晶粒感測到。在一些應用中，厚度控制組件可為透明的，且組態為透明模封層以滿足光學要求。可藉由諸如光微影操作之光學固化操作形成厚度控制組件，且因此厚度控制組件之厚度可精確地控制為薄以減小半導體裝置封裝之總厚度。諸如微型透鏡和/或準直儀之微型結構可與厚度控制組件一體地形成。

如本文所使用，除非上下文另外清楚地規定，否則單數術語「一(a/an)」及「該」可包括複數個指示物。

如本文中所使用，術語「大約」、「實質上」、「實質」及「約」用以描述及考慮小的變化。當與事件或情形結合使用時，術語可指事件或情形明確發生之情況以及事件或情形極近似於發生之情況。舉例而言，當結合數值使用時，該等術語可指小於或等於彼數值之±10%的變化範圍，諸如小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%或小於或等於±0.05%之變化範圍。舉例而言，若兩個數值之間的差小於或等於該等值之平均值的±10% (諸如小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%、或小於或等於±0.05%)，則可認為該兩個值「實質上」相同或相等。舉例而言，「實質上」平行可指代相對於0°而言小於或等於±10°之角度變化範圍，諸如，小於或等於±5°、小於或等於±4°、小於或等於±3°、小於或等於±2°、小於或等於±1°、小於或等於±0.5°、小於或等於±0.1°或者小於或等於±0.05°之角度變化範圍。舉例而言，「實質上」垂直可指相對於90°而言小於或等於±10°之角度變化範圍，諸如小於或等於±5°、小於或等於±4°、小於或等於±3°、小於或等於±2°、小於或等於±1°、小於或等於±0.5°、小於或等於±0.1°或小於或等於±0.05°的角度變化範圍。

另外，在本文中有時以範圍格式提出量、比率及其他數值。應理解，此類範圍格式係為便利及簡潔起見而使用，且應靈活地理解為不僅包括明確指定為範圍限制之數值，且亦包括涵蓋於彼範圍內之所有個別數值或子範圍，如同明確指定每一數值及子範圍一般。

雖然已參考本發明之特定實施例描述及說明本發明，但此等描述及說明並不限制本發明。熟習此項技術者應理解，在不脫離如由所附申請專利範圍定義的本發明之真實精神及範疇的情況下，可作出各種改變且可取代等效物。圖示可能未必係按比例繪製。歸因於製造製程及公差，在本發明中之藝術再現與實際設備之間可能存在區別。可存在並未具體說明的本公開的其它實施例。說明書及圖式應被視為說明性，而非限制性。可做出修改，以使具體情形、材料、物質組成、方法或工藝適應於本公開的目標、精神及範圍。所有此類修改意欲在此隨附之申請專利範圍之範疇內。儘管參看按特定次序執行之特定操作描述本文中所揭示之方法，但應理解，在不脫離本發明之教示的情況下，可組合、再分，或重新定序此等操作以形成等效方法。因此，除非本文中特定地指示，否則操作之次序及分組並非本發明之限制。

1: 半導體裝置封裝 1A: 半導體裝置封裝 1B: 半導體裝置封裝 2: 半導體裝置封裝 3: 半導體裝置封裝 4: 半導體裝置封裝 5: 半導體裝置封裝 10: 載體 10B: 底表面 10F: 指形件 10R: 凹部 10T: 頂表面 20: 晶粒 20B: 第二表面 20U: 第一表面 20W: 晶圓 24: 接合線 24H: 最高點 30: 模封層 30S: 空間 30U: 第一上表面 30U1: 第一部分 30U2: 第二部分 40: 厚度控制組件 40E: 邊緣 40M: 微型結構 40U: 第二上表面 40X: 光敏材料 40Y: 光敏材料 50: 準直儀 52: 圖案化遮光層 52P: 可透光區域 70: 光遮罩 72: 光遮罩 80: 模具 201: 第一晶粒 202: 第二晶粒 401: 第一厚度控制組件 402: 第二厚度控制組件 L: 光 Z: 豎直突出方向

當結合附圖閱讀時，自以下詳細描述易於理解本發明之一些實施例的態樣。各種結構可能未按比例繪製，且各種結構之尺寸可出於論述清晰起見任意增大或減小。

圖1為根據本發明之一些實施例之半導體裝置封裝的示意性橫截面圖。

圖1A為根據本發明之一些實施例之半導體裝置封裝的示意性橫截面圖。

圖1B為根據本發明之一些實施例之半導體裝置封裝的示意性橫截面圖。

圖2為根據本發明之一些實施例之半導體裝置封裝的示意性橫截面圖。

圖3為根據本發明之一些實施例之半導體裝置封裝的示意性俯視圖。

圖3A為半導體裝置封裝沿著圖3中之線A-A'之示意性橫截面圖。

圖4為根據本發明之一些實施例之半導體裝置封裝的示意性橫截面圖。

圖5為根據本發明之一些實施例之半導體裝置封裝的示意性橫截面圖。

圖6A、圖6B、圖6C、圖6D及圖6E說明根據本發明之一些實施例的製造半導體電子裝置封裝之操作。

圖7A、圖7B及圖7C說明根據本發明之一些實施例的製造半導體電子裝置封裝之操作。

1: 半導體裝置封裝 10: 載體 10B: 底表面 10R: 凹部 10T: 頂表面 20: 晶粒 20B: 第二表面 20U: 第一表面 24: 接合線 24H: 最高點 30: 模封層 30S: 空間 30U: 第一上表面 40: 厚度控制組件 40E: 邊緣 40U: 第二上表面

Claims (20)

1. 一種封裝結構，其包含： 一發光晶粒，其具有一第一上表面； 一光感測晶粒，其具有一第二上表面； 一第一透光元件，其設置於該第一上表面上；以及 一不透明元件，其設置於該發光晶粒與該光感測晶粒之間，且該不透明元件與該發光晶粒的該第一上表面的一部分或該光感測晶粒的該第二上表面的一部分在一垂直方向上重疊。
2. 如請求項1之封裝結構，其中在一剖視中，該不透明元件具有彼此分離之一第一部分、一第二部分及一第三部分，該第二部分位於該第一部分與該第三部分之間，該光感測晶粒具有一第一側壁鄰近於該第二部分及一第二側壁鄰近於該第三部分，其中該第二部分的鄰近該第一側壁的一端與該第一側壁的一距離大於該第三部分的鄰近該第二側壁的一端與該第二側壁的一距離。
3. 如請求項1之封裝結構，其中該第一透光元件具有一中央凸起部及一側部，該中央凸起部與該側部之間具有一實質平面。
4. 如請求項3之封裝結構，其中該實質平面與該不透明元件的一上表面實質上平行。
5. 如請求項3之封裝結構，其中該實質平面與該不透明元件的一上表面實質上對齊。
6. 如請求項1之封裝結構，更包括： 一第二透光元件，其設置於該第二上表面上，其中該第一透光元件的一頂面相對於一載體上表面的一高度高於該第二透光元件的一頂面相對於該載體上表面的一高度，其中該載體上表面承載該發光晶粒以及該光感測晶粒。
7. 如請求項6之封裝結構，其中該第一透光元件具有一凸起部，該凸起部具有一高度高於該第二透光元件的該頂面的一高度。
8. 如請求項1之封裝結構，其中該發光晶粒具有面向該光感測晶粒的一第一側壁，該光感測晶粒具有面向該發光晶粒的一第二側壁且該不透明元件具有一第一部份與該發光晶粒或該光感測晶粒在該垂直方向上重疊，且其中該不透明元件與該第一側壁的一水平距離小於該不透明元件與該第二側壁的一水平距離。
9. 如請求項1之封裝結構，其中在一剖視中，該不透明元件具有彼此分離之一第一部分、一第二部分及一第三部分，該第二部分位於該第一部分與該第三部分之間，該第三部分具有一上部與一下部，該上部的一寬度大於該第一部分的一寬度。
10. 如請求項1之封裝結構，其中在一剖視中，該不透明元件具有彼此分離之一第一部分、一第二部分及一第三部分，該發光晶粒具有一第一側壁鄰近於該第一部分，該光感測晶粒具有一第二側壁鄰近於該第三部分，其中該第一部分鄰近該第一側壁的一端與該第一側壁的一水平距離和該第三部分鄰近該第二側壁的一端與該第二側壁的一水平距離不同。
11. 如請求項1之封裝結構，其中在一剖視中，該不透明元件具有彼此分離之一第一部分、一第二部分及一第三部分，該發光晶粒具有一第一側壁鄰近於該第一部分，該光感測晶粒具有一第二側壁鄰近於該第二部分，其中該第一部分的鄰近該第一側壁的一端與該第一側壁的一水平距離小於該第二部分的鄰近該第二側壁的一端與該第二側壁的一水平距離。
12. 一種封裝結構，其包含： 一發光晶粒，其具有一第一上表面； 一光感測晶粒，其具有一第二上表面； 一第一透光元件，其設置於該第一上表面上；以及 一不透明元件，其設置於該發光晶粒與該光感測晶粒之間，其中該不透明元件在該光感測晶粒上方定義一第一開口，且該第一開口的一寬度小於該光感測晶粒的一寬度。
13. 如請求項12之封裝結構，其中該第一透光元件包括一曲面。
14. 如請求項12之封裝結構，其中該不透明元件與該光感測晶粒重疊的一寬度大於該不透明元件與該發光晶粒重疊的一寬度。
15. 如請求項12之封裝結構，其中該不透明元件在該發光晶粒上方定義一第二開口，該第二開口之一寬度小於該第一開口之該寬度。
16. 如請求項12之封裝結構，其中該光感測晶粒的一透光區域之一寬度大於該發光晶粒的一透光區域之一寬度。
17. 如請求項12之封裝結構，更包括： 一載體，其中在該載體與該發光晶粒之間，以及在該載體與該光感測晶粒之間，具有一黏著層。
18. 如請求項12之封裝結構，更包括： 一第二透光元件，其設置於該第二上表面上，其中該第一透光元件的一頂部與該不透明元件的一上表面的一垂直距離和該第二透光元件的一頂部與該不透明元件的該上表面的一垂直距離不同。
19. 如請求項12之封裝結構，其中該第一透光元件包括一導角。
20. 如請求項12封裝結構，其中該第一透光元件包括一本體及由該本體突出的一凸起部。

Images