TW201841281A - 用於薄膜之材料性質分析之方法及系統 - Google Patents

用於薄膜之材料性質分析之方法及系統 Download PDF

Info

Publication number
TW201841281A
TW201841281A TW107105331A TW107105331A TW201841281A TW 201841281 A TW201841281 A TW 201841281A TW 107105331 A TW107105331 A TW 107105331A TW 107105331 A TW107105331 A TW 107105331A TW 201841281 A TW201841281 A TW 201841281A
Authority
TW
Taiwan
Prior art keywords
test
top surface
gas
layer
semiconductor layer
Prior art date
Application number
TW107105331A
Other languages
English (en)
Other versions
TWI702667B (zh
Inventor
布蘭特 M 貝索
亞博西及特 喬許
Original Assignee
美商愛克提夫雷爾參數公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/US2017/029424 external-priority patent/WO2017189582A1/en
Application filed by 美商愛克提夫雷爾參數公司 filed Critical 美商愛克提夫雷爾參數公司
Publication of TW201841281A publication Critical patent/TW201841281A/zh
Application granted granted Critical
Publication of TWI702667B publication Critical patent/TWI702667B/zh

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本發明揭示用於先進半導體器件結構中採用之薄層及超薄層的完全特性化之方法、工具及系統。

Description

用於薄膜之材料性質分析之方法及系統
本發明係關於半導體膜計量方法及裝置之領域。更特定言之,本發明提供用於先進半導體器件結構中採用之薄層及超薄層的完全特性化之方法、工具及系統。
隨著半導體產業之進展,電子器件變得愈來愈小型化且其等在平面結構及非平面結構兩者中採用摻雜式薄層及超薄層或超淺接面及先進高遷移率半導體材料,諸如Ge、Si-Ge及III-V族化合物。為能夠開發及最佳化此等先進器件,至關重要的是,量測其等結構內之薄層及超薄層(其等可形成例如MOSFETS (包含多閘極結構)之汲極及源極區域或通道)之各種材料性質。可透過諸如磊晶生長、離子植入之技術接著進行快速熱或雷射退火、氣體浸沒雷射摻雜等而形成及摻雜薄層及超薄層,且其等厚度可在2 nm至50 nm之範圍中。已用以特性化半導體層之一些技術包含展佈電阻分析(SRP)、掃描展佈電阻顯微術(SSRM)、二次離子質譜法(SIMS)及電化學C-V分析(ECV)。SIMS提供關於通過薄層之摻雜劑分佈之組成資訊,但其不提供可基於一些假定計算之電性質。SRP及SSRM提供依據深度而變化之膜電阻率,且假定遷移率值,需要自此資料計算載子濃度。然而,此等技術不具有用以特性化先進器件結構中使用之最薄膜之解析度。ECV給定通過所量測層之電荷濃度之一分佈,但其不提供遷移率值。 在美國專利第7,078,919號中揭示一種用於產生薄半導體層之各種深度分佈之濕式技術。在部分描繪於圖1中之彼方法中,裝納電解質101之一容器100經放置而與待特性化之一半導體膜103之一頂表面102接觸。頂表面102與容器100之間的一密封件104保持電解質101裝納於一測試區域105上方。放置於密封件104外部之電接觸元件110A及110B允許電量測。可將一電位差施加於電接觸元件110A及110B之至少一者與浸入電解質101中之一陰極106之間以陽極氧化半導體膜103在測試區域105處之一頂部分103A,從而將頂部分103A轉換成氧化物。接著可對半導體膜103之剩餘底部分103B實行一量測。接著可使用數學關係計算最初(在氧化之前)在半導體膜103之頂部分103A處的材料之電特性或性質。應注意,一些其他深度分析技術利用基於溶液之化學蝕刻方法而非陽極氧化方法(參見例如美國專利第3554891號、美國專利第3660250號及美國專利第4303482號),其中採用多個基於濕溶液之化學蝕刻、乾燥及量測步驟。 需要改良用於針對先進節點電子器件結構開發之超薄半導體層之材料性質分析方法。如前述,此等超薄層可具有小於50 nm之厚度,且因此分析此等層可需要小於1 nm之一解析度使得可透過一2 nm厚層收集合理數目個(諸如5個至10個)資料點。可藉由氧化或基於溶液之化學蝕刻製程留下之高表面粗糙度以及藉由此等技術之任何非均勻材料移除可對所收集資料之準確度或可靠性具有負面影響。 因此,需要有能力甚至在測試面積小於約1000微米x1000微米、較佳小於100微米x100微米下且甚至在超薄半導體層可安置於3維結構上時準確及可靠地量測該等半導體層之特性之新方法及裝置。
本發明提供用於量測薄材料層及超薄材料層(諸如半導體層)之材料性質(諸如電性質)以透過其等厚度以佳於0.5 nm之解析度獲得材料性質深度分佈之方法及裝置。該(等)半導體層可經安置於一基板(諸如一晶圓)上。電特性或性質可包含諸如薄片電阻、薄片電導、電阻、磁阻、電導、電阻率、導電率、遷移率及載子濃度或活性摻雜劑濃度之性質。本發明之某些實施例提供用以在不接觸半導體層之表面之情況下且在不留下任何殘餘物之情況下獲得材料性質之深度分佈之方法及裝置。本發明亦可用於判定其他材料性質(諸如任何材料層之光學、電光學、物理(例如應變、應力)性質)且用於量測整流接面中之洩漏電流。技術適用於量測所有半導體(包含電子產業中使用之金屬氧化物半導體(諸如用於製造LCD顯示器之薄膜電晶體且包括銦、錫、鎵、鋅、銀及鎘之至少一者之多晶或非晶氧化物)、導電氧化物及透明導電氧化物)之材料性質。 圖1描繪一理想情境,其中半導體膜103在測試區域105處之頂部分103A經轉換成具有極佳均勻性之一絕緣氧化物,如由虛線115所展示。然而,實際上,可存在與此等製程相關聯之非均勻性。應注意,若使用一基於溶液之化學蝕刻製程,則頂部分103A應已經移除而非氧化。 圖2展示可起因於先前檢視之製程之一些實際非均勻性。可已在測試區域105處使用類似於圖1所展示之裝置之一裝置藉由一溶液化學蝕刻圖2中之半導體膜103,從而留下一腔或溝槽116及半導體膜103之一剩餘部分103BB。如自圖2可見,密封件104可已在位置117處損壞半導體膜103 (參見圖1)。考量半導體膜103之厚度「t」可為幾奈米(諸如在可<20 nm深之一超淺接面結構中)且密封件104可具有在100,000 nm至1,500,000 nm之範圍中之一厚度104B (參見圖2A)之事實,抵靠半導體膜103按壓密封件104可在圖2中所展示之位置117處引起損壞,尤其在未適當地控制由密封件104施加至半導體膜103之頂表面102上之力之情況下。圖2中之溝槽116可並非均勻(即,其可不為矩形)。此可歸因於以下事實:在測試區域105處對半導體膜103操作之基於溶液之化學蝕刻製程無法如其移除在遠離密封件104之位置處之材料般有效地移除靠近於密封件104之材料。此可自圖2A理解,圖2A展示密封件104附近之圖1之一特寫略圖。如圖2A中可見,相對厚密封件104在半導體膜103上方形成一角隅104A,其中角隅104A可具有朝向密封件104及半導體膜103相接之介面之一小角度區段。可用於化學蝕刻或氧化製程之任何電解質或溶液可難以進入角隅104A。起因於半導體膜103與所採用溶液之間的反應之任何反應產物亦可難以離開角隅104A。因此,可在密封件104附近形成非均勻性,諸如溝槽116之蝕刻不足區域119。亦可存在遠離密封件104之由其他製程非均勻性引起之過蝕刻區118。 圖2中所展示之例示性非均勻性可導致關於半導體膜103之收集資料之不準確性。此係因為當在基於溶液之化學蝕刻步驟之後量測半導體膜103之剩餘部分103BB之電性質時,此量測將包含來自靠近於密封件104之半導體膜103之蝕刻不足區域119之比重,且其將不包含過蝕刻區118之比重。位置117處之損壞亦將引入對可在電量測期間通過半導體膜103之任何電流之額外阻力。應注意,隨著測試區域105變得愈來愈小,因圖2中所展示之非均勻性引入至電量測中之誤差可變得愈來愈大。在先進半導體器件製造中,可必須在產品晶圓上之50微米至100微米寬劃線道內實行材料特性化。此意謂測試區域105可必須小型化至彼位準,且歸因於上述非均勻性所致之誤差可極大。再者,在基於溶液之氧化或蝕刻製程期間,氣泡可形成於液體/半導體表面介面處,尤其形成於尖銳及低角度角隅處。氣泡可減少或完全阻礙化學反應且引起半導體膜表面之非均勻蝕刻或氧化。在具有微米大小尺寸之一高度約束密封區內,可靠地使液體/半導體表面不含氣泡亦可係不切實際的。 此外,不可在一半導體膜之一測試區域處實行電量測同時保持一濕式或液態化學蝕刻劑或一陽極氧化溶液與半導體膜在測試區域處之一頂表面實體接觸。若液態化學蝕刻劑或陽極氧化溶液之電阻相當於或低於測試區域處之半導體膜之電阻,則對測試區域處之半導體膜進行之任何電量測將受液態化學蝕刻劑或陽極氧化溶液之有限電阻影響。在各蝕刻或氧化步驟之後需要移除液態化學蝕刻劑或陽極氧化溶液可降低總體量測處理量,可能不允許連續量測,且可影響製程穩定性,尤其是超薄半導體膜之量測。此外,基於溶液之氧化可不用於一連續或不間斷製程,其中在執行半導體膜表面之陽極氧化時可連續地實行電量測。原因在於陽極氧化涉及將一電壓施加至半導體層,此可干擾電量測,其亦涉及將其他電壓施加至半導體層。再者,超薄層可位於非平面3維複雜結構(諸如鰭片及奈米管)上,從而使溶液氧化或溶液蝕刻之製程更具挑戰性且非均勻。 因此,在本發明之一第一實施例中,氣態蝕刻劑可以一高度可控方式化學地移除一半導體層在一小測試區域處之部分以形成一溝槽,而不留下任何殘餘物。在一個實例中,待特性化之半導體層可呈一測試圖案之形狀,其可在實行待論述之量測之前形成、製備或製造。可將半導體層放置於一圍阻室中。亦可將具有一開端且包括一或多個入口及出口之一製程室設置於圍阻室中。在製程期間,可使製程室之開端及半導體層之一頂表面實體接觸,從而形成一受限處理空間,使得半導體層之一測試區暴露於受限處理空間。接著可將一氣態蝕刻劑或製程氣體引入至受限處理空間中,從而將測試區暴露於氣態蝕刻劑。隨著測試區經化學蝕刻且經薄化而形成一溝槽,可使用對製程室外部之半導體層進行之電接觸來量測剩餘層之電性質。可連續地或以逐步方式實行此量測,直至溝槽之一深度達到一最終值時方可終止蝕刻。 在另一實施例中,可使一氣體輸送噴嘴緊密接近半導體層之一測試區而不接觸頂表面。半導體層可呈一測試圖案之形狀。可將一氣態蝕刻劑或製程氣體引導至測試區上。隨著測試區藉由氣態蝕刻劑而經蝕刻及薄化以形成一溝槽,可量測剩餘層之電性質。可連續地或以逐步方式實行此量測。 在又一實施例中,可在自待特性化之一半導體層製造、製備或形成之一測試圖案之一頂表面上方形成一抗蝕劑間隔物。抗蝕劑間隔物可包括可暴露測試圖案之一測試區之一窗口,由此嚴密地界定測試區之一面積。可將一製程室下降至抗蝕劑間隔物上使得製程室之一開端可密封抗蝕劑間隔物之一頂側,從而形成一製程腔且將測試區暴露於製程腔。接著可將一液態化學蝕刻劑、一氣態蝕刻劑或一陽極氧化溶液引入至製程腔中,且可在測試區處執行(若干)蝕刻或氧化製程。可在蝕刻/氧化步驟之後或與氣態蝕刻步驟同時使用對製程室外部之測試圖案進行之電接觸來實行電量測。抗蝕劑間隔物可保護測試圖案之頂表面免受製程室之一密封件損壞,且窗口可準確地界定測試區。替代地,可使一氣體輸送噴嘴緊密接近由抗蝕劑間隔物之窗口界定之測試區而不接觸抗蝕劑間隔物之頂側。接著可藉由氣體輸送噴嘴將一製程氣體或氣態蝕刻劑引導至測試區上。在藉由氣態蝕刻劑蝕刻及薄化測試區時,可量測剩餘層之電性質。可連續地實行此量測,即,可同時地或以逐步方式實行蝕刻及量測,其中可在各蝕刻步驟之後執行各量測。抗蝕劑間隔物可準確地界定測試區且其可保護測試圖案之頂表面,從而僅允許在測試區處進行蝕刻。 現將使用圖式描述本發明之各個態樣。 圖3展示可用以電特性化一超薄半導體層1201之一例示性裝置1200,超薄半導體層1201可經安置於常用於半導體產業之一基板(諸如一晶圓)(未展示以簡化圖式)上方且由該基板支撐。在此實施例中,出於例示性目的,二次圍阻或圍阻室1202可圍封半導體層1201及一製程室1203。製程室1203可具有一或多個入口1204及一或多個出口1205,其等可透過撓性區段1206A及1206B連接使得製程室1203之一開端1230 (參見圖3A)可移動朝向或遠離半導體層1201之一頂表面1210,如由箭頭1211所展示。替代地,製程室1203可係固定的且頂表面1210可移動朝向或遠離製程室1203。亦可存在安置於製程室1203之開端1230的圓周上方之一軟密封件1207,使得當製程室1203之開端1230及半導體層1201之頂表面1210實體接觸時,軟密封件1207密封頂表面1210,從而形成由製程室1203之一或多個壁1245包圍之一受限處理空間1240,且將半導體層1201之一測試區1215暴露於受限處理空間1240。一或多個入口1204及一或多個出口1205可裝配有入口閥1204A及出口閥1205A,以能夠分別控制氣態物種(諸如一製程氣體)流入及流出製程室1203。圍阻室1202可具有具一供應管線閥1213A之其自身氣體供應管線1213及具一排放管線閥1214A之排放管線1214,以將氣體帶入圍阻室1202中及將氣體帶出圍阻室1202,且亦視需要在圍阻室1202中產生真空。替代地,該圍阻室可包括處於大氣壓之空氣。 製程室1203可具有各種不同形狀。然而,較佳的是其係具有小於10 mm、較佳小於5 mm且最佳小於2 mm之一內徑之圓柱形。較佳地,測試區1215之一面積可實質上小於半導體層1201之頂表面1210之一總面積。應注意,測試區1215之面積可實質上相同於製程室1203之開端1230之一截面積。作為一實例,半導體層1201之頂表面1210之總面積可在2 cm2 至1000 cm2 或更大之範圍中,而測試區1215之面積可小於頂表面1210之總面積之1%。測試區1215之面積較佳可小於約0.2 cm2 且最佳小於約0.04 cm2 。具有0.1 mm內徑之微大小o形密封件將允許界定具有小於0.0001 cm2 之一面積之一測試區1215。可設計製程室1203之形狀使得測試區1215之面積可保持為小但受限處理空間1240可為大以容納足夠製程氣體以提供所要蝕刻量。圖3B展示此一製程室之此一例示性設計。 可使用圖3之例示性裝置1200以各種方式實行本發明之製程步驟。例如,在一例示性製程流程中,可關閉入口閥1204A及出口閥1205A以及供應管線閥1213A且可打開排放閥1214A。如圖3A中所展示,可將製程室1203抬高遠離半導體層1201之頂表面1210,且可藉由透過排放管線1214向下泵抽圍阻室1202而在圍阻室1202中產生真空。在達到一基壓(其可小於約30毫托)之後,可關閉排放管線閥1214A且可將製程室1203之開端1230下放至頂表面1210上,使得密封件1207界定頂表面1210上方之測試區1215。現可執行一電量測以量測半導體層1201在測試區1215處之電性質。在獲得初始量測之後,可打開氣體供應管線閥1213A且可透過氣體供應管線1213將一適合氣體1220 (諸如一惰性氣體)引入至圍阻室1202中,直至可在圍阻室1202中達到一預定壓力位準。同時,可打開入口閥1204A且可將一製程氣體1221引入至製程室1203之受限處理空間1240中。可將製程氣體1221輸送至測試區1215處半導體層1201之頂表面1210,直至可在受限處理空間1240內達到一製程壓力。接著可關閉入口閥1204A。替代地,可保持入口閥1204A打開且製程氣體1221可繼續流入受限處理空間1240中。在此情況中,較佳的是,出口閥1205A亦打開以保持受限處理空間1240中之製程壓力實質上恆定。在出口閥1205A之後附接至出口1205之一製程真空泵(未展示)可經組態以調節受限處理空間1240中之製程壓力,因為若期望一製程壓力小於大氣壓,則製程氣體1221可繼續流入受限處理空間1240中。儘管受限處理空間1240內之製程壓力及圍阻室1202中之預定壓力位準可不同,但較佳的是,其等實質上相同,使得半導體層1201及其基板可不經受歸因於製程室1203內部與圍阻室1202內部之間的一壓力差之應力。 在另一例示性製程流程中,可打開入口閥1204A及出口閥1205A,且可使用透過入口閥1204A進入且透過出口閥1205A離開之一惰性氣體沖洗受限處理空間1240。在此時間期間,適合氣體1220 (諸如另一惰性氣體)可透過氣體供應管線閥1213A流入圍阻室1202中且可透過排放管線閥1214A排出,由此在圍阻室1202中建立大氣壓。在此製程期間,圍阻室1202中亦可具有環境空氣。在使用透過入口閥1204A進入之惰性氣體沖洗製程室1203之後,現可使用電量測系統以量測半導體層1201在測試區1215處之電性質。在獲得初始量測之後,可將製程氣體1221引入至製程室1203之受限處理空間1240中。可將製程氣體1221輸送至測試區1215處半導體層1201之頂表面1210,且製程氣體1221可透過出口1205流出。應注意,此可為一大氣壓製程,其中可由超過大氣壓之一源供應製程氣體1221。測試區1215可處於大氣壓或比大氣壓高至多約25托。 一旦製程氣體1221接觸半導體層1201之頂表面1210,其便可開始與半導體物種化學反應且可開始蝕刻測試區1215處之頂表面1210,從而形成揮發性物種及一溝槽。在一預定蝕刻週期之後,可藉由以下步驟終止自測試區1215移除材料:藉由泵抽或藉由使用一惰性氣體沖洗而自製程室1203移除製程氣體1221以及由於蝕刻製程形成之揮發性氣態物種。接著可藉由一電量測系統量測測試區1215處溝槽下方的半導體層之現較薄剩餘部分之電性質。可重複薄化及量測步驟以透過半導體層1201之厚度獲得電性質之一深度分佈,直至溝槽至半導體層1201中之一深度達到一最終值。應注意,為量測用於先進電晶體之汲極/源極區中之超淺接面,溝槽深度之最終值可小於50 nm,較佳小於30 nm。此外,最重要之量測區可為半導體層之頂部5 nm厚度。因此,較佳可將製程中之蝕刻速率調整為小於5 奈米/秒、更佳小於2 奈米/秒、最佳小於1 奈米/秒以收集高解析度資料。 在一替代實施例中,當半導體層1201可藉由製程氣體1221而在測試區1215處經蝕刻或薄化時,可以連續或半連續方式實行電量測。應注意,圖3中未展示在各蝕刻步驟之後或在蝕刻期間實行電量測之電量測系統以簡化圖式。此電量測系統可包括用以建立或製成對半導體層1201之頂表面1210之電接觸以用於薄片電阻及霍爾電壓量測之電接觸元件。應注意,可藉由採用可將一磁場施加至測試區1215之一磁體而實行霍爾電壓量測,其中磁場可實質上垂直於頂表面1210。所施加之磁場強度可為2000高斯或更高。電量測系統之其他組件可包含電流源、電壓表、電子開關、控制電路及電腦。 上文所描述如與一電特性化方法(諸如一薄片電阻量測及一霍爾電壓或霍爾係數量測)整合之氣態化學蝕刻製程具有優於採用基於溶液之濕式氧化及蝕刻技術之諸多優點。首先,本發明技術利用清潔及乾燥法以依高度可控方式移除一測試區域或測試區中之一半導體層之部分。藉由控制製程壓力,憑藉控制製程氣體(亦稱為氣態蝕刻劑或蝕刻劑氣體)之濃度及性質及/或憑藉改變半導體層之溫度及蝕刻週期,吾人可準確地控制所移除材料之量且針對以低速率(諸如以小於0.1奈米/秒之一速率)移除半導體層在測試區域處之小部分之蝕刻製程達成佳於0.5 nm之解析度。亦可藉由將光能提供至所蝕刻之表面而控制氣態蝕刻速率。例如,引導至半導體表面上之一雷射光束可加速其所命中區域中之蝕刻。本發明之氣態蝕刻亦可提供自測試區域1215之高度均勻材料移除,從而留下具有小於約0.1 nm之粗糙度之一表面。因此,本發明技術可成功地特性化具有小於約5 nm之厚度之超薄層。由於氣態物種之電阻可遠高於在測試區域1215處經蝕刻之半導體層之電阻使得存在於測試區域1215上方之製程氣體之電阻不影響對半導體層進行之電量測,故可循序地(蝕刻+量測+蝕刻+量測等)或同時(而不自表面移除製程氣體)實行蝕刻及量測步驟。在其中當實行量測時電解質或陽極氧化溶液留在量測區域上之技術中,可存在溶液或電解質之干擾,如前述。若陽極氧化步驟在測試區域處半導體表面上方形成一高度絕緣之厚氧化物層,則此厚氧化物層可使電解質與所量測半導體層之部分絕緣或隔離。然而,在其中小於0.5 nm之半導體層需要轉換成氧化物之高解析度量測中,所形成之超薄氧化物層不能使超薄氧化物層上方之電解質與其下方之半導體層之部分電隔離。例如,形成於Si或SiGe層上之一0.1 nm至0.2 nm厚陽極氧化物可不具有SiO2 之化學計量絕緣氧化物組合物,但其可具有亞氧化物(SiOx ,其中x<2)或甚至氫氧化物物種。此等亞氧化物及氫氧化物物種可具有遠低於吾人自一化學計量SiO2 層預期之電阻率值之一電阻率值。再者,0.1 nm至0.2 nm厚氧化物層可對半導體層進行之量測期間電分解且使電解質電短接至半導體,從而引起前幾個資料點之錯誤結果。因此,使用電絕緣之製程氣體或蝕刻劑氣體可實行連續電量測,其中蝕刻劑氣體存在於測試區上方。另外,氣態蝕刻留下一清潔表面,此不同於在獲得一深度分佈後可需要清潔半導體層及基板之濕式技術。 儘管已使用半導體層之氣態化學蝕刻作為一實例來描述本發明之較佳實施例,但亦可使用氣態轉換製程實踐本發明。在此情況中,可藉由氣態物種(諸如氧化劑)將半導體層之一薄表面部分轉換成一經轉換層(諸如氧化物或高電阻率材料),且可在經轉換層厚度增長時實行電量測。 圖4展示一例示性半導體膜1301之一俯視圖1300,半導體膜1301可類似於圖3之半導體層1201,且可使用本發明之教示特性化。如自圖4可見,半導體膜1301呈一材料性質量測測試圖案之形式或形狀,諸如十字範德堡圖案。應注意,可使用諸多範德堡圖案來代替圖4中所展示之圖案,包含呈條形、正方形及苜蓿葉形之形式之圖案(參見例如Keithley Application Note第3180號)。可類似於圖3中之密封件1207的一製程室密封件1307之位置如圖4中被展示為虛線。製程室密封件1307可界定可類似於圖3之測試區1215之一量測區域1315。量測區域1315係圖4中所展示之陰影區,且其定位於由製程室密封件1307包圍之一區域內。可存在製成接觸區(其等可在量測區域1315外部,諸如在測試圖案端部或範德堡圖案臂處)處之電接觸件之電接觸元件1316A、1316B、1316C及1316D。當半導體材料可在量測區域1315處藉由一製程氣體之氣態物種緩慢地減薄時,可使用此等電接觸元件以在測試區或量測區域1315處進行電量測,如前文所描述。例如,藉由在接觸元件1316A與1316D之間施加一電流通過半導體膜1301且量測接觸元件1316B與1316C之間的電壓降,可根據自量測區域1315內之半導體膜1301的部分移除之半導體膜厚度獲得薄片電阻值。可在量測區域1315內之半導體膜1301之部分可藉由蝕刻劑氣體以逐步方式或以連續方式經蝕刻時藉由以下步驟獲得遷移率值:施加垂直於半導體膜1301之表面之一磁場;使接觸元件1316A與1316C之間的一電流通過半導體膜1301;及量測接觸元件1316B與1316D之間的一霍爾電壓。 再次參考圖3,製程氣體1221可包括具有化學蝕刻半導體層1201以形成可容易地自製程室1203移除之揮發性物種從而留下一清潔表面之能力之一反應性氣體。此等反應性氣體包含(但不限於)包括鹵素(諸如Cl、Br、I及F)之氣體。製程氣體之實例包含XeF2 、Cl2 、F2 、HCl蒸氣、HF蒸氣、SF6 、CF4 、BCl3 及Cl(F)x 、Br(F)x 、I(F)x (針對各種「x」)。製程氣體亦可包括水蒸氣及O2 。製程氣體較佳可包括XeF2 。 製程壓力可在10-4 托至760托或更高之範圍中。可在20℃至100℃之一溫度範圍下實行製程。取決於待移除材料之厚度或在各連貫蝕刻步驟之後或在一連續蝕刻週期期間是否進行電量測,蝕刻週期可在數秒至數分鐘之範圍中。在利用逐步材料移除之一製程中,每刻蝕步驟之較佳刻蝕週期可在1秒至20秒之範圍中以移除約0.1 nm至1 nm厚材料之一厚度。 迄今為止,上述論述已基於使用氣態物種化學蝕刻一預定測試區處之一半導體層表面。此方法係本發明之最佳實施例,因為化學蝕刻係溫和的且其在蝕刻製程期間不損壞半導體表面。化學氣態蝕刻亦可留下不負面地影響半導體層之電量測之一組成均勻表面。 在本發明之另一較佳實施例中,可在一蝕刻步驟期間於製程室1203內產生一電漿(例如,一溫和電漿)以活化氣態物種且增大半導體層之蝕刻速率。可使用熟知方法之任一者產生電漿,包含(但不限於)DC平行板、RF平行板、感應耦合及微波電漿產生。圖3C展示類似於圖3A之製程室之一例示性製程室1203,惟圖3C之製程室1203可使用一絕緣材料(諸如陶瓷、玻璃或石英)建構且其包括圍繞其本體之一導電線圈1250以在線圈1250之兩個端子1251A與1251B之間施加一高頻電力時於內部產生一感應耦合電漿。 在本發明之又一較佳實施例中,可使用一原子層蝕刻(ALE)型製程以在各量測步驟之前減薄半導體層(參見例如ECS Journal of Solid-State Science and Technology,第4卷,N5041-5053(2015) Oehrlein等人之「Atomic layer etching at tipping point: an overview」及 Journal of Vacuum Science Technology A,第33卷,第020802-1頁(2015) ,Kanarik等人之「Overview of ALE in semiconductor industry」)。再次參考圖3,在此情況中,製程氣體1221可包括可輸送至受限處理空間1240中之一前驅體(諸如包括Cl、F、O2 、H2 之任一者之氣體)。前驅體可與測試區1215處半導體層1201之頂表面1210反應,從而形成吸收反應產物之一單層。在自受限處理空間1240移除前驅體之後,可將輔助物種引入至受限處理空間1240中以移除吸收反應產物之單層,從而引起測試區1215處之半導體層1201之一原子層部分之移除。接著,可如前文所描述般對剩餘半導體層實行電量測。藉由重複ALE及電量測步驟,可針對半導體層1201獲得一極準確電參數深度分佈。輔助物種可包括(但不限於)低能離子、快速中性原子、電子及光子。 在本發明之另一較佳實施例中,可使用一電壓感應濕式溶解製程達成一測試區處之一材料層之薄化或減薄。應注意,在基於溶液之化學蝕刻製程中,測試區處之材料表面可暴露於一化學蝕刻劑溶液以化學蝕刻材料。在此情況中,為停止蝕刻,化學蝕刻劑溶液需要自材料表面移除。在參考圖1所描述之基於溶液的氧化製程之情況中,測試區處之材料層表面可暴露於一陽極氧化溶液或電解質,且可相對於放置至氧化電解質中之一陰極將一陽極電壓施加至材料層。此製程在不移除任何材料之情況下將測試區處之材料層之表面轉換成氧化物(即,陽極氧化溶液不具有化學地溶解所形成氧化物之能力)。在本發明之一電壓感應濕式溶解製程中,測試區處之材料層之表面可暴露於一製程溶液,其中製程溶液可具有僅在相對於放置至製程溶液中之一電極將一電壓施加至材料層時減薄測試區處之材料層之能力。不同於基於溶液之氧化製程(其在施加或不施加電壓之情況下未減薄材料)且不同於基於溶液之化學蝕刻製程(其不施加任何電壓之情況下藉由化學蝕刻減薄材料),電壓感應濕式溶解製程之製程溶液在不存在一電壓之情況下不化學地溶解或蝕刻材料層,但其在施加電壓時減薄材料層。因此,為停止蝕刻或減薄製程,不必自測試區處之材料層之表面移除製程溶液,僅需要移除所施加電壓。取決於材料層及製程溶液,所施加電壓可為一陽極電壓或一陰極電壓。可選擇製程溶液使得其在不存在一電壓之情況下不化學地侵蝕及蝕刻材料層之表面,但其經組態以在將一電壓施加至材料層時蝕刻材料層之表面。例如,可使用電壓感應濕式溶解製程採用主要包括水(>99重量%)及少量離子物種(諸如氯化物、氟化物、碘化物或氮化物)之一例示性製程溶液可控地蝕刻且減薄Ge (鍺)層。若Ge層之一測試區暴露於此例示性製程溶液,則無材料自測試區移除。然而,當將一陽極電壓施加至Ge層達一蝕刻週期時,可減薄暴露於製程溶液之Ge層之測試區。此減薄製程之一機制可為:i)藉由所施加電壓氧化測試區處之Ge層表面;接著ii)藉由製程溶液溶解表面氧化物。可藉由計數在蝕刻週期期間通過測試區之電荷而極準確地控制薄化量。應注意,此製程比採用具有低電阻率之濃化學溶液的基於溶液之化學蝕刻技術更具吸引力。在電壓感應濕式溶解製程中採用之稀溶液之處置及使用更安全;且其等具有極高電阻率,且因此可在測試區處進行之任何電量測期間留在測試區上方。所移除材料層厚度控制亦可非常準確,因為可極準確地量測及控制在蝕刻週期期間傳遞之電荷。 在上文所描述之方法中,放置於一製程室之一開端的圓周處之一密封件(諸如一彈性O形環)可與待特性化之一半導體層之一頂表面實體接觸。儘管此在對空白晶圓進行量測之一開發環境中係可接受的,但在諸如圖案化晶圓製造之應用中,若晶圓待返回至製程流程,則在一製程步驟期間接觸一產品晶圓之表面可需要在該製程步驟完成之後進行嚴格清潔程序。此增加總體製程流程之成本且可能必須丟棄晶圓。因此,可較佳的是,在不使晶圓表面與可引入顆粒之彈性材料接觸之情況下實行特性化。用以減薄測試區處之半導體層之材料移除技術亦可不留下可與後續製程步驟不相容之殘餘物,此可涉及敏感高溫製程。若滿足此等條件,則一產品晶圓可經特性化且返回至生產流程以進一步經處理以完成其上之電子器件。本發明之以下較佳實施例描述以一非接觸方式將製程氣體或氣態蝕刻劑非接觸地輸送至半導體層之頂表面。 圖5展示包括由虛線所指示之一量測區帶2201之一基板或一晶圓2200。晶圓2200可為在其頂表面2200A上安置有待特性化之一半導體層之一空白晶圓。替代地,晶圓2200可為具有部分成品器件(未展示)且待特性化之半導體層已經安置於可定位於一劃線道內之量測區帶2201處之一圖案化晶圓。應注意,一劃線道之典型寬度可為約50微米。量測區帶2201之一面積可實質上小於晶圓2200之一總面積。例如,量測區帶2201可小於10 mmx10 mm、較佳小於5 mmx5 mm、最佳小於3 mmx3 mm,而晶圓2200之總面積可大於300 cm2 。因此,量測區帶2201之面積可小於晶圓2200之總面積之0.3%。針對圖案化晶圓,量測區帶面積可小於0.0001 cm2 。例如,針對一300 mm直徑晶圓,量測區帶面積可小於晶圓總面積之0.00002%。儘管量測區帶2201之邊界在圖5中被展示為一正方形,但此邊界可為任何形狀。量測區帶2201可包括藉由使半導體層之一小區段與其周圍環境電隔離而自半導體層製造或製備之一測試圖案(參見例如圖4)。此隔離可透過圍繞測試圖案之周邊進行蝕刻、劃線、雷射燒蝕等來達成。如前述,可存在可採用之諸多不同形狀及形式之測試圖案(諸如條形、十字形、圓形、正方形等)。圖5A展示圖5之量測區帶2201之一放大圖及呈十字形式之一例示性測試圖案2202。四個電接觸元件2203A、2203B、2203C及2203D經設置於一測試區2206外部測試圖案2202的四個臂之端部處。圖5B展示中切斷接觸件2203A及2203C之測試圖案2202之一截面圖。在此截面圖中,吾人可看見安置於晶圓2200上方之待量測或待特性化之半導體層2204。半導體層2204之一底表面處之一介面2205可具有電絕緣性質,使得半導體層2204可實質上藉由一高電阻率材料或藉由一反向偏壓整流接面與晶圓2200電隔離。亦在圖5A及圖5B中由虛線展示測試圖案2202之測試區2206。半導體層2204在測試區2206處之一部分被標記為一測試層部分2204T。測試區2206可小於3x3 mm2 、較佳小於2x2 mm2 。可根據本發明在測試區2206處對測試層部分2204T實行材料移除及電量測,如下文將描述。 圖6中描繪本發明之一較佳實施例。圖6展示包括一氣體噴嘴2301及一排放通道2304之一噴嘴總成2300。噴嘴總成2300可緊密接近半導體層2204 (諸如圖5B中所展示之半導體層)之一頂表面2204A,從而在氣體噴嘴2301與半導體層2204之頂表面2204A之間建立一第一間隙2306。該氣體噴嘴經組態以將一製程氣體或一氣態蝕刻劑或一蝕刻劑氣體2303引導至測試區2206處之層部分2204T上(亦參見圖5B)。晶圓2200及噴嘴總成2300可相對於彼此移動且兩者可容置於一圍阻室或一包殼2401中(參見圖7)。包殼2401可包括一阻障氣體2307,其較佳可為如同氮氣之一惰性氣體。蝕刻劑氣體2303可透過氣體噴嘴2301引導或流動朝向測試區2206以開始化學地薄化其中之測試層部分2204T,如由一虛線2310所展示。可使用電接觸元件2203A、2203B、2203C及2203D (亦參見圖5A)以在測試層部分2204T藉由蝕刻劑氣體2303以一清潔且非接觸方式減薄時量測測試層部分2204T之一所要電參數(諸如電阻率或遷移率)。自根據所移除厚度進行之一系列量測,可針對測試層部分2204T計算電性質之一深度分佈,其可為半導體層2204之一良好表示。應注意,在薄化製程期間,可在測試層部分2204T上方產生一廢氣2303W。廢氣2303W可包括蝕刻劑氣體2303之一未反應部分以及可在蝕刻期間形成於測試層部分2204T上方之任何氣態反應產物。如圖6中所展示,排放通道2304可經組態以透過第一間隙2306收集形成於測試區2206處之廢氣2303W。排放通道2304亦可收集可流動通過建立於排放通道2304之一外壁2311與半導體層2204之頂表面之間的一第二間隙2308之阻障氣體2307。因而,可防止廢氣2303W進入包殼2401中。 應注意,電接觸元件較佳可經整合至一噴嘴總成(諸如圖6AA之整合式噴嘴總成2300AA)之一本體。應注意,電接觸元件亦可經附接至圖6之噴嘴總成2300,較佳地經附接至外壁2311上。整合式噴嘴總成2300AA可包括一噴嘴總成塊2350。噴嘴總成塊2350可包括至少一個整合式氣體入口通道2351及至少一個整合式氣體排放通道2352。在接觸件2203A及2203C之任一側可存在額外整合式通道2353及2354 (未展示以簡化圖式),如由虛線所展示。額外整合式通道2353及2354可用作使一阻障氣體朝向半導體層2204之頂表面2204A之阻障氣體入口通道(如下文參考圖6B所描述)或其等可與至少一個整合式氣體排放通道2352互換。此阻障氣體可保護電接觸元件2203A及2203C之尖端2203AA及2203CC免受蝕刻劑氣體2303之任何腐蝕作用。電接觸元件2203A及2203C可經附接至噴嘴總成塊2350,使得在建立噴嘴總成塊2350與半導體層2204之頂部分表面2204A之間的第一間隙2306時,電接觸元件2203A及2203C之尖端2203AA及2203CC (請注意,在此截面中未展示其他接觸元件)可接觸半導體層2204或測試圖案2202。 圖6AA之整合式噴嘴總成可經製造成不同形狀及形式。圖6AAA展示兩個例示性整合式噴嘴總成之仰視圖。總成2360可包括製造至噴嘴總成塊2350中之一氣體入口通道2351及一或多個(例如,四個)整合式氣體排放通道2352。亦展示可用作阻障氣體入口通道之選用額外整合式通道2354以及電接觸元件2203A、2203B、2203C及2203D。總成2361經設計以處理一更矩形之區域且氣體入口通道2351係矩形或一系列圓形開口,如由矩形中虛線所展示。此設計中之電接觸元件放置係在界定氣體入口通道2351之矩形之角隅附近。應了解,整合式氣體排放通道2352之一集合表示圍繞氣體入口通道2351放置之一分佈式排放通道。類似地,氣體入口通道2351亦可為如針對總成2361展示之一分佈式入口通道。分佈式排放通道可包括兩個或兩個以上個別通道且其等可以各種距離及定向圍繞氣體入口通道放置。可存在可用作總成2361之阻障氣體入口通道之選用額外整合式通道2354。 應注意,本發明以一高度可控方式將一氣體蝕刻製程應用於一晶圓之一預選(例如,小)區以在對其中之材料連續或以逐步方式進行量測時減薄該材料。不同於其中期望高蝕刻速率(諸如>10奈米/秒)之應用,本發明使用具有以一高度控制方式提供極低蝕刻速率(諸如<1奈米/秒)之能力之方法。應注意,本發明製程之解析度(即,針對自圖5中所展示之測試層部分2204T移除之各厚度單元獲得諸多資料點之能力)取決於藉由蝕刻劑氣體之半導體材料之低蝕刻速率之精細控制。在本發明之一較佳實施例中,晶圓係在處於大氣壓或接近大氣壓(例如比大氣壓高至多25托)之一包殼中。在一更佳實施例中,在量測期間實質上整個基板或晶圓停留於具有一空氣或周圍空氣之環境之一包殼中。 圖6中之第一間隙2306可小於2 mm、更佳小於1 mm。蝕刻劑氣體2303可為一蝕刻劑與一惰性氣體之一混合物。儘管圖6中之電接觸元件2203A及2203C被展示為獨立於噴嘴總成2300,但此等接觸元件亦可呈與噴嘴總成2300整合或經附接至噴嘴總成2300之探針之形式(較佳為彈簧加載探針),使得當噴嘴總成朝向晶圓表面下降且建立圖6中之排放間隙2306時,探針可在測試圖案2202之臂之端部處預定接觸區或點處實體接觸且因此電接觸半導體層2204之頂表面2204A (亦參見圖6AA)。亦可將電接觸元件2203A及2203C放置至排放通道2304中,由阻障氣體2307進一步稀釋之一低濃度廢氣2303W在排放通道2304中流動。 在圖6B中所展示之另一實施例中,一噴嘴總成2300B可包括圖6之噴嘴2301、排放通道2304及外壁2311,但此等組件可由一阻障壁2312包圍,阻障壁2312可在外壁2311與阻障壁2312之間形成一阻障氣體入口通道2313。在操作期間,可透過阻障氣體入口通道2313迫使較佳可為一惰性氣體之阻障氣體2307向下朝向晶圓2200。阻障氣體2307流動至排放通道2304中且至包殼(流動至包殼中,如由小箭頭2315所展示)中使測試區2206氣體環境與室環境有效地隔離。在此情況中,該室可包括接近大氣之環境空氣且實質上整個基板或晶圓可保持於該環境中,惟其中實行量測及蝕刻製程之一小區段除外。此方法係具吸引力的,因為其減少惰性氣體使用且其係一大氣製程。 在圖6A中所展示之一噴嘴總成2300A之又一實施例中,可消除圖6之排放通道2304。在此組態中,可透過第一間隙2306將廢氣2303W推出至可具有一輔助排放口2402之包殼2401中(參見圖7)。由於在此製程中使用之蝕刻劑氣體2303之體積及濃度可非常低,故在廢氣2303W進入包殼2401時,其實質上可被包殼中之大氣(其可為流入包殼中之一惰性氣體)稀釋。接著可透過圖7中所展示之輔助排放管線2402推出包殼中之廢氣以及惰性氣體。此方法可用於可採用蝕刻劑氣體2303之一極低流速(例如小於0.0001 sccm)之應用中,以處理一極小測試區域(例如50微米直徑)且透過小通道(諸如50微米直徑)輸送蝕刻劑氣體2303。 圖7展示可用以量測安置於一基板(諸如一晶圓)上之一半導體層的電性質分佈之一例示性工具或系統2400的一較佳實施例。系統2400可包括一包殼2401,圖6B中所展示之噴嘴總成2300B及晶圓2200可經放置於包殼2401內。應注意,圖6、圖6A、圖6B、圖6AA及圖6AAA中所展示之噴嘴總成之任一者可藉由在設計中進行必要微小調整而用於系統2400中。系統2400可進一步包括一蝕刻劑源2403、一壓力瓶2404、一載氣源2405、一阻障氣體源2406及各種閥(V1、V2、V3、V4、V5、V6、V7、V8、V9、V10)及用以調節且控制各種氣體之流量之質量流量控制器(MFC1、MFC2、MFC3)。現將使用XeF2 作為例示性蝕刻劑來描述系統2400之操作,該蝕刻劑係在25℃下具有~4托之一蒸氣壓之一固體。 在操作期間,包殼2401可包括處於大氣壓或環境壓力之環境空氣。可打開閥V6且一真空泵2408可將壓力瓶2404抽空至如由一壓力計2409監測之一基壓。基壓可小於約20毫托、較佳小於約10毫托以消除空氣及水蒸氣。接著可關閉閥V6且可打開閥V7以將受控量之蝕刻劑蒸氣自蝕刻劑源2403傳送至壓力瓶2404中。當在壓力瓶2404中達到一預定蝕刻劑壓力時,可關閉閥V7且可打開閥V5及V8以將來自載氣源2405之一載氣帶入壓力瓶2404中,直至在壓力瓶2404中達到一預定蝕刻劑氣體壓力,此時可關閉閥V5。因而,在壓力瓶2404中製備一蝕刻劑氣體(其係蝕刻劑及載氣之一混合物)。壓力瓶2404中之蝕刻劑氣體壓力較佳可高於大氣壓,使得其可變成使蝕刻劑氣體流動至噴嘴總成2300B之驅動力,如吾人接著將檢視。 在藉由蝕刻劑氣體起始半導體層之局部蝕刻之前,可開啟閥V9、V10及V1以建立自阻障氣體源2406通過MFC3至阻障氣體通道2313、至排放通道2304及排放管線2407之一阻障氣體流。亦可打開閥V2達一短時間以藉由來自載氣瓶2405之載氣沖洗出可存在於氣體噴嘴2301中之任何環境空氣。為起始如關於圖6所描述之半導體層2204之局部蝕刻,接著可打開閥V4及V3以透過MFC2將蝕刻劑氣體自壓力瓶2404引導至氣體噴嘴2301。若期望藉由載氣進一步稀釋蝕刻劑氣體以獲得更低蝕刻速率,則亦可打開閥V2以將由MFC1控制之更多載氣引入至蝕刻劑氣體流中。載氣可包括一惰性氣體,諸如氮氣及氬氣。 在此實例中,壓力瓶2404中之蝕刻劑壓力可小於約4托。蝕刻劑壓力較佳可在0.05托至3.5托範圍中、更佳在0.1托至3托範圍中。壓力瓶2404中之蝕刻劑氣體壓力可高於1000托、較佳高於2000托。例如,若在一壓力瓶2404中蝕刻劑壓力係0.5托且蝕刻劑氣體壓力係3000托,則在進入半導體層表面之製程氣體或蝕刻劑氣體流中蝕刻劑之百分比將係約0.017%。此比率較佳小於0.2%、更佳小於0.1%。此可藉由透過閥V2來自載氣瓶2405之額外載氣進一步稀釋,從而產生遠低於1奈米/秒、較佳低於0.2奈米/秒之半導體層蝕刻速率。應注意,如由MFC2調節之蝕刻劑氣體之流速係控制半導體層表面上之蝕刻速率之另一因素(較低流速一般產生較低蝕刻速率,因此用於材料性質分析之量測中之更佳解析度)。 應注意,圖7中之壓力瓶2404之使用提供在一寬範圍中改變蝕刻劑氣體中之蝕刻劑之量之靈活性。亦可消除壓力瓶2404且僅打開閥V8及V10,藉由來自載氣源2405之載氣對蝕刻劑源2403加壓以設定蝕刻劑源2403 (參見圖7A中之替代蝕刻劑氣體輸送系統2400A)中之一蝕刻劑氣體壓力(由壓力計2409量測)。蝕刻劑氣體壓力可高於1000 psi、較佳高於2000 psi。在此情況中,蝕刻劑源2403中之蝕刻劑之分壓將係其蒸氣壓(在25℃下~4托)且其將不變直至使用所有固態XeF2 。然而,在蝕刻劑氣體中蝕刻劑之百分比將隨著由載氣替換所用XeF2 之體積(假定相同總壓力)而減小。然而,藉由隨著固態XeF2 消耗而降低蝕刻劑源2403內之蝕刻劑氣體壓力中之載氣壓力,此百分比可保持恆定。圖7A中之設計可用於其中在一圖案化晶圓之劃線道內實行蝕刻之應用。如前文所描述,在此等應用中,可使用具有類似截面積之通道在一20微米至100微米大小之區上方輸送蝕刻劑氣體。此等應用中所需之蝕刻劑氣體流速可遠低於0.001 sccm,且因此可不使用圖7A中之質量流量控制器MFC2。藉由用一固定孔替換MFC2,可將蝕刻劑氣體之流速可設定至任何所要值(諸如0.0001 sccm或0.00001 sccm),只要藉由將載氣補充至蝕刻劑源2403中而使蝕刻劑氣體壓力保持恆定。在此等應用中,重要的是,針對一半導體層之頂部<5 nm區、較佳<3 nm區量測該半導體層之電性質。在此情況中,蝕刻製程可限於該蝕刻深度,以免更深地蝕刻而損壞晶圓。 在又一實施例中,可藉由移入及移出電接觸元件或噴嘴總成而連貫地實行半導體層之氣態化學蝕刻及其性質(諸如電性質)之量測。例如,圖8A展示一簡化噴嘴2500,其可已使用一蝕刻氣體2501蝕刻或減薄一測試區域2206A處半導體層2204之一測試層部分,從而留下一減薄測試層部分2505。如圖8B中所展示,接著可移開簡化噴嘴2500且可使一量測總成2502下降朝向半導體層2204以量測減薄測試層部分2505之一材料性質。接著可重複蝕刻及量測步驟以獲得一分佈。該量測總成可包括可在預定位置接觸半導體層2204以進行量測之一4點探針或其他探針系統。應注意,儘管圖8A及圖8B中所展示之簡化噴嘴2500類似於圖6A中所展示之噴嘴,但此實施例之較佳噴嘴總成可為圖6、圖6B、圖6AA及圖6AAA中所展示之設計。因而,在圖8A中所展示之蝕刻步驟期間,一蝕刻劑氣體環境可僅限於所蝕刻區域,其中晶圓之其餘部分及量測總成2502停留於環境空氣中。 在又一實施例中,在可藉由噴嘴2500將蝕刻氣體2501輸送至半導體層2204之測試層部分2505上時,量測總成2502可實行量測。在此情況中,無需移開噴嘴2500以進行量測。然而,由於量測總成留在蝕刻氣體2501之一流中,故需要選擇其組件使得其等不被蝕刻氣體蝕刻或以其他方式受蝕刻氣體之負面影響。 應注意,使用本發明之例示性噴嘴之系統可包括用於增大量測處理量且用於在一晶圓上方之多個位置處同時實行量測之一個以上噴嘴。亦可能的是,圖7之例示性工具可包括一個以上壓力瓶2404且各壓力瓶可包括不同量之蝕刻劑。例如,待特性化之半導體層可在其表面上包括一薄氧化物層,該薄氧化物層可需要較高濃度之蝕刻劑來蝕刻。在此情況中,在蝕刻製程開始時,可使用來自一第一壓力瓶之一較濃蝕刻劑氣體以移除氧化物且接著可利用來自一第二壓力瓶之一較稀蝕刻劑氣體進行蝕刻製程之其餘部分。亦應注意,可藉由將一光學偵測器與引導至所蝕刻測試區之表面上之一光束整合在一起而達成自測試區移除之材料的厚度之一原位量測。 在上文所描述之較佳實施例中,由一密封件或由用以將一蝕刻劑氣體引導至半導體材料上之一噴嘴之幾何結構至少部分界定其中藉由氣態物種蝕刻半導體材料之一測試區。下文所描述之較佳實施例採用一抗蝕劑間隔物,其中抗蝕劑間隔物可經形成於待特性化之半導體層中所提供之一材料性質量測測試圖案之頂表面上方。此等發明之抗蝕劑間隔物可包括可暴露測試圖案之頂表面上的一測試區之一窗口。在製程期間,一製程室可下降至抗蝕劑間隔物上,使得製程室之一開端較佳可密封抗蝕劑間隔物之頂側,從而形成一製程腔。接著可將一液態或氣態蝕刻劑或氧化劑引入至製程腔中且可在測試區處執行蝕刻或氧化製程。可在蝕刻/氧化步驟之後或在執行氣態蝕刻步驟時使用在製程室外部對測試圖案進行之接觸來實行電量測。抗蝕劑間隔物之一些益處包含保護測試圖案之表面免受密封件之損壞,透過窗口均勻地移除或氧化材料,可小型化測試區及高度準確地界定測試區(此對濕式電化學氧化或蝕刻方法尤其重要)。應注意,抗蝕劑間隔物亦可用於一氣態蝕刻製程,其中一噴嘴(諸如圖6、圖6A、圖6B及圖6AA中所描繪者)可下降以緊密接近抗蝕劑間隔物而不接觸抗蝕劑間隔物。接著可引導一氣態蝕刻劑朝向測試區。接著在可實行氣態蝕刻步驟時,可使用對測試圖案進行之接觸來實行電量測。在此情況中,抗蝕劑間隔物之一些益處包含均勻材料移除、小型化測試區之可能性及測試區之高度準確界定。 圖9A、圖9B、圖9C及圖9D描述根據本發明之一較佳實施例之用於獲得一半導體膜或層之一電性質分佈之一方法或程序。圖9A展示可針對其獲得一電分佈之一半導體層301。半導體層301可經安置於一基板300之一上表面300A上方(參見圖9B)。在半導體層301與基板300之上表面300A之間可存在一絕緣或高電阻介面302。高電阻介面302可包括一整流接面、一緩衝層、一高電阻率膜或諸如在絕緣體上矽SOI結構中之一絕緣膜。首先,可自半導體層301製備或形成具有一頂表面306之一測試圖案303。此可使用可自測試圖案303周圍移除半導體層301之區段因此使測試圖案303與半導體層301之其餘部分電隔離之技術(諸如雷射劃線、機械劃線、光微影或抗蝕劑沈積,接著氣態或濕式化學蝕刻等)來達成。接著,如圖9C中所展示,可在測試圖案303之頂表面306上方形成一抗蝕劑間隔物304,抗蝕劑間隔物304包括一頂側305及暴露測試圖案303之頂表面306上的一測試區308之一窗口307。抗蝕劑間隔物304亦可暴露測試圖案303之頂表面306上方之一或多個接觸區309A及309B。在程序之下一步驟期間,可將一製程室310之一開端安置於測試區308上方,從而形成一製程腔311。可使用一密封件312密封該製程腔,密封件312可包括一易彎彈性材料。在圖9D中所展示之較佳實施例中,製程室310密封抗蝕劑間隔物304之頂側305以避免如前文所論述之對測試圖案303之可能損壞。接著可將一或多個電接觸元件313A及313B施加至一或多個接觸區309A及309B處測試圖案303之頂表面306。在一較佳實施例中,可藉由附件314將一或多個電接觸元件313A及313B附接至製程室310,使得當製程室310緊密接近測試區308時,電接觸元件313A及313B之尖端315A及315B可在接觸區309A及309B處接觸測試圖案303之頂表面306,從而建立電接觸。 再次參考圖9A至圖9D,半導體層301可具有在1 nm至50 nm之範圍中之一厚度,而基板300之厚度可大於200,000 nm。基板300較佳可為具有大於或等於10 cm之一直徑之一半導體晶圓。測試圖案303可為可用於薄片電阻及遷移率量測之一圖案,諸如經塑形為矩形、正方形、圓形、苜蓿葉形、條形或十字形之一范德堡型結構(參見例如Keithley Application Note第3180號)。圖9B中之例示性測試圖案303係一十字形圖案。抗蝕劑間隔物304可包括抵抗可帶入或流入製程腔311中之溶液或乾燥氣體之一材料。可使用諸如光微影、網版印刷、輥塗及較佳噴墨印刷之技術沈積或製造抗蝕劑間隔物304。抗蝕劑間隔物304可具有在100 nm至10,000 nm之範圍中、較佳在500 nm至5,000 nm之範圍中且更佳在1,000 nm至5,000 nm之範圍中之一厚度。測試區308之一面積可小於約0.2 cm2 、較佳小於約0.1 cm2 且最佳小於約0.02 cm2 。製程室310可具有用以使液態化學物及/或氣體帶入或流入製程腔311中之一或多個入口316以及用以使所用液態化學物及/或氣態反應產物帶出或流出製程腔311之一或多個出口317。 圖10A、圖10B、圖10C及圖10D分別展示圖9A、圖9B、圖9C及圖9D中所描繪之例示性結構之俯視圖。在圖10A中可見半導體層301。在圖10B中,測試圖案303呈十字形式且基板300之上表面300A在測試圖案303周圍可見。圖10C展示安置於測試圖案303上方之抗蝕劑間隔物304。在如圖10CC所展示,在抗蝕劑間隔物304中間存在一窗口307且窗口307暴露測試圖案303上之測試區308。如可見,測試區308實質上相同於其中十字形測試圖案303之四個臂相接在一起之區域。圖10D展示抗蝕劑間隔物304上方之密封件312之位置。電接觸件313A、313B、313C及313D經放置於測試圖案303之四個臂之端部處。如自圖10D可見,由密封件312包圍之一面積312A比測試區308之面積大、較佳實質上大例如至少三倍。 參考圖9D及圖10D,可如下般實行獲得半導體層301之一電性質的一深度分佈之一例示性程序。 在量測程序之第一步驟期間,可量測半導體層301之電性質。為量測薄片電阻,例如,一第一電流可透過測試區308在接觸件313A與313D之間傳遞,且可在接觸件313C與313B之間量測一第一感應電壓。為量測霍爾係數,在存在實質上垂直於頂表面306之一磁場之情況下(參見圖3B),可透過測試區308在接觸件313A與313B之間傳遞一第二電流,且可在接觸件313C與313D之間量測一第二感應電壓。自此等量測,可針對半導體層301使用熟知數學表達式計算一第一薄片電阻值及一第一霍爾係數值。在量測程序之第二步驟期間,可將化學物種引入至製程腔311中以氧化或移除測試區308處半導體層301之一預定部分且接著可重複上文所描述之薄片電阻及霍爾係數量測。接著可使用測試區308處之材料移除/氧化之前的量測與材料移除/氧化之後的量測之間的差異以計算一資料點。藉由重複量測及材料移除/氧化步驟,吾人可獲得半導體層301之電性質之全深度分佈。 應注意,用於氧化之化學物種可為一陽極氧化溶液(未展示),在此情況中,可將一陰極350安置於製程腔311中使得陰極350接觸陽極氧化溶液。替代地,可使用一製程溶液以實行如前文所描述之一電壓感應濕式溶解製程。在此情況中,陰極350用作一電極且可將一陽極或陰極電壓施加至半導體層301。亦可藉由將一化學蝕刻劑溶液引入至製程腔311中而使用一基於溶液之化學蝕刻製程。化學物種亦可為氣態,如先前所描述之較佳實施例中描述。在任何情況下,可透過抗蝕劑間隔物304中之窗口307以均勻方式達成材料移除或氧化。 本發明可提供若干益處: i)使用抗蝕劑間隔物304可防止可由密封件312對測試圖案303造成之損壞,如關於圖2所論述。由於密封件312可實體地接觸抗蝕劑間隔物304之頂側305而非測試圖案303之易碎且電活性頂表面306,故可安全地施加更多壓力以便更佳地密封,而無需擔心損壞測試圖案303。應注意,在其中測試圖案303可不易碎之應用中,抗蝕劑間隔物不必一直延伸至密封件312下方。使用此一設計,下文所列之剩餘益處仍係適用的。 ii)可透過抗蝕劑間隔物304中之窗口307達成均勻材料移除或氧化,因為厚密封件312經移動遠離測試區308之邊緣或圓周,從而消除可由存在密封件引起之小角度角隅及高壁引入之非均勻性,如參考圖2A所描述。應注意,抗蝕劑間隔物304之厚度可在僅100 nm至10,000 nm之範圍中,而密封件312之厚度可在100,000 nm至1,500,000 nm之範圍中。因此,抗蝕劑間隔物304之一側壁330 (參見圖9D)並非如大密封件般對製程化學品呈現一小角度銳角及一高壁。 iii)使用抗蝕劑間隔物304可實現測試區308之小型化。若密封件用以界定測試區308之面積,則將非常難以或無法使面積減小至微米級,此係因為上文所論述之非均勻性及使用相對大密封件之實體限制。藉由用一薄抗蝕劑間隔物304界定測試區,可將測試區之面積減小至低於0.0001 cm2 ,且甚至減小至0.00002 cm2 或更小。原則上,使用此方法,吾人可藉由使用抗蝕劑間隔物304下方之連接線將接觸件連接至密封件312外部之一區域而透過一電晶體之一高遷移率通道進行直接量測。 iv)針對利用製程腔311中之溶液之方法,使密封件312移動遠離測試區308可避免在測試區308上方形成傾向於在尖銳低角度角隅處生長之氣泡。應注意,此等氣泡將減少其等所粘附之區域中之蝕刻/氧化且增加其他區域中之蝕刻/氧化,此將接收高於正常之電流密度或化學蝕刻作用。 v)針對利用一陽極氧化製程之方法,可使陰極350 (參見圖9D)向下而緊密接近抗蝕劑間隔物304,或其可接觸抗蝕劑間隔物304之頂側305而不電短接至測試區308。此密閉空間陽極氧化可改良測試區308內之陽極氧化均勻性。 vi)使用抗蝕劑間隔物304亦可實現自測試區308移除之材料之厚度之一準確原位量測。再次參考圖9D,作為一實例,可由監測圍繞測試區308之一區域之一光學偵測器替換陰極350。光學偵測器可為可量測抗蝕劑間隔物304之頂側305與測試區308之一水平面之間的一距離之一干涉偵測器。在無任何蝕刻之情況下,光學偵測器將量測抗蝕劑間隔物304之側壁330之一高度(換言之,抗蝕劑間隔物304之厚度),因為測試區308之水平面與測試圖案之頂表面306重合。在較佳使用氣態物種蝕除或移除測試區308處之材料時,光學偵測器將感測抗蝕劑間隔物之頂側305 (其未經蝕刻)與測試區308之水平面(其開始下降)之間的高度差。此高度差可提供自測試區308移除之材料之厚度,其接著可用於繪製所量測電性質之準確深度分佈。應注意,在可以逐步或連續方式執行蝕刻及電量測時,光學偵測器可連續地起作用。 vii)圖11A展示包括一窗口307 (類似於圖10CC)及四個接觸件開口501之一接觸件界定抗蝕劑間隔物500的一實例之一俯視圖。如自圖11B中之側視圖可見,當接觸件界定抗蝕劑間隔物500經安置於測試圖案303上方時,其透過接觸件開口501暴露測試圖案303之頂表面306之小部分。如自圖11B中之放大插圖可見,電接觸墊502可透過接觸件開口501沈積以建立與測試圖案303之頂表面306之電接觸。此一方法可具有避免由電接觸元件(諸如圖9D中所展示之電接觸元件313A及313B)對測試圖案303之頂表面306之可能損壞之一益處,因為在此情況中電接觸元件可僅接觸電接觸墊502。再者,隨著測試圖案303之尺寸減小,將電接觸元件313A及313B之尖端315A及315B (圖9D)適當地放置於測試圖案303上方可變得愈來愈難。圖11B之設計可提供可更容易由電接觸元件接觸而不損壞測試圖案303且無需擔心電短路之更大電接觸墊502。應注意,可藉由在接觸件界定抗蝕劑間隔物500之接觸件開口501上方沈積一導電材料(諸如注入一導電墨水或糊膏)而形成圖11B之接觸墊502。 viii)圖10CC之抗蝕劑間隔物304及圖11A之接觸件界定抗蝕劑間隔物500精確且準確地界定測試區308之一面積。由彈性體密封件界定一測試區之一面積可不準確。準確地知道一測試區之面積對陽極氧化製程及電壓感應溶解製程尤其重要,因為為判定經氧化材料或經移除材料之一厚度,吾人需要知道電流密度,其係藉由將通過測試區之電流除以測試區之面積而獲得之值。 圖12中示意性地展示用以執行圖9B、圖9C及圖9D中所展示之至少一些程序或製程步驟之一整合式系統600。整合式系統600可包括至少一抗蝕劑間隔物形成站601及一量測站602。具有一基板固持件603A之一載體603可在各個站之間移動一基板,該基板包括如圖9B及圖10B中所展示之一測試圖案。載體603可首先將具有測試圖案之基板輸送至抗蝕劑間隔物形成站601,其中可在測試圖案上方形成一抗蝕劑間隔物(諸如圖10CC及圖11A中所展示之抗蝕劑間隔物)。抗蝕劑間隔物形成站601較佳可包括一噴墨印刷頭,該噴墨印刷頭可以一預定抗蝕劑間隔物設計之形式於測試圖案上方沈積抗蝕劑材料。載體603接著可將具有測試圖案及抗蝕劑間隔物之基板輸送至量測站602。量測站602可包括一製程室(諸如圖3D中所展示之製程室)或先前所論述之噴嘴設計之任一者。製程室或噴嘴可經組態以將溶液或蝕刻氣體提供至由測試圖案表面上方之抗蝕劑間隔物中的一窗口界定之一測試區。量測站602亦可包括電組件及系統以及磁體以在測試圖案之測試區處進行必要量測。整合式系統600可另外包括一接觸墊製造站604。接觸墊製造站604可包括一導體沈積裝置(諸如一液體或糊膏接觸墊材料輸送工具)以在測試圖案上方形成接觸墊。關於圖11B描述製備接觸墊之一此例示性方法。接觸墊材料輸送工具可為一噴墨印刷頭、一注射器、一施配器等。整合式系統600亦可包括一測試圖案形成站605。測試圖案形成站605可收納其上安置有一半導體層之一基板(諸如圖9A及圖10A中所展示之基板)且其可藉由自基板移除半導體層之非所要部分而製備一測試圖案(諸如圖9B及圖10B中所展示之測試圖案)。測試圖案形成站605可包括可用以形成測試圖案之一半導體移除工具。半導體移除工具可包括:一雷射劃線器;一氣態或液態蝕刻工具;一氧化工具,其可將圍繞測試圖案之半導體層之非所要部分轉變成氧化物;或一機械劃線工具,其移除測試圖案之一窄部分以使其與半導體層之其餘部分電隔離。 在一例示性製程流程中,載體603可首先將其上安置有一半導體層之一基板輸送至整合式系統600之測試圖案形成站605。在基板上方形成至少一個測試圖案之後,載體603可將基板輸送至抗蝕劑間隔物形成站601。在測試圖案上方形成一抗蝕劑間隔物之後,可將基板輸送至接觸墊製造站604。接著,可將基板自接觸墊製造站604輸送至量測站602以獲得半導體層之電性質分佈。儘管在圖12中描繪一線性載體603,但亦可使用一旋轉圓盤傳送帶或任何其他設計以在各個站之間傳送基板。 儘管給定在一半導體層之一部分藉由與氣態物種之化學反應而減薄時量測該半導體層之一電性質(諸如電阻率、遷移率、載子濃度及磁阻)作為一實例來主要描述本發明,但應瞭解,可由其他材料(諸如金屬、半金屬或高電阻率材料)替換半導體層以對此等其他材料實行量測。再者,當材料層在一測試區處藉由如本文中所描述引導至測試區之蝕刻劑氣體而減薄時,亦可根據深度原位量測材料層之其他材料性質(諸如光學或光電材料性質(例如反射率、光電導率)及物理材料性質(例如應變、應力)),且對測試區處之材料層之剩餘未蝕刻部分實行量測。 因此,根據上文,本發明之一些實例係關於一種獲得一層之一材料性質的一深度分佈之方法,該層包括一頂表面及一測試區,該方法包括以下步驟:量測該測試區處該層之該材料性質;將一製程氣體輸送至該測試區處該層之該頂表面上;使用該製程氣體化學蝕刻該測試區處該層之一預定厚度以在該層中該測試區處形成具有一深度之一溝槽且在該測試區處留下該層之一剩餘部分;及量測該測試區處該層之該剩餘部分之材料性質。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,重複輸送、化學蝕刻及量測剩餘部分之材料性質之步驟直至該溝槽之該深度達到一最終值。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,以小於5奈米/秒之一預定蝕刻速率實行化學蝕刻步驟。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該預定蝕刻速率小於1奈米/秒。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該層係一半導體層。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該半導體層之材料性質係一電性質。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,溝槽深度之最終值小於50 nm。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該方法進一步包括在量測該測試區處該層之材料性質之步驟之前將該層放置於一圍阻室中之步驟,且其中該圍阻室處於大氣壓。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該圍阻室包括空氣。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該半導體層呈一測試圖案之形狀,且其中量測該剩餘部分之材料性質之步驟包括在接觸區處製成對該測試圖案之電接觸。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該等接觸區定位於測試區外部。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,電性質係遷移率且在量測該剩餘部分之材料性質之步驟期間將一磁場施加至該測試區,其中該磁場實質上垂直於該頂表面。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,製程氣體包括一蝕刻劑且其中該蝕刻劑包括鹵素。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該蝕刻劑係XeF2 。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,在該製程氣體中該蝕刻劑之一百分比小於0.1%。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該測試區之一面積小於0.04 cm2 。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該測試區之面積小於0.0001 cm2 。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,將該製程氣體輸送至該測試區處該頂表面上之步驟包括:使包括一或多個壁及一開端之一製程室實體接觸該頂表面使得該開端密封該頂表面以形成由該製程室之該一或多個壁包圍之一受限處理空間,從而將該測試區暴露於該受限處理空間;及將該製程氣體引入至該受限處理空間中,從而建立一製程壓力。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該方法進一步包括在化學蝕刻步驟之後且在量測該剩餘部分之材料性質之步驟之前自該受限處理空間移除該製程氣體之一步驟。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,將該半導體層放置於一圍阻室中且該圍阻室處於大氣壓。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該製程壓力係大氣壓。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,在執行化學蝕刻時發生量測該剩餘部分之材料性質。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,將該製程氣體輸送至該測試區處該層之該頂表面,但不輸送至不同於該測試區之另一區處的該層之該頂表面。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,在該測試區處化學蝕刻但在另一區處不化學蝕刻該層。 本發明之一些實例係關於一種獲得一半導體層之一電性質深度分佈之方法,該方法包括:自該半導體層提供一測試圖案,該測試圖案具有一頂表面、一測試區及接觸區域;使包括一或多個壁及一開端之一製程室實體接觸該頂表面使得該開端密封該頂表面,從而形成一受限處理空間,其中該測試區暴露於該受限處理空間;使用該測試圖案量測該測試區處該半導體層之電性質;將一製程氣體引入至該受限處理空間中,從而建立一製程壓力;使用該製程氣體以一蝕刻速率蝕刻該測試區處該半導體層之一預定厚度且留下該半導體層之一剩餘部分;及量測該半導體層之剩餘部分之電性質。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,重複引入、蝕刻及量測之步驟以獲得該電性質之深度分佈。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該方法進一步包括在蝕刻步驟之後且在量測該剩餘部分之電性質之步驟之前自該受限處理空間移除該製程氣體之一步驟。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該製程壓力係大氣壓。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該製程氣體包括鹵素。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該蝕刻速率小於1奈米/秒。 本發明之一些實例係關於一種用於獲得具有一頂表面及一測試區之一層的一材料性質之一深度分佈之裝置,該裝置包括:一製程室,其具有一或多個壁及一開端;一機構,其用以在該層與該製程室之間建立一相對運動使得該製程室之該開端可移動朝向該頂表面以密封該頂表面,從而形成由該製程室之該等壁包圍之一受限處理空間且將該測試區暴露於該受限處理空間;至少一個入口,其經組態以在該製程室之該開端密封該頂表面時將一製程氣體帶入該受限處理空間中以允許在一蝕刻週期期間使用該製程氣體化學蝕刻該測試區處該層之一預定厚度;及一量測系統,其經組態以量測該測試區處該層之材料性質。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該層係一半導體層。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該材料性質係一電性質。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該測試區之一面積小於0.1 cm2 。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該量測系統包含經組態以在該測試區外部接觸該頂表面之電接觸件及經組態以將一磁場施加至該測試區之一磁體,該磁場實質上垂直於該半導體層之該頂表面。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該裝置進一步包含經組態以在蝕刻週期之後自該製程室移除氣態物種之至少一個出口。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該裝置進一步包含圍封該層及該製程室之一圍阻室。 本發明之一些實例係關於一種獲得具有一頂表面之一膜的一材料性質之一深度分佈之方法,該膜經安置於具有一總面積之一基板上之一量測區帶處,該方法包括以下步驟:將一噴嘴總成定位於該頂表面之一臨限距離內而不觸碰該頂表面,該噴嘴總成包括一噴嘴;將一蝕刻劑氣體供應至該噴嘴;透過該噴嘴將該蝕刻劑氣體引導至該膜之一測試區處該頂表面上;減薄該測試區處該膜之一測試層部分;量測該減薄測試層部分之材料性質;及重複引導、減薄及量測之步驟。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,將該基板及該噴嘴總成安置於具有處於大氣壓之一封閉環境之一包殼中。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該材料性質係一電性質。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該膜係一半導體膜且量測步驟包括使用至少一個電接觸元件製成對該膜之該頂表面之至少一個電接觸。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,在該測試區外部製成對該膜之該頂表面之該至少一個電接觸。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該至少一個電接觸元件與該噴嘴總成整合,使得將該噴嘴總成定位於該頂表面之該臨限距離內之步驟引起該至少一個電接觸元件觸碰該頂表面,由此製成對該頂表面之該至少一個電接觸。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該封閉環境包括空氣。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該方法進一步包含以下步驟:透過與該噴嘴總成整合之至少一個阻障氣體入口通道將一惰性阻障氣體帶至該頂表面上;及將一廢氣及惰性阻障氣體收集至該噴嘴總成中之一至少一個整合式排放通道中,其中在減薄步驟期間產生廢氣且該至少一個阻障氣體入口通道及該至少一個整合式排放通道經組態以使該測試區與該封閉環境隔離。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該膜係一半導體膜。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該蝕刻劑氣體包括鹵素。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,供應該蝕刻劑氣體包括使該蝕刻劑氣體自一壓力瓶流動至該噴嘴,其中在該壓力瓶中該蝕刻劑氣體之一壓力高於大氣壓。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,在該壓力瓶中該蝕刻劑氣體之該壓力高於2000托。 本發明之一些實例係關於一種獲得一半導體層之一電性質的一深度分佈之方法,該方法包括以下步驟:提供該半導體層之一測試圖案,該測試圖案具有一頂表面及該頂表面處之接觸區域;在除該等接觸區域外之該測試圖案上方沈積一抗蝕劑間隔物,該抗蝕劑間隔物具有一頂側及暴露該測試圖案之一測試區之一窗口;在該等接觸區域處製成對該測試圖案之該頂表面之兩個或兩個以上電接觸;使用該兩個或兩個以上電接觸量測該測試區處該半導體層之電性質;將該測試區暴露於一化學品;藉由使用該化學品使該測試區處該半導體層之一頂部分呈現電惰性;使用該兩個或兩個以上電接觸判定除該測試區處半導體層之頂部分外該測試區處之該半導體層之一剩餘部分之電性質。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該化學品係一陽極氧化溶液且使該測試區處該半導體層之該頂部分呈現電惰性包括藉由相對於觸碰該陽極氧化溶液之一陽極將一陽極電壓施加至該測試圖案而氧化該測試區處該半導體層之該頂部分。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該化學品係一化學蝕刻劑溶液且使該測試區處該半導體層之該頂部分呈現電惰性包括使用該化學蝕刻劑溶液化學蝕刻該測試區處該半導體層之該頂部分。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該化學品係一製程溶液且使該測試區處該半導體層之該頂部分呈現電惰性包括藉由相對於觸碰該製程溶液之一電極將一電壓施加至該測試圖案而溶解該測試區處該半導體層之該頂部分。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該電壓係一陽極電壓。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該製程溶液經組態以在不存在電壓之情況下不化學蝕刻該測試區處之該半導體層。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該化學品係一製程氣體且使該測試區處該半導體層之該頂部分呈現電惰性包括使用該製程氣體化學蝕刻該測試區處該半導體層之該頂部分。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該方法進一步包括將一製程室之一開端安置於該測試區上方從而形成一製程腔之步驟,其中該製程室之該開端包括在其周邊處密封該製程腔之一密封件,其中該等接觸區域留在該製程腔外部,其中該測試區完全暴露於該製程腔,且其中將該測試區暴露於該化學品包括將該化學品引入至該製程腔中。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該方法進一步包括將一製程室之一開端安置於該測試區上方從而形成一製程腔之步驟,其中該製程室之該開端包括在其周邊處密封該製程腔之一密封件,其中該等接觸區域留在該製程腔外部,其中該測試區完全暴露於該製程腔,且其中將該測試區暴露於該化學品包括將該化學品引入至該製程腔中。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該方法進一步包括將一製程室之一開端安置於該測試區上方從而形成一製程腔之步驟,其中該製程室之該開端包括在其周邊處密封該製程腔之一密封件,其中該等接觸區域留在該製程腔外部,其中該測試區完全暴露於該製程腔,且其中將該測試區暴露於該化學品包括將該化學品引入至該製程腔中。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,該方法進一步包括監測該抗蝕劑間隔物之頂側與該測試區處該半導體層之該剩餘部分之一表面之間的一距離,因此判定化學蝕刻之速率。除以上實例之一或多者外或替代以上實例之一或多者,在一些實例中,使用一光學偵測器實行該監測。 儘管前述內容已展示、繪示及描述本發明之各項實施例,但將顯而易見的是,在不背離本發明之精神及範疇之情況下,熟習此項技術者可對所描述實施例作出各種替換、修改及改變。
100‧‧‧容器
101‧‧‧電解質
102‧‧‧頂表面
103‧‧‧半導體膜
103A‧‧‧頂部分
103B‧‧‧底部分
103BB‧‧‧剩餘部分
104‧‧‧密封件
104A‧‧‧角隅
104B‧‧‧厚度
105‧‧‧測試區域
106‧‧‧陰極
110A‧‧‧電接觸元件
110B‧‧‧電接觸元件
115‧‧‧虛線
116‧‧‧腔/溝槽
117‧‧‧位置
118‧‧‧過蝕刻區
119‧‧‧蝕刻不足區域
300‧‧‧基板
300A‧‧‧上表面
301‧‧‧半導體層
302‧‧‧絕緣或高電阻介面
303‧‧‧測試圖案
304‧‧‧抗蝕劑間隔物
305‧‧‧頂側
306‧‧‧頂表面
307‧‧‧窗口
308‧‧‧測試區
309A‧‧‧接觸區
309B‧‧‧接觸區
310‧‧‧製程室
311‧‧‧製程腔
312‧‧‧密封件
312A‧‧‧面積
313A‧‧‧電接觸元件/電接觸件
313B‧‧‧電接觸元件/電接觸件
313C‧‧‧電接觸件
313D‧‧‧電接觸件
314‧‧‧附件
315A‧‧‧尖端
315B‧‧‧尖端
316‧‧‧入口
317‧‧‧出口
330‧‧‧側壁
350‧‧‧陰極
500‧‧‧接觸件界定抗蝕劑間隔物
501‧‧‧接觸件開口
502‧‧‧電接觸墊
600‧‧‧系統
601‧‧‧抗蝕劑間隔物形成站
602‧‧‧量測站
603‧‧‧載體
603A‧‧‧基板固持件
604‧‧‧接觸墊製造站
605‧‧‧測試圖案形成站
1200‧‧‧裝置
1201‧‧‧超薄半導體層
1202‧‧‧圍阻室
1203‧‧‧製程室
1204‧‧‧入口
1204A‧‧‧入口閥
1205‧‧‧出口
1205A‧‧‧出口閥
1206A‧‧‧撓性區段
1206B‧‧‧撓性區段
1207‧‧‧軟密封件
1210‧‧‧頂表面
1211‧‧‧箭頭
1213‧‧‧氣體供應管線
1213A‧‧‧供應管線閥
1214‧‧‧排放管線
1214A‧‧‧排放管線閥
1215‧‧‧測試區
1220‧‧‧氣體
1221‧‧‧製程氣體
1230‧‧‧開端
1240‧‧‧受限處理空間
1245‧‧‧壁
1250‧‧‧導電線圈
1251A‧‧‧端子
1251B‧‧‧端子
1300‧‧‧俯視圖
1301‧‧‧半導體膜
1307‧‧‧製程室密封件
1315‧‧‧量測區域
1316A‧‧‧電接觸元件
1316B‧‧‧電接觸元件
1316C‧‧‧電接觸元件
1316D‧‧‧電接觸元件
2200‧‧‧基板/晶圓
2200A‧‧‧頂表面
2201‧‧‧量測區帶
2202‧‧‧測試圖案
2203A‧‧‧電接觸元件
2203AA‧‧‧尖端
2203B‧‧‧電接觸元件
2203C‧‧‧電接觸元件
2203CC‧‧‧尖端
2203D‧‧‧電接觸元件
2204‧‧‧半導體層
2204A‧‧‧頂表面
2204T‧‧‧測試層部分
2205‧‧‧介面
2206‧‧‧測試區
2206A‧‧‧測試區域
2300‧‧‧噴嘴總成
2300A‧‧‧噴嘴總成
2300AA‧‧‧噴嘴總成
2300B‧‧‧噴嘴總成
2301‧‧‧氣體噴嘴
2303‧‧‧蝕刻劑氣體
2303W‧‧‧廢氣
2304‧‧‧排放通道
2306‧‧‧第一間隙
2307‧‧‧阻障氣體
2308‧‧‧第二間隙
2310‧‧‧虛線
2311‧‧‧外壁
2312‧‧‧阻障壁
2313‧‧‧阻障氣體入口通道
2315‧‧‧小箭頭
2350‧‧‧噴嘴總成塊
2351‧‧‧整合式氣體入口通道
2352‧‧‧整合式氣體排放通道
2353‧‧‧整合式通道
2354‧‧‧整合式通道
2360‧‧‧總成
2361‧‧‧總成
2400‧‧‧工具/系統
2400A‧‧‧蝕刻劑氣體輸送系統
2401‧‧‧包殼
2402‧‧‧輔助排放口
2403‧‧‧蝕刻劑源
2404‧‧‧壓力瓶
2405‧‧‧載氣源/載氣瓶
2406‧‧‧阻障氣體源
2407‧‧‧排放管線
2408‧‧‧真空泵
2409‧‧‧壓力計
2500‧‧‧噴嘴
2501‧‧‧蝕刻氣體
2502‧‧‧量測總成
2505‧‧‧測試層部分
V1‧‧‧閥
V2‧‧‧閥
V3‧‧‧閥
V4‧‧‧閥
V5‧‧‧閥
V6‧‧‧閥
V7‧‧‧閥
V8‧‧‧閥
V9‧‧‧閥
V10‧‧‧閥
MFC1‧‧‧質量流量控制器
MFC2‧‧‧質量流量控制器
MFC3‧‧‧質量流量控制器
圖1係描述用以獲得一薄半導體膜之電性質分佈的一濕式陽極氧化技術之一略圖。 圖2係在一測試區域處藉由一溶液部分化學蝕刻之一例示性半導體膜,基於溶液之化學蝕刻製程留下各種非均勻性及受一密封件之損壞。 圖2A係一密封件附近之圖1之一放大圖。 圖3係根據本發明之一實施例的可用以獲得一薄半導體層之材料性質的一分佈之一例示性裝置。 圖3A係其開端移動遠離待特性化之一半導體層之一頂表面的一製程室之一略圖。 圖3B係具有大於圖3A中所展示之內部容積的一內部容積之另一製程室之一略圖。 圖3C係具有在一蝕刻製程期間產生感應耦合電漿以活化一製程氣體之能力的一製程室之一略圖。 圖4係具有安置於四個接觸位置或區處之電接觸件之一例示性Van Der Pauw圖案形半導體層。 圖5展示可為一晶圓之一基板上之一量測區帶。 圖5A展示圖5中之量測區帶之一放大圖,其中量測區帶包括一例示性測試圖案。 圖5B係圖5A之例示性測試圖案之一截面圖。 圖6係一例示性噴嘴總成之一略圖,該噴嘴總成經組態以依一非接觸方式蝕刻一半導體層在一測試區處之一層部分,使得隨著層部分厚度減小可在層部分上實行量測。 圖6A係不具有一排放通道之另一例示性噴嘴總成之一略圖。 圖6B係具有至少一個阻障氣體入口通道以及至少一個排放通道之又一噴嘴總成之一略圖。 圖6AA展示具有整合式接觸元件之一噴嘴總成。 圖6AAA展示兩個例示性整合式噴嘴總成之仰視圖。 圖7係可用以獲得一薄半導體層之電性質的一深度分佈之一例示性裝置或系統。 圖7A展示一替代製程氣體或蝕刻劑氣體輸送系統。 圖8A及圖8B展示其中採用一噴嘴總成以一非接觸方式蝕刻一半導體層在一測試區處之一部分且接著在移開噴嘴總成之後於測試區處實行量測之一製程。 圖9A、圖9B、圖9C及圖9D展示根據本發明之一較佳實施例的用於獲得一半導體膜或層之一電性質分佈之一程序。 圖10A、圖10B、圖10C及圖10D分別展示圖9A、圖9B、圖9C及圖9D中所描繪之結構之俯視圖,其中採用一例示性十字形測試圖案。 圖10CC展示一例示性抗蝕劑間隔物之一俯視圖。 圖11A係具有接觸件開口之一抗蝕劑間隔物之一俯視圖。 圖11B展示形成有安置於一測試圖案上之圖11A的抗蝕劑間隔物之一結構之一側視圖。放大圖展示透過抗蝕劑間隔物中之一接觸件開口沈積之一電接觸墊。 圖12展示包括多個製程站之一整合式系統。

Claims (34)

  1. 一種獲得一層之一電性質之一深度分佈之方法,該層包括一頂表面及一測試區,該方法包括以下步驟: 量測該測試區處該層之該電性質, 將一製程氣體輸送至該測試區處該層之該頂表面上, 使用該製程氣體化學蝕刻該測試區處該層之一預定厚度以在該測試區處該層中形成具有一深度之一溝槽且在該測試區處留下該層之一剩餘部分,及 量測該測試區處該層之該剩餘部分之該電性質。
  2. 如請求項1之方法,其中重複輸送、化學蝕刻及量測該剩餘部分之該電性質之該等步驟直至該溝槽之該深度達到一最終值。
  3. 如請求項2之方法,其中以小於5奈米/秒之一預定蝕刻速率實行化學蝕刻之該步驟。
  4. 如請求項1之方法,其中該層係一半導體層。
  5. 如請求項4之方法,其進一步包括在量測該測試區處該層之該電性質之該步驟之前將該層放置於一圍阻室中之該步驟,且其中該圍阻室處於一大氣壓。
  6. 如請求項5之方法,其中該圍阻室包括空氣。
  7. 如請求項4之方法,其中該半導體層呈一測試圖案之形狀,且其中量測該剩餘部分之該電性質之該步驟包括在定位於該測試區外部之接觸區處製成對該測試圖案之電接觸。
  8. 如請求項7之方法,其中該電性質係遷移率且在量測該剩餘部分之該電性質之該步驟期間將一磁場施加至該測試區,其中該磁場實質上垂直於該頂表面。
  9. 如請求項7之方法,其中該製程氣體包括一蝕刻劑且其中該蝕刻劑包括鹵素。
  10. 如請求項9之方法,其中該蝕刻劑係XeF2
  11. 如請求項10之方法,其中在該製程氣體中該蝕刻劑之一百分比小於0.1%。
  12. 如請求項7之方法,其中該測試區之一面積小於0.04 cm2
  13. 如請求項4之方法,其中將該製程氣體輸送至該測試區處之該頂表面上之該步驟包括: 使包括一或多個壁及一開端之一製程室與該頂表面實體接觸使得該開端密封該頂表面以形成由該製程室之該一或多個壁包圍之一受限處理空間,從而將該測試區暴露於該受限處理空間,及 將該製程氣體引入至該受限處理空間中,從而建立一製程壓力。
  14. 如請求項13之方法,其中將該半導體層放置於一圍阻室中且該圍阻室處於大氣壓且該製程壓力係大氣壓。
  15. 如請求項1之方法,其中將該製程氣體輸送至該測試區處該層之該頂表面,但不輸送至不同於該測試區之另一區處的該層之該頂表面。
  16. 一種用於獲得具有一頂表面及一測試區之一層之一電性質之一深度分佈之裝置,該裝置包括: 一製程室,其具有一或多個壁及一開端, 一機構,其用以在該層與該製程室之間建立一相對運動使得該製程室之該開端可移動朝向該頂表面以密封該頂表面,從而形成由該製程室之該等壁包圍之一受限處理空間且將該測試區暴露於該受限處理空間, 至少一個入口,其經組態以在該製程室之該開端密封該頂表面時將一製程氣體帶入該受限處理空間中以允許在一蝕刻週期期間使用該製程氣體化學蝕刻該測試區處該層之一預定厚度,及 一量測系統,其經組態以量測該測試區處該層之該電性質,其中 該量測系統包含經組態以在該測試區外部觸碰該頂表面之電接觸件及經組態以將一磁場施加至該測試區之一磁體,該磁場實質上垂直於該半導體層之該頂表面。
  17. 如請求項16之裝置,其中該層係一半導體層且該測試區之一面積小於0.1 cm2
  18. 如請求項16之裝置,其進一步包含經組態以在該蝕刻週期之後自該製程室移除氣態物種之至少一個出口及圍封該層及該製程室之一圍阻室。
  19. 一種獲得具有一頂表面之一膜之一電性質之一深度分佈之方法,該膜經安置於具有一總面積之一基板上方之一量測區帶處,該方法包括以下步驟: 將一噴嘴總成定位於該頂表面之一臨限距離內而不觸碰該頂表面,該噴嘴總成包括一噴嘴, 將一蝕刻劑氣體供應至該噴嘴, 透過該噴嘴將該蝕刻劑氣體引導至該膜之一測試區處之該頂表面上, 減薄該測試區處該膜之一測試層部分, 量測該減薄測試層部分之該電性質,及 重複引導、減薄及量測之該等步驟。
  20. 如請求項19之方法,其中將該基板及該噴嘴總成安置於具有處於大氣壓之一封閉環境之一包殼中。
  21. 如請求項20之方法,其中該膜係一半導體膜且該量測步驟包括使用至少一個電接觸元件製成對該膜之該頂表面之至少一個電接觸。
  22. 如請求項21之方法,其中在該測試區外部製成對該膜之該頂表面之該至少一個電接觸。
  23. 如請求項21之方法,其中該至少一個電接觸元件與該噴嘴總成整合,使得將該噴嘴總成定位於該頂表面之該臨限距離內之該步驟引起該至少一個電接觸元件觸碰該頂表面,由此製成對該頂表面之該至少一個電接觸。
  24. 如請求項23之方法,其中該封閉環境包括空氣。
  25. 如請求項21之方法,其進一步包含以下步驟: 透過與該噴嘴總成整合之至少一個阻障氣體入口通道將一惰性阻障氣體帶至該頂表面上,及 將一廢氣及該惰性阻障氣體收集至該噴嘴總成中之一至少一個整合式排放通道中,其中 在該減薄步驟期間產生該廢氣且該至少一個阻障氣體入口通道及該至少一個整合式排放通道經組態以使該測試區與該封閉環境隔離。
  26. 如請求項25之方法,其中該蝕刻劑氣體包括鹵素。
  27. 如請求項26之方法,其中供應該蝕刻劑氣體包括使該蝕刻劑氣體自一壓力瓶流動至該噴嘴,其中在該壓力瓶中該蝕刻劑氣體之一壓力高於大氣壓。
  28. 如請求項27之方法,其中在該壓力瓶中該蝕刻劑氣體之該壓力高於2000托。
  29. 一種獲得一半導體層之一電性質之一深度分佈之方法,該方法包括以下步驟: 提供該半導體層之一測試圖案,該測試圖案具有一頂表面及該頂表面處之接觸區域, 在除該等接觸區域外之該測試圖案上方沈積一抗蝕劑間隔物,該抗蝕劑間隔物具有一頂側及暴露該測試圖案之一測試區之一窗口, 在該等接觸區域處製成對該測試圖案之該頂表面之兩個或兩個以上電接觸, 使用該兩個或兩個以上電接觸量測該測試區處該半導體層之電性質, 將該測試區暴露於一化學品而不將該等接觸區域暴露於該化學品, 藉由使用該化學品使該測試區處該半導體層之一頂部分呈現電惰性,及 使用該兩個或兩個以上電接觸判定除該測試區處半導體層之該頂部分外該測試區處之該半導體層之一剩餘部分之該電性質。
  30. 如請求項29之方法,其中該化學品係一陽極氧化溶液且使該測試區處該半導體層之該頂部分呈現電惰性包括藉由相對於觸碰該陽極氧化溶液之一陽極將一陽極電壓施加至該測試圖案而氧化該測試區處該半導體層之該頂部分。
  31. 如請求項29之方法,其中該化學品係一製程溶液且使該測試區處該半導體層之該頂部分呈現電惰性包括藉由相對於觸碰該製程溶液之一電極將一陽極電壓施加至該測試圖案而電化學地溶解該測試區處該半導體層之該頂部分,其中該製程溶液經組態以在不存在該電壓之情況下不化學蝕刻該測試區處之該半導體層。
  32. 如請求項29之方法,其中該化學品係一製程氣體且使該測試區處該半導體層之該頂部分呈現電惰性包括使用該製程氣體化學蝕刻該測試區處該半導體層之該頂部分。
  33. 如請求項30之方法,其進一步包括將一製程室之一開端安置於該測試區上方從而形成一製程腔之步驟,其中該製程室之該開端包括在其周邊處密封該製程腔之一密封件,其中該等接觸區域留在該製程腔外部,其中該測試區完全暴露於該製程腔,且其中將該測試區暴露於該化學品包括將該化學品引入至該製程腔中。
  34. 如請求項31之方法,其進一步包括將一製程室之一開端安置於該測試區上方從而形成一製程腔之該步驟,其中該製程室之該開端包括在其周邊處密封該製程腔之一密封件,其中該等接觸區域留在該製程腔外部,其中該測試區完全暴露於該製程腔,且其中將該測試區暴露於該化學品包括將該化學品引入至該製程腔中。
TW107105331A 2017-02-13 2018-02-13 用於薄膜之材料性質分析之方法及系統 TWI702667B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201762458500P 2017-02-13 2017-02-13
US201762458490P 2017-02-13 2017-02-13
US62/458,500 2017-02-13
US62/458,490 2017-02-13
PCT/US2017/029424 WO2017189582A1 (en) 2016-04-26 2017-04-25 Methods and systems for material property profiling of thin films
??PCT/US2017/029424 2017-04-25
WOPCT/US2017/029424 2017-04-25

Publications (2)

Publication Number Publication Date
TW201841281A true TW201841281A (zh) 2018-11-16
TWI702667B TWI702667B (zh) 2020-08-21

Family

ID=65033960

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107105331A TWI702667B (zh) 2017-02-13 2018-02-13 用於薄膜之材料性質分析之方法及系統

Country Status (1)

Country Link
TW (1) TWI702667B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7078919B2 (en) * 2003-08-27 2006-07-18 Prussin Simon A In situ determination of resistivity, mobility and dopant concentration profiles
KR101512560B1 (ko) * 2012-08-31 2015-04-15 가부시키가이샤 스크린 홀딩스 기판처리장치
CN103165724A (zh) * 2013-03-26 2013-06-19 中国科学院上海技术物理研究所 一种用于霍尔测试的碲镉汞栅控结构光导探测器
US9054050B2 (en) * 2013-11-06 2015-06-09 Tokyo Electron Limited Method for deep silicon etching using gas pulsing

Also Published As

Publication number Publication date
TWI702667B (zh) 2020-08-21

Similar Documents

Publication Publication Date Title
JP7328220B2 (ja) 触媒促進パターン転写技術
KR101214505B1 (ko) 플라즈마처리장치 및 플라즈마처리방법
US7736998B2 (en) Silicon-on insulator substrate and method for manufacturing the same
EP3571498B1 (en) Low-noise biomolecular sensors
US11699622B2 (en) Methods and apparatus for test pattern forming and film property measurement
US10790203B2 (en) Methods and systems for material property profiling of thin films
CN105810615A (zh) 通过晶振实现对刻蚀样品原位刻蚀监控的方法及系统
KR100193402B1 (ko) 불순물 농도 프로파일 측정방법
US20230317530A1 (en) Etching apparatus and method
TWI702667B (zh) 用於薄膜之材料性質分析之方法及系統
CN107256837A (zh) 基于超级背封衬底的外延片电阻率的测量方法
JP5276926B2 (ja) コンタクトホール側壁の抵抗値測定方法
US6139716A (en) Submicron patterned metal hole etching
KR101757400B1 (ko) 금속 옥사이드 반도체 tft용 유전체 막들의 핀홀 평가 방법
JP2016072465A (ja) 半導体装置の製造方法および基板処理装置
KR100780140B1 (ko) 저온의 희생 산화물 형성 방법
JPH08153864A (ja) 絶縁膜上の半導体膜の薄膜化方法および薄膜化装置
Bhattacharyya et al. Effect of Dry Etching of a Thermal Oxide on Subsequent Growth and Properties of Thin Oxides (≃ 80 Å)
JPH02205046A (ja) 半導体表面計則方法およびその装置
US20040256244A1 (en) Selective electrochemical etching method for two-dimensional dopant profiling
JP2006286775A (ja) エッチング方法
JPS5982729A (ja) プラズマエツチング方法
KR20230131945A (ko) 플라즈마 에칭 기술
JP4180009B2 (ja) 半導体の電気特性測定装置、および、測定方法
Francoviglia Fabrication of Semiconductors by Wet Chemical Etch