JPS5982729A - プラズマエツチング方法 - Google Patents

プラズマエツチング方法

Info

Publication number
JPS5982729A
JPS5982729A JP19191082A JP19191082A JPS5982729A JP S5982729 A JPS5982729 A JP S5982729A JP 19191082 A JP19191082 A JP 19191082A JP 19191082 A JP19191082 A JP 19191082A JP S5982729 A JPS5982729 A JP S5982729A
Authority
JP
Japan
Prior art keywords
etched
electrode
plasma etching
material layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19191082A
Other languages
English (en)
Other versions
JPH0642467B2 (ja
Inventor
Masahiro Shibagaki
柴垣 正弘
Toru Watanabe
徹 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP57191910A priority Critical patent/JPH0642467B2/ja
Publication of JPS5982729A publication Critical patent/JPS5982729A/ja
Publication of JPH0642467B2 publication Critical patent/JPH0642467B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は平行平板型電極を有するプラズマエツチング装
置を用い、シリコン酸化膜あるいは窒化膜上に堆積され
た被エツチング材料をエツチングするにおいて、被エツ
チング材料配置側電極と、被エツチング材料を構成して
いる牛導体基板の間に絶縁物を置くことにより、電荷蓄
積によるシリコン酸化膜あるいは窒化膜の耐圧劣化を抑
制する信頼性の高いプラズマエツチング方法に関する。
〔従来技術とその問題点〕
近年、集積回路(IC)製造プロセスでは、ICの高集
積度化、高速度化に伴い素子の微細加工が強く要求され
ている。このため、アンダーカットの無い垂直なエツチ
ング形状が達成できる反応性イオンエツチング(Rea
ctive ton Etching : RIB )
方法が圧目を浴びている。・WIJえはパターンを形成
すべき材料が置かれた′電極に尚周波電力を印加するこ
とにより、チャンバー内に尋人した減圧状態の反応性ガ
スをグロー放電すせる。この時この高周波電極には電子
とイオンの易動度の差及び高周波電極と対向電4.(こ
の場合接地電位のチャンバー内壁も営む)の面積比の違
いにより負の自己バイアスが生じる。この負の自己バイ
アスは陰極降下電圧と呼ばれ、接地電位から計ってVd
cで示される。エツチング種が吸着した被エツチング材
料表面にVdcにより加速されたプラズマ中の正イオン
が垂直に衝突して、エツチング種と被エツチング材料間
の反応を促進させて、被エツチング材料をガス化すると
とでエツチングを進行する。
例えば、酸化シリコンにコンタクト孔を関ける場合には
CF4 + KやCHF’3 を用いると良く、又シリ
コンウェーハ或いは電極配線材料として、多用されてい
る多結晶シリコン及びアルミニウム(A−/)をエツチ
ングする場合は、CI!、やCZffi 等の塩素系ガ
スが用いられる。
電極オ科に真空容器を構成しているステンレスを用いる
と、エツチング中、鉄(Fe)やNiにッケル)が放出
され、そのことにより、素子が重金属汚染して、著しく
劣化する。そのため、石英(Sin、)やアルミナ(1
ylz Ox )で電極を、被覆すると重金属汚染は阻
止可能となるが、Sin、やA/20sから、酸素が放
出される。この微量の酸素が系内に混入すると、塩素ラ
ジカルが多量に発生し、多結晶シリコンやアルミニウム
、特にリン(P)や、上累(As)を甘んだ多結晶シリ
コンはアンダーカットが著しく生じやすくなる。一方、
ポリエステル等の高分子薄膜は上記した欠点を除去でき
るものであるが、エツチング中、高分子薄膜からの重合
物が被エツチング材料表面上に再付着し、その結果エツ
チング後、材料表面上に残渣が生じゃすくな、ると同時
に、高分子薄膜もエツチングされることから量産装置で
は定期的に高分子#膜を貼りかえる必要があるため、生
産性が低下し、好ましくない。
このため、重金属汚染が無い電極材料として、スパッタ
されにくい導伝性のカーボン(炭素:C)板が最適な材
料といえる。
反応性イオンエツチング方法により被エツチング材料を
エツチングする場合、前述した様に■アンダーカットの
無い異方性エツチングを達成する。
■他の材料、例えばレジストや多結晶シリコンでは下地
材料である、Sin、のエツチング速度より高速度のエ
ツチング、いわゆる選択エツチングが要求され且つ、■
素子の汚染が無いことが必要とされる。最近メモリー素
子(例えば、ダイナミックランダムアクセスメモIJ 
−(DRAM)が高集積度化し、現在では256KgA
MからLMビットDRAMが研究開発されつつあるが、
このような素子では、最小寸法幅が2μm 以下となる
と同時に、ゲート酸化膜やメモリ一部の酸化膜厚は20
0 ′j−以下となり、極めて薄くなる。この様な構造
の多結晶シリコンや高融点金属及びこのシリサイド化合
物を、反応性イオンエツチング方法によりエツチングす
ると、下地酸化膜の耐圧が著しく劣化し、絶縁膜として
機能しなくなる場合があるという大きな問題が新たに生
じてきた。
〔発明の目的〕
本発明は上記事情に鑑みて為されたもので、電荷蓄積に
よる半導体基板上のシリコン酸化膜等の絶縁膜の絶縁破
壊を阻止する反応性イオンエツチング方法を提供するも
のである。
〔発明の概要〕
本発明によれば、材料配置側成極と被エツチング材料を
構成している半導体基板の間に絶縁物を置くことにより
上記目的を達成している。
〔発明の実施例〕
以下本発明の実施例を図面を参照して詳細に説明する。
第1図は使用したエツチング装置の概略構成を示してい
る。1はステンレス製の真空容器本体であって、この容
器の一部をなすように平行平板電極を構成する上部電極
2と下部電極3が対向配置されている。これらIL42
.3はそれぞれテフロン・リング4,5により真空容器
本体1とは電気的に絶縁されている。試料6は下部電極
3の上に配置される。7.8はそれぞれ電極2,3を冷
却するための水冷管である。排気管9,10は例えば油
拡散ポンプとロータリポンプを有する排気系(図示せず
)に連結されている。11は分散管であって、ガス導入
口12から導入された反応性ガスはこの分散管11によ
り容器内に均一性よく供給されるようになっている。1
3はR,F電源であり、その出力は同軸スイッチ14に
より切換えられ、同軸ケーブル15、整合器16を介し
て上記電極2に、または−軸ケーブル17、整合器18
を介して下部電極19に、選択的に印加されるようにな
っている。また各電極2,3はそれぞれスイッチ19 
、20により、一方にR,F 成力が印加されるとき他
方が接地される。
真空容器本体lは常に接地されている。真空容器本体1
の側部には石英製の監視窓21が設けられ、その外側に
ガスプラズマの分光を行いエツチングの進行状況を監視
するための分光器、光電管、記碌計等を含むエツチング
・モニタnが設けられている。乙は圧力計である。
このような装置において、上部電極2、下部電極3にカ
ーボン板を用い、第2図に示すように試料6として半導
体基板である4インチ単結晶シリコンウェハ間を熱酸化
法により膜厚400Aの酸化膜を形成し、更にシラン(
8i1(* )の熱分解(750℃)を用いる減圧気相
成長法(LPGVD)により多結晶シリコン(4000
g ) 32を堆積した後、1000℃のり/(P)拡
散したものを、ポジ型レジスト33 (OFPR−SO
O:東京応化m)でマスク形成したものを用・いて、実
験を行った。エツチング条件は、反応性ガスとして、C
t!を20CC/−鴇を5cc/−の混合ガスを0.0
7 ’rowの圧力となるように導入し、印加する几1
4力を13.56MHz 、  0.25w/ cdt
とした。
又几F電力は下部電極3に印加するようにした。
第3図は、前記多結晶シリコン32をフッ硝酸系の溶液
によりエツチングした後レジスト33を同様に硫酸系の
溶液で除去した試料の熱酸化膜の耐圧を測定したもので
ある。多結晶シリコン32の電極面積は10 mmで、
lμNの電流が流れた時を降伏電圧とした。第3図から
明らかな様に降伏電圧は10Mv/CnLと6Mv/c
mに分布している。10My/cmは熱酸化膜固有の降
伏電圧であり、6Mv/cFILは、熱酸化膜形成時に
おけるプロセス上の問題、例えばゴミ等によるものであ
る。
この様な耐圧分布を示す試料6を、前記エツチング条件
により反応性イオンエツチング方法で多結晶シリコン3
2をエツチングしその後レジスト33を硫酸系の溶液で
除去したものの、熱酸化膜31の耐圧を測定したものが
第4図である。
単結晶シリコンウェーハ父上の熱酸化膜31の耐圧は著
しく劣化し、絶縁膜として機能しなくなって健ることが
わかる。
この様に従来公知のカーボン板電極3上に試料6を配置
して、エツチングすると、酸化膜31の耐圧は著しく劣
化することがわかるが、m5図(a)に示すようにカー
ボン板電極3上にポリエステル40等の有機膜を貼布し
た後試料6を配置した状態でエツチングすると、第3図
の溶液エツチングによる酸化膜31の耐圧分布と全く変
化ない良好な特性が得られた。しかし、試料6以外の電
極3上にも有機膜40があるため、前述した如く、エツ
チング後試料6表面上に残渣が生じくやすくなるため、
本発明者らは第5図(b)に示したように試料6直下の
みにポリエステルフィルム40−1をカーボン板3上に
貼布したところ酸化膜31の耐圧特性は第5図(a)の
構造のものと全く同一の結果が得られた。
一般に反応性イオンエツチング装置は、量産性を向上す
るために多数枚処理する方式がとられるが第5図(aに
示される様に必ずしも全処理能力に対応する試料6が電
極3上に配置されるとは限ぎらず、この場合、試料6の
置かれていない場所では有機膜40が露出することがあ
り、エツチング特性に影響をあたえる恐れがある。
本発明者らは更に鋭意検討した結果、試料6を従来通り
カーボン板3上に直接配置し、ポリエステル等の有機膜
40を、前記カーボン板3の裏面に貼り付けて、エツチ
ングしたところ、カーボン板3上に有機膜40を貼布し
たものと全く同一な極めて良好な結果が得られた。試料
配置側電極がカーボン板等の導体物質と、ポリエステル
フィルム等の絶縁性物質で構成すると、試料の酸化膜が
エツチングにより絶縁破壊されない理由は現在のところ
明確ではないが以下の様に推論される。
陰極降下電圧は、プラズマと試料及び電極間に形成され
るシースでほとんど発生し、酸化膜の膜厚が500 g
以下の極めて薄い時でも電極の絶縁性物質が10μm以
上であれば、陰極降下1圧Vdcが500Vとしても電
荷蓄積による酸化膜に印加される直流電圧は嶋々数Vで
あり、酸化膜を絶縁破壊する才での電圧とはならない。
即ち、定常状態における陰極時下電圧発生に伴なう′1
荷蓄積では、酸化膜の耐圧は劣化せず、電極材料が導体
物質のみでも良いわけである。しかしながら導体物質の
電極で試料の酸化膜の耐圧が実際に劣化するととρ1ら
多結晶シリコンがエツチングされた直後、定常状態に達
するまでの極めて短い時間(数u秒以内)K導体物質に
接触している半導体基板はエツチング終了前と同電位で
あるが、多結晶シリコンの絶対値の電位が、半導体基板
より低くなるため、その電位差により酸化膜が絶縁破壊
すると考えられる。一方電極が導体物質と絶縁性物質で
構成されると、半導体基板と多結晶シリコンの各々の電
位はエツチングされた直後でも、同程度の割合いで一定
電位に達するために絶縁破壊が起らないと考えられる。
上記一実施例は試料6配置側電極3に高周波電力を印加
したものであるが、400KHzの低周波電力の場合は
上部電極2に高周波電力を印加してもアンダーカットの
無い異方性エツチングが達成できる。この場合13.5
6MH2の様な高周波電力と異なり、負の自己バイアス
は発生しないが、プラズマ中の正イオンエネルギーが高
くなり、接地電位の下部電極3に試料6を配置してエツ
チングする゛と、下部電極が導体物質であると酸化膜の
絶縁破壊がおこり、試料6配置電極3を、導体物質と絶
縁物質で構成すると、13.56Ml1(z の様な高
周波電力と同様、耐圧劣化は全く生じなかった。
又試料の熱酸化膜の代りに、シリコンを直接熱窒化した
膜でも同様な結果が得られ、更には多結晶シリコンの代
りにA/やタングステン←)、モリブデン(MO)等の
烏融点金属及びそれらのシリサイド化合物をエツチング
する場合でも効果は全く同じであった。
〔発明の効果〕
以上説明したように、この発明によれば、試料を配置し
た電極が導体物質と絶縁物質で構成され、前記絶縁物質
の単位当りの容量か、試料の単結晶シリコンと導゛戒性
被エツチング材料間の絶縁膜の容量の間借以上であれば
エツチングによりAil記試料中の絶縁膜の絶縁破壊が
発生しない。極めて高い信頼性のLSI製造プロセスが
確立される。
【図面の簡単な説明】 m1図は、本発明を説明するための使用装置の概略図、
第2図は被エツチング物の構成図、第3図は被エツチン
グ物の導体層を溶液によりエツチングした時のシリコン
絶縁膜の耐圧分布図、第4図は、試料配置側の電極がカ
ーボン板等の導体物質であるときの、被エツチング物の
シリコン絶縁膜の耐圧分布図、第5図は、本発明の一実
施例を示す説明図である。 l・・・ステンレス製の真空容器、  2・・・上部電
極、3・・・下部電極、    4,5・・・テフロン
、6・・・被エツチング物、7,8・・・水冷パイプ、
9、’10・・・排気管、13・・・高周波電源、16
 、18・・・整合回路、 30・・・単結晶シリコンウェーハ、 :ウト・・シリコン絶縁膜、32・・・導体物質ノー、
33・・・フォトレジスト、 40−1.40−2.40−3.40−4 、 ・・・
絶縁性高分子薄膜、4]−1,41−2,41−3,4
]−4、・・・導体物質層。 (7317)代理人 弁理士  則近憲佑(ほか1名)
第3図 ρ2’  a  l  9  tn  /2降イK”T
lf、JE (”7F/cm)第4図 ρ   ?   4   t   2   ψ  lz
ブL−クダζシシ電旦(Mηみ→

Claims (8)

    【特許請求の範囲】
  1. (1)互いに対向配置された平行平板型電極を有するプ
    ラズマエツチング装置において、シリコン単結晶からな
    る第1層とシリコン絶縁膜からなる第2層の積層物質上
    に形成された導伝性物質層と前記導伝性物質層上にパタ
    ーン形成されたエツチングマスクとからなる被エツチン
    グ物をエツチングするに際し、前記被エツチング物の配
    置下の電極上の材料が少くとも、絶縁物質層で構成され
    てなることを特徴とするプラズマエツチング方法。
  2. (2)前記電極上材料は前記被エツチング物配置側が導
    体物質層/絶縁物質層の構成順序であることを特徴とす
    る特許請求の範囲第1項記載のプラズマエツチング方法
  3. (3)前記電極上の材料は、前記被エツチング物直下の
    み、絶縁物質層/導体物質層の構成順序であることを特
    徴とする特許請求の範囲第1項記載のプラズマエツチン
    グ方法、。
  4. (4)前記電極上の材料である導体物質層が炭素である
    ことを特徴とする特許請求の範囲第1項乃至第3項記載
    のプラズマエツチング方法。
  5. (5)前記電極上の材料である絶縁物質層が、弗素系、
    炭化弗素系、塩素炭化水素系、あるいはシリコン系の絶
    縁性高分子であることを特徴とする特許請求の範囲第1
    項乃至第3項記載のプラズマエツチング方法。
  6. (6)  前記被エツチング物の第2層シリコン絶縁膜
    が熱酸化膜及び熱窒化膜であることを特徴とする特許請
    求の範囲第1項記載のプラズマエツチング方法。
  7. (7)前記被エツチング物の導伝性物質層が、多結晶シ
    リコン、非晶質シリコン、及びタングステン、モリブデ
    ン等の高融点金属、更にはそれらシリサイド化合物又は
    多結晶シリコンと前記高融点金属及びそれらシリサイド
    化合物の積層物であることを特徴とする特許請求の#!
    、囲第1項記載のプラズマエツチング方法。
  8. (8)  前記被エツチング物の第2層シリコン絶縁膜
    の単位面積キャパシタ容量が前記電極の絶縁物質層の単
    位面積キャパシタ容量の加倍以上であることを特徴とす
    る特許請求の範囲第1項記載のプラズマエツチング方法
JP57191910A 1982-11-02 1982-11-02 プラズマエツチング方法 Expired - Lifetime JPH0642467B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57191910A JPH0642467B2 (ja) 1982-11-02 1982-11-02 プラズマエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57191910A JPH0642467B2 (ja) 1982-11-02 1982-11-02 プラズマエツチング方法

Publications (2)

Publication Number Publication Date
JPS5982729A true JPS5982729A (ja) 1984-05-12
JPH0642467B2 JPH0642467B2 (ja) 1994-06-01

Family

ID=16282477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57191910A Expired - Lifetime JPH0642467B2 (ja) 1982-11-02 1982-11-02 プラズマエツチング方法

Country Status (1)

Country Link
JP (1) JPH0642467B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63133633A (ja) * 1986-11-26 1988-06-06 Matsushita Electronics Corp 半導体装置の製造方法
JPS63133632A (ja) * 1986-11-26 1988-06-06 Matsushita Electronics Corp ドライエツチング装置
JPS63221620A (ja) * 1987-03-11 1988-09-14 Hitachi Ltd プラズマ処理方法及び装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56134738A (en) * 1980-03-26 1981-10-21 Toshiba Corp Method of forming pattern

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56134738A (en) * 1980-03-26 1981-10-21 Toshiba Corp Method of forming pattern

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63133633A (ja) * 1986-11-26 1988-06-06 Matsushita Electronics Corp 半導体装置の製造方法
JPS63133632A (ja) * 1986-11-26 1988-06-06 Matsushita Electronics Corp ドライエツチング装置
JPS63221620A (ja) * 1987-03-11 1988-09-14 Hitachi Ltd プラズマ処理方法及び装置

Also Published As

Publication number Publication date
JPH0642467B2 (ja) 1994-06-01

Similar Documents

Publication Publication Date Title
JP3946130B2 (ja) プラズマ処理装置およびプラズマ処理方法
US6440864B1 (en) Substrate cleaning process
JP4356117B2 (ja) プラズマ装置
US5494522A (en) Plasma process system and method
WO2003075333A1 (en) Electrode for dry etching a wafer
JPH03114226A (ja) 微細構造デバイスにおけるSiエッチング残留物除去方法
US20150236235A1 (en) Systems and methods for fabrication of superconducting circuits
JPS63238288A (ja) ドライエツチング方法
Zeng et al. Processing and encapsulation of silver patterns by using reactive ion etch and ammonia anneal
JP2002299322A (ja) プラズマ処理装置およびプラズマ処理方法
US10950458B2 (en) Etching method
EP0133452B1 (en) Reactive ion etching method
TW307027B (en) Process for reducing circuit damage during pecvd in single wafer pecvd system
US20230317530A1 (en) Etching apparatus and method
JPH0722393A (ja) ドライエッチング装置及びドライエッチング方法
JPS5982729A (ja) プラズマエツチング方法
US6114182A (en) Measurement of electron shading damage
Meng et al. Very small critical current spreads in Nb/Al-AlOx/Nb integrated circuits using low-temperature and low-stress ECR PECVD silicon oxide films
JPS59163827A (ja) プラズマエツチング装置
JPH0559578B2 (ja)
JP2003183860A (ja) エッチング方法
JPH0982683A (ja) ドライエッチング装置
JP2768689B2 (ja) ドライエッチング方法
JP2614331B2 (ja) 半導体装置の製造方法
JPS59207629A (ja) プラズマエツチング方法