JPS59207629A - プラズマエツチング方法 - Google Patents
プラズマエツチング方法Info
- Publication number
- JPS59207629A JPS59207629A JP8131283A JP8131283A JPS59207629A JP S59207629 A JPS59207629 A JP S59207629A JP 8131283 A JP8131283 A JP 8131283A JP 8131283 A JP8131283 A JP 8131283A JP S59207629 A JPS59207629 A JP S59207629A
- Authority
- JP
- Japan
- Prior art keywords
- plasma etching
- electrode
- vacuum vessel
- etched
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000001020 plasma etching Methods 0.000 title claims description 18
- 238000005530 etching Methods 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims description 7
- 238000002844 melting Methods 0.000 claims description 5
- 230000008018 melting Effects 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- -1 silicide compound Chemical class 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 238000009434 installation Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 230000006866 deterioration Effects 0.000 abstract description 4
- 239000004809 Teflon Substances 0.000 abstract description 3
- 229920006362 Teflon® Polymers 0.000 abstract description 3
- 238000001816 cooling Methods 0.000 abstract description 3
- 239000000126 substance Substances 0.000 abstract description 3
- 229910001220 stainless steel Inorganic materials 0.000 abstract description 2
- 239000010935 stainless steel Substances 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、プラズマエツチング方法に関する。
近年、集積回路ＩＣから大規模集積回路ＬＳＩへと、素
子の高集積度化、高速度化が行われている。これに伴っ
て、素子の微細加工技術が要求されている。このため、
湿式エツチング（Ｗｅｔ Ｅｔｃｈｉｎｇ ） 、ケミ
カルドライエツチング（Ｃｈｅｍｉｃａｌ Ｄｒｙ Ｅ
ｔｃｈｉｎｇ ）等の等方的エツチングの代わシに、サ
イドエツチング量の少ない異方的エツチングが可能であ
る反応性イオンエツチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ
Ｅｔｃｈｉｎｇ、 Ｒ＠ Ｉ 、 Ｅ、 ）が広く採
用されている。
子の高集積度化、高速度化が行われている。これに伴っ
て、素子の微細加工技術が要求されている。このため、
湿式エツチング（Ｗｅｔ Ｅｔｃｈｉｎｇ ） 、ケミ
カルドライエツチング（Ｃｈｅｍｉｃａｌ Ｄｒｙ Ｅ
ｔｃｈｉｎｇ ）等の等方的エツチングの代わシに、サ
イドエツチング量の少ない異方的エツチングが可能であ
る反応性イオンエツチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ
Ｅｔｃｈｉｎｇ、 Ｒ＠ Ｉ 、 Ｅ、 ）が広く採
用されている。
この反応性イオンエツチングによれば、エツチングすべ
き試料を置いたチャン・マー内の電極に、高周波電力Ｒ
ｆ’を印加する。この高周波電力ＲＦによシ、チャンバ
ー内に導入された反応性ガスをプラズマ化する。このと
き、高周波電力を印加した電極には、電子とイオンの移
動度の差及び、高周波電力と対向電極及び接地されたチ
ャンバー内壁の面積の違いにより、負の自己バイアスが
生じる。この負の自己バイアスは陰極降下電圧ｖｃＩ０
と呼ばれ、接地電位から計測される。プラズマ中で発生
した正イオンは、この陰極降下電圧■ｄ０により加速さ
扛、エツチング種が吸着した被エツチング試料面に垂直
に衝突する。而して、エツチング種と被エツチング物質
との反応が促進され、揮発性物質を生成し。
き試料を置いたチャン・マー内の電極に、高周波電力Ｒ
ｆ’を印加する。この高周波電力ＲＦによシ、チャンバ
ー内に導入された反応性ガスをプラズマ化する。このと
き、高周波電力を印加した電極には、電子とイオンの移
動度の差及び、高周波電力と対向電極及び接地されたチ
ャンバー内壁の面積の違いにより、負の自己バイアスが
生じる。この負の自己バイアスは陰極降下電圧ｖｃＩ０
と呼ばれ、接地電位から計測される。プラズマ中で発生
した正イオンは、この陰極降下電圧■ｄ０により加速さ
扛、エツチング種が吸着した被エツチング試料面に垂直
に衝突する。而して、エツチング種と被エツチング物質
との反応が促進され、揮発性物質を生成し。
ガス化することでエツチングが進行する。
然るに、ＬＳＩ素子等では、高集積度化に伴って最小寸
法幅が小さくなると同時に、これを構成するゲート酸化
膜は、極薄になっている。例えば、６４ ＫＤＲＡＭで
ダート酸化膜の膜厚は４００Ｘ２５６ ＫＤＲＡＭで２
５０Ｘ以下と極薄になっている。このような極薄の酸化
膜上に形成された多結晶シリコン層や高融点金属層及び
そのシリサイド化合物層に、上述の反応性イオンエツチ
ングによシエッチング処理を施すと、下地である酸化膜
の耐圧が著しく劣化する。その結果、酸化膜が絶縁膜と
しての機能を果さなくなる問題があった。
法幅が小さくなると同時に、これを構成するゲート酸化
膜は、極薄になっている。例えば、６４ ＫＤＲＡＭで
ダート酸化膜の膜厚は４００Ｘ２５６ ＫＤＲＡＭで２
５０Ｘ以下と極薄になっている。このような極薄の酸化
膜上に形成された多結晶シリコン層や高融点金属層及び
そのシリサイド化合物層に、上述の反応性イオンエツチ
ングによシエッチング処理を施すと、下地である酸化膜
の耐圧が著しく劣化する。その結果、酸化膜が絶縁膜と
しての機能を果さなくなる問題があった。
本発明は、下地絶縁膜の耐圧劣化を阻止して所定のエツ
チング処理を可能にしたプラズマエツチング方法を提供
することをその目的とするものである。
チング処理を可能にしたプラズマエツチング方法を提供
することをその目的とするものである。
本発明は、被処理体の裏面側に阻止体（例えばダイオー
ド）を形成して負電荷の流入を防止することによシ、下
地絶縁膜の耐圧劣化を阻止して、所望のエツチング処理
を容易に可能にしたプラズマエツチング方法である。
ド）を形成して負電荷の流入を防止することによシ、下
地絶縁膜の耐圧劣化を阻止して、所望のエツチング処理
を容易に可能にしたプラズマエツチング方法である。
以下、本発明の実施例について図面を８照して説明する
。
。
本発明方法は、先ず、第１図に示す如く、例えばＰ型の
単結晶シリコン基板１の主面側に熱酸化膜２、多結晶シ
リコン層３を順次形成した被処理体４の裏面側に一層５
．２層６を順次形成してダイオードを構成し、然る後、
被エツチング領域である多結晶シリコン層３の表面に、
エツチングマスクとしてレゾスト膜７を形成し、プラズ
マエツチング装置にてエツチング処理を施すものである
。
単結晶シリコン基板１の主面側に熱酸化膜２、多結晶シ
リコン層３を順次形成した被処理体４の裏面側に一層５
．２層６を順次形成してダイオードを構成し、然る後、
被エツチング領域である多結晶シリコン層３の表面に、
エツチングマスクとしてレゾスト膜７を形成し、プラズ
マエツチング装置にてエツチング処理を施すものである
。
ここで、ダイオードは、被処理体４の裏面側からその内
部に向っての電子の流れを阻止する機能を有するもので
あれば良い。
部に向っての電子の流れを阻止する機能を有するもので
あれば良い。
ダイオード及びレゾスト膜７の形成は、例えば、厚さ約
４０００Ｘの多結晶シリコン層３を、単結晶シリコン基
板１上に形成し、これに約１０００℃でリン拡散を施し
て多結晶シリコン層３内にリンを導入すると共に、単結
晶シリコン基板１の裏面側にこの工程で一層５を形成す
る。次いで、イオン打込み法等により一層５の５− 外側に２層６を形成してダイオードとする。また、レゾ
スト膜７としては、例えば、ポジ型しソストを塗布して
形成する。
４０００Ｘの多結晶シリコン層３を、単結晶シリコン基
板１上に形成し、これに約１０００℃でリン拡散を施し
て多結晶シリコン層３内にリンを導入すると共に、単結
晶シリコン基板１の裏面側にこの工程で一層５を形成す
る。次いで、イオン打込み法等により一層５の５− 外側に２層６を形成してダイオードとする。また、レゾ
スト膜７としては、例えば、ポジ型しソストを塗布して
形成する。
熱酸化膜２の他にも熱シリコン窒化膜等の絶縁膜を使用
しても良い。
しても良い。
多結晶シリコン層３は、レゾスト膜７にマスクされて被
エツチング領域を露出している。被エツチング領域は、
多結晶シリコン層の他にも、非晶質シリコン層、高融点
金属層、シリサイド化合物層、多結晶シリコン層と高融
点金属層或はｔ多結晶シリコン層とシリサイド化合物層
の積層構造に設けても良い。
エツチング領域を露出している。被エツチング領域は、
多結晶シリコン層の他にも、非晶質シリコン層、高融点
金属層、シリサイド化合物層、多結晶シリコン層と高融
点金属層或はｔ多結晶シリコン層とシリサイド化合物層
の積層構造に設けても良い。
エツチング処理条件としては、反応性ガスとしてＣ６２
を２０ ＳＣＣＭ 、 Ｈ２を６ ＳＣＣＭからなる混
合ガスを０．０７ Ｔｏｒｒの減圧下で使用する。また
、ＲＦ電源としては、１３．５６ ＭＨｚ 、０．３
Ｗ／ｃｍ２のものを使用する。
を２０ ＳＣＣＭ 、 Ｈ２を６ ＳＣＣＭからなる混
合ガスを０．０７ Ｔｏｒｒの減圧下で使用する。また
、ＲＦ電源としては、１３．５６ ＭＨｚ 、０．３
Ｗ／ｃｍ２のものを使用する。
第２図は、本発明方法の実施に使用するプラズマエツチ
ング装置の一例を示すものである。
ング装置の一例を示すものである。
図中１０は、ステンレス製の真空容器である。
６−
真空容器１０内には、その−壁部をなすようにして上部
電極１１と下部電極１２が対向配置され、平行平板電極
構造を構成している。これらの電極１１．１２は、テフ
ロンリング１３゜１４によシ、真空容器１ｏと絶縁され
ている。
電極１１と下部電極１２が対向配置され、平行平板電極
構造を構成している。これらの電極１１．１２は、テフ
ロンリング１３゜１４によシ、真空容器１ｏと絶縁され
ている。
上述の被処理体４は、下部電極１２上に設置されている
。これらの電極１１．１２は、その内部を貫挿した冷却
バイア″ｌ ５ 、 Ｊ ６中の冷却水にて水冷されて
いる。真空容器１０内には、上部電極１ノの中央部に設
けられたガス導入口１７から反応性ガスが導入される。
。これらの電極１１．１２は、その内部を貫挿した冷却
バイア″ｌ ５ 、 Ｊ ６中の冷却水にて水冷されて
いる。真空容器１０内には、上部電極１ノの中央部に設
けられたガス導入口１７から反応性ガスが導入される。
また、真空容器１θの下部に形成された排気管１８から
図示しないロータリポンプ等により排気されるようにな
っている。また、上記電極１１或は下部電極１２には、
ＲＦ電源１９の出力が切換スイッチ２０によシ整合器２
１．２２を介して印加されるようになっている。真空容
器１０は、常に接地されており、高周波電力が印加され
ていない方の電極（１１または１２）を切換スイッチ２
３．２４によシ接地している。
図示しないロータリポンプ等により排気されるようにな
っている。また、上記電極１１或は下部電極１２には、
ＲＦ電源１９の出力が切換スイッチ２０によシ整合器２
１．２２を介して印加されるようになっている。真空容
器１０は、常に接地されており、高周波電力が印加され
ていない方の電極（１１または１２）を切換スイッチ２
３．２４によシ接地している。
而して、第１図に示す如く、被処理体４の裏面側にダイ
オードを予め形成して、第２図に示す如きプラズマエツ
チング装置の下部電極１２上に設置して、上述のエツチ
ング処理条件でプラズマエツチングを施し、多結晶シリ
コン層３に・リーニングを行った。然る後、レノスト膜
７を硫酸系の溶液で除去し、降伏電界を調べたところ第
３図に（１）にて示す結果を得た。同図から明らかな如
く、この熱酸化膜２の降伏電界は、熱酸化膜２に固有の
降伏電界値である約１０ ＭＶ／ｍであることが判った
。ここで、降伏電界は、多結晶シリコン層３の電極面積
が１０Ｂ２の電極に任意の電圧を印加した際に、１μＡ
の電流が流れたときの電圧を熱酸化膜２の膜厚（この場
合４００１ ）で除した値とした。このように実施例の
被処理体４の熱酸化膜２が所定の固有降伏電界を示した
のは、被処理体４の裏面側に形成されたダイオードによ
って、エツチング処理時に電極１２から被処理体４に向
って流れる電子を阻止して、熱酸化膜２を保鰻したため
と考えられる。
オードを予め形成して、第２図に示す如きプラズマエツ
チング装置の下部電極１２上に設置して、上述のエツチ
ング処理条件でプラズマエツチングを施し、多結晶シリ
コン層３に・リーニングを行った。然る後、レノスト膜
７を硫酸系の溶液で除去し、降伏電界を調べたところ第
３図に（１）にて示す結果を得た。同図から明らかな如
く、この熱酸化膜２の降伏電界は、熱酸化膜２に固有の
降伏電界値である約１０ ＭＶ／ｍであることが判った
。ここで、降伏電界は、多結晶シリコン層３の電極面積
が１０Ｂ２の電極に任意の電圧を印加した際に、１μＡ
の電流が流れたときの電圧を熱酸化膜２の膜厚（この場
合４００１ ）で除した値とした。このように実施例の
被処理体４の熱酸化膜２が所定の固有降伏電界を示した
のは、被処理体４の裏面側に形成されたダイオードによ
って、エツチング処理時に電極１２から被処理体４に向
って流れる電子を阻止して、熱酸化膜２を保鰻したため
と考えられる。
これと比較するために、第４図に示す如く、裏面側にダ
イオードを形成していない従来の方法による被処理体３
０を、前述と同様に第２図に示すプラズマエツチング装
置内に設置して、同様のエツチング処理条件でエツチン
グを行った。次いで、レジスト膜３４を硫酸系の溶液で
除去し、降伏電界を調べたところ、第３図にＱＩ）にて
併記する結果を得た。この結果から明らかな如く、降伏
電界の値はＩ ＭＶ／ｃｍ以下であシ降伏電界が実施例
のものに比べて著しく劣化していることが判った。この
原因は、整合器２１と下部電極１２間に設けられたブロ
ックコンデンサ（図示せず）にプラズマ発生時に電子が
蓄積され、ＲＦ電源１９のＯＦＦ時にその電子が下部電
極１２を介して被エツチング体３０内に逆流し、熱酸化
膜３２に高電界がかかるためと考えられる。なお、第４
図中３１は、単結晶シリコン基板、３２は熱酸化膜、３
３は、多結晶シリコン層、３４は、レジスト膜である。
イオードを形成していない従来の方法による被処理体３
０を、前述と同様に第２図に示すプラズマエツチング装
置内に設置して、同様のエツチング処理条件でエツチン
グを行った。次いで、レジスト膜３４を硫酸系の溶液で
除去し、降伏電界を調べたところ、第３図にＱＩ）にて
併記する結果を得た。この結果から明らかな如く、降伏
電界の値はＩ ＭＶ／ｃｍ以下であシ降伏電界が実施例
のものに比べて著しく劣化していることが判った。この
原因は、整合器２１と下部電極１２間に設けられたブロ
ックコンデンサ（図示せず）にプラズマ発生時に電子が
蓄積され、ＲＦ電源１９のＯＦＦ時にその電子が下部電
極１２を介して被エツチング体３０内に逆流し、熱酸化
膜３２に高電界がかかるためと考えられる。なお、第４
図中３１は、単結晶シリコン基板、３２は熱酸化膜、３
３は、多結晶シリコン層、３４は、レジスト膜である。
９−
〔発明の効果〕
以上説明した如く、本発明に係るプラズマエツチング方
法によれば、下地絶縁膜の耐圧劣化を阻止して、所定の
エツチング処理を容易に行うことができるものでおる。
法によれば、下地絶縁膜の耐圧劣化を阻止して、所定の
エツチング処理を容易に行うことができるものでおる。
第１図は、本発明方法にて使用する被処理体の断面図、
第２図は、本発明方法にて使用するプラズマエツチング
装置の断面図、第３図は、降伏電界と頻度との関係を示
す特性図、第４図は、従来方法にて使用する被処理体の
断面図である。 １・・・単結晶シリコン基板、２・・・熱酸化膜、３・
・・多結晶シリコン層、４・・・被処理体、５・・・ｎ
層、６・・・Ｐ層、７・・・レゾスト膜、１０・・・真
空容器、１１・・・上部電極、１２・・・下部電極、１
３．１４・・・テフロンリング、１５．１６・・・冷却
バイブ。 １７・・・ガス導入口、１８・・・排気管、１９・・・
Ｒ′Ｆ電源、２０・・・切換スイッチ、２１．２２・・
・整合器、２３．２４・・・切換スイッチ、３０・・・
被処理１０− 体、３１・・・単結晶シリコン基板、３２・・・熱酸化
膜、３３・・・多結晶シリコン層、３４・・・レノスト
膜。 出願人代理人 弁理士 鈴 江 武 彦１１−
第２図は、本発明方法にて使用するプラズマエツチング
装置の断面図、第３図は、降伏電界と頻度との関係を示
す特性図、第４図は、従来方法にて使用する被処理体の
断面図である。 １・・・単結晶シリコン基板、２・・・熱酸化膜、３・
・・多結晶シリコン層、４・・・被処理体、５・・・ｎ
層、６・・・Ｐ層、７・・・レゾスト膜、１０・・・真
空容器、１１・・・上部電極、１２・・・下部電極、１
３．１４・・・テフロンリング、１５．１６・・・冷却
バイブ。 １７・・・ガス導入口、１８・・・排気管、１９・・・
Ｒ′Ｆ電源、２０・・・切換スイッチ、２１．２２・・
・整合器、２３．２４・・・切換スイッチ、３０・・・
被処理１０− 体、３１・・・単結晶シリコン基板、３２・・・熱酸化
膜、３３・・・多結晶シリコン層、３４・・・レノスト
膜。 出願人代理人 弁理士 鈴 江 武 彦１１−
Claims (4)
- （１）被処理体の被エツチング領域と背合わせの電極設
置面側に、該被処理体内部への電子の流れ阻止体を形成
し、かつ、前記被エツチング領域上に所定・々ターンの
エツチングマスクを形成する工程と、前記被処理体をエ
ツチング装置の電極上に設置してプラズマエツチング処
理ヲ施すことを特徴とするプラズマエツチング方法。 - （２）被処理体は、シリコン単結晶基板上に、絶縁膜を
介して被エツチング領域を設けた構造を有する特許請求
の範囲第１項記載のプラズマエツチング方法。 - （３）絶縁膜が、熱シリコン酸化膜または熱シリコン窒
化膜である特許請求の範囲第２項記載のプラズマエツチ
ング方法。 - （４） 被エツチング領域は、多結晶シリコン層、非晶
質シリコン層、高融点金属層、シリサイド１− 化合物層、或は、多結晶シリコン層と高融点金属層、シ
リサイド化合物層の積層構造に形成されている特許請求
の範囲第２項または第３項記載のプラズマエツチング方
法０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58081312A JPH0666299B2 (ja) | 1983-05-10 | 1983-05-10 | プラズマエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58081312A JPH0666299B2 (ja) | 1983-05-10 | 1983-05-10 | プラズマエツチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59207629A true JPS59207629A (ja) | 1984-11-24 |
| JPH0666299B2 JPH0666299B2 (ja) | 1994-08-24 |
Family
ID=13742877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58081312A Expired - Lifetime JPH0666299B2 (ja) | 1983-05-10 | 1983-05-10 | プラズマエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666299B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705019A (en) * | 1994-10-26 | 1998-01-06 | Sumitomo Metal Industries, Ltd. | Plasma processing apparatus |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7578945B2 (en) | 2004-09-27 | 2009-08-25 | Lam Research Corporation | Method and apparatus for tuning a set of plasma processing steps |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55111134A (en) * | 1979-02-19 | 1980-08-27 | Mitsubishi Electric Corp | Method of gas plasma etching |
| JPS55154585A (en) * | 1979-05-18 | 1980-12-02 | Tegal Corp | Plasma reactor |
| JPS57172738A (en) * | 1981-04-17 | 1982-10-23 | Hitachi Ltd | Etching method of semiconductor element |
-
1983
- 1983-05-10 JP JP58081312A patent/JPH0666299B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55111134A (en) * | 1979-02-19 | 1980-08-27 | Mitsubishi Electric Corp | Method of gas plasma etching |
| JPS55154585A (en) * | 1979-05-18 | 1980-12-02 | Tegal Corp | Plasma reactor |
| JPS57172738A (en) * | 1981-04-17 | 1982-10-23 | Hitachi Ltd | Etching method of semiconductor element |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705019A (en) * | 1994-10-26 | 1998-01-06 | Sumitomo Metal Industries, Ltd. | Plasma processing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0666299B2 (ja) | 1994-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5628871A (en) | Method of removing resist mask and a method of manufacturing semiconductor device | |
| CA1160761A (en) | Fabrication of microminiature devices using plasma etching of silicon and resultant products | |
| KR100530246B1 (ko) | 자체 세정가능한 에칭 공정 | |
| EP0179665B1 (en) | Apparatus and method for magnetron-enhanced plasma-assisted chemical vapor deposition | |
| JP2762968B2 (ja) | 電界効果型薄膜トランジスタの製造方法 | |
| JP2796175B2 (ja) | 薄膜トランジスターの製造方法 | |
| CN1816773B (zh) | 从基底上去除光致抗蚀剂的方法 | |
| JP3753194B2 (ja) | プラズマ処理方法及びその装置 | |
| US4878995A (en) | Method of dry etching and apparatus for use in such method | |
| JPH08236513A (ja) | プラズマ中で基板をエッチングする方法 | |
| US3419761A (en) | Method for depositing silicon nitride insulating films and electric devices incorporating such films | |
| JPS63194326A (ja) | 半導体装置の製造方法 | |
| US5310703A (en) | Method of manufacturing a semiconductor device, in which photoresist on a silicon oxide layer on a semiconductor substrate is stripped using an oxygen plasma afterglow and a biased substrate | |
| JP3838397B2 (ja) | 半導体製造方法 | |
| EP0133452B1 (en) | Reactive ion etching method | |
| US6877517B2 (en) | Plasma etch method for forming plasma etched silicon layer | |
| JPS59207629A (ja) | プラズマエツチング方法 | |
| JP3362093B2 (ja) | エッチングダメージの除去方法 | |
| GB2098931A (en) | Method of plasma etching microminiature devices | |
| JPS628512B2 (ja) | ||
| JPS59205722A (ja) | プラズマエツチング方法 | |
| JPS59163827A (ja) | プラズマエツチング装置 | |
| JP2000164580A (ja) | プラズマ処理装置及びそれを用いた処理方法 | |
| Felch et al. | Study of gate oxide damage in an electron cyclotron resonance argon plasma | |
| JP2006237640A (ja) | 半導体製造方法 |