JPH0559578B2 - - Google Patents

Info

Publication number
JPH0559578B2
JPH0559578B2 JP57191911A JP19191182A JPH0559578B2 JP H0559578 B2 JPH0559578 B2 JP H0559578B2 JP 57191911 A JP57191911 A JP 57191911A JP 19191182 A JP19191182 A JP 19191182A JP H0559578 B2 JPH0559578 B2 JP H0559578B2
Authority
JP
Japan
Prior art keywords
etched
silicon
etching
conductive material
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57191911A
Other languages
English (en)
Other versions
JPS5982730A (ja
Inventor
Masahiro Shibagaki
Tooru Watanabe
Yukimasa Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP19191182A priority Critical patent/JPS5982730A/ja
Publication of JPS5982730A publication Critical patent/JPS5982730A/ja
Publication of JPH0559578B2 publication Critical patent/JPH0559578B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は平行平板型電極を有するプラズマ・エ
ツチング装置を用い、単結晶シリコン上のシリコ
ン酸化膜あるいは窒化膜上に堆積された被エツチ
ング材料をエツチングするにおいて、電荷蓄積に
よるシリコン酸化膜あるいは窒化膜の絶縁破壊を
抑制する信頼性の高いプラズマ・エツチング方法
に関する。
〔従来技術とその問題点〕
近年集積回路(IC)製造プロセスではICの高
集度化、高速度化に伴い素子の微細加工が強く要
されている。このためアンダーカツトの無い垂直
なエツチング形状が達成できる反応性イオンエツ
チング(Reactive Ion Etching:RIE)方法が注
目を浴びている。例えばパターンを形成すべき材
料が置かれた電極に高周波電力を印加することに
より、チヤンバー内に導入した減圧状態の反応性
ガスをグロー放電させる。この時この高周波電極
には電子とイオンの易動度の差及び高周波電極と
対向電極(この場合接地電位のチヤンバー内壁も
含む)の面積比の違いにより負の自己バイアスが
生じる。この負の自己バイアスは陰極降下電圧と
呼ばれ、接地電位から計つてVaeで示される。エ
ツチング種が吸着した被エツチング材料表面に
Vaeにより加速されたプラズマ中の正イオンが垂
直に衝突して被エツチング材料とエツチング種の
反応を促進させて被エツチング材料をガス化する
ことでエツチングを進行する。
例えば酸化シリコンにコンタクト孔を開ける場
合にはCF4+H2やCHF3を用いると良く、又シリ
コンウエーハ或いは電極配線材料として、多用さ
れている多結晶シリコン及びアルミニウム(Al)
等の導伝性物質をエツチングする場合はCl4やCl2
等の塩素系ガスが用いられている。
電極材料に真空器を構成しているステンレスを
用いると、エツチング中鉄(Fe)やニツケル
(Ni)が放出され、そのことにより素子が重金属
汚染して著しく劣化する。そのため石英(SiO2
やアルミナ(Al2O3)で電極を被覆すると重金属
汚染は阻止されるが、SiO2やAl2O3から酸素が放
出されることにより多量の塩素ラジカルが系内に
発生し、多結晶シリコンやアルミニウム、特にリ
ン(P)やヒ素(As)を含んだ多結晶シリコン
はアンダーカツトが著しく生じやすくなる。又、
ポリエステル等の高分子薄膜は上記した欠点を除
去できるものであるが、エツチング中、高分子薄
膜からの重合物が被エツチング材料表面上に再付
着し、その結果、エツチング後試料表面上に残渣
が生じやすくなるため、LSI素子の信頼性低下を
招き、更には、高分子薄膜もエツチングされるこ
とから、量産装置では定期的に高分子薄膜を貼り
かえる必要があるため、生産性が低下し、好まし
くない。
このため電極上の材料として重金属汚染が無
く、又スパツタされにくい導伝性のカーボン(炭
素:C)板が最適である。
前述した様にLSI素子は高集積層化の速度が速
いが、特にメモリー素子(例えばダイナツク・ラ
ンダムアクセスメモリー(DRAM))の高集積度
化が著しく、64KビツトDRAMはすでに実用化
され、現段階では256Kビツトから1Mビツト
DRAMが研究開発されつつあるが、このような
素子では、最小寸法幅が2μm以下となると同時
に、ゲート酸化膜やメモリー部の酸化膜厚は200
Å以下となり極めて薄くなる。この様な構造の多
結晶シリコンや高融点金属及びそのシリサイド化
合物を反応性イオンエツチング方法により、エツ
チングすると下地酸化膜の耐圧が著しく劣化し、
絶縁膜として機能しなくなる場合があるという極
めて大きな問題が新たに生じてきた。
〔発明の目的〕
本発明は上記事情に鑑みて為されたもので、反
応性イオンエツチングを用い被エツチング材料を
エツチングするに際し、下地シリコン絶縁膜(例
えばSiO2)の耐圧劣化が生じない反応性イオン
エツチング方法を提供することを目的とする。
〔発明の概要〕
本発明者らは、反応性イオンエツチングにより
被エツチング材料の下地シリコン絶縁膜の耐圧劣
化が生じる原因を鋭意検討した結果、被エツチン
グ材料が被エツチング材料の基板である単結晶シ
リコンウエーハの表面のみならず、ウエーハの側
面及び裏面に堆積した時に下地酸化膜の絶縁破壊
が生じることを明らかにした。そのためウエーハ
の側面及び裏面に堆積した被エツチング材料であ
る多結晶シリコンを電気的損傷を伴なわない弗硝
酸系の溶液で除去した後、反応性イオンエツチン
グでエツチングしたところ、下地酸化膜の絶縁破
壊は全く生じなかつた。即ち互いに対向配置され
た一対の電極を有するプラズマエツチング装置に
おいて、シリコン単結晶からなる第1層とシリコ
ン絶縁膜からなる第2層の積層物質とこの積層物
質上に形成された導電性物質層とこの導電性物質
層上にパターン形成された第1のエツチングマス
クとからなる被エツチング物を前記一対の電極の
一方に載置し、該被エツチング物をエツチングす
るに先立ち、前記パターン形成がなされる前記導
電性物質層の表面を第2のエツチングマスクで覆
い、この第2のエツチングマスクを用いて前記被
エツチング物の側面及び裏面に存在する導電性物
質層を選択的にエツチング除去することを特徴と
する。
〔発明の効果〕
本発明により被エツチング物の第2層シリコン
絶縁膜が反応性イオンエツチング法によるエツチ
ング後でも絶縁破壊が生じなくなる。
〔発明の実施例〕
以下本発明の実施例を図面を参照して詳細に説
明する。
第1図は使用したエツチング装置の概略構成を
示している。1はステンレス製の真空容器本体で
あつて、この容器の一部をなすように平行平板電
極を構成する上部電極2と下部電極3が対向配置
されている。これら電極2,3はそれぞれテフロ
ンリング4,5により真空容器本体1とは電気的
に絶縁されている。試料6は下部電極3の上に配
置される。7,8はそれぞれ電極2,3を冷却す
るための水冷管である。排気管9,10は例えば
油拡散ポンプとロータリポンプを有する排気系
(図示せず)に連結されている。11は分散管で
あつて、ガス等入口12から導入された反応性ガ
スはこの分散管11により容器内に均一性よく供
給されるようになつている。13はRF電源であ
り、その出力は同軸スイツチ14により切換えら
れ、同軸ケーブル15、整合器18を介して下部
電極19に選択的に印加されるようになつてい
る。また各電極2,3はそれぞれスイツチ19,
20により、一方にRF電力が印加されるとき他
方が接地される。真空容器本体1は常に接地され
ている。真空容器本体1の側部には石英製の監視
窓21が設けられ、その外側にガスプラズマの分
光を行いエツチングの進行状況を監視するため分
光器、光電管記録計等を含むエツチングモニタ2
2が設けられている。23は圧力計である。又前
述した様に素子への重金属汚染を防止するため
に、上部電極2、下部電極にはそれぞれカーボン
板24,25を貼りつけてある。第2図に示すよ
うに試料6として半導体基板である4インチ単結
晶シリコンウエハ30を熱酸化法により膜厚400
Åの酸化膜31を形成し更にシラン(SiH4)の
熱分解(750℃)を用いる減圧気相成長法
(LPCVD)により多結晶シリコン(4000Å)を
堆積した後1000℃でリン(P)拡散してPドープ
ポリシリコンとし、その後ポジ型レジスト
(OFPR−800:東京応化製)でマスク形成を行つ
たものを用いて実験を行つた。エツチング条件は
反応性ガスとしてCl2を20SCCM、H2を6SCCM
の混合ガスを0.07Torrの圧力となるように導入
し、印加するRF電力を13.56MHz、0.25W/cm2
した。又、RF電力は下部電極3に印加するよう
にした。
第3図は前記多結晶シリコン32をフツ硝酸系
の溶液によりエツチングした後レジスト33を同
様に硫酸系の溶液でハクリした試料6の熱酸化膜
31の耐圧を測定したものである。多結晶シリコ
ン32の電極面積は10mmで、電圧を印加して1μA
の電流が流れた時を降伏電圧とした。第3図から
明らかな様に降伏電圧は10MV/cmと6MV/cm
に分布していることがわかる。10MV/cmは熱酸
化膜固有の降伏電圧であり、6MV/cmは熱酸化
膜形成時におけるプロセス上の問題、例えばゴミ
等に起因したものである。
この様な耐圧分布を示す試料6を前記エツチン
グ条件により反応性イオンエツチング方法で多結
晶シリコン32をエツチングしその後レジスト3
3を硫酸系の溶液で除去した後熱酸化膜31の耐
圧を測定したものが第4図である。
単結晶シリコンウエーハ30上の熱酸化膜31
の耐圧は著しく劣化しゲート絶縁膜として全く機
能しなくなつていることがわかる。
本発明者らは、反応性イオンエツチング法によ
り多結晶シリコンをエツチングした結果、著しく
ゲート酸化膜の耐圧が劣化する原因を鋭意検討し
た結果、多結晶シリコンの堆積状態に起因してい
ることが判明した。即ちCVD法特にLPCVD法で
多結晶シリコンを堆積すると、ウエーハ裏面にも
同時に堆積し、第5図aに示すようになる。5−
1が単結晶シリコン、5−2が熱酸化膜、5−3
が多結晶シリコン、5−4がレジストである。こ
の様に多結晶シリコンが裏面に堆積し、下部電極
3と接触していると電子の易動度がイオンのそれ
と比較し、圧倒的に大であるためプラズマが生成
されると同時に電子が試料に流入する。多結晶シ
リコンに流入した電子は下部電極を介して、整合
器18と下部電極8間に設けられた(図示してい
ない)ブロツクコンデンサに蓄積される。一方レ
ジストに射突した電子はレジスト内に蓄積される
ために、レジスト直下の多結晶シリコンには、正
電荷が誘起されるようになる。電子とイオンの流
入量が同一になるように電子が蓄積されると、そ
の蓄積量は一定となる。しかし、エツチングが終
了した後第5図bRF電力の供給を停止して、プラ
ズマの発生を止めると、レジスト内に蓄積された
電子又ブロツクキングコンデンサの反対側電極に
誘起した正電荷が自己放電によりリークすると、
今までひきつけられていたレジスト下の多結晶シ
リコン中の正電荷更にはブロツキングキヤパシタ
の負電荷がシリコン基板に逆流する様になり結果
的にゲート絶縁膜である酸化膜間に電位差γ生ず
ることになる。そのためその電位差により酸化膜
の絶縁破壊が発生すると考えた。しかし本発明の
ように側壁及び裏面に堆積した多結晶シリコンを
第6図aに示す様にフオトレジスト6−4をマス
クにして、フツ硝酸系でエツチングして除去した
後、再度所望のパターニングをフオトレジスト6
−4に施してパターン6−4′を形成し、その後、
第6図bシリコン6−8をRIEによりエツチング
を行なうと、プラズマ発生により、電子はイオン
より前述の理由から過剰にレジスト6−4′及び
シリコン6−3に流入するか、レジスト6−4′
に蓄積された電子により誘起したシリコン6−3
中の正電荷はシリコン6−3に流入した電子で中
和され、エツチング終了して(第6図c)プラズ
マの発生を停止して、シリコン6−3中に電荷に
電荷が無く、ゲート絶縁膜である酸化膜6−2に
電位差が生じにくく従つて絶縁破壊は生じない。
実際エツチング後酸化膜の耐圧を測定すると、第
3図で示した溶液によるエツチングと同様全く耐
圧の劣化は認められなかつた。
又LPCVDに限らず常圧CVDによる多結晶シリ
コン又はW(タングステン)Mo(モリブデン)更
にはそれらシリサイド化合物、或いはスパツタ膜
は裏面に堆積しないが第7図aに示すように側壁
にも堆積する。この様な試料6はエツチング室内
で位置がズレないようにするため、下部電極3は
第7図bに示すようにザグリが形成され、場合に
より試料6の側壁がザグリ部分と接触することが
ある。この時等価的にウエーハ裏面に堆積したこ
とと同一になり酸化膜の絶縁破壊をもたらす。
以上、説明した様に互いに対向配置された一対
の電極を有するプラズマエツチング装置におい
て、シリコン単結晶からなる第1層とシリコン絶
縁膜からなる第2層の積層物質とこの積層物質上
に形成された導電性物質層とこの導電性物質層上
にパターン形成された第1のエツチングマスクと
からなる被エツチング物を前記一対の電極の一方
に載置し、該被エツチング物をエツチングするに
先立ち、前記パターン形成がなされる前記導電性
物質層の表面を第2のエツチングマスクで覆い、
この第2のエツチングマスクを用いて前記被エツ
チング物の側面及び裏面に存在する導電性物質層
を選択的にエツチング除去することで、エツチン
グ後シリコン絶縁膜の電気的耐圧の劣化を完全に
除去することが可能となつた。
【図面の簡単な説明】
第1図は本発明を説明するための使用装置の概
略図、第2図は被エツチング物の構成図、第3図
は被エツチング物の導体層である多結晶シリコン
を溶液によりエツチングした時の酸化膜の耐圧分
布図、第4図はLPCVD法で堆積した多結晶シリ
コンを反応性イオンエツチングでエツチングした
時の酸化膜の耐圧分布図、第5図はLPCVDで堆
積した多結晶シリコンの堆積状態の詳細図、第6
図は本発明の一実施例の説明図、第7図aはスパ
ツタや常圧CVDで堆積した導体層の堆積状態を
示す概略図、第7図bは第7図aに示す試料を下
部電極に配置した状態図である。 1……ステンレス製の真空容器、2……上部電
極、3……下部電極、4,5……テフロン、6…
…被エツチング物、7,8……水冷パイプ、9,
10……排気管、13……高周波電源、16,1
8……整合回路、5−1,6−1,7−1……単
結晶シリコン、5−2,6−2,7−2……シリ
コン酸化膜、5−3,6−3,7−3……多結晶
シリコン、6−4,7−4,8−4……レジス
ト。

Claims (1)

  1. 【特許請求の範囲】 1 互いに対向配置された一対の電極を有するプ
    ラズマエツチング装置において、シリコン単結晶
    からなる第1層とシリコン絶縁膜からなる第2層
    の積層物質とこの積層物質上に形成された導電性
    物質層とこの導電性物質層上にパターン形成され
    た第1のエツチングマスクとからなる被エツチン
    グ物を前記一対の電極の一方に載置し、該被エツ
    チング物をエツチングするに先立ち、前記パター
    ン形成がなされる前記導電性物質層の表面を第2
    のエツチングマスクで覆い、この第2のエツチン
    グマスクを用いて前記被エツチング物の側面及び
    裏面に存在する導電性物質層を選択的にエツチン
    グ除去することを特徴とするプラズマエツチング
    方法。 2 前記被エツチング物の第2層のシリコン絶縁
    膜が熱酸化膜及び熱窒化膜であることを特徴とす
    る特許請求の範囲第1項記載のプラズマエツチン
    グ方法。 3 前記被エツチング物の導電性物質層が、多結
    晶シリコン、非晶質シリコン、タングステン、モ
    リブデン等の高融点金属、及び該高融点金属のシ
    リサイド化合物、更には多結晶シリコンと前記高
    融点金属又はこのシリサイド化合物との積層物で
    あることを特徴とする特許請求の範囲第1項記載
    のプラズマエツチング方法。
JP19191182A 1982-11-02 1982-11-02 プラズマエツチング方法 Granted JPS5982730A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19191182A JPS5982730A (ja) 1982-11-02 1982-11-02 プラズマエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19191182A JPS5982730A (ja) 1982-11-02 1982-11-02 プラズマエツチング方法

Publications (2)

Publication Number Publication Date
JPS5982730A JPS5982730A (ja) 1984-05-12
JPH0559578B2 true JPH0559578B2 (ja) 1993-08-31

Family

ID=16282493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19191182A Granted JPS5982730A (ja) 1982-11-02 1982-11-02 プラズマエツチング方法

Country Status (1)

Country Link
JP (1) JPS5982730A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6163030A (ja) * 1984-08-20 1986-04-01 Kokusai Electric Co Ltd プラズマエッチング装置の電極温度制御方法
CN110931356B (zh) * 2018-09-19 2023-06-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56134738A (en) * 1980-03-26 1981-10-21 Toshiba Corp Method of forming pattern
JPS57169245A (en) * 1981-03-23 1982-10-18 Western Electric Co Method of producing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56134738A (en) * 1980-03-26 1981-10-21 Toshiba Corp Method of forming pattern
JPS57169245A (en) * 1981-03-23 1982-10-18 Western Electric Co Method of producing semiconductor device

Also Published As

Publication number Publication date
JPS5982730A (ja) 1984-05-12

Similar Documents

Publication Publication Date Title
CA1160761A (en) Fabrication of microminiature devices using plasma etching of silicon and resultant products
US6440864B1 (en) Substrate cleaning process
KR100530246B1 (ko) 자체 세정가능한 에칭 공정
KR100738850B1 (ko) 플라즈마 에칭 챔버에 대한 다단계 세정
US20230220551A1 (en) Pulsed plasma (dc/rf) deposition of high quality c films for patterning
JP4754374B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JPS6252455B2 (ja)
KR20020027520A (ko) 에칭 공정용 측벽 폴리머 형성 가스 첨가제
WO2003075333A1 (en) Electrode for dry etching a wafer
JPS63238288A (ja) ドライエツチング方法
US10950458B2 (en) Etching method
EP0133452B1 (en) Reactive ion etching method
JP3086362B2 (ja) プラズマ処理装置
JPH0722393A (ja) ドライエッチング装置及びドライエッチング方法
JPH0559578B2 (ja)
JP4216922B2 (ja) 酸化膜のエッチング方法
JPH07115085A (ja) プラズマ処理方法
JP2761172B2 (ja) プラズマ発生装置
JPH0642467B2 (ja) プラズマエツチング方法
JPS59163827A (ja) プラズマエツチング装置
JP3086234B2 (ja) 表面処理方法
JPS5856339A (ja) プラズマエツチング装置
JP4308018B2 (ja) エッチング方法
JPH07263427A (ja) プラズマエッチング方法
WO2024024922A1 (ja) 基板処理方法及び基板処理装置