TW201826417A - 電子結構製程 - Google Patents
電子結構製程 Download PDFInfo
- Publication number
- TW201826417A TW201826417A TW106115536A TW106115536A TW201826417A TW 201826417 A TW201826417 A TW 201826417A TW 106115536 A TW106115536 A TW 106115536A TW 106115536 A TW106115536 A TW 106115536A TW 201826417 A TW201826417 A TW 201826417A
- Authority
- TW
- Taiwan
- Prior art keywords
- support structure
- electronic
- sealant
- redistribution line
- protrusions
- Prior art date
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
一種電子結構製程,其包括以下步驟。提供重佈線路結構及承載板。形成多個第一接合凸部及第一支撐結構於重佈線路結構。形成第一封膠填充於第一開口與第一接合凸部之間。移除承載板。形成多個第二接合凸部及第二支撐結構於重佈線路結構。形成第二封膠填充於第二開口與第二接合凸部之間。
Description
本發明是有關於一種電子結構製程,且特別是有關於一種應用於晶片封裝領域的電子結構製程。
在半導體封裝技術領域中,晶片載體(chip carrier)是一種用以將積體電路晶片(IC chip)連接至下一層級的電子元件,例如主機板或模組板等。具有高佈線密度的線路基板(circuit board)經常作為高接點數的晶片載體。線路基板主要由多個圖案化導體層(patterned conductive layer)及多個介電層(dielectric layer)交替疊合而成,而兩圖案化導體層之間可透過導體孔(conductive via)來彼此電性連接。然而在現今的線路基板以及晶片封裝製程中,有製程過程中容易發生的翹曲的問題以及成品結構強度不足的問題。
本發明提供一種電子結構製程,能提升結構強度且降低其製程的生產成本。
本發明提出一種電子結構製程,其包括以下步驟。提供重佈線路結構及承載板,其中重佈線路結構配置於承載板上。形成多個第一接合凸部及第一支撐結構於重佈線路結構上。第一支撐結構具有多個第一開口,第一接合凸部位於第一開口中。形成第一封膠。第一封膠填充於第一開口與第一接合凸部之間。移除該承載板。形成多個第二接合凸部及第二支撐結構於重佈線路結構上。第二支撐結構具有多個第二開口,第二接合凸部位於第二開口中。重佈線路結構位於第一支撐結構與第二支撐結構之間。形成第二封膠。第二封膠填充於第二開口與第二接合凸部之間。
基於上述,在本發明的電子結構製程中,由於電子結構陣列的各別電子結構的外圍區域配置有支撐結構,因此,能改善製程中發生的翹曲,並且能提升電子結構陣列的結構強度且降低其製程的生產成本,進而增加電子結構的產量。除此之外,支撐結構的配置也可以改善各別電子結構的整體結構強度。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
請參考圖1A、圖2A及圖4A,其中圖1A及圖2A的結構的完整狀態如圖4A所示,意即圖4A的結構的局部呈現於圖1A及圖2A。在本實施例的電子結構製程中,提供承載板110及重佈線路結構120,其中重佈線路結構120具有相對的第一面S1及第二面S2,重佈線路結構120配置於承載板110上。詳細而言,重佈線路結構120的第二面S2連接於承載板110。重佈線路結構120可藉由增層法(build-up process)於承載板110上直接地製作完成,其詳細的製作方式可從相關領域的通常知識中獲致足夠教示、建議與實施說明,故在此不再贅述。為了方便說明,圖1A及圖4A僅繪示出圖2A中位於第一面S1上的部分圖案化線路。
請參考圖1B及圖2B。在上述步驟之後,形成多個第一接合凸部130於重佈線路結構120上。詳細而言,在製作完重佈線路結構120之後,繼續在重佈線路結構120的第一面S1的部分圖案化線路上電鍍出導電柱,導電柱的材質例如是銅或其他種類的金屬。多個第一接合凸部130的排列方式例如是陣列排列如圖1B所示,然而在其他實施例中,可依照電性需求電鍍成不同的圖案,本發明不以此為限。
請參考圖1C、圖2C及圖4B,其中圖1C及圖2C的結構的完整狀態如圖4B所示,意即圖4B的結構的局部呈現於圖1C及圖2C。在上述步驟之後,形成第一支撐結構150A於重佈線路結構120上,其中第一支撐結構150A具有多個第一開口Q1,而上述多個第一接合凸部130位於這些第一開口Q1中。在本實施例中,此步驟中還包括經由第一黏著層140將第一支撐結構150A黏貼至重佈線路結構120上,以使第一支撐結構150A固定於重佈線路結構120上。詳細而言,第一黏著層140配置於重佈線路結構120與第一支撐結構150A之間。第一支撐結構120為一個網狀結構,例如是一個網狀的加強支撐件。如此一來,藉由具有多個開口的支撐結構及承載板可改善封裝過程中發生的翹曲,特別是對於尺寸較大的封裝體,且整體厚度較薄處,其改善效果更加明顯。此外,藉由具有多個第一開口Q1的第一支撐結構150A能提升電子結構陣列50(見於圖4E)的結構強度且降低其製程的生產成本,進而增加電子結構100(見於圖1I、2I及圖3B)的產量。
請參考圖1D及圖2D。在上述步驟之後,形成第一封膠160覆蓋第一支撐結構150A與第一接合凸部130,並且使第一封膠160填充於第一開口Q1與第一接合凸部130之間。換句話說,在此步驟中,將第一封膠160填充在第一支撐結構150A上並且完整地覆蓋住第一支撐結構150 A及第一接合凸部130,以使得第一支撐結構150A中的每一個第一開口Q1皆充滿第一封膠160進而固定第一支撐結構150A及第一接合凸部130。在其他實施例中,也可以將第一封膠160填充於第一開口Q1與第一接合凸部130之間而不覆蓋第一支撐結構150A與第一接合凸部130,本發明不以此為限。
請參考圖1E、圖2E及圖4C,其中圖1E及圖2E的結構的完整狀態如圖4C所示,意即圖4C的結構的局部呈現於圖1E及圖2E。在上述步驟之後,移除承載板110。由於第一封膠160充滿在每一個第一開口Q1,因此第一支撐結構150A與重佈線路結構120藉由第一封膠160彼此固定連接而不會分離。為了方便說明,圖1E僅繪示出圖2E中位於第二面S2上的部分圖案化線路。
請參考圖1F、圖2F及圖4D,其中圖1F及圖2F的結構的完整狀態如圖4D所示,意即圖4D的結構的局部呈現於圖1F及圖2F。在上述步驟之後,形成多個第二接合凸部132及第二支撐結構152B於重佈線路結構120上,其中第二支撐結構152B具有多個第二開口Q2,第二接合凸部132位於第二開口Q2中,其中重佈線路結構120位於第一支撐結構150A與第二支撐結構152B之間。詳細而言,在上述步驟之後,繼續在重佈線路結構120的第二面S2的部分圖案化線路上電鍍出導電柱。在本實施例中,其導電柱的材質及排列的方式可依照電性需求而相同或不同於第一接合凸部130,本發明不以此為限。同時,在電鍍出導電柱的步驟中,亦電鍍出第二支撐結構152B。換句話說,在本實施例中,第二支撐結構15B2可與多個第二接合凸部132同時以電鍍法形成在重佈線路結構120上,意即,第二支撐結構152B與第二接合凸部132一體成形。如此一來,可節省製作第二支撐結構152B的材料。第二支撐結構152B相同於第一支撐結構150A為一個網狀結構,例如是一個網狀的加強支撐件。如此一來,可改善封裝過程中發生的翹曲,特別是重佈線路結構120的厚度較薄處(見於圖2E)。此外,藉由具有多個第二開口Q2的第二支撐結構152B能提升電子結構陣列50(見於圖4E)的結構強度且降低其製程的生產成本,進而增加電子結構100(見於圖1I、2I及圖3B)的產量。
請參考圖1G及圖2G。在上述步驟之後,形成第二封膠162覆蓋第二支撐結構152B與第二接合凸部132,第二封膠162填充於第二開口Q2與第二接合凸部132之間。換句話說,在此步驟中,將第二封膠162填充在第二支撐結構152B上並且完整地覆蓋住第二支撐結構152B及第二接合凸部132,以使得第二支撐結構152B中的每一個第二開口Q2皆充滿第二封膠162進而固定第二支撐結構152B及第二接合凸部132。在其他實施例中,也可以第二封膠162填充於第二開口Q2與第二接合凸部132之間而不覆蓋第二支撐結構152B與第二接合凸部132,本發明不以此為限。
請參考圖1H、圖2H、圖3A及圖4E,其中圖1H、圖2H及圖3A的結構的完整狀態如圖4E所示,意即圖4E的結構的局部呈現於圖1H、圖2H及圖3A。在上述步驟之後,還可以移除第一封膠160的一部分及第二封膠162的一部分,以使第一支撐結構150A以及第一接合凸部130裸露於第一封膠160,且第二支撐結構152B以及第二接合凸部132裸露於第二封膠162,進而使第一接合凸部130及第二接合凸部132作後續接合其他元件或裝置之用。詳細而言,在本實施例中,例如可透過蝕刻、噴砂、拋光等製程方法,將第一封膠160凸出於第一接合凸部130的一部分以及第二封膠162凸出於第二接合凸部132的一部分移除,使得第一接合凸部130及第二接合凸部132可以分別暴露第一封膠160及第二封膠162。此外,在本實施例中,第二接合凸部132裸露於第二封膠162的面積小於第一接合凸部130裸露於第一封膠160的面積,以達到扇出(fan-out) 訊號至後續所欲接合目標的電路的目的。除此之外,第一接合凸部130及第二接合凸部132所凸出於第一封膠160及第二封膠162的裸露部分可依據所欲接合的目標改變而決定,本發明不以此為限。至此,完成電子結構陣列50,其包含多個尚未切割的電子結構100,如圖4E所示。
請參考圖1I、圖2I以及圖3B。在上述步驟之後,沿第一開口Q1彼此之間的多個切割線L(見於圖1H、圖2H、圖3A及圖4E)切割第一支撐結構150A、第二支撐結構152B以及重佈線路結構120以形成多個電子結構100。換句話說,每個沿著切割線L切割第一支撐結構150A以及第二支撐結構152B所形成的電子結構100中具有第一支撐結構150A的一部分與第二支撐結構152B的一部分,而此第一支撐結構150A的一部分以及第二支撐結構152B對於單一個電子結構100而言即為兩個環狀的加強支撐件,其能提升電子結構100的整體結構強度,特別是整體結構厚度較薄處。更進一步來說,由於兩個環狀的加強支撐件對齊於切割線L進行切割而形成,故兩加強支撐件皆會暴露於單一個電子結構100的側面102,因此對於電子結構100外圍區域來說,提供了較強的保護。同樣地,重佈線路結構120也對齊於切割線L被切割而使得重佈線路結構120的一部分暴露於單一個電子結構100的側面102。
請再參考圖1H、圖2H、圖3A及圖4E,具體而言,在本實施例中,電子結構陣列50包括多個電子結構100,且電子結構100適於陣列排列以形成電子結構陣列50,如圖4E所呈現。各該電子結構100包括重佈線路結構120、第一支撐結構150A、第二支撐結構152B、多個第一接合凸部130、多個第二接合凸部132、第一封膠160以及第二封膠162。第一支撐結構150A具有第一開口Q1並配置於重佈線路結構120的第一面S1上。第二支撐結構152B具有第二開口Q2,配置於重佈線路結構120相對於第一面S1的第二面S2上。多個第一接合凸部130配置於重佈線路結構120的第一面S1上,且位於第一開口Q1中。多個第二接合凸部132配置於重佈線路結構120的第二面S2上,且位於第二開口Q2中。第一封膠160填充於第一開口Q1與第一接合凸部130之間。第二封膠162填充於第二開口Q2與第二接合凸部132之間。換句話說,電子結構100是由電子結構陣列50切割而成,因此重佈線路結構120、第一支撐結構150A以及第二支撐結構152B也被切割而形成於各電子結構100中。由於電子結構陣列50的各別電子結構100的外圍區域配置有第一支撐結構150A以及第二支撐結構152B,因此,能改善電子結構陣列50封裝過程中發生的翹曲,並且能提升電子結構陣列50的結構強度且降低其製程的生產成本,進而增加電子結構100的產量。除此之外,第一支撐結構150A以及第二支撐結構152B的配置也可以改善各別電子結構100的整體結構強度。
請再參考圖1I、圖2I以及圖3B,具體而言,在本實施例中,電子結構100包括重佈線路結構120、第一支撐結構150A、第二支撐結構152B、多個第一接合凸部130、多個第二接合凸部132、第一封膠160以及第二封膠162。第一支撐結構150A具有第一開口Q1並配置於重佈線路結構120的第一面S1上。第二支撐結構152B具有第二開口Q2並配置於重佈線路結構120相對於第一面S1的第二面S2上。多個第一接合凸部130配置於重佈線路結構120的第一面S1上,且位於第一開口Q1中。多個第二接合凸部132配置於重佈線路結構120的第二面S2上,且位於第二開口Q2中。第一封膠160填充於第一開口Q1與第一接合凸部130之間。第二封膠162填充於第二開口Q2與第二接合凸部132之間。其中電子結構100是由電子結構陣列50(見於圖4E)切割而成,因此重佈線路結構120、第一支撐結構150A以及第二支撐結構152B也被切割而形成於各電子結構100中。由於電子結構100的外圍區域配置有第一支撐結構150A以及第二支撐結構152B,因此,能改善電子結構100的整體結構強度,特別是整體結構厚度較薄處。
請參考圖5,本實施例的電子結構100A類似於圖2I的電子結構100,惟兩者之間主要差異在於,在形成多個第一接合凸部130於重佈線路結構120的步驟中(見於圖2B),第一支撐結構150B與第一接合凸部130同時以電鍍法形成在重佈線路結構120上,意即,第一支撐結構150B與第一接合凸部130一體成形。如此一來,可節省製作第一支撐結構150B的材料。
請參考圖6,本實施例的電子結構100B類似於圖5的電子結構100A,惟兩者之間主要差異在於,在形成多個第二接合凸部132於重佈線路結構120的步驟中,經由第二黏著層142將第二支撐結構152A黏貼至重佈線路結構120上,以使第二支撐結構152A固定於重佈線路結構120上。詳細而言,第二黏著層142配置於重佈線路結構120與第二支撐結構152A之間。如此一來,藉由具有多個開口的支撐結構可改善封裝過程中發生的翹曲,特別是整體結構厚度較薄處。
請參考圖7,本實施例的電子結構100C類似於圖2I的電子結構100,惟兩者之間主要差異在於,在形成多個第二接合凸部132於重佈線路結構120的步驟中(見於圖2F),經由第二黏著層142將第二支撐結構152A黏貼至重佈線路結構120上,以使第二支撐結構152A固定於重佈線路結構120上。詳細而言,第二黏著層142配置於重佈線路結構120與第二支撐結構152A之間。如此一來,藉由具有多個開口的支撐結構可改善封裝過程中發生的翹曲,特別是整體結構厚度較薄處。
請參考圖8A及圖9A。在移除第一封膠160的一部分及第二封162膠的一部分的步驟之後,形成第三支撐結構154A於第二支撐結構152A上,第二支撐結構152A位於第一支撐結構150B與第三支撐結構154A之間,第三支撐結構154A具有多個第三開口Q3。在形成第三支撐結構154A於第二支撐結構152A的步驟中,經由第三黏著層144將第三支撐結構154A黏貼至第二支撐結構152A上,其中第三支撐結構154A為網狀結構,例如是一個網狀的加強支撐件。如此一來,可對後續所欲接合至第二接合凸部132上的目標改善其封裝過程中發生的翹曲並改善整體結構強度,特別是整體結構厚度較薄處。
請參考圖8B及圖9B。在上述步驟之後,於各第三開口Q3中設置晶片170,且晶片170連接於對應的第二開口Q2中的多個第二接合凸部132。換句話說,在每個第二開口Q2中的多個第二接合凸部132上設置一個晶片170。然而,在其他實施例中,也可以設置兩個以上晶片,本發明不以此為限。詳細而言,配置晶片170並且直接地連接第二接合凸部132,藉由重佈線路結構120的配置,可將晶片170上的訊號扇出(fan-out)至重佈線路結構120的晶片170投影區外,進而增加晶片170的訊號配置的彈性。另外,第二接合凸部132可直接與晶片170上的接墊170a電性連接,而不需要額外再配置凸塊(bump)。此外,更可以配置多個焊球(未繪示)在第一接合凸部130上,而重佈線路結構120位於晶片170與焊球之間。
請參考圖8C及圖9C。在上述步驟之後,形成第三封膠164A於第二封膠162上,該第三封膠164A填充於第二封膠162與對應的晶片170之間,以完成晶片封裝陣列50A。換句話說,在此步驟中,將第三封膠164A填充在第二封膠162上並且完整地覆蓋住第三支撐結構154A及晶片170,以使得第三支撐結構154A中的每一個第三開口Q3皆充滿第三封膠164A進而固定第三支撐結構154A及晶片170。
請參考圖10A及圖10B。本實施例的電子結構製程步驟類似於圖8C及圖9C的電子結構製程步驟,惟兩者之間主要差異在於第三封膠164B的配置。詳細而言,在上述的步驟中,第三封膠164B可僅填充於第二封膠162與對應的晶片170之間,或著是,移除第三封膠164A(見於圖8C及圖9C)的一部分以形成第三封膠164B進而使晶片170裸露,進而完成晶片封裝陣列50B。如此一來,晶片170可暴露於電子結構陣列50B外以接觸散熱導體,進而使後續所切割的單一個電子結構有更好的散熱性。
綜上所述,在本發明的電子結構製程中,由於電子結構陣列的個別電子結構的外圍區域配置有支撐結構,因此,能改善製程中發生的翹曲,特別是整體結構厚度較薄處,並且能提升電子結構陣列的結構強度且降低其製程的生產成本,進而增加電子結構的產量。除此之外,支撐結構的配置也可以改善個別電子結構的整體結構強度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
50、50A、50B‧‧‧電子結構陣列
100、100A、100B、100C‧‧‧電子結構
120‧‧‧重佈線路結構
130‧‧‧第一接合凸部
132‧‧‧第二接合凸部
140‧‧‧第一黏著層
142‧‧‧第二黏著層
144‧‧‧第三黏著層
150A、150B‧‧‧第一支撐結構
152A、152B‧‧‧第二支撐結構
154A‧‧‧第三支撐結構
160‧‧‧第一封膠
162‧‧‧第二封膠
164A、164B‧‧‧第三封膠
170‧‧‧晶片
170a‧‧‧接墊
L‧‧‧切割線
Q1‧‧‧第一開口
Q2‧‧‧第二開口
Q3‧‧‧第三開口
S1‧‧‧第一面
S2‧‧‧第二面
圖1A至圖1D依序為本發明的一實施例的電子結構製程的俯視示意圖。 圖1E至圖1G依序為圖1D的電子結構製程的接續製程的仰視示意圖。 圖1H至圖1I依序為圖1G的電子結構製程的接續製程的俯視示意圖。 圖2A至圖2I分別是圖1A至圖1I的結構沿圖1A的線A-A’的剖面示意圖。 圖3A及圖3B分別是圖2H及圖2I的結構的仰視示意圖。 圖4A是圖1A及圖2A的結構於完整狀態下的立體示意圖。 圖4B是圖1C及圖2C的結構於完整狀態下的立體示意圖。 圖4C是圖1E及圖2E的結構於完整狀態下的立體示意圖。 圖4D是圖1F及圖2F的結構於完整狀態下的立體示意圖。 圖4E是圖1H、圖2H及圖3A的結構於完整狀態下的立體示意圖。 圖5為本發明的另一實施例的電子結構的剖面示意圖。 圖6為本發明的又一實施例的電子結構的剖面示意圖。 圖7為本發明的再一實施例的電子結構的剖面示意圖。 圖8A至圖8C依序為圖2H的電子結構製程的接續製程的仰視示意圖。 圖9A至圖9C分別是圖8A至圖8C的結構沿圖1A的線A-A’的剖面示意圖。 圖10A為圖8B的電子結構製程的另一實施例接續製程的仰視示意圖。 圖10B為圖10A的結構沿圖1A的線A-A’的剖面示意圖。
Claims (14)
- 一種電子結構製程,包括: 提供一重佈線路結構及一承載板,其中該重佈線路結構配置於該承載板上; 形成多個第一接合凸部及一第一支撐結構於該重佈線路結構上,其中該第一支撐結構具有多個第一開口,該些第一接合凸部位於該些第一開口中; 形成一第一封膠,其中該第一封膠填充於該些第一開口與該些第一接合凸部之間; 移除該承載板; 形成多個第二接合凸部及一第二支撐結構於該重佈線路結構上,其中該第二支撐結構具有多個第二開口,該些第二接合凸部位於該些第二開口中,該重佈線路結構位於該第一支撐結構與該第二支撐結構之間; 形成一第二封膠,其中該第二封膠填充於該些第二開口與該些第二接合凸部之間。
- 如申請專利範圍第1項所述的電子結構製程,更包括: 沿該些第一開口彼此之間的多個切割線切割該第一支撐結構、該第二支撐結構以及該重佈線路結構以形成多個電子結構。
- 如申請專利範圍第2項所述的電子結構製程,其中該第一支撐結構的一部分與該第二支撐結構的一部分裸露於該重佈線路結構。
- 如申請專利範圍第1項所述的電子結構製程,其中該第一支撐結構與該第二支撐結構為網狀結構。
- 如申請專利範圍第1項所述的電子結構製程,更包括: 移除該第一封膠的一部分及該第二封膠的一部分,以使該第一支撐結構以及該些第一接合凸部裸露於該第一封膠,且該第二支撐結構以及該些第二接合凸部裸露於該第二封膠。
- 如申請專利範圍第5項所述的電子結構製程,其中該些第一接合凸部與該些第二接合凸部是以電鍍法形成,且該些第二接合凸部裸露於該第二封膠的面積小於該些第一接合凸部裸露於該第一封膠的面積。
- 如申請專利範圍第1項所述的電子結構製程,其中該第一支撐結構與該些第一接合凸部同時以電鍍法形成。
- 如申請專利範圍第1項所述的電子結構製程,其中該第二支撐結構與該些第二接合凸部同時以電鍍法形成。
- 如申請專利範圍第1項所述的電子結構製程,其中形成該第一支撐結構於該重佈線路結構的步驟更包括: 經由一第一黏著層將該第一支撐結構黏貼至該重佈線路結構上。
- 如申請專利範圍第1項所述的電子結構製程,其中形成該第二支撐結構於該重佈線路結構的步驟更包括: 經由一第二黏著層將該第二支撐結構黏貼至該重佈線路結構上。
- 如申請專利範圍第1項所述的電子結構製程,更包括: 形成一第三支撐結構於該第二支撐結構上,該第二支撐結構位於該第一支撐結構與該第三支撐結構之間,該第三支撐結構具有多個第三開口; 於各該第三開口中設置至少一晶片,且該至少一晶片連接於對應的該第二開口中的該些第二接合凸部;以及 形成一第三封膠於該第二封膠上,該第三封膠填充於該第二封膠與對應的各該至少一晶片之間。
- 如申請專利範圍第11項所述的電子結構製程,其中該第三支撐結構為網狀結構。
- 如申請專利範圍第11項所述的電子結構製程,其中形成該第三支撐結構於該第二支撐結構的步驟更包括: 經由一第三黏著層將該第三支撐結構黏貼至該第二支撐結構上。
- 如申請專利範圍第11項所述的電子結構製程,其中該第三封膠覆蓋該第三支撐結構及該些晶片。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/636,648 US9905519B1 (en) | 2016-08-29 | 2017-06-29 | Electronic structure process |
CN201710657021.4A CN107403734B (zh) | 2016-08-29 | 2017-08-03 | 电子结构制程 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662380960P | 2016-08-29 | 2016-08-29 | |
US62/380,960 | 2016-08-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201826417A true TW201826417A (zh) | 2018-07-16 |
TWI643275B TWI643275B (zh) | 2018-12-01 |
Family
ID=62189716
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106115535A TWI651788B (zh) | 2016-08-29 | 2017-05-11 | 電子結構以及電子結構陣列 |
TW106115536A TWI643275B (zh) | 2016-08-29 | 2017-05-11 | 電子結構製程 |
TW106115539A TWI674647B (zh) | 2016-08-29 | 2017-05-11 | 晶片封裝陣列以及晶片封裝體 |
TW106115540A TWI719205B (zh) | 2016-08-29 | 2017-05-11 | 晶片封裝製程 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106115535A TWI651788B (zh) | 2016-08-29 | 2017-05-11 | 電子結構以及電子結構陣列 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106115539A TWI674647B (zh) | 2016-08-29 | 2017-05-11 | 晶片封裝陣列以及晶片封裝體 |
TW106115540A TWI719205B (zh) | 2016-08-29 | 2017-05-11 | 晶片封裝製程 |
Country Status (1)
Country | Link |
---|---|
TW (4) | TWI651788B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20200075510A1 (en) * | 2018-08-30 | 2020-03-05 | Powertech Technology Inc. | Semiconductor package and manufacturing method thereof |
TWI727488B (zh) * | 2019-11-06 | 2021-05-11 | 虹晶科技股份有限公司 | 扇出型封裝結構及其製作方法 |
CN112786540A (zh) | 2019-11-06 | 2021-05-11 | 富泰华工业(深圳)有限公司 | 扇出型封装结构及其制作方法 |
JP2022002249A (ja) * | 2020-06-19 | 2022-01-06 | キオクシア株式会社 | 半導体装置およびその製造方法 |
CN115332213A (zh) | 2021-05-11 | 2022-11-11 | 财团法人工业技术研究院 | 封装载板及其制作方法与芯片封装结构 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9406658B2 (en) * | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
US9797075B2 (en) * | 2011-06-10 | 2017-10-24 | Case Western Reserve University | Polymer composite and method of forming same |
TWI492680B (zh) * | 2011-08-05 | 2015-07-11 | Unimicron Technology Corp | 嵌埋有中介層之封裝基板及其製法 |
TWI476888B (zh) * | 2011-10-31 | 2015-03-11 | Unimicron Technology Corp | 嵌埋穿孔中介層之封裝基板及其製法 |
US10049964B2 (en) * | 2012-03-23 | 2018-08-14 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units |
TWI579994B (zh) * | 2014-06-26 | 2017-04-21 | Siliconware Precision Industries Co Ltd | 封裝結構 |
US9396999B2 (en) * | 2014-07-01 | 2016-07-19 | Freescale Semiconductor, Inc. | Wafer level packaging method |
TWI611523B (zh) * | 2014-09-05 | 2018-01-11 | 矽品精密工業股份有限公司 | 半導體封裝件之製法 |
BR112017003175A2 (pt) * | 2014-09-18 | 2017-11-28 | Intel Corp | pacote de múltiplas matrizes e método para formar um pacote de múltiplas matrizes |
TWI554174B (zh) * | 2014-11-04 | 2016-10-11 | 上海兆芯集成電路有限公司 | 線路基板和半導體封裝結構 |
-
2017
- 2017-05-11 TW TW106115535A patent/TWI651788B/zh active
- 2017-05-11 TW TW106115536A patent/TWI643275B/zh active
- 2017-05-11 TW TW106115539A patent/TWI674647B/zh active
- 2017-05-11 TW TW106115540A patent/TWI719205B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201826418A (zh) | 2018-07-16 |
TW201826416A (zh) | 2018-07-16 |
TW201807771A (zh) | 2018-03-01 |
TWI719205B (zh) | 2021-02-21 |
TWI674647B (zh) | 2019-10-11 |
TWI651788B (zh) | 2019-02-21 |
TWI643275B (zh) | 2018-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI643275B (zh) | 電子結構製程 | |
US20040124540A1 (en) | [flip chip package structure] | |
KR20080076854A (ko) | 다수의 칩을 구비한 반도체 디바이스 패키지 및 제조 방법 | |
TW201721815A (zh) | 半導體封裝結構及其製作方法 | |
US20080289177A1 (en) | Circuit board, semiconductor package having the board, and methods of fabricating the circuit board and the semiconductor package | |
KR20240017393A (ko) | 반도체 장치 및 이의 제조 방법 | |
TW202025419A (zh) | 低翹曲扇出型封裝結構 | |
JP2001094033A (ja) | 半導体チップモジュール及びその製造方法 | |
TW201240044A (en) | Packaging substrate with well structure filled with insulator and manufacturing method | |
CN107403734B (zh) | 电子结构制程 | |
TWI567843B (zh) | 封裝基板及其製法 | |
TWI590407B (zh) | 半導體封裝結構及其製作方法 | |
TWI720687B (zh) | 晶片封裝結構及其製作方法 | |
TWI550732B (zh) | 晶片封裝結構的製作方法 | |
CN107403770B (zh) | 电子结构以及电子结构阵列 | |
TWI635587B (zh) | 封裝結構及其製作方法 | |
US8125086B2 (en) | Substrate for semiconductor package | |
TWI804195B (zh) | 半導體封裝結構及其製造方法 | |
TWI804094B (zh) | 晶片封裝結構及其製造方法 | |
US9084341B2 (en) | Fabrication method of packaging substrate | |
TWI710090B (zh) | 半導體封裝結構及其製造方法 | |
TWI718947B (zh) | 半導體封裝元件及其製造方法 | |
TWI512921B (zh) | 載板結構與晶片封裝結構及其製作方法 | |
TWI627694B (zh) | 模封互連基板之面板組合構造及其製造方法 | |
TWI575619B (zh) | 半導體封裝結構及其製作方法 |