TW201820638A - 薄膜電晶體結構、對應的裝置結構及用以形成混合膜堆疊之方法 - Google Patents

薄膜電晶體結構、對應的裝置結構及用以形成混合膜堆疊之方法 Download PDF

Info

Publication number
TW201820638A
TW201820638A TW106123345A TW106123345A TW201820638A TW 201820638 A TW201820638 A TW 201820638A TW 106123345 A TW106123345 A TW 106123345A TW 106123345 A TW106123345 A TW 106123345A TW 201820638 A TW201820638 A TW 201820638A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
film stack
aluminum
chamber
Prior art date
Application number
TW106123345A
Other languages
English (en)
Inventor
芮祥新
趙來
志堅 陳
壽永 崔
翟羽佳
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201820638A publication Critical patent/TW201820638A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

本揭露之數個實施例一般提供數種形成一混合膜堆疊之方法，混合膜堆疊可使用來作為一電容層或一閘極絕緣層，具有用於顯示應用之一高介電常數及數個膜品質。於一實施例中，一種薄膜電晶體結構，包括數個閘、源及汲極，形成於一基板上；以及一絕緣層，形成於基板上，其中絕緣層係為具有一介電層之一混合膜堆疊，介電層包括一含鋯材料，設置於一界面層上，混合膜堆疊形成於此些閘、源及汲極之上方或下方。

Description

利用於顯示裝置中之包括氧化鋯之混合高介電常數介電材料膜堆疊
【1】 本揭露之數個實施例一般係有關於形成用於數個顯示裝置之具有一高介電常數之一混合膜堆疊。更特別是，本揭露之數個實施例係有關於數種用以藉由一原子層沈積(atomic layer deposition，ALD)製程製造用於數個顯示應用之具有高膜密度及低膜漏之一混合膜堆疊之方法，此混合膜堆疊具有一膜層，此膜層具有一高介電常數。
【2】 顯示裝置已經廣泛地應用於廣大範圍之電子應用，例如是電視、螢幕、行動電話、MP3播放器、電子書(e-book)閱讀器、個人數位助理(personal digital assistants，PDAs)及類似者。藉由供應電場於液晶，液晶係填充於兩個基板(舉例為像素電極及共同電極)之間的縫隙且具有控制介電場之強度的非等向(anisotropic)介電常數，顯示裝置一般係設計而用於產生所需之影像。藉由調整穿透基板之光的總量，光及影像強度、品質及功率損耗可有效地控制。 【3】 數種不同之顯示裝置可應用而作為顯示之光源，顯示裝置例如是主動矩陣液晶顯示器(active matrix liquid crystal display，AMLCD)或主動矩陣有機發光二極體(active matrix organic light emitting diodes，AMOLED)。在製造顯示裝置中，具有高電子遷移率、低漏電流(leakage current)及高崩潰電壓之電子裝置會提供更多之像素面積給光穿透及電路之整合，因而產生較亮之顯示、較高之整體電效率、較快之反應時間及較高之解析度顯示。形成於裝置中之材料層的低膜品質時常導致裝置之不良的裝置之電性表現及短使用壽命，材料層之低膜品質例如是具有雜質或低膜密度之介電層。因此，用以於薄膜電晶體(TFT)及有機發光二極體(OLED)裝置中形成及整合數個膜層之穩定及可靠的方法係變成提供具有低膜漏(film leakage)、及高崩潰電壓之裝置結構之關鍵，此方法係用以使用於製造數個電子裝置，具有較低之臨界電壓偏移及改善整體表現的電子裝置。 【4】 特別是，金屬電極層及附近之絕緣材料之間的界面管理係成為關鍵，因為在金屬電極層及附近之絕緣材料之間的界面的不適當之材料選擇可能不利地產生擴散至相鄰材料中之不需要的元素，而可能最終導致電流短路、漏電流或裝置失效。再者，具有不同之較高介電常數之絕緣材料係時常提供不同之電性表現，例如是在裝置結構中提供不同之電容。絕緣材料之材料的選擇不但影響裝置之電性表現，絕緣材料之材料對電極之不相容性可能亦導致膜結構剝落、不良之界面黏附、或界面材料擴散，而可能最終致使裝置失效及低產量。 【5】 於一些裝置中，電容器時常利用且形成，以在顯示裝置操作時儲存電荷，電容器舉例為置於兩個電極之間的介電層。形成之電容器係需要具有高電容來用於顯示裝置。藉由改變介電材料及形成於電極之間的介電層之尺寸及/或介電層之厚度，電容可進行調整。舉例來說，當介電層係以具有較高之介電常數之材料取代時，電容器之電容也將增加。當用於顯示裝置之解析度需求係日益地具挑戰性，舉例為大於800 ppi之顯示解析度時，於顯示裝置中只有有限區域仍允許形成電容器於其中來增加電性表現。因此，保持形成於顯示裝置中之電容器於侷限位置而具有相對小之面積已經變得關鍵。 【6】 因此，用以形成具有高介電常數之介電層之改善方法係有需求的，具有高介電常數之介電層具有用於顯示裝置所需之膜品質及低漏，而產生改善之裝置電性表現。
【7】 本揭露之數個實施例一般係提供數種形成一混合膜堆疊之方法，混合膜堆疊可使用來作為用於顯示應用之具有一高介電常數及數個膜品質之一電容層或一閘極絕緣層。於一實施例中， 一種薄膜電晶體結構，包括數個閘、源及汲極，形成於一基板上；以及一絕緣層，形成於基板上，其中絕緣層係為具有一介電層之一混合膜堆疊，介電層包括一含鋯材料，設置於一界面層上，混合膜堆疊形成於此些閘、源及汲極之上方或下方。 【8】 於另一實施例中，一種用以形成用於數個顯示裝置之一混合膜堆疊之方法包括形成混合膜堆疊之一界面層於一基板上，以及藉由一原子層沈積(ALD)製程形成混合膜堆疊之一介電層於界面層上，其中介電層包括一含鋯材料，其中混合膜堆疊係利用來作為此些顯示裝置中之一電容層或一絕緣層。 【9】 於再另一實施例中，一種利用於數個顯示裝置之裝置結構包括一混合膜堆疊，使用來作為一電容器結構，形成於此些顯示裝置中的二電極之間，其中混合膜堆疊包括一界面層及一含Zr層，含Zr層形成於界面層上。為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
【11】 本揭露之數個實施例一般係提供數種形成具有大於9之高介電常數及提高之電性表現之混合膜堆疊之方法，提高之電性表現係以具有用於顯示裝置之高介電常數之情況下例如為高電容及低漏。此種具有高介電常數之介電層可形成而作為顯示裝置中之電容器、閘極絕緣層、或任何合適的結構。具有高介電常數之混合膜層可由化學氣相沈積(chemical vapor deposition)(舉例為電漿輔助化學氣相沈積(PECVD)或金屬有機化學氣相沈積(MOCVD))製程與原子層沈積(atomic layer deposition，ALD)製程(或電漿輔助ALD(plasma enhanced ALD，PE-ALD))之組合形成，而可提供具有低缺陷密度、低雜質、低膜漏及高介電常數之膜堆疊。具有高介電常數之混合膜堆疊可使用於薄膜電晶體(TFT)裝置或有機發光二極體(OLED)裝置中之任何絕緣結構及/或電容器結構中。於一例子中，具有高介電常數之混合膜堆疊可使用於顯示裝置中之任何適合之層中來提高及改善電性表現，任何適合之層例如是閘極絕緣層、形成於兩個電極之間的電容層、中間絕緣(inter-insulating)層、蝕刻終止層或界面保護層。 【12】 於一些例子中，本揭露中所述之含鋯材料可以含鉿(hafnium(Hf))材料交換或取代。含鉿材料包括氧化鉿、摻雜鉿、摻雜鉿之氧化物或類似者。 【13】 第1圖繪示化學氣相沈積處理之腔室100之一實施例的剖面圖，介電層可於腔室100中沈積，介電層例如是用於顯示裝置結構中之絕緣層、形成於兩個電極之間的電容層、閘極絕緣層、蝕刻終止層、保護層、中間層絕緣體、用於電容器之介電層或保護層。一種合適之化學氣相沈積之腔室可從美商應用材料公司(Applied Materials, Inc.)取得，位於加州聖塔克拉拉(Santa Clara)。將理解的是，包括來自其他製造者之其他沈積腔室可利用以實施本揭露。 【14】 腔室100一般包括牆142、底部104及上蓋112，牆142、底部104及上蓋112係限制處理空間106。氣體分佈板110及基板支撐件組件130係設置於處理空間106中。處理空間106係藉由穿過牆142形成之流量閥開孔108進出，使得基板102可傳送進入腔室100及離開腔室100。 【15】 基板支撐件組件130包括基板接收表面132，用以支撐基板102於其上。柱134耦接基板支撐件組件130於升舉系統136，升舉系統136於基板傳送及處理位置之間升起及降低基板支撐件組件130。遮蔽框架133在處理時可選擇地置於基板102之周圍的上方，以避免於基板102之邊緣上之沈積。升舉銷138係可移動地設置而通過基板支撐件組件130且係適用於分隔基板102與基板接收表面132。基板支撐件組件130可亦包括加熱及/或冷卻元件139，加熱及/或冷卻元件139係利用以維持基板支撐件組件130於所需的溫度。基板支撐件組件130可亦包括接地帶131，以在基板支撐件組件130之周圍附近提供射頻(RF)回程路徑。 【16】 氣體分佈板110係藉由懸吊座114在氣體分佈板110之周圍耦接於腔室100之上蓋112或牆142。氣體分佈板110亦藉由一或多個中心支撐件116耦接於上蓋112，以有助於避免氣體分佈板110之下垂(sag)及/或控制氣體分佈板110之平直度(straightness)/曲率。應理解的是，此一或多個中心支撐件116可不使用。氣體分佈板110可以不同之尺寸來具有不同之配置。於範例之實施例中，氣體分佈板110具有四邊形平面形狀。氣體分佈板110具有下游式表面150，下游式表面150具有數個孔111形成於其中，且面對設置於基板支撐件組件130上之基板102之上表面118。孔111可具有不同之形狀、數量、密度、尺寸、及在整個氣體分佈板110可具有不同之分佈。於一實施例中，孔111之直徑可選自約0.01英吋及約1英吋之間。 【17】 氣體源120係耦接於上蓋112，以提供氣體通過上蓋112且接著通過形成於氣體分佈板110中之孔111至處理空間106。真空幫浦109耦接於腔室100，以維持處理空間106中之氣體於所需之壓力。 【18】 射頻電源122係耦接於上蓋112及/或氣體分佈板110，以提供於氣體分佈板110及基板支撐件組件130之間產生電場之射頻功率，使得電漿可從氣體分佈板110及基板支撐件組件130之間存在的氣體產生。射頻功率可應用於數種射頻頻率。舉例來說，射頻功率可應用於約0.3 MHz及約200 MHz之間的一頻率。於一實施例中，射頻功率係提供於13.56 MHz之頻率。 【19】 於一實施例中，氣體分佈板110之下游式表面150之邊緣可為彎曲的，使得間隔梯度(spacing gradient)係定義於氣體分佈板110之邊緣及角落及基板接收表面132之間，且因而定義於氣體分佈板110及基板102之上表面118之間。下游式表面150之形狀可選擇，以符合特定之處理需求。舉例來說，下游式表面150之形狀可為凸的、平坦的、凹的或其他適合的形狀。因此，邊緣至角落之間隔梯度可利用，以在整個基板之邊緣調整膜性質均勻度，因而修正設置於基板之角落中的膜中之性質非均勻度。此外，邊緣至中心之間隔可亦控制，使得膜性質分佈均勻度在基板之邊緣及中心可進行控制。於一實施例中，氣體分佈板110之凹的彎曲之邊緣可使用，所以氣體分佈板110之邊緣的中央部係比氣體分佈板110之角落遠離基板102之上表面118。於另一實施例中，氣體分佈板110之凸的彎曲之邊緣可使用，使得氣體分佈板110之角落係比氣體分佈板110之邊緣的中央部遠離基板102之上表面118。 【20】 遠端電漿源124例如是感應耦合之遠端電漿源。遠端電漿源124可亦耦接於氣體源及氣體分佈板110之間。在處理基板之間，清洗氣體可在遠端電漿源124中激化，以遠端地提供利用來清潔腔室元件之電漿。進入處理空間106之清洗氣體可更藉由射頻電源122提供至氣體分佈板110之射頻功率激化。合適的清洗氣體包括NF3 、F2 、及SF6 ，但不以此為限。 【21】 於一實施例中，可於腔室100中處理之基板102可具有10,000 cm2 或更多之表面積，例如是25,000 cm2 或更多之表面積，舉例為約55,000 cm2 或更多之表面積。應理解的是，在處理基板之後，基板可切割以形成較小之其他裝置。 【22】 於一實施例中，加熱及/或冷卻元件139可設定，以在沈積期間提供約攝氏600度或更少之基板支撐件組件溫度，舉例為約攝氏100度及約攝氏500度之間，或約攝氏200度及約攝氏500度之間，例如是約攝氏300度及攝氏500度之間。 【23】 在沈積期間，設置於基板接收表面132上之基板102之上表面118及氣體分佈板110之間的額定(nominal)間隔一般可在400 mil及約1,200 mil之間變化，例如是400 mil及約800 mil之間，或所需之其他距離，以取得需要之沈積結果。於氣體分佈板110具有凹的下游式表面之一範例實施例中，氣體分佈板110之邊緣之中央部及基板接收表面132之間的間隔係為約400 mils及約1400 mils之間，及氣體分佈板110之角落及基板接收表面132之間的間隔係為約300 mils及約1200 mils之間。 【24】 第2圖繪示ALD(原子層沈積)之腔室200的剖面圖，腔室200可使用以執行此處所述之沈積。ALD沈積製程可利用，以於此處所述之顯示裝置中形成介電層，例如是絕緣層、閘極絕緣層、蝕刻停止層、中間層絕緣器、用於電容器之介電層或保護層。腔室200一般包括腔室主體202、上蓋組件204、基板支撐件組件206、及處理套組250。上蓋組件204設置於腔室主體202上，及基板支撐件組件206至少部份地設置於腔室主體202中。腔室主體202包括流量閥開孔208，形成於其之側壁中，以進出腔室200之內部體積。於一些實施例中，腔室主體202包括一或多個孔，流體連通於真空系統(舉例為真空泵)。孔係提供出口，用於腔室200中之氣體。真空系統係由處理控制器控制，以維持適合ALD製程之ALD之腔室200中的壓力。上蓋組件204可包括一或多個差動之泵及淨化組件220。差動之泵及淨化組件220係固定於上蓋組件204，而具有波紋管(bellows)222。波紋管222在仍保持密封而沒有氣體洩漏的情況下，提供泵及淨化組件220相對於上蓋組件204垂直地移動。當處理套組250係升起至處理位置時，在處理套組250上之順應式(compliant)第一密封件286及順應式第二密封件288係帶動而與差動之泵及淨化組件220接觸。差動之泵及淨化組件220係連接於真空系統(未繪示)及維持於低壓。 【25】 如第2圖中所示，上蓋組件204包括射頻(RF)陰極210，射頻陰極210可於腔室200中及/或處理套組250中產生反應物種(reactive species)之電漿。射頻陰極210可舉例由電熱元件(未繪示)加熱，且舉例由冷卻流體之循環冷卻。能夠活化氣體成反應物種且維持反應物種之電漿之任何電源可使用。舉例來說，可使用基於射頻或微波(microwave，MW)之功率放電技術。活化可亦藉由基於熱技術、氣體崩潰技術、高強度光源(舉例為紫外線(UV)能量)、或暴露於X射線源產生。 【26】 基板支撐件組件206可至少部份地設置於腔室主體202中。基板支撐件組件206可包括基板支撐膜或基座230，以支撐基板102來於腔室主體中進行處理。基座230可藉由一個軸224或數個軸224耦接於基板升舉機構(未繪示)，此軸224或此些軸224延伸通過形成於腔室主體202之底表面中的一或多個開孔226。基板升舉機構可藉由波紋管228可彎曲地密封於腔室主體202，波紋管228係避免在軸224附近之真空洩漏。基板升舉機構係提供基座230於ALD之腔室200中圖式所示之較低機器人進入位置、及處理、處理套組傳送、及基板傳送位置之間垂直地移動。於一些實施例中，基板升舉機構係於較該些所述之位置少的位置之間移動。 【27】 於一些實施例中，基板102可使用真空吸座(未繪示)、靜電吸座(未繪示)、或機械夾持件(未繪示)固定於基座。基座230之溫度可於在ALD之腔室200中處理期間(藉由舉例為處理控制器)進行控制，以影響基板102及處理套組250之溫度來改善ALD製程之表現。基座230可藉由舉例為在基座230中的電熱元件(未繪示)加熱。基座230之溫度可舉例為由腔室200中之高溫計(pyrometers)(未繪示)決定。 【28】 如第2圖中所示，基座230可包括一或多個擴孔234，通過基座230以容置一或多個升舉銷236。各升舉銷236係安裝，使得升舉銷236可於擴孔234中自由地滑動。基板支撐件組件206係為可移動的，使得升舉銷236之上表面可在基板支撐件組件206位於較低位置時位於基座230之基板支撐表面238之上方。反過來說，升舉銷236之上表面係於基板支撐件組件206位於升起位置時位於基座230之基板支撐表面238之下方。當接觸腔室主體202時，升舉銷236係推抵基板102之下表面而升舉基板離開基座230。反過來說，基座230可升起基板102離開升舉銷236。 【29】 於一些實施例中，基座230包括處理套組絕緣按鍵237，處理套組絕緣按鍵237可包括一或多個順應式密封件239。處理套組絕緣按鍵237可使用，以運載處理套組250於基座230上。當基座升舉處理套組250至處理位置時，於處理套組絕緣按鍵237中的此一或多個順應式密封件239係壓縮。 【30】 第3圖繪示多腔室基板處理系統300之上視平面圖，多腔室基板處理系統300適合用以製造任何適合之顯示裝置，例如是有機發光二極體、薄膜電晶體、薄膜包裝、及製造於平面媒介之太陽能電池。多腔室基板處理系統300包括數個腔室100、200、340及一或多個裝載腔室305、307，腔室100、200、340及裝載腔室305、307係位於中央移送室315之周圍。腔室100、200、340可裝配，以完成許多不同之處理步驟來達成所需之平面媒介之處理，例如是大面積之基板102(以虛線繪製出輪廓)。裝載腔室305、307係裝配，以從多腔室基板處理系統300之外側的大氣環境傳送為四邊形形式之基板至中央移送室315之內側的真空環境。 【31】 位在中央移送室315中係為傳送機器人325，具有端效器330。端效器330係裝配以支撐且獨立於傳送機器人325移動，以傳送基板102。端效器330包括腕部335及數個指狀物342，配置以支撐基板102。於一實施例中，傳送機器人325係裝配以繞著垂直軸旋轉及/或在垂直方向(z方向)中線性地驅動，而端效器330係裝配以獨立於且相對於傳送機器人325在水平方向(x及/或y方向)中線性地移動。舉例來說，傳送機器人325升起及降低端效器330(z方向)至中央移送室315中之各種高度，以對準端效器330於腔室100、200、340及裝載腔室305、307中之開孔。當傳送機器人325係位於適合之高度時，端效器330係水平地延伸(x或y方向)，以傳送及/或定位基板102至腔室100、200、340及裝載腔室305、307中之任一者中及離開腔室100、200、340及裝載腔室305、307。此外，傳送機器人325可旋轉，以對準端效器330於其他之腔室100、200、340及裝載腔室305、307。 【32】 於一例子中，合併於多腔室基板處理系統300中之腔室100、200、340可為繪示於第1圖中之化學氣相沈積(PECVD或MOCVD)之腔室100及繪示於第2圖中之ALD(或PE-ALD)之腔室200及/或其他適合之腔室，例如是高密度電漿化學氣相沈積(HDP-CVD)、MOCVD、PECVD、ALD、PE-ALD熱CVD、熱退火、物理氣相沈積(PVD)、表面處理、電子束(electron beam，e-beam)處理、電漿處理、蝕刻腔室、離子植入腔室、表面清洗腔室、量測(metrology)腔室、旋轉塗佈腔室、高分子旋轉沈積腔室、遮罩存儲腔室或任何根據需求之適合的腔室。於多腔室基板處理系統300中繪示之一例子中，多腔室基板處理系統300包括化學氣相沈積(例如是PECVD)之腔室100、ALD之腔室200(或PE-ALD之腔室)及其他所需之適合的腔室340。藉由此種配置，藉由ALD製程及/或PECVD製程形成之介電層可亦整合以在單一腔室中執行，而無需破壞真空來維持基板之清潔而沒有來自環境之不需要的污染物及殘餘物。 【33】 裝載腔室305之內部體積之一部份已經移除，以暴露基板支撐件組件或基座350，基座350係在處理期間適用以容置且支撐大面積之基板102。基座350包括數個升舉銷355，升舉銷355相對於基座350之上表面為可移動的，以有助於傳送大面積之基板102。於大面積之基板102之傳送製程的一例子中，升舉銷355係延伸離開基座350之上表面，或延伸至基座350之上表面之上方。端效器330於x方向中延伸至腔室100、200、340或裝載腔室305、307中而位於延伸之升舉銷之上方。傳送機器人325係在z方向中降低端效器330，直到大面積之基板102係由升舉銷355支撐。此些升舉銷355係有間隔，以讓端效器330之指狀物342通過升舉銷355而沒有干擾。端效器330可更降低，以確保大面積之基板102及指狀物342之間的間隙，且端效器330係在x方向中縮回至中央移送室315中。升舉銷355可縮回至實質上與基座350之上表面同高的位置，以帶動大面積之基板102接觸基座350，所以基座350係支撐大面積之基板102。在中央移送室315及裝載腔室305、307(或腔室100、200、340)之間的流量閥或門360可密封且處理可在裝載腔室305、307(或腔室100、200、340)中進行。為了在處理之後移除大面積之基板102，傳送製程可相反，其中升舉銷355升起大面積之基板102且端效器330可收回大面積之基板102。於一例子中，基板102可經由裝載腔室305傳送至多腔室基板處理系統300中。在基板102定向且對準於所需之位置之後，基板102係接著經由中央移送室315傳送至腔室100、200、340之其中一者，以執行任何所需之適合之製程來形成裝置結構於基板102上。在製程於腔室100、200、340中完成之後，基板102係根據需求接著自裝載腔室307從多腔室基板處理系統300移除且傳送離開。 【34】 在多腔室基板處理系統300中之環境係與大氣壓力(也就是多腔室基板處理系統300之外側的壓力)隔絕，且藉由一或多個真空幫浦(未繪示)保持於負壓。在處理期間，腔室100、200、340係抽氣至預定壓力，預定壓力係裝配以有助於薄膜沈積及其他製程。中央移送室315係在傳送大面積之基板期間類似地保持於減壓狀態，以有助於腔室100、200、340及中央移送室315之間的最小壓力梯度。於一實施例中，中央移送室315中之壓力係維持於低於大氣壓力之壓力。舉例來說，中央移送室中之壓力可為約7 Torr至約10 Torr，而腔室100、200、340中之壓力可為較低。於一實施例中，中央移送室315中維持之壓力可實質上等同於腔室100、200、340及/或裝載腔室305及307中之壓力，以有助於在多腔室基板處理系統300中有實質上等同之壓力。 【35】 在中央移送室315及腔室100、200、340中傳送大面積之基板102期間，大面積之基板102之適當的對準係為關鍵，以避免大面積之基板102碰撞及/或損壞。此外，多腔室基板處理系統300之內部體積必須保持清潔且避免殘餘物，例如是基板之破片、損壞之設備、及其他粒子污染。當一些傳統之系統包括視察窗口，且視察窗口允許視察各種腔室100、200、340之內部體積之視線時，窗口可能無法提供大面積之基板及各種腔室100、200、340之內部體積完整的視察及/或準確的檢查。再者，在大面積之基板在系統中時，傳統之系統不是配置來檢視大面積之基板102且提供處理結果之評量。 【36】 傳送機器人325包括一或多個光學影像感測器365及370，此一或多個光學影像感測器365及370係根據所需設置於傳送機器人325上。此一或多個光學影像感測器365、370可為光學掃瞄器、成像器或相機，例如是電荷耦合裝置(charged-coupled device，CCD)、互補金屬氧化物半導體(complementary metal oxide semiconductor，CMOS)裝置、錄影機、及類似者。於ㄧ實施例中，光學影像感測器365、370之一或多者係固定於傳送機器人325上之一位置，以視察大面積之基板102、指狀物342及在光學影像感測器365、370之視線中的任何物體。於此實施例中，光學影像感測器365、370可定向，以在傳送機器人325於多腔室基板處理系統300中靜止或移動時可檢視實質上在x及y方向以及z方向中之物體。光學影像感測器365、370可包括廣角鏡片，以取得更大之視野，廣角鏡片例如是魚眼鏡頭。 【37】 第4圖繪示用以形成混合膜堆疊之製程400之一實施例的流程圖，混合膜堆疊適用於使用在顯示裝置中，顯示裝置例如是薄膜電晶體裝置或OLED裝置。此種混合膜堆疊可形成而作為電容層，設置於兩個金屬層之間，以在顯示裝置中形成電容器、或絕緣層。使用於顯示裝置中之絕緣層之適合例子包括閘極絕緣層、設置於兩個金屬層之間的電容層、界面層、使用以形成電容器之介電層、蝕刻終止層或需要絕緣材料之處的保護層。絕緣層可藉由PECVD製程形成，及/或ALD製程(或PE-ALD製程)形成，PECVD可於如第1圖中所示之腔室100中實行，ALD製程(或PE-ALD製程)可於如第2圖中所示之腔室200、或其他合適之處理腔室、或其之組合實行。 【38】 製程400藉由提供基板102至處理腔室中來開始於操作402，處理腔室例如是腔室100(PECVD之腔室)或繪示於第2圖中之腔室200(ALD之腔室或PEALD之腔室)，以形成絕緣層或介電層。基板102可具有先前形成於其上之膜、結構或層之不同組合，以有助於形成不同之裝置結構或不同之膜堆疊於基板102上。基板102可為適合用以形成薄膜電晶體於其上之玻璃基板、塑膠基板、聚合物基板、金屬基板、單基板、卷對卷基材、或其他合適之透明基板之任一者。 【39】 於操作404，沈積製程係接著執行於基板102上，以藉由形成混合膜堆疊510之第一層504(繪示於第5C圖中)於基板102上。於一例子中，生成之混合膜堆疊510可形成而作為顯示裝置中之閘極絕緣層或電容層。於此種例子中，於顯示裝置中之閘極絕緣層及/或電容層的生成的混合膜堆疊510可為多層之形式，稍後將參照第5B及5C圖進行說明。 【40】 藉由PECVD製程，第一層504係形成於基板102之表面501上。第一層504係為介電層，例如是含矽層。含矽層之適合例子可包括氧化矽、氮氧化矽、碳化矽、碳氧化矽或氮化矽，由化學氣相沈積(CVD)製程形成。由於矽材料係廣泛地使用於顯示裝置中，此處所指之第一層504可為第二層508(繪示於第5C圖中)形成於其上之前，伴隨基板而預形成在顯示裝置中之任何存在之材料。於一例子中，第一層504係為氮化矽或氧化矽材料。 【41】 於基板102已經包括含矽材料預製造於其上之一例子中，第一層504可消除且用以形成混合膜堆疊510之製程400可直接從操作406開始，以形成界面層506。 【42】 在操作406，界面層506係形成於第一層504上，如第5B圖中所示。當形成於其上之第二層508(繪示於第5C圖)係為具有高介電常數之介電層且介電層包括特定之金屬元素時，來自第二層508之元素(舉例為金屬元素或氧元素)與來自第一層504之矽元素之直接接觸係時常導致界面擴散，而可能致使不需要之擴散層形成於界面。從第二層508擴散及穿透第一層504之元素(舉例為金屬元素或氧元素)係在界面形成薄的較低介電常數之膜(或其他形式之材料)，而使整個混合膜堆疊510之膜品質惡化，特別是降低混合膜堆疊510之介電常數之品質。因此，藉由在第一層504及第二層508之間形成界面層506，第二層508係接著與界面層506相互交界，而不是直接接觸第一層504，所以可取得良好之界面控制。界面層506係對來自第一及第二層504、508之膜性質更為惰性的。 【43】 於第二層508係由不會產生界面擴散層於第一層504之材料製造之實施例中，如此處所述之界面層506可消除。於此種實施例中，第二層508可直接形成且直接接觸第一層504。 【44】 於一例子中，界面層506係為金屬介電層，藉由例如是第1圖中所示之腔室100之電漿輔助化學氣相沈積製程，或第2圖中所示之原子層沈積之腔室200(或PE-ALD處理腔室)形成。於一例子中，界面層506可為含鋁材料，例如氧化鋁(Al2 O3 )、氮化鋁(AlN)層、氧化鋁鈦(AlTiO)、氧化鋯鋁(AlZrO)、或氮氧化鋁(AlON)、或含釔氧化物材料，含釔氧化物材料例如是三氧化二釔(Y2 O3 )。於一特定例子中，界面層506係為Al2 O3 或AlN層。 【45】 藉由緩慢之沈積製程以第一單層之原子吸收且貼附於形成在基板表面上之第二單層之原子上，ALD製程係實現。在各層中之原子之強貼附性及原子層於基板之表面上之吸收性係在膜結構中提供緊密且穩固之接合結構，以讓膜性質具有高膜密度(相較於化學氣相沈積製程)，而可有效地避免原子或元素穿透而過。再者，界面層506之緩慢的ALD沈積率亦提供來自界面層506之原子逐步地填充於可能發生於基板表面(舉例為第5B圖之例子中的第一層504)之針孔、氣孔(pores)、凹點(pits)或缺陷中，以有助於修復來自基板表面之膜缺陷。相較之下，傳統之PECVD製程時常提供具有高產量之相對快的沈積製程，但於生成之膜層提供相對多孔膜結構。界面層506係作為阻障/阻擋層，以避免來自第一及第二層504、508之元素穿透或擴散通過而不必要地調整裝置表現。於需要高產量之製造週期的例子中，PE-ALD製程可利用以在仍維持所需之膜密度之程度下，取代提供相對較高之沈積率之沈積製程(相較於熱ALD)。於需要甚至較高產量的製造週期的例子中，界面層506可裝配以藉由CVD製程形成，而接著形成於其上之大於15之高介電常數的第二層508係接著藉由ALD製程形成，以確保整個混合膜堆疊510之特定之膜性質係達成，特定之膜性質舉例為高膜介電常數及低漏。 【46】 於一實施例中，使用於用以形成作為Al2 O3 層之界面層506之ALD製程中的前驅物至少包括金屬前驅物及反應氣體，金屬前驅物例如是含鋁氣體。含鋁氣體之合適例子可具有Rx Aly R’z R’’v 或Rx Aly (OR’)z 之化學式，其中R、R’及R’’係為H、CH3 、C2 H5 、C3 H7 、CO、NCO、烷基或芳基，及x、y、z及v係具有1及8之間的範圍之整數。於另一實施例中，含鋁化合物具有Al(NRR’)3 之化學式，其中R及R’可為H、CH3 、C2 H5 、C3 H7 、CO、NCO、烷基或芳基，及R’可為H、CH3 、C2 H5 、C3 H7 、CO、NCO、烷基或芳基。適合之含鋁化合物之例子係二乙氧基乙基鋁(diethylalumium ethoxide，Et2 AlOEt)、三乙基三二級丁氧基二鋁(triethyl- tri-sec-butoxy dialumium，Et3 Al2 OBu3 、或EBDA)、三甲基鋁(trimethylaluminum，TMA)、三甲氧基乙基鋁(trimethyldialumium ethoxide)、異丙氧化二甲基鋁(dimethyl aluminum isupropoxide)、二仲丁氧基乙氧基鋁(disecbutoxy aluminum ethoxide)、(OR)2 AlR’，其中R、R’及R’’可為甲基(methyl)、乙基(ethyl)、丙基(propyl)、異丙基(isopropyl)、丁基(butyl)、異丁基(isobutyl)、叔丁基(tertiary butyl)、及具有較高數量之碳原子的其他烷基，及類似物。 【47】 可提供已形成含鋁材料氣體之反應氣體包括含氧氣體，例如是O2 、O3 、N2 、N2 O、CO2 、NO、CO及其他含氧氣體。 【48】 於一例子中，界面層可具有約1.5 Å及約30 Å之間的厚度，例如是約10 Å。 【49】 在操作408，在界面層506係形成於第一層504上之後，第二層508係接著形成於界面層506上。包括含Zr材料之第二層508係藉由原子層沈積製程形成。於一例子中，第二層508係為含Zr材料，例如是氧化鋯(ZrO2 )，形成為立方體或四方結構，而提供第二層508具有大於25之高介電常數。由原子層沈積製程形成之ZrO2 層係時常主要提供為立方體或四方相之結晶結構之生成的ZrO2 ，而提供至少大於25之介電常數，例如是約25及約50之間。藉由ALD製程形成而作為混合膜堆疊510之第二層508之含Zr層可提供良好之膜性質，例如是高膜密度、低缺陷密度及類似者，以及所需之高介電常數。 【50】 於一例子中，利用以形成第二層508之前驅物混合物包括擇一或相繼提供具有或不具有反應氣體物種之含鋯前驅物，以形成摻雜鋁的含鋯層。適合之含鋯前驅物包括鋯-有機金屬(Zr-organometallic)前驅物，例如是四(乙基甲基氨基)鋯(tetrakis(ethylmethylamino)zirconium，TEMAZ)、三(二甲氨基)環戊二烯基鋯(C5 H5 )Zr[N(CH3 )2 ]3 (tris(dimethylamino)cyclopentadienyl zirconium (C5 H5 )Zr[N(CH3 )2 ]3 )、或類似者。於此處使用的特定例子中，含鋯前驅物係為TEMAZ。反應氣體物種可為含氧氣體，例如是H2 O、O2 、O3 、H2 O2 、CO2 、NO2 、N2 O、及類似物。於一例子中，含氧氣體係為O2 或O3 。 【51】 於一例子中，形成之混合膜堆疊510之第二層508可具有大於25之介電常數，例如是25及50之間。於一例子中，混合膜堆疊510之第二層508具有約250 Å及約900 Å之厚度。 【52】 於一些例子中，形成於第二層508中之含Zr層可具有摻雜劑摻雜於其中，以保持漏電流於所需之低程度。當材料之介電常數增加時，材料之能隙係減少，而致使裝置中之高漏電流。因此，先進技術需要舉例為高於25之介電層之較高的介電常數，以提供具有較高電容之電容器。相反地，舉例為高於25之介電層之較高的介電常數亦時常導致高膜漏，而可能最終致使裝置失效。因此，藉由提供例如是鋁摻雜劑之摻雜劑至第二層508中之含Zr層中，第二層508中之含Zr層之結晶結構可調整成非晶質狀態，因而降低介電常數之特定預定程度，以保持漏電流於所需之低程度。舉例來說，藉由提供鋁摻雜劑至ZrO2 結構中以形成第二層508可讓生成之ZrO2 結構成非晶質狀態，而因此保持非晶質摻雜鋁的ZrO2 之介電常數為少於25但大於15之所需之範圍，例如是約15及25之間。或者，第二層508可形成而包括非晶質及結晶結構，例如是具有摻雜劑之一部份之ZrO2 層及不具有摻雜劑(舉例為混合接合結構)之另一部份，以取得生成之混合膜堆疊510而具有所需之介電常數程度，以及所需之低漏程度及良好之界面控制。 【53】 於摻雜ZrO2 層係使用於第二層508之例子中，摻雜ZrO2 層具有大於15之介電常數，例如是15及25之間，及約1E-8A/cm2 或以下之膜漏。在ZrO2 結構中之鋁摻雜劑可具有約6 atm.%及約20 atm.%之摻雜濃度。 【54】 值得注意的是，混合膜堆疊510之第一層504、界面層506及第二層508可全部在相同之處理系統中形成，例如是繪示於第3圖中之多腔室基板處理系統300，而無需破壞真空。舉例來說，第一層504可於整合於多腔室基板處理系統300中之腔室100中形成。根據所需，界面層506可於整合於多腔室基板處理系統300中之腔室100或腔室200中形成，而第二層508可於全部整合於多腔室基板處理系統300中之腔室200中形成，以根據所需節省製造週期時間及維持低的基板污染。 【55】 值得注意的是，操作404、406、408可根據所需執行許多次，如迴圈410所示，以週期地形成第一層504、界面層506及第二層508，直到用於混合膜堆疊510之第一層504、界面層506及第二層508之所需的數量係形成。各操作中之製程參數可在週期進行此些操作時改變，以精細調整形成於基板上之膜性質。在繪示於第5D圖中之例子中，最上面之第一層504’、最上面之界面層506’及最上面之第二層508’係形成，以達到整個混合膜堆疊510之所需厚度。 【56】 藉由形成如第5D圖中所示之混合膜堆疊510之數層，基板102係根據需求傳送於腔室(PECVD腔室)100及腔室200(ALD腔室)之間數次，以達到用於混合膜堆疊510之第一層504、界面層506及第二層508之所需厚度或所需數量。如上所說明，腔室(PECVD腔室)100及腔室200(ALD腔室)可整合於單一處理系統中，例如是第3圖中之多腔室基板處理系統300，基板102可在多腔室基板處理系統300中於腔室(PECVD腔室)100及腔室200(ALD腔室)之間傳送進入及離開，而不破壞真空，以維持生產效率及製造產量。 【57】 於一些實施例中，混合膜堆疊510可開始於形成於基板102上之界面層506及第二層508，接著第一層504係形成於第二層508上，如第5E圖中所示。類似地，界面層506、第二層508及第一層504可形成數次(舉例為連續循環基板102於ALD之腔室200及PECVD之腔室100之間)，以相繼地形成界面層506、第二層508及第一層504。於界面層506係不存在的實施例中，第二層508可直接地形成於基板102上且接觸基板102，及第一層形成於第二層上。 【58】 值得注意的是，如迴圈410所示之在操作404、406、408之間的沈積週期可根據需求在任何操作中重新開始或停止。如迴圈410所示之在操作404、406、408之間的沈積週期可亦根據需求略過一些操作。舉例來說，如上所述，在不需要界面層506的實施例中，沈積週期可在操作404及408之間執行，且最後的操作可根據所需在操作404或408終止或停止。或者，在操作404、及/或406及/或408之第一沈積週期完成之後，第二沈積週期可根據需求從操作404、406或408之操作的任一者開始至第一層504、界面層506及第二層508之任一者。 【59】 雖然迴路410表示此些操作可連續地執行，值得注意的是，操作404、406、408一般可週期執行一或兩次，以避免基板102過熱或低製造產量。舉例來說，操作404、406、408可迴圈執行一或兩次，以形成包括有形成在第一層504上之兩層的第二層508的混合膜堆疊510(界面層506不存在)或反之亦然，或具有第一層504夾置於兩個第二層508之間的三層之混合膜堆疊510，或具有第二層508夾置於兩個第一層504之間的三層(界面層506不存在)的混合膜堆疊510。當界面層506存在時，界面層506可加入第一及第二層504、508之下方、上方及之間的任何界面。 【60】 第6A圖繪示TFT結構650之一例子的示意圖，TFT結構650使用混合膜堆疊510於TFT結構650中，以形成電容器、或閘極絕緣層、或其他適合之絕緣層。形成於基板102上之範例之TFT結構650之一部份係繪示於第6A圖中。於TFT結構650包括用於OLED裝置之低溫多晶矽(low temperature polysilicon，LTPS)TFT。LTPS TFT結構650係金屬氧化物半導體(MOS)裝置，建構有源區域609a、通道區域608、及汲區域609b。源區域609a、通道區域608、及汲區域609b形成於選擇之透明的基板102上而具有或不具有選擇絕緣層604設置於其上。源區域609a、通道區域608、及汲區域609b一般係自初始沈積之非晶質矽(amorphous silicon，a-Si)層，且隨後通常係進行熱或雷射處理，以形成多晶矽層來形成。源、汲及通道區域609a、609b、608可藉由在選擇之透明的基板102上圖案化數個區域，及離子摻雜已沈積之初始a-Si層且接著進行熱或雷射處理(舉例為準分子雷射退火製程)而形成多晶矽層來形成。閘極絕緣層605(舉例為以第4圖之製程400形成之具有高介電常數之絕緣層或混合膜堆疊510)可接著沈積在已沈積之多晶矽層之頂部上，以阻隔閘極614與通道區域608、源區域609a及汲區域609b。閘極614係形成於閘極絕緣層605之頂部上。閘極絕緣層605通常亦作為閘極氧化層。電容層612(舉例為可亦以第4圖之製程400形成之絕緣層或混合膜堆疊510)及裝置連接件係接著製造通過絕緣材料，以提供TFT裝置之控制。如第6A圖中之圓圈所示，TFT結構650中的閘極絕緣層605及電容層612可亦藉由具有高介電常數及低膜漏之混合膜堆疊510來製造。混合膜堆疊510包括第一層504及第二層508，以及形成於第一層504及第二層508之間的界面層506。於選擇絕緣層604係存在之實施例中，包括含矽層之第一層504可消除，因為選擇絕緣層604及第一層504可皆從矽材料形成。 【61】 考慮混合膜堆疊510可利用於TFT結構650中之一些位置中，且混合膜堆疊510係利用以形成閘極絕緣層605或電容層612、或兩者在TFT結構650中，第6A圖之TFT結構650係僅部份地形成而用於簡易描述及說明。 【62】 在電容層612形成之後，中間層絕緣體606可形成於電容層612上。中間層絕緣體606可為任何適合的介電層，例如氧化矽或氮化矽材料。中間層絕緣體606可為單層之形式，形成於電容層612上。或者，中間層絕緣體606可為根據不同裝置需求之需要為多層之形式。在第6A圖中所示之例子中，中間層絕緣體606包括氮化矽之第一介電層602，形成於氧化矽層之第二介電層603上。接著，源-汲金屬電極層610a、610b係接著沈積、形成及圖案化於中間層絕緣體606、電容層612及閘極絕緣層605中，中間層絕緣體606、電容層612及閘極絕緣層605電性連接於源區域609a及汲區域609b。 【63】 在源-汲金屬電極層610a、610b係圖案化之後，平坦層615係接著形成於源-汲金屬電極層610a、610b之上方。平坦層615可由聚醯亞胺、苯並環丁烯系樹脂(benzocyclobutene-series resin)、旋塗式玻璃(spin on glass，SOG)或丙烯酸酯(acrylate)製造。平坦層615係接著圖案化，以提供像素電極616形成於平坦層615上且填充於平坦層615中，而電性連接於源-汲金屬電極層610a、610b。 【64】 在繪示於第6A圖中之此例子中，電容層612係形成於閘極614上。電容層612延伸至電容器結構613(舉例為金屬-絕緣-金屬(metal-insulating-metal，MIM)結構)，而形成於上電極611及下電極609之間。上電極611可橫向地耦接於源-汲金屬電極層610a、610b，而下電極609可橫向地耦接於閘極614，或TFT結構650中之其他適合的電極。形成於TFT結構650中之電容器結構613可為可改善顯示裝置之電性表現的存儲電容器。值得注意的是，針對不同之裝置表現需求，電容器結構613可根據需求形成於適合TFT結構650中之任何位置。 【65】 於第6B圖中所繪示之另一例子中，類似於如第6A圖中所示之電容器結構613之電容器結構622可形成而具有混合膜堆疊510之不同尺寸及/或輪廓來作為電容層620，電容層620形成於上電極611及下電極609之間。不像繪示於第6A圖中之電容層612從閘極614之上方的區域延伸至上及下電極611、609之間的區域，繪示於第6B圖中之電容層620係實質上形成於上及下電極611、609之間的區域。因此，包括氧化矽之一般的中間層絕緣體624或氧化矽可形成於閘極絕緣層605上，而圍繞電容器結構622。形成而作為電容器結構622中之電容層620的混合膜堆疊510可具有底部表面，此底部表面係根據需求接觸較低之閘極絕緣層605。中間層絕緣體624可根據需求為繪示於第6B圖中之單一層形式或多層形式。 【66】 值得注意的是，藉由製程400形成之混合膜堆疊510可利用，以形成如第6B圖中之圓圈中所示之電容層620、閘極絕緣層605、保護層或TFT結構650中需要絕緣材料的任何其他適合層，TFT結構650根據所需係包括用於LCD之LTPS TFT或OLED TFT。 【67】 值得注意的是，用於形成電容器結構622、613之上電極611及下電極609可在需求時亦為像素電極及/或共同電極。 【68】 第7圖繪示簡單之電容器結構702(舉例為金屬-絕緣-金屬(metal-insulating-metal，MIM)結構)之示意圖，使用於顯示裝置中之電容器結構702可形成於基板102上。類似之上電極611及下電極609，(或TFT裝置結構中之像素電極及共同電極)，電容器結構702包括頂部電極704及底部電極708，且具有混合膜堆疊510作為設置於其間之電容層，以形成電容器結構702。電容層包括高k材料，包括具有或不具有鋁摻雜劑之ZrO2 及作為界面層之氧化鋁層。在電容結構中作為電容層之混合膜堆疊510可根據需求亦為任何數量之層。 【69】 第8圖繪示TFT裝置結構850之再另一例子的示意圖。類似於上述之結構，TFT裝置結構850包括常例之中間層絕緣體820，設置於閘極614上。保護層822可形成於中間層絕緣體820上。源及汲區域902之另一部份(電性連接於源及汲區域609a、609b)係繪示成位在選擇絕緣層604上。源-汲金屬電極層810之另一部份(電性連接於源-汲金屬電極層610a、610b)係設置於源及汲區域902上且電性耦接於源及汲區域902。像素電極808可電性連接於源-汲極金屬電極層810、610a、610b。於此特定的例子中，閘極絕緣層605之一部份係通過閘極614及通道區域608之間，且延伸至源及汲區域902之上方的區域。於一例子中，閘極絕緣層605可為混合膜堆疊510，使用參照第4圖之上述說明的製程400形成。額外電極804形成於源及汲區域902及閘極絕緣層605之上方，而形成電容器結構806於TFT裝置結構850中。形成於閘極絕緣層605(目前亦作為電容層)上之額外電極804可電性連接於閘極614。因此，額外電極804及源及汲區域902與形成於兩者間之閘極絕緣層605係形成電容器結構806於TFT裝置結構850中。類似地，目前亦作為電容層之閘極絕緣層605可類似於上述之電容層612且根據所需可為任何層的形式。 【70】 值得注意的是，裝置結構中的源-汲金屬電極層610a、610b、810、像素電極808、共同電極、閘極614、上電極611、下電極609、頂部電極704、底部電極708、額外電極804及任何電極可為任何適合的金屬材料。適合的金屬材料包括透明導電氧化物層 (例如是氧化銦錫(ITO)或類似者)、奈米銀墨水、奈米碳管(carbon nano tube，CNT)、奈米銀墨水及CNT、石墨烯、鋁(Al)、鎢(W)、鉻(Cr)、鉭(Ta)、鉬(Mo)、銅(Cu)、氮化鈦、MoO2 、MoNx 、其之組合或其他適合的材料。 【71】 值得注意的是，保護層822或平坦層615之上方的結構係為了簡潔而去除。然而，於一些範例的裝置結構中，額外的OLED或TFT裝置，或其他適合的裝置可形成於保護層822或平坦層615之上方，以形成其他適合的可彎曲行動顯示裝置，例如是根據需求具有觸控螢幕面板之LTPS OLED顯示裝置。 【72】 因此，藉由控制材料，特別是具有包括含Zr層之高k材料之混合膜堆疊，且含Zr層形成於包括含鋁層之界面層上，此處所述之方法有利地改善顯示裝置結構之電子穩定性、電性表現、低漏及良好的膜層疊集合。混合膜堆疊可藉由ALD或PE-ALD及/或PECVD製程製造，及顯示裝置中之閘極絕緣層、電容層、中間層絕緣體、保護層、絕緣材料，及形成而作為顯示裝置中具有所需之高電性表現之電容器的介電層。 【73】 綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、340‧‧‧腔室
102‧‧‧基板
104‧‧‧底部
106‧‧‧處理空間
108‧‧‧流量閥開孔
109‧‧‧真空幫浦
110‧‧‧氣體分佈板
111‧‧‧孔
112‧‧‧上蓋
114‧‧‧懸吊座
116‧‧‧中心支撐件
118‧‧‧上表面
120‧‧‧氣體源
122‧‧‧射頻電源
124‧‧‧遠端電漿源
130‧‧‧基板支撐件組件
131‧‧‧接地帶
132‧‧‧基板接收表面
133‧‧‧遮蔽框架
134‧‧‧柱
136‧‧‧升舉系統
138‧‧‧升舉銷
139‧‧‧加熱及/或冷卻元件
142‧‧‧牆
150‧‧‧下游式表面
202‧‧‧腔室主體
204‧‧‧上蓋組件
206‧‧‧基板支撐件組件
208‧‧‧流量閥開孔
210‧‧‧射頻陰極
220‧‧‧泵及淨化組件
222、228‧‧‧波紋管
224‧‧‧軸
226‧‧‧開孔
230、350‧‧‧基座
234‧‧‧擴孔
236、355‧‧‧升舉銷
237‧‧‧處理套組絕緣按鍵
238‧‧‧基板支撐表面
239‧‧‧順應式密封件
250‧‧‧處理套組
286‧‧‧順應式第一密封件
288‧‧‧順應式第二密封件
300‧‧‧多腔室基板處理系統
305、307‧‧‧裝載腔室
315‧‧‧中央移送室
325‧‧‧傳送機器人
330‧‧‧端效器
335‧‧‧腕部
342‧‧‧指狀物
360‧‧‧門
365、370‧‧‧光學影像感測器
400‧‧‧製程
402、404、406、408‧‧‧流程步驟
501‧‧‧表面
504、504’‧‧‧第一層
506、506’‧‧‧界面層
508、508’‧‧‧第二層
510‧‧‧混合膜堆疊
602‧‧‧第一介電層
603‧‧‧第二介電層
604‧‧‧選擇絕緣層
605‧‧‧閘極絕緣層
606、624、820‧‧‧中間層絕緣體
608‧‧‧通道區域
609‧‧‧下電極
609a‧‧‧源區域
609b‧‧‧汲區域
610a、610b、810‧‧‧源-汲金屬電極層
611‧‧‧上電極
612、620‧‧‧電容層
613、622、702、806‧‧‧電容器結構
614‧‧‧閘極
615‧‧‧平坦層
616、808‧‧‧像素電極
650‧‧‧TFT結構
704‧‧‧頂部電極
708‧‧‧底部電極
804‧‧‧額外電極
822‧‧‧保護層
850‧‧‧TFT裝置結構
902‧‧‧源及汲區域
【10】 為了使本揭露的上述特徵係實現且可詳細地瞭解，簡要摘錄於上之本揭露更特有之說明可參照其之實施例。實施例繪示於所附圖式中。 第1圖繪示根據本揭露一實施例之處理腔室之剖面圖，處理腔室可使用以沈積介電層； 第2圖繪示根據本揭露一實施例之處理腔室之剖面圖，處理腔室可使用以沈積介電層； 第3圖繪示包括此處所述之處理腔室之多腔室基板處理系統之示意圖； 第4圖繪示形成具有高電容之混合膜堆疊於基板上之方法的一實施例之製程流程圖； 第5A-5E圖繪示具有第4圖之高電容之混合膜堆疊形成於其中之一例子的剖面圖； 第6A-6B圖繪示具有第4圖之高電容之混合膜堆疊形成於其中之顯示裝置結構之不同例子的剖面圖； 第7圖繪示形成於顯示裝置結構中之電容器結構之剖面圖，電容器結構具有第4圖之高電容之混合膜堆疊形成於其中；以及 第8圖繪示具有第4圖之高電容之混合膜堆疊形成於其中之顯示裝置結構之一例子的剖面圖。 為了有助於瞭解，相同參考編號係於可行時使用來表示於圖式中共有之相同元件。可預期的是，一實施例之元件及特徵可有利地併入其他實施例中而無需進一步說明。 然而，值得注意的是，針對本揭露可承認其他等效實施例來說，所附之圖式僅說明本揭露之範例實施例且因而不視為其之範疇。

Claims (20)

  1. 一種薄膜電晶體結構，包括： 複數個閘、源及汲極，形成於一基板上；以及 一絕緣層，形成於該基板上，其中該絕緣層係為具有一介電層之一混合膜堆疊，該介電層包括一含鋯材料，設置於一界面層上，該混合膜堆疊形成於該些閘、源及汲極之上方或下方。
  2. 如申請專利範圍第1項所述之薄膜電晶體結構，更包括： 一電容層，形成於該閘極上，其中該電容層係為一混合膜堆疊，具有大於15之一介電常數。
  3. 如申請專利範圍第1項所述之薄膜電晶體結構，其中該混合膜堆疊具有大於15之一介電常數。
  4. 如申請專利範圍第1項所述之薄膜電晶體結構，其中該界面層係為氧化鋁(Al2 O3 )、氮化鋁(AlN)、氧化鋁鈦(AlTiO)、氧化鋯鋁(AlZrO)、氮氧化鋁(AlON)、及三氧化二釔(Y2 O3 )之至少一者。
  5. 如申請專利範圍第1項所述之薄膜電晶體結構，其中該混合膜堆疊之該界面層包括一含矽材料。
  6. 如申請專利範圍第5項所述之薄膜電晶體結構，其中該含矽材料係為氧化矽或氮化矽。
  7. 如申請專利範圍第1項所述之薄膜電晶體結構，其中包括該含鋯材料之該介電層包括為一非晶質結構之鋁。
  8. 如申請專利範圍第7項所述之薄膜電晶體結構，其中該介電層係為一摻雜鋁之ZrO2 層，具有約15及25之間的一介電常數。
  9. 如申請專利範圍第7項所述之薄膜電晶體結構，其中包括鋁之該含鋯材料之該第一層具有約6 atm.%及約20 atm.%之間的一鋁濃度。
  10. 如申請專利範圍第1項所述之薄膜電晶體結構，其中包括該含鋯材料之該介電層具有一結晶結構。
  11. 如申請專利範圍第10項所述之薄膜電晶體結構，其中該介電層係為一ZrO2 層，具有約25及約50之間的一介電常數。
  12. 如申請專利範圍第1項所述之薄膜電晶體結構，其中該介電層或該界面層係由一原子層沈積(ALD)製程或一電漿輔助原子層沈積(PE-ALD)製程形成
  13. 一種用以形成用於複數個顯示裝置之一混合膜堆疊之方法，包括： 形成該混合膜堆疊之一界面層於一基板上；以及 藉由一原子層沈積(ALD)製程形成該混合膜堆疊之一介電層於該界面層上，其中該介電層包括一含鋯材料，其中該混合膜堆疊係利用來作為該些顯示裝置中之一電容層或一絕緣層。
  14. 如申請專利範圍第13項所述之方法，其中該界面層更包括： 一矽材料，形成於該界面層中。
  15. 如申請專利範圍第13項所述之方法，其中包括該含鋯材料之該介電層包括為一非晶質結構之鋁 。
  16. 如申請專利範圍第15項所述之方法，其中該界面層係為氧化鋁(Al2 O3 )、氮化鋁(AlN)、氧化鋁鈦(AlTiO)、氧化鋯鋁(AlZrO)、氮氧化鋁(AlON)、及三氧化二釔(Y2 O3 )之至少一者。
  17. 如申請專利範圍第13項所述之方法，其中包括該含鋯材料之該介電層具有一結晶結構。
  18. 如申請專利範圍第17項所述之結構，其中該介電層係為一ZrO2 層，具有約25及約50之間的一介電常數。
  19. 一種裝置結構，利用於複數個顯示裝置，該裝置結構包括： 一混合膜堆疊，使用來作為一電容器結構，形成於該些顯示裝置中的二電極之間，其中該混合膜堆疊包括一界面層及一含鋯(Zr)層，該含鋯層形成於該界面層上。
  20. 如申請專利範圍第19項所述之裝置結構，其中該界面層係為該混合膜堆疊中之形成於該含鋯層之下方的一含矽層、一含鋁層、或其之組合。
TW106123345A 2016-07-19 2017-07-12 薄膜電晶體結構、對應的裝置結構及用以形成混合膜堆疊之方法 TW201820638A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662364140P 2016-07-19 2016-07-19
US62/364,140 2016-07-19

Publications (1)

Publication Number Publication Date
TW201820638A true TW201820638A (zh) 2018-06-01

Family

ID=60988132

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106123345A TW201820638A (zh) 2016-07-19 2017-07-12 薄膜電晶體結構、對應的裝置結構及用以形成混合膜堆疊之方法

Country Status (5)

Country Link
US (4) US20180026055A1 (zh)
KR (4) KR20180135981A (zh)
CN (2) CN109075208B (zh)
TW (1) TW201820638A (zh)
WO (1) WO2018017325A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI805759B (zh) * 2018-09-13 2023-06-21 南韓商三星電子股份有限公司 包含閘極間隔件結構的積體電路裝置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11049887B2 (en) 2017-11-10 2021-06-29 Applied Materials, Inc. Layer stack for display applications
US11069526B2 (en) * 2018-06-27 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Using a self-assembly layer to facilitate selective formation of an etching stop layer
CN109585367B (zh) * 2018-12-11 2020-09-25 合肥鑫晟光电科技有限公司 显示装置、显示面板、阵列基板及其制造方法
DE102021202186A1 (de) 2021-03-08 2022-09-08 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Ermittlung eines Straßenzustands bei einem Kraftfahrzeug

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11148078A (ja) 1997-11-18 1999-06-02 Sanyo Electric Co Ltd アクティブマトリクス型液晶表示装置
US6060755A (en) 1999-07-19 2000-05-09 Sharp Laboratories Of America, Inc. Aluminum-doped zirconium dielectric film transistor structure and deposition method for same
US7371633B2 (en) * 2001-02-02 2008-05-13 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US7588989B2 (en) 2001-02-02 2009-09-15 Samsung Electronic Co., Ltd. Dielectric multilayer structures of microelectronic devices and methods for fabricating the same
KR20020064624A (ko) * 2001-02-02 2002-08-09 삼성전자 주식회사 반도체소자의 유전체막 및 그 제조방법
JP2002299632A (ja) 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 半導体装置及びアクティブマトリクス型表示装置
KR100579194B1 (ko) 2004-05-28 2006-05-11 삼성에스디아이 주식회사 유기 전계 발광 표시 소자의 제조방법
KR101133753B1 (ko) 2004-07-26 2012-04-09 삼성전자주식회사 감지 소자를 내장한 액정 표시 장치
KR100700642B1 (ko) 2004-12-13 2007-03-27 삼성에스디아이 주식회사 유기전계발광표시소자 및 그 제조방법
KR100703966B1 (ko) 2005-01-19 2007-04-05 삼성전자주식회사 미세 전자 소자의 다층 유전막 및 그 제조 방법
US7727908B2 (en) 2006-08-03 2010-06-01 Micron Technology, Inc. Deposition of ZrA1ON films
KR100843143B1 (ko) * 2006-12-08 2008-07-02 삼성전자주식회사 반도체 소자 및 이의 제조 방법
JP2008203761A (ja) 2007-02-22 2008-09-04 Hitachi Displays Ltd 表示装置
US8203176B2 (en) * 2007-03-08 2012-06-19 Renesas Electronics Corporation Dielectric, capacitor using dielectric, semiconductor device using dielectric, and manufacturing method of dielectric
KR100864886B1 (ko) * 2007-03-28 2008-10-22 삼성에스디아이 주식회사 평판 표시장치 및 그 제조방법
TWI337754B (en) * 2007-04-20 2011-02-21 Au Optronics Corp Semiconductor structure of display device and method for fabricating the same
JP5178152B2 (ja) * 2007-11-05 2013-04-10 株式会社東芝 相補型半導体装置及びその製造方法
CN101452162A (zh) 2007-12-07 2009-06-10 上海广电Nec液晶显示器有限公司 液晶显示面板中的阵列基板及其制造方法
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
KR101322267B1 (ko) * 2008-06-12 2013-10-25 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
TWI380106B (en) 2008-08-01 2012-12-21 Chunghwa Picture Tubes Ltd Pixel structure and method for repairing the same
KR101526182B1 (ko) * 2009-02-16 2015-06-05 삼성전자 주식회사 반도체 집적 회로 장치 및 그 제조 방법
US8524617B2 (en) * 2009-02-27 2013-09-03 Canon Anelva Corporation Methods for manufacturing dielectric films
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR101097333B1 (ko) 2010-02-11 2011-12-23 삼성모바일디스플레이주식회사 액정표시장치
JP5437895B2 (ja) 2010-04-20 2014-03-12 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR101710179B1 (ko) * 2010-06-03 2017-02-27 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조 방법
US8728860B2 (en) * 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101824537B1 (ko) 2010-10-01 2018-03-15 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 디스플레이
KR20120061312A (ko) 2010-12-03 2012-06-13 삼성모바일디스플레이주식회사 유기 전계 발광 표시장치 및 그의 제조방법
TW201224615A (en) 2010-12-06 2012-06-16 Chunghwa Picture Tubes Ltd Pixel array substrate and method of fabricating the same
KR20120124527A (ko) 2011-05-04 2012-11-14 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
TWI423310B (zh) 2011-06-10 2014-01-11 Au Optronics Corp 畫素結構
US8415227B2 (en) * 2011-08-29 2013-04-09 Intermolecular, Inc. High performance dielectric stack for DRAM capacitor
JP5834705B2 (ja) * 2011-09-28 2015-12-24 セイコーエプソン株式会社 電気光学装置、及び電子機器
KR102025836B1 (ko) 2011-11-07 2019-09-27 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101945237B1 (ko) 2012-06-01 2019-02-08 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6284140B2 (ja) * 2013-06-17 2018-02-28 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
KR102103960B1 (ko) * 2013-08-16 2020-04-24 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 어레이 기판의 제조 방법
KR20150021622A (ko) 2013-08-20 2015-03-03 삼성디스플레이 주식회사 표시패널
KR20150030034A (ko) * 2013-09-11 2015-03-19 삼성디스플레이 주식회사 표시장치 및 그 제조방법
US9257497B2 (en) * 2013-12-31 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal (MIM) capacitor techniques
TWI551926B (zh) 2014-01-27 2016-10-01 友達光電股份有限公司 畫素結構
US9178006B2 (en) * 2014-02-10 2015-11-03 Intermolecular, Inc. Methods to improve electrical performance of ZrO2 based high-K dielectric materials for DRAM applications
US9425061B2 (en) * 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Buffer cap layer to improve MIM structure performance
US20160133691A1 (en) * 2014-11-06 2016-05-12 Intermolecular, Inc. DRAM MIMCAP Stack with MoO2 Electrode
KR102349285B1 (ko) * 2014-11-17 2022-01-11 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102490881B1 (ko) * 2014-12-26 2023-01-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102336033B1 (ko) * 2015-04-22 2021-12-08 에스케이하이닉스 주식회사 매립금속게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
KR20160133031A (ko) * 2015-05-11 2016-11-22 에스케이하이닉스 주식회사 캐패시터를 포함하는 반도체장치 및 그 제조 방법
KR102516054B1 (ko) * 2015-11-13 2023-03-31 삼성디스플레이 주식회사 유기발광표시장치 및 유기발광표시장치의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI805759B (zh) * 2018-09-13 2023-06-21 南韓商三星電子股份有限公司 包含閘極間隔件結構的積體電路裝置

Also Published As

Publication number Publication date
US20180026054A1 (en) 2018-01-25
KR102318375B1 (ko) 2021-10-26
CN109075208B (zh) 2022-05-03
US20220013547A1 (en) 2022-01-13
KR20180135981A (ko) 2018-12-21
CN109075208A (zh) 2018-12-21
US11145683B2 (en) 2021-10-12
KR102455485B1 (ko) 2022-10-14
WO2018017325A1 (en) 2018-01-25
US20230369354A1 (en) 2023-11-16
KR20220156022A (ko) 2022-11-24
KR20200117051A (ko) 2020-10-13
CN114975634A (zh) 2022-08-30
US20180026055A1 (en) 2018-01-25
KR20210132217A (ko) 2021-11-03
US11742362B2 (en) 2023-08-29

Similar Documents

Publication Publication Date Title
US11742362B2 (en) Hybrid high-k dielectric material film stacks comprising zirconium oxide utilized in display devices
US20170229554A1 (en) High-k dielectric materials utilized in display devices
CN111316420B (zh) 用于显示器应用的层堆叠
US11894396B2 (en) High-K dielectric materials comprising zirconium oxide utilized in display devices
TWI840259B (zh) 薄膜電晶體結構、用以形成用於顯示裝置之複合膜層之方法、及用於顯示裝置中的裝置結構
KR102430400B1 (ko) 디스플레이 애플리케이션들을 위한 저장 커패시터들의 누설 전류를 감소시키는 방법