TW201816909A - 安裝設備及安裝方法 - Google Patents
安裝設備及安裝方法 Download PDFInfo
- Publication number
- TW201816909A TW201816909A TW105134731A TW105134731A TW201816909A TW 201816909 A TW201816909 A TW 201816909A TW 105134731 A TW105134731 A TW 105134731A TW 105134731 A TW105134731 A TW 105134731A TW 201816909 A TW201816909 A TW 201816909A
- Authority
- TW
- Taiwan
- Prior art keywords
- pad
- mounting
- cleaning
- wire
- bonding
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Abstract
一種安裝方法,係先藉由清潔裝置清潔物件,以清除該物件之氧化部分,再藉由電接裝置將導電元件結合於該物件上,使該導電元件得以有效結合至該物件上。本發明復提供一種安裝設備。
Description
本發明係有關一種封裝製程,尤指一種安裝設備及安裝方法。
現有的半導體封裝技術,係藉由打線技術(wire bonding)將銲線由晶片銲接至如導線架或封裝基板,再將導線架或封裝基板藉由複數導電元件電性連接至電路板。
習知打線設備中,係於鋼嘴上形成金線之球體端,然後於晶片上進行球體端加壓(ball bond)作業,使晶片之電極墊表面與球體端相互固接,再由該球體端延伸金線至導線架或封裝基板之銲墊表面上,以進行接點加壓(bond)作業,最後以該鋼嘴將多餘之金線剪斷。
由於進行打線之前,習知封裝基板之銅銲墊容易發生氧化(如氧化銅),而造成金線與銅銲墊銲接之共晶性不良,因而發生線脫落的情況,故一般會先於該銅銲墊之表面上形成鎳金層,以防止該銅銲墊氧化,再將銲線(如金線)結合至該銅銲墊上。
第1A至1B圖係為習知打線製程的剖視示意圖。如第1A圖所示,先將具有複數電極墊110之電子元件11設於 一具有複數銅材銲墊100之承載件10上,該承載件10上具有一外露該些銲墊100之防銲層101,且該銲墊100之表面上形成有鎳金層12。如第1B圖所示,接著進行打線作業,以令銲線13連接該電極墊110與銲墊100。
惟,習知打線製程中,該銲墊100之表面上需形成該鎳金層12,以避免該銲墊100(銅材)氧化而造成該銲線13脫落或作業性問題,且該鎳金層12之價格昂貴,致使打線製程之成本難以降低,因而導致電子產品之製作成本無法降低。
再者,為了降低成本,免用該鎳金層12係為發展趨勢,故目前於實務上,會於打線作業前,使用真空電漿機台提供真空電漿,以清洗該銲墊100之銅氧化部分,其中,該真空電漿機之體積極大,因而需獨立為單一機台為獨立機台,致使其與該打線機台位於不同位置。因此,將清潔完成後之承載件10從該真空電漿機台運送至該打線機台的流程排設需經過至少40小時,才會進行打線作業。
然而,由於銅氧化的速度快,故清潔完成後之承載件10經過至少40小時,該銲墊100之表面會再次氧化(如第1C圖所示之氧化層100a),導致經由清洗作業再進行打線作業之製程效果並不佳。
因此,如何克服習知技術中之種種問題,實已成目前亟欲解決的課題。
鑑於上述習知技術之缺失,本發明係揭露一種安裝設 備,係包括:機台本體;清潔裝置,係設於該機台本體上,以進行一物件之表面清潔;以及電接裝置,係設於該機台本體上,用以將導電元件結合於完成表面清潔之該物件上。
本發明亦揭露一種安裝方法,係包括:將一物件置放於一前述之安裝設備;藉由該清潔裝置清潔該物件之表面;以及藉由該電接裝置將導電元件結合於完成表面清潔之該物件上。
前述之安裝設備及安裝方法中,該清潔裝置係為大氣電漿式清洗裝置。
前述之安裝設備及安裝方法中,復包括控制裝置,係連接至該機台本體上以操控該清潔裝置。
前述之安裝設備及安裝方法中,該物件為一其上接置有電子元件之承載件。例如,該電子元件之表面設有電極墊,該承載件之表面設有銲墊,使該清潔裝置清除該電極墊及/或該銲墊之表面氧化部分。
前述之安裝設備及安裝方法中,該物件係為表面設有銲墊之承載件,使該清潔裝置清除該銲墊之表面氧化部分。
前述之安裝設備及安裝方法中,該電接裝置係為打線裝置或覆晶裝置。
前述之安裝設備及安裝方法中,該導電元件係為銲線或銲接凸塊。
由上可知,本發明之安裝設備及安裝方法,主要藉由該清潔裝置清除該物件之氧化部分,使該導電元件(如銲線)能有效結合至該物件(如銲墊)上,故相較於習知技術,本 發明不需於銲墊上形成鎳金層,即能避免發生銲線脫落等作業性不佳的問題,因而不僅能維持打線製程之品質,且能降低打線製程之成本,進而降低電子產品之製作成本。
10‧‧‧承載件
100‧‧‧銲墊
100a‧‧‧氧化層
101‧‧‧防銲層
11‧‧‧電子元件
110‧‧‧電極墊
12‧‧‧鎳金層
13‧‧‧銲線
2‧‧‧安裝設備
20‧‧‧機台本體
21‧‧‧電接裝置
22‧‧‧清潔裝置
23‧‧‧控制裝置
33‧‧‧銲接凸塊
第1A至1B圖係為習知打線製程的剖視示意圖;第1C圖係為銲墊表面氧化之情況的剖視示意圖;第2A至2B圖係為本發明之安裝方法之第一實施例的剖視示意圖;第3A至3B圖係為本發明之安裝方法之第二實施例的剖視示意圖;以及第4圖係為本發明安裝設備之立體示意圖。
以下藉由特定的具體實施例說明本發明之實施方式,熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知,本說明書所附圖式所繪示之結構、比例、大小等,均僅用以配合說明書所揭示之內容,以供熟悉此技藝之人士之瞭解與閱讀,並非用以限定本發明可實施之限定條件,故不具技術上之實質意義,任何結構之修飾、比例關係之改變或大小之調整,在不影響本發明所能產生之功效及所能達成之目的下,均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時,本說明書中所引用之如「上」、及「一」等之用語,亦僅為便於敘述之明瞭,而非用以限定本發明可實施之範圍,其相對關係之改變或調 整,在無實質變更技術內容下,當亦視為本發明可實施之範疇。
第2A至2B圖係為本發明之安裝方法之第一實施例的剖視示意圖。於本實施例中,該安裝方法係為打線方法。
如第2A圖所示,提供一物件,該物件係包括一具有複數銲墊100之承載件10、及一設於該承載件10上且具有複數電極墊110之電子元件11。接著,藉由一清潔裝置22移動至該承載件10之各銲墊100上方(如第2A圖所示之箭頭方向),以清潔該承載件10之銲墊100(或該電極墊110)之表面。
於本實施例中,該承載件10係為導線架或封裝基板。如圖所示,該封裝基板係例如為半導體板材、陶瓷板材或絕緣板材等,其具有核心層或無核心層(coreless)之線路層(圖略),且其定義有相對之置晶側與植球側,其中,第2A圖係顯示該置晶側與植球側之任一者之構造。應可理解地,該封裝基板之種類繁多,並不限於上述。
再者,該電子元件11係為主動元件、被動元件或其二者組合,且該主動元件係例如半導體晶片,而該被動元件係例如電阻、電容及電感。
又,該銲墊100與該電極墊110係為金屬材質,如銅材或鋁材,但不限於上述。
另外,該清潔裝置22係為大氣電漿式清洗裝置。
如第2B圖所示,緊接著於利用清潔裝置22清潔該承載件10之銲墊100(或該電極墊110)之表面後,隨即於1 秒鐘之內(該銲墊100氧化之前)進行電性連接作業,即藉由一電接裝置21將複數導電元件(如銲線13)結合於該電極墊110與銲墊100上。
於本實施例中,該電接裝置21係為打線裝置,且該銲線13係為金屬材質,如金線或銅線,但不限於上述。
因此,本發明之安裝方法中,先以該清潔裝置22清潔該銲墊100(或該電極墊110)表面之碳化物或有機物,即清除該銲墊100因長時間曝露於空氣中而形成之氧化部分(如第2A圖所示之氧化層100a),再即時將該銲線13結合至該銲墊100上,使該銲線13得以有效銲接至該銲墊100上,故相較於習知技術,本發明之安裝方法由於可在打線前即時移除該銲墊100之表面上之氧化部分(如碳化物、有機物等),而不需於該銲墊100(或該電極墊110)上再增加製作一鎳金層,即能避免發生銲線脫落的情況,因而不僅能維持打線製程之品質,且能降低打線製程之成本。
第3A至3B圖係為本發明之安裝方法之第二實施例的剖視示意圖。本實施例與第一實施例之差異在於該安裝方法係為覆晶方法,故以下僅說明相異處,而有關相同處係不再贅述。
如第3A圖所示,提供一物件,該物件係為一表面具有複數銲墊100之承載件10。接著,藉由一清潔裝置22移動至該承載件10之各銲墊100上方(如第3A圖所示之箭頭方向),以清潔該承載件10之銲墊100之表面。
於本實施例中,該承載件10係為封裝基板,且該封裝 基板之種類繁多,並無特別限制。
如第3B圖所示,於利用清潔裝置22清潔該承載件10之銲墊100(或該電極墊110)之表面後,隨即於1秒鐘之內(該銲墊100氧化之前)進行電性連接作業,即藉由該電接裝置21將一電子元件11之電極墊110上之導電元件(如銲接凸塊33)結合於該銲墊100上,以將該電子元件11覆晶結合至該承載件10上。
於本實施例中,該電接裝置21係為覆晶裝置,且該銲接凸塊33,其為金屬材質,如銲錫材料或銅核心銲錫球等,但不限於上述。
因此,本發明之安裝方法中,先以該清潔裝置22清潔該銲墊100,以清除該銲墊100之氧化部分,再即時將該銲接凸塊33結合至該銲墊100上,使該銲接凸塊33得以有效銲接至該銲墊100上,故本發明之安裝方法不需於該銲墊100上形成鎳金層,即能避免發生銲接凸塊33脫落的情況,因而不僅能維持覆晶製程之品質,且能降低覆晶製程之成本。
如第4圖所示,本發明係提供一種安裝設備2,其包括:一機台本體20、設於該機台本體20上之電接裝置21、以及整合於該機台本體20上之清潔裝置22(圖中僅以虛線表示其佈設位置,並未詳細顯示其機構)。
所述之機台本體20係配置有打線製程或覆晶製程相關之機電配備。
所述之電接裝置21係用以將導電元件(如該銲線13或 該銲接凸塊33)結合於完成表面清潔之該物件上,且其種類繁多,如打線裝置或覆晶裝置,並無特別限制。例如,該打線裝置係包含用以輸出該銲線13之銲嘴及用以固定該銲線13之線夾。
所述之清潔裝置22係為大氣電漿式清洗裝置,因該大氣電漿式清洗裝置之體積小,故可設於該機台本體20上而令該清潔裝置22與電接裝置21整合在一起,因此,對於清潔完成後之物件能立即進行電性連接作業(如打線作業或覆晶作業),亦即於該銲墊100氧化形成氧化層100a前,已完成打線製程或覆晶作業。
於一實施例中,該安裝設備2復包括一控制裝置23,係設於該機台本體20上以操控該清潔裝置22。於本實施例中,該控制裝置23係外掛於該機台本體20上;應可理解地,該控制裝置23亦可內建於該機台本體20中。
綜上所述,本發明之安裝設備及安裝方法,主要藉由該清潔裝置與該電接裝置整合於同一機台本體上,故於清除該銲墊之氧化部分後,能於該銲墊再氧化之前,完成電性連接作業,故本發明不需於該銲墊上形成鎳金層,即能避免發生該導電元件脫落的情況,因而不僅能維持安裝製程之品質,且能降低安裝製程之成本,進而降低電子產品之製作成本。
上述實施例係用以例示性說明本發明之原理及其功效,而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下,對上述實施例進行修 改。因此本發明之權利保護範圍,應如後述之申請專利範圍所列。
Claims (20)
- 一種安裝設備,係包括:機台本體;清潔裝置,係設於該機台本體上,以進行一物件之表面清潔;以及電接裝置,係設於該機台本體上,用以將導電元件結合於完成表面清潔之該物件上。
- 如申請專利範圍第1項所述之安裝設備,其中,該清潔裝置係為大氣電漿式清洗裝置。
- 如申請專利範圍第1項所述之安裝設備,復包括連接至該機台本體上且用以操控該清潔裝置之控制裝置。
- 如申請專利範圍第1項所述之安裝設備,其中,該物件為一其上接置有電子元件之承載件。
- 如申請專利範圍第4項所述之安裝設備,其中,該電子元件之表面設有電極墊,該承載件之表面設有銲墊。
- 如申請專利範圍第5項所述之安裝設備,其中,該清潔裝置係用以清除該電極墊及/或該銲墊之表面氧化部分。
- 如申請專利範圍第1項所述之安裝設備,其中,該物件係為表面設有銲墊之承載件。
- 如申請專利範圍第7項所述之安裝設備,其中,該清潔裝置係用以清除該銲墊之表面氧化部分。
- 如申請專利範圍第1項所述之安裝設備,其中,該電接裝置係為打線裝置或覆晶裝置。
- 如申請專利範圍第1項所述之安裝設備,其中,該導電元件係為銲線或銲接凸塊。
- 一種安裝方法,係包括:將一物件置放於一如申請專利範圍第1項所述之安裝設備;藉由該清潔裝置清潔該物件之表面;以及藉由該電接裝置將導電元件結合於完成表面清潔之該物件上。
- 如申請專利範圍第11項所述之安裝方法,其中,該清潔裝置係為大氣電漿式清洗裝置。
- 如申請專利範圍第11項所述之安裝方法,復包括藉由連接至該機台本體之控制裝置以進行該清潔裝置之操控。
- 如申請專利範圍第11項所述之安裝方法,其中,該物件為一其上接置有電子元件之承載件。
- 如申請專利範圍第14項所述之安裝方法,其中,該電子元件之表面設有電極墊,該承載件之表面設有銲墊。
- 如申請專利範圍第15項所述之安裝方法,其中,該清潔裝置係用以清除該電極墊及/或該銲墊之表面氧化部分。
- 如申請專利範圍第11項所述之安裝方法,其中,該物件係為表面設有銲墊之承載件。
- 如申請專利範圍第17項所述之安裝方法,其中,該清潔裝置係用以清除該銲墊之表面氧化部分。
- 如申請專利範圍第11項所述之安裝方法,其中,該電接裝置係為打線裝置或覆晶裝置。
- 如申請專利範圍第11項所述之安裝方法,其中,該導電元件係為銲線或銲接凸塊。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105134731A TW201816909A (zh) | 2016-10-27 | 2016-10-27 | 安裝設備及安裝方法 |
CN201611035802.1A CN108010866A (zh) | 2016-10-27 | 2016-11-23 | 安装设备及安装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105134731A TW201816909A (zh) | 2016-10-27 | 2016-10-27 | 安裝設備及安裝方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201816909A true TW201816909A (zh) | 2018-05-01 |
Family
ID=62048593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105134731A TW201816909A (zh) | 2016-10-27 | 2016-10-27 | 安裝設備及安裝方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN108010866A (zh) |
TW (1) | TW201816909A (zh) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6468833B2 (en) * | 2000-03-31 | 2002-10-22 | American Air Liquide, Inc. | Systems and methods for application of substantially dry atmospheric plasma surface treatment to various electronic component packaging and assembly methods |
US20040045578A1 (en) * | 2002-05-03 | 2004-03-11 | Jackson David P. | Method and apparatus for selective treatment of a precision substrate surface |
CN100352025C (zh) * | 2002-09-26 | 2007-11-28 | 东丽工程株式会社 | 接合装置 |
DE102004033728B4 (de) * | 2004-07-13 | 2009-07-23 | Plasmatreat Gmbh | Verfahren zum Bearbeiten und Verkleben von Werkstücken aus einem Metall oder einer Metalllegierung mit einer hydratisierten Oxid- und/oder Hydroxidschicht |
CN101005057A (zh) * | 2006-01-20 | 2007-07-25 | 日月光半导体制造股份有限公司 | 芯片封装结构及其打线接合制程 |
WO2007010510A2 (en) * | 2006-04-03 | 2007-01-25 | Michael Mayer | Method and device for wire bonding with low mechanical stress |
JP4697066B2 (ja) * | 2006-06-22 | 2011-06-08 | パナソニック株式会社 | 電極接合方法及び部品実装装置 |
JP4700570B2 (ja) * | 2006-07-14 | 2011-06-15 | 株式会社新川 | ボンディング装置並びにボンディングツール先端部の洗浄方法及びプログラム |
JP2013093370A (ja) * | 2011-10-24 | 2013-05-16 | Hitachi High-Tech Instruments Co Ltd | ダイボンダ装置、及びダイボンド方法 |
JP5296233B2 (ja) * | 2012-02-07 | 2013-09-25 | 株式会社新川 | ワイヤボンディング装置 |
-
2016
- 2016-10-27 TW TW105134731A patent/TW201816909A/zh unknown
- 2016-11-23 CN CN201611035802.1A patent/CN108010866A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN108010866A (zh) | 2018-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5795818A (en) | Integrated circuit chip to substrate interconnection and method | |
US8072770B2 (en) | Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame | |
JP5649805B2 (ja) | 半導体装置の製造方法 | |
JP5789431B2 (ja) | 半導体装置の製造方法 | |
JP2007521656A (ja) | 半導体パッケージのためのリード・フレーム・ルーティングされたチップ・パッド | |
TW201628145A (zh) | 電子封裝結構及其製法 | |
US20090127706A1 (en) | Chip structure, substrate structure, chip package structure and process thereof | |
JP2004140195A (ja) | 半導体装置及びその製造方法 | |
JP2010118534A (ja) | 半導体装置およびその製造方法 | |
TWI584434B (zh) | 晶粒結構及晶粒接合方法 | |
KR20090018014A (ko) | 특수 와이어 접합성 마감부를 제거하고 기판의 본딩 피치를감소시키는 와이어 본딩 구조체와 방법 | |
TWI471989B (zh) | 半導體封裝件及其製法 | |
TWI252572B (en) | Package structure | |
JPH0626227B2 (ja) | 半導体チツプの装着方法 | |
JP5560713B2 (ja) | 電子部品の実装方法等 | |
TW201816909A (zh) | 安裝設備及安裝方法 | |
TWI634823B (zh) | 電子裝置 | |
TW519728B (en) | Apparatus for connecting a semiconductor die to a substrate and method therefor | |
TWI496250B (zh) | 封裝基板及其製法 | |
TW200812027A (en) | Flip-chip attach structure and method | |
JP4246095B2 (ja) | 半導体パッケージ実装構造および半導体パッケージ実装方法 | |
TWI805216B (zh) | 電子封裝件及其基板結構 | |
JP2015015362A (ja) | 半導体装置の製造方法 | |
TW201442127A (zh) | 晶片封裝結構的製作方法 | |
TWI693644B (zh) | 封裝結構及其製造方法 |