TW201812098A - 半導體製造裝置用構件 - Google Patents

半導體製造裝置用構件 Download PDF

Info

Publication number
TW201812098A
TW201812098A TW106131172A TW106131172A TW201812098A TW 201812098 A TW201812098 A TW 201812098A TW 106131172 A TW106131172 A TW 106131172A TW 106131172 A TW106131172 A TW 106131172A TW 201812098 A TW201812098 A TW 201812098A
Authority
TW
Taiwan
Prior art keywords
layer
region
corrosion
aluminum substrate
semiconductor manufacturing
Prior art date
Application number
TW106131172A
Other languages
English (en)
Other versions
TWI643978B (zh
Inventor
新田安隆
Original Assignee
Ｔｏｔｏ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｔｏｔｏ股份有限公司 filed Critical Ｔｏｔｏ股份有限公司
Publication of TW201812098A publication Critical patent/TW201812098A/zh
Application granted granted Critical
Publication of TWI643978B publication Critical patent/TWI643978B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H01J37/32495—Means for protecting the vessel against plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C24/00—Coating starting from inorganic powder
    • C23C24/02—Coating starting from inorganic powder by application of pressure only
    • C23C24/04—Impact or kinetic deposition of particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/02—Details
    • H01J2237/0203—Protection arrangements
    • H01J2237/0213—Avoiding deleterious effects due to interactions between particles and tube elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Physical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

提供一種半導體製造裝置用構件，其特徵在於包含：包含凹部之防蝕鋁基材；以及形成於前述防蝕鋁基材上包含釔化合物之第一層，前述第一層具有：第一區域；以及設於前述凹部內，位於前述第一區域與前述防蝕鋁基材之間之第二區域，前述第一區域中的平均粒徑比前述第二區域中的平均粒徑短。

Description

半導體製造裝置用構件
本發明的態樣一般是關於半導體製造裝置用構件。
在半導體元件(semiconductor device)的製程中使用在反應室(chamber)內進行乾式蝕刻(dry etching)、濺鍍(sputtering)及CVD(Chemical Vapor Deposition：化學氣相沉積)等的處理的半導體製造裝置。在該反應室內往往會由工件(workpiece)或反應室的內壁等產生微粒(particle)。因這種微粒成為所製造的半導體元件的良率(yield)的降低的因素，故被要求降低微粒。
為了減少微粒，在反應室或其周邊使用的半導體製造裝置用構件被要求耐電漿性。因此，藉由耐電漿性優良的塗膜(層)塗佈(coating)半導體製造裝置用構件的表面的方法被使用。例如在基材的表面形成有氧化釔熔射膜(yttria thermal spraying film)的構件被使用。但是，往往在熔射膜會產生龜裂或剝離，不能說耐久性充分。因塗膜的剝離或來自塗膜的脫粒成為微粒產生的因素，故被要求抑制塗膜與基材的剝離。對於此點，在專利文獻1揭示有使用以氣溶膠沉積法(aerosol deposition method)形成的陶瓷膜之半導體或液晶製造裝置構件(專利文獻1)。 近年來半導體元件的微細化進行，被要求奈米級(nano level)下的微粒的控制。
[專利文獻1]：日本國特開2005-158933號公報
目的為提供一種可減少微粒之半導體製造裝置用構件。
第一發明是一種半導體製造裝置用構件，其特徵在於包含：包含凹部之防蝕鋁(alumite)基材；以及形成於前述防蝕鋁基材上包含釔化合物之第一層，前述第一層具有：第一區域；以及設於前述凹部內，位於前述第一區域與前述防蝕鋁基材之間之第二區域，前述第一區域中的平均粒徑(mean particle size)比前述第二區域中的平均粒徑短。
依照該半導體製造裝置用構件，接近表面的第一區域的平均粒徑比第二區域的平均粒徑小。也就是說，第一層在半導體製造裝置用構件的表面側的第一區域中具有緻密的構造。據此，可提高耐電漿性。而且，第一層在凹部內的第二區域中具有比第一區域稀疏的構造。藉由第二區域為稀疏的構造，可釋放緩和在凹部內的第一層與防蝕鋁基材的界面附近產生的應力。據此，可抑制第一層自防蝕鋁基材剝落。藉由以上，可減少微粒。
第二發明為一種半導體製造裝置用構件，其特徵在於：在第一發明中，前述第一區域的前述平均粒徑為10奈米(nanometer)以上19奈米以下，前述第二區域的前述平均粒徑為20奈米以上43奈米以下。
依照該半導體製造裝置用構件，第一層在半導體製造裝置用構件的表面側的第一區域中具有緻密的構造。據此，可提高耐電漿性。而且，第一層在凹部內的第二區域中具有稀疏的構造。據此，可緩和在凹部內的第一層與防蝕鋁基材的界面附近產生的應力，可抑制第一層自防蝕鋁基材剝落。藉由以上，可減少微粒。
第三發明是一種半導體製造裝置用構件，其特徵在於包含：包含凹部之防蝕鋁基材；以及形成於前述防蝕鋁基材上包含氧化釔(yttrium oxide)之第一層；前述第一層具有：第一區域；以及設於前述凹部內，位於前述第一區域與前述防蝕鋁基材之間之第二區域，前述第一區域以單斜晶(monoclinic crystal)為主相(main phase)，前述第二區域以立方晶(cubic crystal)為主相。
依照該半導體製造裝置用構件，與第二區域的晶粒(crystal grain)比較，第一區域的晶粒歪斜。也就是說，與第二區域的晶粒比較，第一區域的晶粒具有壓壞的形狀。因此，氧化釔層在半導體製造裝置用構件的表面側中具有緻密的構造。據此，可提高耐電漿性。而且，第一層在凹部內的第二區域中具有比第一區域稀疏的構造。藉由第二區域為稀疏的構造，可緩和在凹部內的第一層與防蝕鋁基材的界面附近產生的應力，可抑制第一層自防蝕鋁基材剝落。藉由以上，可減少微粒。
第四發明是一種半導體製造裝置用構件，其特徵在於包含：包含凹部之防蝕鋁基材；以及形成於前述防蝕鋁基材上包含氧化釔之第一層，前述第一層中的立方晶相的微晶大小(crystallite size)為8奈米以上39奈米以下，前述第一層中的單斜晶相的微晶大小為5奈米以上19奈米以下。
依照該半導體製造裝置用構件，與第一層中的立方晶相的微晶大小比較，第一層中的單斜晶相的微晶大小小。也就是說，單斜晶相具有緻密的構造。藉由第一層具有緻密的單斜晶相，可提高耐電漿性，可減少微粒。
第五發明是一種半導體製造裝置用構件，其特徵在於包含：包含凹部之防蝕鋁基材；以及形成於前述防蝕鋁基材上包含釔化合物之第一層，前述第一層具有：第一區域；以及設於前述凹部內，位於前述第一區域與前述防蝕鋁基材之間之第二區域，前述第一區域比前述第二區域緻密。
依照該半導體製造裝置用構件，第一層在半導體製造裝置用構件的表面側的第一區域中具有緻密的構造。據此，可提高耐電漿性。而且，第一層在凹部內的第二區域中具有稀疏的構造。據此，可緩和在凹部內的第一層與防蝕鋁基材的界面附近產生的應力，可抑制第一層自防蝕鋁基材剝落。藉由以上，可減少微粒。
第六發明為一種半導體製造裝置用構件，其特徵在於：在第五發明中，前述第一區域的前述剖面中的稀疏的區域的面積對前述第一區域的剖面的面積的比率為0.4%以上1.7%以下，前述第二區域的前述剖面中的稀疏的區域的面積對前述第二區域的剖面的面積的比率為2.0%以上。
依照該半導體製造裝置用構件，第一層在半導體製造裝置用構件的表面側的第一區域中具有緻密的構造。據此，可提高耐電漿性。而且，第一層在凹部內的第二區域中具有稀疏的構造。據此，可緩和在凹部內的第一層與防蝕鋁基材的界面附近產生的應力，可抑制第一層自防蝕鋁基材剝落。藉由以上，可減少微粒。
第七發明是一種半導體製造裝置用構件，其特徵在於包含：具有凹部之防蝕鋁基材；以及形成於前述防蝕鋁基材上包含釔化合物之第一層，前述第一層具有：第一區域；以及設於前述凹部內，位於前述第一區域與前述防蝕鋁基材之間之第二區域，前述凹部具有：設有前述第一區域之第一部分，與設有前述第二區域之第二部分，在沿著積層方向的剖面中，前述第二部分的寬度比前述第一部分的寬度窄。
依照該半導體製造裝置用構件，可抑制凹部的寬度急遽地變化，可抑制在凹部內的第一層與防蝕鋁基材的界面附近產生的應力的集中。因此，可抑制第一層自防蝕鋁基材剝落，可減少微粒。
第八發明為一種半導體製造裝置用構件，其特徵在於：在第七發明中，前述第二部分具有沿著對前述積層方向垂直的平面之底面，在前述剖面中，前述第一部分的開口寬度對前述底面的寬度的比為1.1倍以上。
依照該半導體製造裝置用構件，可抑制凹部的寬度急遽地變化，可抑制在凹部內的第一層與防蝕鋁基材的界面附近產生的應力的集中。因此，可抑制第一層自防蝕鋁基材剝落，可減少微粒。
第九發明為一種半導體製造裝置用構件，其特徵在於：在第七發明或第八發明中，前述第一層具有和與前述防蝕鋁基材相接的面相反側的表面，前述剖面中的前述凹部的寬度越離開前述表面越窄。
依照該半導體製造裝置用構件，可抑制在凹部內的第一層與防蝕鋁基材的界面附近產生的應力的集中。因此，可抑制第一層自防蝕鋁基材剝落。
第十發明為一種半導體製造裝置用構件，其特徵在於：在第七發明中，前述凹部的開口具有在前述剖面中互相分離的第一端部與第二端部，前述第二部分具有沿著對前述積層方向垂直的平面之底面，在前述剖面中，連結前述第一端部與前述第二端部的直線，和以最短連結前述第一端部與前述底面的直線所成的角度為10∘以上89∘以下。
依照該半導體製造裝置用構件，可抑制凹部的寬度急遽地變化，可抑制在凹部內的第一層與防蝕鋁基材的界面附近產生的應力的集中。因此，可抑制第一層自防蝕鋁基材剝落，可減少微粒。
第十一發明為一種半導體製造裝置用構件，其特徵在於：在第七發明至第十發明中的任一項發明中，在前述剖面中，前述凹部內的前述第一層與前述防蝕鋁基材的邊界為曲線狀。
依照該半導體製造裝置用構件，凹部內的第一層與防蝕鋁基材的邊界的不連續的變化被抑制，可抑制在凹部內的第一層與防蝕鋁基材的界面附近產生的應力的集中。因此，可抑制第一層自防蝕鋁基材剝落。
第十二發明為一種半導體製造裝置用構件，其特徵在於：在第七發明至第十一發明中的任一項發明中，在前述剖面中，前述凹部內的前述第一層與前述防蝕鋁基材的邊界具有曲率。
依照該半導體製造裝置用構件，凹部內的第一層與防蝕鋁基材的邊界的不連續的變化被抑制，可抑制在凹部內的第一層與防蝕鋁基材的界面附近產生的應力的集中。因此，可抑制第一層自防蝕鋁基材剝落。
第十三發明為一種半導體製造裝置用構件，其特徵在於：在第七發明至第十二發明中的任一項發明中，在前述剖面中，前述凹部內的前述第一層與前述防蝕鋁基材的邊界的曲率半徑為0.4微米(micrometer)以上。
依照該半導體製造裝置用構件，可抑制凹部的寬度急遽地變化，可抑制在凹部內的第一層與防蝕鋁基材的界面附近產生的應力的集中。因此，可抑制第一層自防蝕鋁基材剝落，可減少微粒。
以下，就本發明的實施的形態一邊參照圖式，一邊進行說明。此外，各圖式中，對同樣的構成元件附加同一符號而適宜省略詳細的說明。 圖1是舉例說明具有與實施形態有關的半導體製造裝置用構件的半導體製造裝置之剖面圖。 圖1所示的半導體製造裝置100具備反應室110與半導體製造裝置用構件120與靜電吸盤(electrostatic chuck)160。半導體製造裝置用構件120配設於例如被稱為頂板等反應室110的內部中的上部。靜電吸盤160配設於反應室110的內部中的下部。也就是說，半導體製造裝置用構件120在反應室110的內部中配設於靜電吸盤160之上。晶圓(wafer)210等的被吸附物被載置於靜電吸盤160之上。
在半導體製造裝置100中，高頻電力(high-frequency power)被供給，如圖1所示的箭頭A1般例如鹵素系氣體等的原料氣體被導入到反應室110的內部。於是，被導入到反應室110的內部的原料氣體在靜電吸盤160與半導體製造裝置用構件120之間的區域191中電漿化。
此處，若在反應室110的內部中產生的微粒221附著於晶圓210，則有所製造的半導體元件發生不良狀況的情形。於是，有半導體元件的良率及生產性降低的情形。因此，半導體製造裝置用構件120被要求耐電漿性。
此外，與實施形態有關的半導體製造裝置用構件也可以為配置於反應室內的上部以外的位置或反應室周邊的構件。而且，使用半導體製造裝置用構件的半導體製造裝置不限於圖1的例子，包含進行退火、蝕刻(etching)、濺鍍、CVD等的處理的任意的半導體製造裝置(半導體處理裝置)。
圖2(a)及圖2 (b)是舉例說明與實施形態有關的半導體製造裝置用構件之剖面圖。 如圖2(a)所示，半導體製造裝置用構件具有防蝕鋁基材10與第一層20。 在以下的說明中以防蝕鋁基材10與第一層20的積層方向當作Z軸方向。以對Z軸方向垂直的一個方向當作X軸方向。以對Z軸方向及X軸方向垂直的方向當作Y軸方向。
防蝕鋁基材10具有：構件11，與配設於構件11之上的防蝕鋁層12。構件11的材料例如使用鋁或鋁合金。防蝕鋁層12包含氧化鋁(alumina)(Al2 O3 )。防蝕鋁層12藉由對構件11施以防蝕鋁處理(alumite treatment)而形成。也就是說，防蝕鋁層12為覆蓋構件11的表面的陽極氧化塗膜。防蝕鋁層12的厚度例如為0.5微米(μm)以上70μm以下左右。 一般防蝕鋁處理的製程是藉由如下的製程構成：在鋁基材的表面形成緻密的氧化鋁層(塗膜)的製程；使氧化鋁層成長的製程；依照需要的封孔處理的製程以及乾燥的製程。該等製程之中在使氧化鋁層成長的製程中形成多孔氧化鋁，形成凹部的一形態之孔。而且，藉由封孔處理或以乾燥的熱處理，透過鋁金屬的熱膨脹係數與氧化鋁的熱膨脹係數的差，在氧化鋁層形成有凹部的一形態之龜裂。若藉由防蝕鋁處理形成的氧化鋁層的厚度為0.3μm左右，則可得到無凹部的緻密的氧化鋁層。若氧化鋁層的厚度成為0.5μm以上，則形成具有凹部的多孔氧化鋁。而且，一般的防蝕鋁處理塗膜的厚度為5μm以上70μm以下。
第一層20包含釔化合物。例如第一層20包含氟及氧的至少任一個與釔。第一層20例如為氧化釔(Y2 O3 )、氟化釔(yttrium fluoride)(YF3 )或氟氧化釔(yttrium oxyfluoride)(YOF)。在以下的例子中第一層20為氧化釔(yttria)(Y2 O3 )的多晶體(polycrystal)。第一層20的厚度例如為5μm左右。
第一層20具有：防蝕鋁基材10側的面201，和與面201相反側的表面202。第一層20在面201中與防蝕鋁基材10相接。表面202成為半導體製造裝置用構件120的表面。
第一層20藉由[氣溶膠沉積法]形成。[氣溶膠沉積法]是由噴嘴(nozzle)朝基材噴射使包含脆性材料等的微粒子分散於氣體中之[氣溶膠(aerosol)]，使微粒子碰撞金屬、玻璃、陶瓷、塑膠等的基材，藉由該碰撞的衝擊而使脆性材料微粒子引起變形及/或破碎而使基材接合，使由微粒子的構成材料構成的層狀結構物(也稱為膜狀結構物)直接形成於基材上的方法。
在該例子中，將含包含氧化釔之微粒子的氣溶膠朝基材(防蝕鋁基材10的防蝕鋁層12)噴射，形成層狀結構物(第一層20)。
依照氣溶膠沉積法，特別不需要加熱手段或冷卻手段等，可在常溫下形成層狀結構物，可得到具有與燒成體同等以上的機械強度(mechanical strength)的層狀結構物。而且，可藉由控制使微粒子碰撞的條件或微粒子的形狀、組成等，使層狀結構物的密度或機械強度、電特性(electrical characteristics)等各式各樣地變化。
此外，在本案說明書中[多晶(polycrystalline)]是指晶粒接合、集積而成的結構體。晶粒實質上是以一個構成結晶。晶粒的直徑通常為5奈米(nm)以上。但是，在微粒子不被破碎而被取入到結構物中的情形下，晶粒為多晶。
而且，在本案說明書中[微粒子]是指當一次粒子為緻密質粒子時，藉由粒度分布測定(particle size distribution measurement)或掃描電子顯微鏡(scanning electron microscope)等識別(identify)的平均粒徑為5微米(μm)以下。是指當一次粒子為容易透過衝擊而破碎的多孔粒子(porous particle)時，平均粒徑為50μm以下。
而且，在本案說明書中[氣溶膠]是指氦、氮、氬、氧、乾空氣、使前述的微粒子分散於包含氦、氮、氬、氧、乾空氣的混合氣體等的氣體中之固氣混合相體，也有包含一部分[凝集體(aggregate)]的情形，惟實質上微粒子是單獨分散的狀態。氣溶膠的氣體壓力與溫度是任意的，但氣體中的微粒子的濃度在將氣體壓力換算成1氣壓，將溫度換算成攝氏20度的情形下，在被由吐出口噴射的時間點為0.0003mL/L~5mL/L的範圍內對層狀結構物的形成較理想。
氣溶膠沉積的製程通常在常溫被實施，在遠低於微粒子材料的熔點的溫度，亦即攝氏數百度以下層狀結構物的形成為可能之處有一個特徵。 此外，在本案說明書中[常溫]是指對陶瓷的燒結溫度(sintering temperature)顯著低的溫度，實質上為0~100℃的室溫環境。
構成成為層狀結構物的原料的粉體的微粒子除了能以陶瓷或半導體等的脆性材料為主體，使同一材質的微粒子混合於單獨或粒徑不同的微粒子而使用之外，也能使異種的脆性材料微粒子混合，或使其複合而使用。而且，使金屬材料或有機物材料等的微粒子混合於脆性材料微粒子，或使其塗佈(coating)於脆性材料微粒子的表面而使用也可以。即使是該等的情形，層狀結構物的形成主要是脆性材料。 此外，在本案說明書中[粉體]是指前述的微粒子自發凝集(spontaneous agglutination)的狀態。
在藉由該手法形成的複合結構物(composite structure)中，當以結晶性的脆性材料微粒子為原料而使用時，複合結構物的層狀結構物的部分為其晶粒粒徑比原料微粒子的晶粒粒徑小的多晶體，其結晶往往實質上無晶體定向(crystal orientation)。而且，在脆性材料結晶彼此的界面實質上不存在由玻璃層構成的晶界層(grain boundary layer)。而且，許多情況複合結構物的層狀結構物部分形成侵入基材(在該例子中為防蝕鋁基材10)的表面的[定錨層(anchor layer)]。形成有該定錨層的層狀結構物以對基材極高的強度堅固地附著而被形成。
藉由氣溶膠沉積法形成的層狀結構物明顯地與微粒子彼此透過壓力而被填密(packing)，以物理的附著保持形態的狀態之所謂的[壓胚(green compact)]不同，保有充分的強度。
在氣溶膠沉積法中，飛來的脆性材料微粒子在基材之上引起破碎、變形可藉由以X射線繞射法(X-ray diffraction method)等測定當作原料使用的脆性材料微粒子與形成的脆性材料結構物的微晶(crystallite)(晶粒)大小而確認。也就是說，藉由氣溶膠沉積法形成的層狀結構物的微晶大小(crystallite size)比原料微粒子的微晶大小小。在微粒子因破碎或變形而形成的[滑移面(slip plane)]或[破斷面(fracture surface)]形成有成為存在於原來的微粒子的內部與別的原子結合的原子露出的狀態之[新生面(nascent surfac)]。可考慮為藉由表面能(surface energy)高且活性的該新生面與鄰接的脆性材料微粒子的表面或相同地鄰接的脆性材料的新生面或基材的表面接合而形成層狀結構物。
而且，也可考慮為當在氣溶膠中的微粒子的表面恰好存在羥基(hydroxyl group)時，藉由在微粒子的碰撞時在微粒子彼此或微粒子與結構物之間產生的局部的剪應力(shear stress)等而發生機械化學(mechanochemical)的酸鹼脫水反應，微粒子彼此接合。考慮為來自外部的連續的機械衝擊力的附加使該等現象持續發生，藉由微粒子的變形、破碎等的重複而進行接合的進展、緻密化，由脆性材料構成的層狀結構物成長。
藉由氣溶膠沉積法形成的包含釔化合物(例如氧化釔多晶體(yttria polycrystalline))的第一層20具有與氧化釔燒成體或氧化釔熔射膜等比較為具有緻密的構造。據此，與實施形態有關的半導體製造裝置用構件120的耐電漿性比燒成體或熔射膜的耐電漿性高。而且，與實施形態有關的半導體製造裝置用構件120成為微粒的產生源的機率比燒成體或熔射膜等成為微粒的產生源的機率低。
圖2(b)是將圖2(a)所示的防蝕鋁層12與第一層20的邊界B1近旁放大而顯示之剖面圖。 如圖2(b)所示，防蝕鋁基材10包含凹部10a及凸部10b。如前述，防蝕鋁層12例如為藉由防蝕鋁處理形成的陽極氧化塗膜。在這種防蝕鋁層12中在防蝕鋁處理時形成有裂痕(crack)(凹部或孔)。因此，在防蝕鋁基材10的表面形成有凹部10a。凸部10b對應在防蝕鋁處理時在防蝕鋁層12未形成有裂痕的區域。 此外，在本案說明書中[凹部]是指存在於防蝕鋁層的[龜裂]或[凹陷]等，且在防蝕鋁處理的前後未意圖形成者。例如本案說明書中的[凹部]不包含藉由故意的機械加工形成者。
第一層20具有第一區域R1與第二區域R2。第一區域R1為第一層20之中表面202側的區域。第二區域R2為第一層20之中防蝕鋁基材10側的區域。第一區域R1的至少一部分與第二區域R2在Z軸方向中並排。第二區域R2位於第一區域R1與防蝕鋁基材10之間。
第二區域R2設於凹部10a內。也就是說，第二區域R2在X-Y平面內被形成凹部10a的防蝕鋁基材10的表面包圍。例如第二區域R2與形成凹部10a的防蝕鋁基材10的表面相接。第一區域R1設於第二區域R2的上方(表面202側)或凸部10b的上方。例如第一區域R1在凸部10b或凹部10a的淺的部分中與防蝕鋁基材10相接。第一層20的表面202藉由第一區域R1形成。
在與實施形態有關的半導體製造裝置用構件中，第一區域R1比第二區域R2緻密。換言之，第二區域R2比第一區域R1稀疏。據此，可提高第一層20的耐電漿性，同時可抑制第一層20與防蝕鋁基材10的剝離。 以下就形成於防蝕鋁基材10(防蝕鋁層12)的表面的第一層20的構造進行說明。
圖3是顯示與實施形態有關的半導體製造裝置用構件的剖面之照片圖。 圖3是TEM(Transmission Electron Microscope：穿透式電子顯微鏡)像，對應圖2(b)所示的剖面圖。 在以下中就該照片圖所示的第一層20中的區域A~F的構造進行說明。區域A及B包含於前述的第一區域R1。第一層20中的區域D、E及F包含於前述的第二區域R2。 此外，位於第一區域R1之上的白色的區域是為了作成觀察用樣品而使用的樹脂構件。
圖4及圖5是顯示第一層的剖面之照片圖。該等圖為藉由TEM拍攝的照片圖。觀察倍率為25萬倍，加速電壓為300kV。 圖4是將第一區域R1的區域A的一部分放大之照片圖，圖5是將第二區域R2的區域E的一部分放大之照片圖。圖4所示的照片圖的倍率與圖5所示的照片圖的倍率相同。由圖4及圖5得知，有區域A中的晶粒比區域E中的晶粒小的傾向。
圖6(a)及圖6 (b)是顯示第一層中的粒徑之表及圖表。 圖6(a)是顯示區域A~E的各個中的粒徑之平均值(平均粒徑(mean particle size))、最大值及最小值等。圖6 (b)是以圖表表示圖6(a)所示的平均粒徑。此外，區域A-1表示區域A的一部分，區域A-2表示區域A的別的一部分。區域B-1表示區域B的一部分，區域B-2表示區域B的別的一部分。
圖6(a)及圖6 (b)所示的粒徑如以下而算出。 在區域A-1、A-2、B-1、B-2、C~E的各個中，拍攝2處(2視野)，取得與圖4及圖5一樣的照片圖各兩張。藉由影像處理軟體(Adobe Systems公司的Photoshop(註冊商標))讀入所拍攝的照片圖。選擇晶界明確被觀察到的晶粒，如圖4及圖5所示，在藉由Photoshop(註冊商標)選擇的晶粒的界面劃線。在圖4及圖5中，將號碼附加至所選擇的晶粒而表示。此處所選擇的晶粒的數目(在圖6(a)所示的N數)為在區域A-1、A-2、B-1、B-2、C~E的各個中由兩張照片圖合計100個左右。
其次使用影像解析軟體(NIRECO 股份有限公司(NIRECO CORPORATION)的LUZEX AP)，就所選擇的晶粒的各個，根據在界面劃的線算出相當於圓的直徑(直徑)。圖6(a)所示的平均粒徑為如上述算出的相當於圓的直徑的各區域中的算術平均値(nm)。而且，圖6(a)所示的最大值、最小值為如上述算出的相當於圓的直徑之各區域中的最大值(nm)、最小值(nm)。
如圖6(a)及圖6 (b)所示，區域A、B中的平均粒徑比區域D、E中的平均粒徑短。也就是說，第一區域R1中的平均粒徑比第二區域R2中的平均粒徑短。第一區域R1的平均粒徑例如為10nm以上19nm以下，較佳為14nm以上16nm以下。第二區域R2的平均粒徑例如為20nm以上43nm以下，較佳為39nm以上43nm以下。此意味著在藉由氣溶膠沉積法形成第一層20時，第一區域R1的晶粒比第二區域R2的晶粒還被壓壞。也就是說，第一層20在半導體製造裝置用構件120的表面側中具有緻密的構造。據此，可提高耐電漿性。
在氣溶膠沉積法中，因藉由粒子的碰撞形成膜，膜透過高壓力而成為被填密的狀態，故在第一層20與防蝕鋁層12的界面附近產生應力(殘留應力(residual stress))。可考慮為該應力特別容易集中於防蝕鋁層12的裂痕(凹部10a)附近。若在防蝕鋁層12的裂痕產生應力，則裂痕就進展，有第一層20自防蝕鋁基材10剝落，產生微粒之虞。
相對於此，在實施形態中凹部10a內的第二區域R2具有比表面側的第一區域R1稀疏的構造。藉由第二區域R2為稀疏的構造，可釋放緩和在凹部10a內的第一層20與防蝕鋁基材10的界面附近產生的應力。據此，可抑制第一層20自防蝕鋁基材10剝落。
如以上說明，依照實施形態可提高形成於防蝕鋁基材10上的第一層20的表面的耐電漿性，同時可抑制第一層20與防蝕鋁基材10的剝離，可減少微粒。
圖7(a)~圖7(c)及圖8(a)~圖8(d)是舉例說明第一層中的晶粒的結構分析之照片圖。在該結構分析中，加工成70nm以上100nm以下左右的厚度的第一層被使用。 圖7(a)~圖7(c)是顯示第一區域R1的區域A中的解析之照片圖。圖7(a)是顯示所解析的點之TEM像。圖7(b)是圖7(a)所示的點P1中的極微電子繞射(electron diffraction)的繞射圖樣(diffraction pattern)。圖7(c)是圖7(a)所示的點P2中的極微電子繞射的繞射圖樣。
由繞射圖樣可求所解析的點中的結晶的晶格間隔(lattice spacing)(d)或晶格面(lattice plane)的面角度。比較所求的晶格間隔及面角度與已知的構造的晶格間隔及面角度(JCPDS(Joint Committee on Powder Diffraction Standards：粉末繞射標準聯合委員會)卡)。據此，判定各點中的晶粒的結晶構造
如圖7(b)所示點P1中的結晶構造為氧化釔的單斜晶。而且，如圖7(c)所示點P2中的結晶構造也是氧化釔的單斜晶。
圖8(a)~圖8(d)是顯示第二區域R2的區域E中的解析之照片圖。圖8(a)及圖8(c)是顯示所解析的點之TEM像。圖8(b)是圖8(a)所示的點P3中的極微電子繞射的繞射圖樣。圖8(d)是圖8(c)所示的點P4中的極微電子繞射的繞射圖樣。
與關於點P1、P2的說明一樣，判定點P3、P4中的結晶構造。如圖8(b)所示點P3中的結晶構造為氧化釔的立方晶。而且，如圖8(d)所示點P4中的結晶構造為氧化釔的立方晶。
圖9是顯示第一層中的晶粒的結晶構造之表。 在區域A~F的各個中進行了與關於圖7(a)~圖7(c)及圖8(a)~圖8(d)的說明一樣的解析。圖9顯示各區域中的20點的測定之中2點(2視野)的結晶構造。在結晶構造的解析中，[富單斜晶]、[富立方晶]、[混晶構造(mixed crystal structure)]等的結果是由20點的測定點判定。
區域A及B為[富單斜晶]，區域D、E及F為[富立方晶]。區域C為單斜晶與立方晶的混晶構造。也就是說，例如第一區域R1是以單斜晶為主相，第二區域R2是以立方晶為主相。此外，單斜晶為主相的狀態是指在進行了複數個點(例如20點以上)中的結晶構造解析時，單斜晶之點比單斜晶以外的結晶構造之點還多的狀態。同樣地，立方晶為主相的狀態是指在進行了複數個點中的結晶構造解析時，立方晶之點比立方晶以外的結晶構造之點還多的狀態。
單斜晶為比立方晶歪斜的結晶構造。也就是說，與第二區域R2的晶粒比較，第一區域R1的晶粒及混晶構造的區域的晶粒歪斜。此意味著在藉由氣溶膠沉積法形成第一層20時，第一區域R1的晶粒比第二區域R2的晶粒及混晶構造的區域的晶粒還被壓壞。因此，第一層20在半導體製造裝置用構件120的表面側中具有緻密的構造。據此，可提高耐電漿性。而且，第一層20在第二區域R2中具有比第一區域R1稀疏的構造。藉由第二區域R2為稀疏的構造，可緩和在凹部10a內的第一層20與防蝕鋁基材10的界面附近產生的應力，可防止剝離。
圖10是顯示第一層中的微晶大小之表。 就與實施形態有關的第一層20的5個試樣(試樣1~5)算出微晶大小。算出各試樣中的立方晶相的微晶大小(nm)與單斜晶相的微晶大小(nm)。 在算出微晶大小時實施以下的程序1到程序5。 (程序1)：取得形成於防蝕鋁基材上的釔化合物(第一層20)的Ｘ射線繞射光譜(X-ray diffraction spectrum)。 (程序2)：藉由Ｘ射線繞射軟體(PANalytical公司的HighScore)讀入Ｘ射線繞射光譜。 (程序3)：進行K-α2線的除去。 (程序4)：進行平滑化(smoothing)。 (程序5)：使用以下的謝樂(Scherrer)公式進行微晶大小的分析。 D=Kλ/(βcosθ) 此處D為微晶大小，β為尖峰半值寬(弳(rad))，θ為布拉格角(Bragg angle)(rad)，λ為測定所使用的Ｘ射線的波長。 在謝樂(Scherrer)公式中，β是藉由β=(βobs-βstd)算出。βobs為測定試樣的X射線繞射尖峰的半值寬，βstd為標準試樣的X射線繞射尖峰的半值寬。使用0.94當作K值。立方晶相的微晶大小使用(222)面的尖峰。單斜晶相的微晶大小使用(402)面的尖峰。尖峰的分離採用了pseudo-Voigt函數。
如圖10所示，藉由Ｘ射線繞射求得的單斜晶相的微晶大小(平均粒徑)比藉由Ｘ射線繞射求得的立方晶相的微晶大小(平均粒徑)小。在實施形態中，立方晶相的微晶大小為8奈米以上39奈米以下，較佳為10nm以上21nm以下，單斜晶相的微晶大小為5奈米以上19奈米以下，較佳為5 nm以上12 nm以下。此意味著本來立方晶相之氧化釔(yttrium oxide)在藉由氣溶膠沉積法形成第一層20時被壓壞而變化成單斜晶相。也就是說，第一層20在半導體製造裝置用構件120的表面側中具有緻密的構造。據此，可提高耐電漿性。
圖11(a)及圖11 (b)是顯示第一層中的稀疏的區域的面積率之表及圖表。 圖11(a)是顯示區域A、C~F的各個中的稀疏的區域的面積率(%)之表。圖11 (b)是以圖表顯示圖11(a)所示的稀疏的區域的面積率(%)。
此處[稀疏的區域的面積率(%)]是指該剖面中的稀疏的區域的面積對某剖面的面積的比率。關於具體的[稀疏的區域的面積率(%)]的算出參照圖12(a)~圖13(d)進行說明。 圖12(a)~圖13(d)是顯示第一層的剖面之照片圖。 在算出稀疏的區域的面積率(%)時實施以下的程序1~程序6。
(程序1)：將第一層20的剖面的TEM像取入影像解析軟體(三谷商事股份有限公司的WINROOF)。該TEM像的觀察倍率為25萬倍。而且，取入的TEM像以明視野像(bright field image)。
(程序2)：實施所取入的影像(TEM像)的單色化(灰階(gray scale)化)及水平補正。
(程序3)：以ROI(Region of Interest：注意區域)設定定義進行影像解析的區域，由所取入的TEM像排除解析不需要的部分。如此可選擇在稀疏的區域的面積率(%)的算出使用的觀察範圍。一個觀察範圍的大小為500nm見方以上。例如圖12(a)為區域A的剖面中的觀察範圍(視野1)的照片圖，圖12(b)為區域A的剖面中的別的觀察範圍(視野2)的照片圖。圖13(a)為區域E的剖面中的觀察範圍(視野1)的照片圖，圖13(b)為區域E的剖面中的別的觀察範圍(視野2)的照片圖。
(程序4)：以256色調(tone)表現影像的顏色。此處設黑的值為0，設白的值為255。顏色越白構造越稀疏，顏色越黑構造越緊密。而且，選擇影像中的色調的值為190以上的區域(顏色為白或接近白的區域)，進行著色。 圖12(c)是為了強調在圖12(a)的照片圖中被著色的區域而顯示，變更圖12(a)的照片圖的顏色。以圖12(c)中的深黑色顯示的區域相當於藉由程序4著色的區域。同樣地，圖12(d)顯示在圖12(b)的照片圖中藉由程序4著色的區域，圖13(c)顯示在圖13(a)的照片圖中藉由程序4著色的區域，圖13(d)顯示在圖13(b)的照片圖中藉由程序4著色的區域。
(程序5)：對被著色的區域實施填孔處理，將被著色的區域中的孔(未被著色之處)著色。
(程序6)：在軟體上算出該觀察範圍中的被著色的區域的面積對一個觀察範圍的面積的比率，當作稀疏的區域的面積率。也就是說，稀疏的區域的面積率(%)=(觀察範圍中的被著色的區域的面積)/(觀察範圍的面積)×100。
藉由上述的程序1~6，圖12(a)所示的觀察範圍(視野1)中的稀疏的區域的面積率被算出為0.4%。而且，圖12(b)所示的觀察範圍(視野2)中的稀疏的區域的面積率成為1.7%。如此得知，在第一區域R1(區域A)中稀疏的區域的面積率低，第一區域R1具有緊密的構造。
同樣地，關於區域C~F的各個也各2視野算出稀疏的區域的面積率(%)，將其結果顯示於圖11(a)及圖11(b)。第一區域R1(區域A)的稀疏的區域的面積率例如為0.4%以上1.7%以下。第二區域R2(區域D~F)的稀疏的區域的面積率例如為2.0%以上9.3%以下。 藉由以上得知，第一層20在半導體製造裝置用構件120的表面的第一區域R1中具有緻密的構造，在防蝕鋁基材10側的第二區域R2中具有稀疏的構造。
圖14是顯示與實施形態有關的半導體製造裝置用構件的剖面之照片圖。 圖14與圖3一樣，顯示第一層20及防蝕鋁層12之沿著Z軸方向的剖面。凹部10a具有：設有第一區域R1的第一部分41，與設有第二區域R2的第二部分42。
第一部分41與第二部分42在Z軸方向中並排。第一部分41為凹部10a之中位於上方的部分，亦即孔的淺的部分。例如在X-Y平面內形成第一部分41的防蝕鋁基材10的表面包圍第一區域R1的一部分。換言之，第一區域R1的一部分位於第一部分41內。例如第一部分41為凹部10a之中與第一區域R1相接的表面。
第二部分42為位於第一部分41的下方的部分，亦即孔的深的部分。例如在X-Y平面內形成第二部分42的防蝕鋁基材10的表面包圍第二區域R2。換言之，第二區域R2位於第二部分42內。例如第二部分42為凹部10a之中與第二區域R2相接的表面。
圖14所示的剖面中的凹部10a的寬度W越離開半導體製造裝置用構件120的表面越窄。例如第二部分42的寬度W2比第一部分41的寬度W1窄。此外，第一部分41的寬度W1與例如隔著第一區域R1在X軸方向中並排的防蝕鋁層12的表面間的距離同等。第二部分42的寬度W2與例如隔著第二區域R2在X軸方向中並排的防蝕鋁層12的表面間的距離同等。
若有凹部10a的寬度W急遽減少地變化的部分，則應力集中於該部分。相對於此，在與實施形態有關的半導體製造裝置用構件120中，凹部10a的寬度W在由第一層20朝防蝕鋁基材10的方向中逐漸變窄。據此，可抑制凹部10a的寬度W急遽地變化，可抑制在凹部10a內的第一層20與防蝕鋁基材10的界面附近產生的應力的集中。因此，可抑制第一層20自防蝕鋁基材10剝落，可減少微粒。
圖15及圖16是顯示與實施形態有關的半導體製造裝置用構件的剖面之照片圖。 圖15及圖16是顯示第一層20及防蝕鋁層12之沿著Z軸方向的剖面S。 凹部10a(第一部分41)的開口OP具有在沿著Z軸方向的剖面中互相分離的第一端部E1與第二端部E2。第一端部E1及第二端部E2為凹部10a的X軸方向中的端部，為凹部10a的開口OP的上端部。
第一端部E1及第二端部E2的各個為第一直線L1與防蝕鋁層12的切點。此外，第一直線L1為在第一層20與防蝕鋁層12的邊界中跨過凹部10a與防蝕鋁層12相切的切線。
在沿著Z軸方向的剖面中，凹部10a具有在X軸方向中互相並排的右側部分RP與左側部分LP。右側部分RP由圖15所示的中央位置Cp看位於一方側，左側部分LP由中央位置Cp看位於他方側。此外，中央位置Cp為凹部10a(第二部分42)的X軸方向中的中央的位置。中央位置Cp為第一端部E1的X軸方向中的位置與第二端部E2的X軸方向中的位置之間。第一端部E1例如為右側部分RP之中最接近第一層20的表面202的點。第二端部E2例如為左側部分LP之中最接近第一層20的表面202的點。
如圖15所示，以第一端部E1與第二端部E2之間的距離為第一部分41的開口寬度WO。
或者如圖16所示，以圓50的頂點50t為第一端部E1，以圓51的頂點51t為第二端部E2也可以。圓50為與凹部10a內的第一層20與右側部分RP的邊界53相切之內切圓。圓51為與凹部10a內的第一層20與左側部分LP的邊界54相切之內切圓。頂點50t為圓50之中最接近第一層20的表面202的點，頂點51t為圓51之中最接近第一層20的表面202的點。此外在該例子中，第二部分42具有沿著X-Y平面延伸的底面42B。此情形邊界53及邊界54不包含第一層20與底面42B的邊界55。邊界53及邊界54分別為凸向上(朝第一層20的表面的方向)的曲線狀。
如圖15所示，在沿著Z軸方向的剖面中底面42B具有第三端部E3及第四端部E4。第三端部E3由中央位置Cp看位於與第一端部E1相同側。也就是說，第三端部E3為右側部分RP上的點。第四端部E4由中央位置Cp看位於與第二端部E2相同側。也就是說，第四端部E4為左側部分LP上的點。第一端部E1與第三端部E3之間的距離比第一端部E1與第四端部E4之間的距離短。
例如第三端部E3或第四端部E4為第二部分42之中最離開第一層20的表面202的點。以在沿著Z軸方向的剖面中第三端部E3與第四端部E4之間的距離為底面42B的寬度WB。 而且如圖15所示，設連結第一端部E1與第二端部E2的直線(直線L1)，和以最短距離連結第一端部E1與底面42B的直線L2所成的角度為角度θ1(∘)。直線L2為連結第一端部E1與第三端部E3的直線。 此外，在圖15、圖16中例如凹部10a龜裂的情形，觀察與在X-Y平面內龜裂延伸的方向垂直的剖面。換言之，龜裂延伸的方向對應例如Y軸方向。
圖17是舉例說明與實施形態有關的半導體製造裝置用構件的第一層的形狀之表。 在與實施形態有關的第一層20的25個試樣中算出第一部分41的開口寬度WO對底面42B的寬度WB的比(WO/WB)。
如圖17所示，比(WO/WB)為1.1以上9.7以下。也就是說，在實施形態中開口寬度WO為寬度WB的1.1倍以上9.7倍以下。例如在圖15所示的剖面中，第一部分41的開口寬度WO為14.5μm，底面42B的寬度WB為3.5μm，開口寬度WO為寬度WB的4倍。
比(WO/WB)為1的情形，第一部分41的寬度與第二部分42的寬度相等。在此情形下有應力集中於第一部分41，第一層20自防蝕鋁基材10剝落之虞。相對於此，在實施形態中比(WO/WB)為1.1倍以上。據此，可抑制在凹部10a內的第一層20與防蝕鋁基材10的界面附近產生的應力的集中。因此，可抑制第一層20自防蝕鋁基材10剝落，可減少微粒。
圖18是舉例說明與實施形態有關的半導體製造裝置用構件的第一層的形狀之表。 在與實施形態有關的第一層20的25個試樣中算出角度θ1。 如圖18所示，在實施形態中角度θ1為10∘以上89∘以下，較佳為17∘以上73∘以下。此點表示凹部10a的寬度自第一區域R1朝第二區域R2逐漸變窄。據此可抑制凹部10a的寬度急遽地變化，可抑制在凹部10a內的第一層20與防蝕鋁基材10的界面附近產生的應力的集中。因此，可抑制第一層20自防蝕鋁基材10剝落，可減少微粒。
而且，在圖14所示的剖面中，凹部10a內的第一層20與防蝕鋁基材10的邊界為曲線狀，具有曲率。例如假想圓(imaginary circle)C1、C2、C3分別近似凹部10a內的前述第一層20與防蝕鋁基材10的邊界的一部分。假想圓C1的半徑為16.4μm，假想圓C2的半徑為3.7μm，假想圓C3的半徑為16μm。此外，圖14所示的各假想圓為一例。在圖16所示的剖面觀察中求凹部10a內的第一層20與防蝕鋁基材10的邊界(邊界53或邊界54)的曲率半徑R。曲率半徑R為圓50或圓51的半徑。在邊界53或邊界54的一部分有凹凸的情形等邊界不為曲線形狀的情形是由近似具有曲線形狀的部分的假想圓求曲率半徑R。
圖19是舉例說明與實施形態有關的半導體製造裝置用構件的第一層的形狀之表。 在與實施形態有關的第一層20的25個試樣中算出曲率半徑R。 如圖19所示，在實施形態中曲率半徑R為0.4μm以上未滿50μm。
若在凹部10a內的第一層20與防蝕鋁基材10的邊界有不連續的變化，則應力集中於該部分。相對於此，在與實施形態有關的半導體製造裝置用構件120中，凹部10a內的第一層20與防蝕鋁基材10的邊界為曲線狀具有曲率。據此，在凹部10a內的第一層20與防蝕鋁基材10的邊界的不連續的變化被抑制，可抑制應力的集中。因此，可抑制第一層20自防蝕鋁基材10剝落。
第一區域R1的緻密度及第二區域R2的緻密度可依照藉由氣溶膠沉積法形成之第一層20的形成條件進行調整。例如調整噴射於防蝕鋁基材10的氣溶膠的原料粉體。
例如將依照體積基準的50%平均粒徑為1.0~5.0μm的氧化物微粒子(以下稱為第一微粒子)，與依照體積基準的50%平均粒徑未滿1μm的氧化物微粒子(以下稱為第二微粒子)混合當作氣溶膠的原料粉體。混合的比率為第一微粒子的個數：第二微粒子的個數=1：1~1：100。第一微粒子及第二微粒子的各個可使用例如氧化釔或氧化鋁。
因第一微粒子的粒徑大，故在被噴射於防蝕鋁基材10時因第一微粒子發生的碰撞的衝擊大。據此，晶粒歪斜，可形成緻密的層。如此藉由將粒徑大的第一微粒子混合到粒徑小的第二微粒子，可使第一區域R1緻密。
而且，藉由使用這種氣溶膠沉積法，如關於圖14~圖19的說明，可將凹部10a內的第一層20與防蝕鋁基材10的邊界當作曲線狀。例如藉由氣溶膠所包含的微粒子碰撞防蝕鋁基材10，使得陽極氧化塗膜的凹部(裂痕)的角變形，凹部10a內的第一層20與防蝕鋁基材10的邊界成為曲線狀。
圖20(a)及圖20(b)是舉例說明與實施形態有關的半導體製造裝置用構件之照片圖。 圖20(a)是顯示形成第一層20之前的防蝕鋁基材10(防蝕鋁層12)的表面之照片圖。圖20(b)是顯示形成第一層20之後的第一層20的表面之照片圖。圖20(b)中的觀察範圍與圖20(a)中的觀察範圍略相同。觀察使用了雷射顯微鏡(奧林巴斯(Olympus)公司的LS400)。
如圖20(a)所示，在防蝕鋁層12的表面觀察到凹部12A~12D。而且如圖20(b)所示，在第一層20的表面觀察到複數個凹部10a(凹部10A~10D)。 凹部10A~10D分別對應凹部12A~12D。也就是說，凹部10A、10B、10C、10D分別藉由在凹部12A、12B、12C、12D之上形成有第一層20而形成。
在平面視中，凹部10A~10D的面積分別比凹部12A~12D的面積大。例如可考慮為藉由氣溶膠所包含的微粒子的碰撞，使得防蝕鋁層12的凹部的角變形，凹部擴大。凹部10a(凹部10A~10D)的形狀可依照藉由氣溶膠沉積法形成之第一層20的形成條件進行調整。例如進行如上述的氣溶膠的原料粉體的調整等。
以上就本發明的實施的形態進行了說明。但是，本發明不是被限定於該等記述。關於前述的實施形態，熟習該項技術者適宜加入了設計變更只要具備本發明的特徵就包含於本發明的範圍。例如防蝕鋁基材、第一層等的形狀、尺寸、材質、配置等並非被限定於所舉例說明者，可適宜變更。 而且，前述的各實施的形態所具備的各元件在技術上盡可能可組合，組合該等元件者只要也包含本發明的特徵就包含於本發明的範圍。
依照本發明的態樣，提供一種可減少微粒之半導體製造裝置用構件。
10‧‧‧防蝕鋁基材
10a、10A~10D、12A~12D‧‧‧凹部
10b‧‧‧凸部
11‧‧‧構件
12‧‧‧防蝕鋁層
20‧‧‧第一層
41‧‧‧第一部分
42‧‧‧第二部分
42B‧‧‧底面
50、51‧‧‧圓
53、54、55‧‧‧邊界
100‧‧‧半導體製造裝置
110‧‧‧反應室
120‧‧‧半導體製造裝置用構件
160‧‧‧靜電吸盤
191‧‧‧區域
201‧‧‧面
202‧‧‧表面
210‧‧‧晶圓
221‧‧‧微粒
θ1‧‧‧角度
A1‧‧‧箭頭
E1~E4‧‧‧第一~第四端部
OP‧‧‧開口
R‧‧‧曲率半徑
R1‧‧‧第一區域
R2‧‧‧第二區域
WB‧‧‧寬度
WO‧‧‧開口寬度
圖1是舉例說明具有與實施形態有關的半導體製造裝置用構件的半導體製造裝置之剖面圖。 圖2(a)、(b)是舉例說明與實施形態有關的半導體製造裝置用構件之剖面圖。 圖3是顯示與實施形態有關的半導體製造裝置用構件的剖面之照片圖。 圖4是顯示第一層的剖面之照片圖。 圖5是顯示第一層的剖面之照片圖。 圖6(a)、(b)是顯示第一層中的粒徑之表及圖表。 圖7(a)、(b)、(c)是舉例說明第一層中的晶粒(crystal grain)的結構分析(structural analysis)之照片圖。 圖8(a)、(b)、(c)、(d)是舉例說明第一層中的晶粒的結構分析之照片圖。 圖9是顯示第一層中的晶粒的結晶構造(crystal structure)之表。 圖10是顯示第一層中的微晶大小之表。 圖11(a)、(b)是顯示第一層中的稀疏的區域的面積率之表及圖表。 圖12(a)、(b)、(c)、(d)是顯示第一層的剖面之照片圖。 圖13(a)、(b)、(c)、(d)是顯示第一層的剖面之照片圖。 圖14是顯示與實施形態有關的半導體製造裝置用構件的剖面之照片圖。 圖15是顯示與實施形態有關的半導體製造裝置用構件的剖面之照片圖。 圖16是顯示與實施形態有關的半導體製造裝置用構件的剖面之照片圖。 圖17是舉例說明與實施形態有關的半導體製造裝置用構件的第一層的形狀之表。 圖18是舉例說明與實施形態有關的半導體製造裝置用構件的第一層的形狀之表。 圖19是舉例說明與實施形態有關的半導體製造裝置用構件的第一層的形狀之表。 圖20(a)、(b)是舉例說明與實施形態有關的半導體製造裝置用構件之照片圖。

Claims (19)

  1. 一種半導體製造裝置用構件，其特徵在於包含： 包含凹部之防蝕鋁基材；以及 形成於該防蝕鋁基材上包含釔化合物之第一層， 該第一層具有： 　第一區域；以及 　設於該凹部內，位於該第一區域與該防蝕鋁基材之間之第二區域， 該第一區域中的平均粒徑比該第二區域中的平均粒徑短。
  2. 如申請專利範圍第1項之半導體製造裝置用構件，其中該第一區域的該平均粒徑為10奈米以上19奈米以下， 該第二區域的該平均粒徑為20奈米以上43奈米以下。
  3. 一種半導體製造裝置用構件，其特徵在於包含： 包含凹部之防蝕鋁基材；以及 形成於該防蝕鋁基材上包含氧化釔之第一層， 該第一層具有： 　第一區域；以及 　設於該凹部內，位於該第一區域與該防蝕鋁基材之間之第二區域， 該第一區域以單斜晶為主相， 該第二區域以立方晶為主相。
  4. 一種半導體製造裝置用構件，其特徵在於包含： 包含凹部之防蝕鋁基材；以及 形成於該防蝕鋁基材上包含氧化釔之第一層， 該第一層中的立方晶相的微晶大小為8奈米以上39奈米以下， 該第一層中的單斜晶相的微晶大小為5奈米以上19奈米以下。
  5. 一種半導體製造裝置用構件，其特徵在於包含： 包含凹部之防蝕鋁基材；以及 形成於該防蝕鋁基材上包含釔化合物之第一層， 該第一層具有： 　第一區域；以及 　設於該凹部內，位於該第一區域與該防蝕鋁基材之間之第二區域， 該第一區域比該第二區域緻密。
  6. 如申請專利範圍第5項之半導體製造裝置用構件，其中該第一區域的該剖面中的稀疏的區域的面積對該第一區域的剖面的面積的比率為0.4%以上1.7%以下， 該第二區域的該剖面中的稀疏的區域的面積對該第二區域的剖面的面積的比率為2.0%以上。
  7. 一種半導體製造裝置用構件，其特徵在於包含： 具有凹部之防蝕鋁基材；以及 形成於該防蝕鋁基材上包含釔化合物之第一層， 該第一層具有： 　第一區域；以及 　設於該凹部內，位於該第一區域與該防蝕鋁基材之間之第二區域， 該凹部具有：設有該第一區域之第一部分，與設有該第二區域之第二部分， 在沿著積層方向的剖面中，該第二部分的寬度比該第一部分的寬度窄。
  8. 如申請專利範圍第7項之半導體製造裝置用構件，其中該第二部分具有沿著對該積層方向垂直的平面之底面， 在該剖面中，該第一部分的開口寬度對該底面的寬度的比為1.1倍以上。
  9. 如申請專利範圍第7項或第8項之半導體製造裝置用構件，其中該第一層具有和與該防蝕鋁基材相接的面相反側的表面， 該剖面中的該凹部的寬度越離開該表面越窄。
  10. 如申請專利範圍第7項之半導體製造裝置用構件，其中該凹部的開口具有在該剖面中互相分離的第一端部與第二端部， 該第二部分具有沿著對該積層方向垂直的平面之底面， 在該剖面中，連結該第一端部與該第二端部的直線，和以最短連結該第一端部與該底面的直線所成的角度為10∘以上89∘以下。
  11. 如申請專利範圍第7項或第8項之半導體製造裝置用構件，其中在該剖面中，該凹部內的該第一層與該防蝕鋁基材的邊界為曲線狀。
  12. 如申請專利範圍第7項或第8項之半導體製造裝置用構件，其中在該剖面中，該凹部內的該第一層與該防蝕鋁基材的邊界具有曲率。
  13. 如申請專利範圍第7項或第8項之半導體製造裝置用構件，其中在該剖面中，該凹部內的該第一層與該防蝕鋁基材的邊界的曲率半徑為0.4微米以上。
  14. 如申請專利範圍第9項之半導體製造裝置用構件，其中在該剖面中，該凹部內的該第一層與該防蝕鋁基材的邊界為曲線狀。
  15. 如申請專利範圍第9項之半導體製造裝置用構件，其中在該剖面中，該凹部內的該第一層與該防蝕鋁基材的邊界具有曲率。
  16. 如申請專利範圍第9項之半導體製造裝置用構件，其中在該剖面中，該凹部內的該第一層與該防蝕鋁基材的邊界的曲率半徑為0.4微米以上。
  17. 如申請專利範圍第10項之半導體製造裝置用構件，其中在該剖面中，該凹部內的該第一層與該防蝕鋁基材的邊界為曲線狀。
  18. 如申請專利範圍第10項之半導體製造裝置用構件，其中在該剖面中，該凹部內的該第一層與該防蝕鋁基材的邊界具有曲率。
  19. 如申請專利範圍第10項之半導體製造裝置用構件，其中在該剖面中，該凹部內的該第一層與該防蝕鋁基材的邊界的曲率半徑為0.4微米以上。
TW106131172A 2016-09-13 2017-09-12 半導體製造裝置用構件 TWI643978B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016-178671 2016-09-13
JP2016178671 2016-09-13
JP2017-173746 2017-09-11
JP2017173746A JP6331181B2 (ja) 2016-09-13 2017-09-11 半導体製造装置用部材

Publications (2)

Publication Number Publication Date
TW201812098A true TW201812098A (zh) 2018-04-01
TWI643978B TWI643978B (zh) 2018-12-11

Family

ID=61695216

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106131172A TWI643978B (zh) 2016-09-13 2017-09-12 半導體製造裝置用構件

Country Status (4)

Country Link
JP (2) JP6331181B2 (zh)
KR (1) KR102093678B1 (zh)
CN (1) CN108780750B (zh)
TW (1) TWI643978B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020132947A (ja) * 2019-02-20 2020-08-31 日本特殊陶業株式会社 膜付き部材及びその製造方法
US11142829B2 (en) 2019-02-27 2021-10-12 Toto Ltd. Semiconductor manufacturing apparatus member, and display manufacturing apparatus and semiconductor manufacturing apparatus comprising semiconductor manufacturing apparatus member
JP2020141124A (ja) * 2019-02-27 2020-09-03 Toto株式会社 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
JP2020141123A (ja) * 2019-02-27 2020-09-03 Toto株式会社 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
JP6801773B2 (ja) * 2019-02-27 2020-12-16 Toto株式会社 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
US11424140B2 (en) 2019-10-10 2022-08-23 Samsung Electronics Co., Ltd. Member, method of manufacturing the same, apparatus for manufacturing the same, and semiconductor manufacturing apparatus
CN114256047B (zh) * 2020-09-25 2023-12-22 中微半导体设备(上海)股份有限公司 半导体零部件、涂层形成方法和等离子体反应装置
JP7197036B2 (ja) * 2021-04-21 2022-12-27 Toto株式会社 半導体製造装置用部材及び半導体製造装置
US11749507B2 (en) 2021-04-21 2023-09-05 Toto Ltd. Semiconductor manufacturing apparatus member and semiconductor manufacturing apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4006535B2 (ja) 2003-11-25 2007-11-14 独立行政法人産業技術総合研究所 半導体または液晶製造装置部材およびその製造方法
JP4873857B2 (ja) * 2004-12-24 2012-02-08 京セラ株式会社 耐食性部材およびその製造方法並びに半導体・液晶製造装置用部材
WO2007026739A1 (ja) * 2005-08-31 2007-03-08 Kyocera Corporation 耐食性部材、これを用いた処理装置および試料処理方法ならびに耐食性部材の製造方法
JP2012057251A (ja) * 2010-08-13 2012-03-22 Toshiba Corp 保護膜とその形成方法、並びに半導体製造装置およびプラズマ処理装置
JP2016102264A (ja) * 2014-06-26 2016-06-02 Toto株式会社 耐プラズマ性部材
JP5888458B2 (ja) * 2014-06-26 2016-03-22 Toto株式会社 耐プラズマ性部材及びその製造方法
JP2016008352A (ja) * 2014-06-26 2016-01-18 Toto株式会社 耐プラズマ性部材
JP6714978B2 (ja) 2014-07-10 2020-07-01 東京エレクトロン株式会社 プラズマ処理装置用の部品、プラズマ処理装置、及びプラズマ処理装置用の部品の製造方法

Also Published As

Publication number Publication date
CN108780750A (zh) 2018-11-09
CN108780750B (zh) 2023-07-21
JP2018137476A (ja) 2018-08-30
JP6331181B2 (ja) 2018-05-30
TWI643978B (zh) 2018-12-11
JP2018046278A (ja) 2018-03-22
KR20180096734A (ko) 2018-08-29
KR102093678B1 (ko) 2020-03-26

Similar Documents

Publication Publication Date Title
TWI643978B (zh) 半導體製造裝置用構件
US11295934B2 (en) Member for semiconductor manufacturing device
JP6058822B2 (ja) プラズマ抵抗性が向上したセラミック被膜の形成方法およびこれによるセラミック被膜
KR102135664B1 (ko) 내플라즈마성 부재
TWI724797B (zh) 半導體製造裝置用構件及具備半導體製造裝置用構件之半導體製造裝置以及顯示器製造裝置
KR101961411B1 (ko) 대면적 oled 패널 제조용 챔버의 코팅재 및 그 제조 방법
CN106460190A (zh) 耐等离子体性构件
US20180362411A1 (en) Structure
JP7089707B2 (ja) 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
TWI663142B (zh) 結構物
US20170121805A1 (en) Corrosion resistant member and method for manufacturing the same
KR102266658B1 (ko) 용사용 이트륨계 과립 분말 및 이를 이용한 용사 피막
TW201829353A (zh) 結構物
KR20200104810A (ko) 반도체 제조 장치용 부재, 및 반도체 제조 장치용 부재를 구비한 반도체 제조 장치, 및 디스플레이 제조 장치
KR101123719B1 (ko) 내플라즈마성 전자빔증착 세라믹 피막 부재
JP2009029686A (ja) 耐食性部材およびその製造方法ならびに処理装置
CN111627790A (zh) 半导体制造装置构件、半导体制造装置、显示器制造装置
JP6358492B2 (ja) 耐プラズマ性部材
KR102612460B1 (ko) 반도체 제조 장치용 부재 및 반도체 제조 장치