JP2018046278A - 半導体製造装置用部材 - Google Patents

半導体製造装置用部材 Download PDF

Info

Publication number
JP2018046278A
JP2018046278A JP2017173746A JP2017173746A JP2018046278A JP 2018046278 A JP2018046278 A JP 2018046278A JP 2017173746 A JP2017173746 A JP 2017173746A JP 2017173746 A JP2017173746 A JP 2017173746A JP 2018046278 A JP2018046278 A JP 2018046278A
Authority
JP
Japan
Prior art keywords
region
layer
recess
semiconductor manufacturing
manufacturing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017173746A
Other languages
English (en)
Other versions
JP6331181B2 (ja
Inventor
安隆 新田
Yasutaka Nitta
安隆 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toto Ltd
Original Assignee
Toto Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toto Ltd filed Critical Toto Ltd
Priority to KR1020187020796A priority Critical patent/KR102093678B1/ko
Priority to PCT/JP2017/032851 priority patent/WO2018051974A1/ja
Priority to TW106131172A priority patent/TWI643978B/zh
Priority to CN201780017901.3A priority patent/CN108780750B/zh
Publication of JP2018046278A publication Critical patent/JP2018046278A/ja
Application granted granted Critical
Publication of JP6331181B2 publication Critical patent/JP6331181B2/ja
Priority to US16/127,923 priority patent/US11295934B2/en
Priority to US17/499,256 priority patent/US20220028657A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H01J37/32495—Means for protecting the vessel against plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C24/00—Coating starting from inorganic powder
    • C23C24/02—Coating starting from inorganic powder by application of pressure only
    • C23C24/04—Impact or kinetic deposition of particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/02—Details
    • H01J2237/0203—Protection arrangements
    • H01J2237/0213—Avoiding deleterious effects due to interactions between particles and tube elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】パーティクルを低減することができる半導体製造装置用部材を提供する。
【解決手段】半導体製造装置用部材は、凹部を含むアルマイト基材１０と、アルマイト基材上に形成されイットリウム化合物を含む第１層２０と、を備える。第１層は、第１領域Ｒ１と、凹部１０ａ内に設けられ、第１領域とアルマイト基材との間に位置する第２領域Ｒ２と、を有する。第１領域における平均粒子径は、第２領域における平均粒子径よりも短い。
【選択図】図３

Description

本発明の態様は、一般的に、半導体製造装置用部材に関する。
半導体デバイスの製造プロセスにおいては、チャンバ内でドライエッチング、スパッタリング及びＣＶＤ（Chemical Vapor Deposition）等の処理を行う半導体製造装置が使用される。このチャンバ内では、被加工物やチャンバの内壁等からパーティクルが発生することがある。このようなパーティクルは、製造される半導体デバイスの歩留まりの低下の要因となるため、パーティクルの低減が求められる。
パーティクルを低減させるために、チャンバやその周辺に用いられる半導体製造装置用部材には、耐プラズマ性が求められる。そこで、半導体製造装置用部材の表面を耐プラズマ性に優れた被膜（層）でコーティングする方法が用いられている。例えば、基材の表面にイットリア溶射膜が形成された部材が用いられている。しかし、溶射膜には亀裂や剥離が生じることがあり、耐久性が十分とはいえない。被膜の剥離や、被膜からの脱粒は、パーティクル発生の要因となるため、被膜と基材との剥離を抑制することが求められる。これに対して、特許文献１には、エアロゾルデポジション法で形成されたセラミックス膜を用いた半導体または液晶製造装置部材が開示されている（特許文献１）。
昨今では、半導体デバイスの微細化が進んでおり、ナノレベルでのパーティクルのコントロールが求められている。
特開２００５−１５８９３３号公報
パーティクルを低減することができる半導体製造装置用部材を提供することを目的とする。
第１の発明は、凹部を含むアルマイト基材と、前記アルマイト基材上に形成されイットリウム化合物を含む第１層と、を備え、前記第１層は、第１領域と、前記凹部内に設けられ、前記第１領域と前記アルマイト基材との間に位置する第２領域と、を有し、前記第１領域における平均粒子径は、前記第２領域における平均粒子径よりも短いことを特徴とする半導体製造装置用部材である。
この半導体製造装置用部材によれば、表面に近い第１領域の平均粒子径は、第２領域の平均粒子径よりも小さい。すなわち、第１層は、半導体製造装置用部材の表面側の第１領域において、緻密な構造を有する。これにより、耐プラズマ性を向上させることができる。また、第１層は、凹部内の第２領域において、第１領域に比べて疎な構造を有する。第２領域が疎な構造であることにより、凹部内の第１層とアルマイト基材との界面付近に生じる応力を逃がし、緩和することができる。これにより、第１層がアルマイト基材から剥がれることを抑制できる。以上により、パーティクルを低減することができる。
第２の発明は、第１の発明において、前記第１領域の前記平均粒子径は、１０ナノメートル以上１９ナノメートル以下であり、前記第２領域の前記平均粒子径は、２０ナノメートル以上４３ナノメートル以下であることを特徴とする半導体製造装置用部材である。
この半導体製造装置用部材によれば、第１層は、半導体製造装置用部材の表面側の第１領域において、緻密な構造を有する。これにより、耐プラズマ性を向上させることができる。また、第１層は、凹部内の第２領域において、疎な構造を有する。これにより、凹部内の第１層とアルマイト基材との界面付近に生じる応力を緩和し、第１層がアルマイト基材から剥がれることを抑制できる。以上により、パーティクルを低減することができる。
第３の発明は、凹部を含むアルマイト基材と、前記アルマイト基材上に形成され酸化イットリウムを含む第１層と、を備え、前記第１層は、第１領域と、前記凹部内に設けられ、前記第１領域と前記アルマイト基材との間に位置する第２領域と、を有し、前記第１領域は、単斜晶を主相とし、前記第２領域は、立方晶を主相とすることを特徴とする半導体製造装置用部材である。
この半導体製造装置用部材によれば、第２領域の結晶粒子に比べて、第１領域の結晶粒子は歪んでいる。すなわち、第２領域の結晶粒子に比べて、第１領域の結晶粒子は潰れた形状を有している。このため、酸化イットリウム層は、半導体製造装置用部材の表面側において、緻密な構造を有する。これにより、耐プラズマ性を向上させることができる。また、第１層は、凹部内の第２領域において、第１領域に比べて疎な構造を有する。第２領域が疎な構造であることにより、凹部内の第１層とアルマイト基材との界面付近に生じる応力を緩和し、第１層がアルマイト基材から剥がれることを抑制できる。以上により、パーティクルを低減することができる。
第４の発明は、凹部を含むアルマイト基材と、前記アルマイト基材上に形成され酸化イットリウムを含む第１層を備え、前記第１層中の立方晶相の結晶子サイズは、８ナノメートル以上３９ナノメートル以下であり、前記第１層中の斜方晶相の結晶子サイズは、５ナノメートル以上１９ナノメートル以下であることを特徴とする半導体製造装置用部材である。
この半導体製造装置用部材によれば、第１層中の立方晶相の結晶子サイズに比べて、第１層中の単斜晶相の結晶子サイズは小さい。すなわち単斜晶相は緻密な構造を有している。第１層が緻密な単斜晶相を有することにより、耐プラズマ性を向上させ、パーティクルを低減することができる。
第５の発明は、凹部を含むアルマイト基材と、前記アルマイト基材上に形成されイットリウム化合物を含む第１層と、を備え、前記第１層は、第１領域と、前記凹部内に設けられ、前記第１領域と前記アルマイト基材との間に位置する第２領域と、を有し、前記第１領域は、前記第２領域よりも緻密であることを特徴とする半導体製造装置用部材である。
この半導体製造装置用部材によれば、第１層は、半導体製造装置用部材の表面側の第１領域において、緻密な構造を有する。これにより、耐プラズマ性を向上させることができる。また、第１層は、凹部内の第２領域において、疎な構造を有する。これにより、凹部内の第１層とアルマイト基材との界面付近に生じる応力を緩和し、第１層がアルマイト基材から剥がれることを抑制できる。以上により、パーティクルを低減することができる。
第６の発明は、第５の発明において、前記第１領域の断面の面積に対する、前記第１領域の前記断面中の疎な領域の面積の割合は、０．４％以上１．７％以下であり、前記第２領域の断面の面積に対する、前記第２領域の前記断面中の疎な領域の面積の割合は、２．０％以上であることを特徴とする半導体製造装置用部材である。
この半導体製造装置用部材によれば、第１層は、半導体製造装置用部材の表面側の第１領域において、緻密な構造を有する。これにより、耐プラズマ性を向上させることができる。また、第１層は、凹部内の第２領域において、疎な構造を有する。これにより、凹部内の第１層とアルマイト基材との界面付近に生じる応力を緩和し、第１層がアルマイト基材から剥がれることを抑制できる。以上により、パーティクルを低減することができる。
第７の発明は、凹部を有するアルマイト基材と、前記アルマイト基材上に形成されイットリウム化合物を含む第１層と、を備え、前記第１層は、第１領域と、前記凹部内に設けられ、前記第１領域と前記アルマイト基材との間に位置する第２領域と、を有し、前記凹部は、前記第１領域が設けられた第１部分と、前記第２領域が設けられた第２部分と、を有し、積層方向に沿った断面において、前記第２部分の幅は、前記第１部分の幅よりも狭いことを特徴とする半導体製造装置用部材である。
この半導体製造装置用部材によれば、凹部の幅が急激に変化することを抑制でき、凹部内の第１層とアルマイト基材との界面付近に生じる応力の集中を抑制することができる。したがって、第１層がアルマイト基材から剥がれることを抑制することができ、パーティクルを低減することができる。
第８の発明は、第７の発明において、前記第２部分は、前記積層方向に対して垂直な平面に沿う底面を有し、前記断面において、前記底面の幅に対する、前記第１部分の開口幅の比は、１．１倍以上であることを特徴とする半導体製造装置用部材である。
この半導体製造装置用部材によれば、凹部の幅が急激に変化することを抑制でき、凹部内の第１層とアルマイト基材との界面付近に生じる応力の集中を抑制することができる。したがって、第１層がアルマイト基材から剥がれることを抑制することができ、パーティクルを低減することができる。
第９の発明は、第７または第８の発明において、前記第１層は、前記アルマイト基材と接する面とは反対側の表面を有し、前記断面における前記凹部の幅は、前記表面から離れるほど狭くなることを特徴とする半導体製造装置用部材である。
この半導体製造装置用部材によれば、凹部内の第１層とアルマイト基材との界面付近に生じる応力の集中を抑制することができる。したがって、第１層がアルマイト基材から剥がれることを抑制することができる。
第１０の発明は、第７の発明において、前記凹部の開口は、前記断面において、互いに離間した第１端部と第２端部とを有し、前記第２部分は、前記積層方向に対して垂直な平面に沿う底面を有し、前記断面において、前記第１端部と前記第２端部とを結ぶ直線と、前記第１端部と前記底面とを最短で結ぶ直線と、のなす角は、１０°以上８９°以下であることを特徴とする半導体製造装置用部材である。
この半導体製造装置用部材によれば、凹部の幅が急激に変化することを抑制でき、凹部内の第１層とアルマイト基材との界面付近に生じる応力の集中を抑制することができる。したがって、第１層がアルマイト基材から剥がれることを抑制することができ、パーティクルを低減することができる。
第１１の発明は、第７〜１０のいずれか１つの発明において、前記断面において、前記凹部内の前記第１層と、前記アルマイト基材と、の境界は曲線状であることを特徴とする半導体製造装置用部材である。
この半導体製造装置用部材によれば、凹部内の第１層とアルマイト基材との境界の不連続な変化が抑制され、凹部内の第１層とアルマイト基材との界面付近に生じる応力の集中を抑制することができる。したがって、第１層がアルマイト基材から剥がれることを抑制することができる。
第１２の発明は、第７〜１１のいずれか１つの発明において、前記断面において、前記凹部内の前記第１層と、前記アルマイト基材と、の境界は曲率を有することを特徴とする半導体製造装置用部材である。
この半導体製造装置用部材によれば、凹部内の第１層とアルマイト基材との境界の不連続な変化が抑制され、凹部内の第１層とアルマイト基材との界面付近に生じる応力の集中を抑制することができる。したがって、第１層がアルマイト基材から剥がれることを抑制することができる。
第１３の発明は、第７〜１２のいずれか１つの発明において、前記断面において、前記凹部内の前記第１層と、前記アルマイト基材と、の境界の曲率半径は、０．４マイクロメートル以上であることを特徴とする半導体製造装置用部材である。
この半導体製造装置用部材によれば、凹部の幅が急激に変化することを抑制でき、凹部内の第１層とアルマイト基材との界面付近に生じる応力の集中を抑制することができる。したがって、第１層がアルマイト基材から剥がれることを抑制することができ、パーティクルを低減することができる。
本発明の態様によれば、パーティクルを低減することができる半導体製造装置用部材が提供される。
実施形態に係る半導体製造装置用部材を有する半導体製造装置を例示する断面図である。 図２（ａ）及び図２（ｂ）は、実施形態に係る半導体製造装用部材を例示する断面図である。 実施形態に係る半導体製造装置用部材の断面を表す写真図である。 第１層の断面を表す写真図である。 第１層の断面を表す写真図である。 図６（ａ）及び図６（ｂ）は、第１層における粒子径を表す表及びグラフ図である。 図７（ａ）〜図７（ｃ）は、第１層における結晶粒子の構造解析を例示する写真図である。 図８（ａ）〜図８（ｄ）は、第１層における結晶粒子の構造解析を例示する写真図である。 第１層における結晶粒子の結晶構造を示す表である。 第１層における結晶子サイズを示す表である。 図１１（ａ）及び図１１（ｂ）は、第１層における疎な領域の面積率を示す表及びグラフ図である。 図１２（ａ）〜図１２（ｄ）は、第１層の断面を表す写真図である。 図１３（ａ）〜図１３（ｄ）は、第１層の断面を表す写真図である。 実施形態に係る半導体製造装置用部材の断面を表す写真図である。 実施形態に係る半導体製造装置用部材の断面を表す写真図である。 実施形態に係る半導体製造装置用部材の断面を表す写真図である。 実施形態に係る半導体製造装置用部材の第１層の形状を例示する表である。 実施形態に係る半導体製造装置用部材の第１層の形状を例示する表である。 実施形態に係る半導体製造装置用部材の第１層の形状を例示する表である。 図２０（ａ）及び図２０（ｂ）は、実施形態に係る半導体製造装置用部材を例示する写真図である。
以下、本発明の実施の形態について図面を参照しつつ説明する。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
図１は、実施形態に係る半導体製造装置用部材を有する半導体製造装置を例示する断面図である。
図１に表した半導体製造装置１００は、チャンバ１１０と、半導体製造装置用部材１２０と、静電チャック１６０と、を備える。半導体製造装置用部材１２０は、例えば天板などと呼ばれ、チャンバ１１０の内部における上部に設けられている。静電チャック１６０は、チャンバ１１０の内部における下部に設けられている。つまり、半導体製造装置用部材１２０は、チャンバ１１０の内部において静電チャック１６０の上に設けられている。ウェーハ２１０等の被吸着物は、静電チャック１６０の上に載置される。
半導体製造装置１００では、高周波電力が供給され、図１に表した矢印Ａ１のように例えばハロゲン系ガスなどの原料ガスがチャンバ１１０の内部に導入される。すると、チャンバ１１０の内部に導入された原料ガスは、静電チャック１６０と半導体製造装置用部材１２０との間の領域１９１においてプラズマ化する。
ここで、チャンバ１１０の内部において発生したパーティクル２２１がウェーハ２１０に付着すると、製造された半導体デバイスに不具合が発生する場合がある。すると、半導体デバイスの歩留まりおよび生産性が低下する場合がある。そのため、半導体製造装置用部材１２０には、耐プラズマ性が要求される。
なお、実施形態に係る半導体製造装置用部材は、チャンバ内の上部以外の位置や、チャンバ周辺に配置される部材であってもよい。また、半導体製造装置用部材が用いられる半導体製造装置は、図１の例に限られず、アニール、エッチング、スパッタリング、ＣＶＤなどの処理を行う任意の半導体製造装置（半導体処理装置）を含む。
図２（ａ）及び図２（ｂ）は、実施形態に係る半導体製造装用部材を例示する断面図である。
図２（ａ）に示すように、半導体製造装置用部材は、アルマイト基材１０と、第１層２０と、を有する。
以下の説明において、アルマイト基材１０と第１層２０との積層方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
アルマイト基材１０は、部材１１と、部材１１の上に設けられたアルマイト層１２と、を有する。部材１１の材料には、例えば、アルミニウム又はアルミニウム合金が用いられる。アルマイト層１２は、酸化アルミニウム（Ａｌ２Ｏ３）を含む。アルマイト層１２は、部材１１にアルマイト処理を施すことにより形成される。すなわち、アルマイト層１２は、部材１１の表面を覆う陽極酸化被膜である。アルマイト層１２の厚さは、例えば、０．５マイクロメートル（μｍ）以上７０μｍ以下程度である。
一般的にアルマイト処理の工程は、アルミニウム基材の表面に緻密な酸化アルミニウム層（被膜）を形成する工程、酸化アルミニウム層を成長させる工程、必要に応じた封孔処理の工程、および乾燥の工程で構成されている。これらの工程のうち、酸化アルミニウム層を成長させる工程において、多孔質酸化アルミニウムが形成され、凹部の一形態である孔が形成される。また、封孔処理や乾燥での熱処理によって、アルミニウム金属の熱膨張係数と酸化アルミニウムの熱膨張係数との差により、酸化アルミニウム層に凹部の一形態であるき裂が形成される。アルマイト処理によって形成された酸化アルミニウム層の厚さが０．３μｍ程度であれば、凹部の無い緻密な酸化アルミニウム層が得られる。酸化アルミニウム層の厚さが０．５μｍ以上になると凹部を有する多孔質酸化アルミニウムが形成される。また、一般的なアルマイト処理被膜の厚さは、５μｍ以上７０μｍ以下である。
第１層２０は、イットリウム化合物を含む。例えば、第１層２０は、フッ素及び酸素の少なくともいずれかと、イットリウムとを含む。第１層２０は、例えば、酸化イットリウム（Ｙ２Ｏ３）、フッ化イットリウム（ＹＦ３）又はオキシフッ化イットリウム（ＹＯＦ）である。以下の例では、第１層２０は、イットリア（Ｙ２Ｏ３）の多結晶体である。第１層２０の厚さは、例えば、５μｍ程度である。
第１層２０は、アルマイト基材１０側の面２０１と、面２０１とは反対側の表面２０２と、を有する。第１層２０は、面２０１においてアルマイト基材１０と接している。表面２０２は、半導体製造装置用部材１２０の表面となる。
第１層２０は、「エアロゾルデポジション法」により形成されている。エアロゾルデポジション法」は、脆性材料を含む微粒子をガス中に分散させた「エアロゾル」をノズルから基材に向けて噴射し、金属、ガラス、セラミックス、プラスチックなどの基材に微粒子を衝突させ、この衝突の衝撃により脆性材料微粒子に変形や破砕を起させしめてこれらを接合させ、基材上に微粒子の構成材料からなる層状構造物（膜状構造物ともいう）をダイレクトに形成させる方法である。
この例では、イットリアを含む微粒子を含むエアロゾルを、基材（アルマイト基材１０のアルマイト層１２）に向けて噴射し、層状構造物（第１層２０）を形成する。
エアロゾルデポジション法によれば、特に加熱手段や冷却手段などを必要とせず、常温で層状構造物の形成が可能であり、焼成体と同等以上の機械的強度を有する層状構造物を得ることができる。また、微粒子を衝突させる条件や微粒子の形状、組成などを制御することにより、層状構造物の密度や機械強度、電気特性などを多様に変化させることが可能である。
なお、本願明細書において「多結晶」とは、結晶粒子が接合・集積してなる構造体をいう。結晶粒子は、実質的にひとつで結晶を構成する。結晶粒子の径は、通常５ナノメートル（ｎｍ）以上である。但し、微粒子が破砕されずに構造物中に取り込まれる場合には、結晶粒子は、多結晶である。
また、本願明細書において「微粒子」とは、一次粒子が緻密質粒子である場合には、粒度分布測定や走査型電子顕微鏡などにより同定される平均粒径が５マイクロメータ（μｍ）以下のものをいう。一次粒子が衝撃によって破砕されやすい多孔質粒子である場合には、平均粒径が５０μｍ以下のものをいう。
また、本願明細書において「エアロゾル」とは、ヘリウム、窒素、アルゴン、酸素、乾燥空気、これらを含む混合ガスなどのガス中に前述の微粒子を分散させた固気混合相体を指し、一部「凝集体」を含む場合もあるが、実質的には微粒子が単独で分散している状態をいう。エアロゾルのガス圧力と温度は任意であるが、ガス中の微粒子の濃度は、ガス圧を１気圧、温度を摂氏２０度に換算した場合に、吐出口から噴射される時点において０.０００３ｍＬ／Ｌ〜５ｍＬ／Ｌの範囲内であることが層状構造物の形成にとって望ましい。
エアロゾルデポジションのプロセスは、通常は常温で実施され、微粒子材料の融点より十分に低い温度、すなわち摂氏数１００度以下で層状構造物の形成が可能であるところにひとつの特徴がある。
なお、本願明細書において「常温」とは、セラミックスの焼結温度に対して著しく低い温度で、実質的には０〜１００℃の室温環境をいう。
層状構造物の原料となる粉体を構成する微粒子は、セラミックスや半導体などの脆性材料を主体とし、同一材質の微粒子を単独であるいは粒径の異なる微粒子を混合させて用いることができるほか、異種の脆性材料微粒子を混合させたり、複合させて用いることが可能である。また、金属材料や有機物材料などの微粒子を脆性材料微粒子に混合したり、脆性材料微粒子の表面にコーティングさせて用いることも可能である。これらの場合でも、層状構造物の形成の主となるものは、脆性材料である。
なお、本願明細書において「粉体」とは、前述した微粒子が自然凝集した状態をいう。
この手法によって形成される複合構造物において、結晶性の脆性材料微粒子を原料として用いる場合、複合構造物の層状構造物の部分は、その結晶粒子サイズが原料微粒子のそれに比べて小さい多結晶体であり、その結晶は実質的に結晶配向性がない場合が多い。また、脆性材料結晶同士の界面には、ガラス層からなる粒界層が実質的に存在しない。また多くの場合、複合構造物の層状構造物部分は、基材（この例においてアルマイト基材１０）の表面に食い込む「アンカー層」を形成する。このアンカー層が形成されている層状構造物は、基材に対して極めて高い強度で強固に付着して形成される。
エアロゾルデポジション法により形成される層状構造物は、微粒子同士が圧力によりパッキングされ物理的な付着で形態を保っている状態のいわゆる「圧粉体」とは明らかに異なり、十分な強度を保有している。
エアロゾルデポジション法において、飛来してきた脆性材料微粒子が基材の上で破砕・変形を起していることは、原料として用いる脆性材料微粒子と、形成された脆性材料構造物の結晶子（結晶粒子）サイズとをＸ線回折法などで測定することにより確認できる。すなわち、エアロゾルデポジション法で形成された層状構造物の結晶子サイズは、原料微粒子の結晶子サイズよりも小さい。微粒子が破砕や変形をすることで形成される「ずれ面」や「破面」には、もともとの微粒子の内部に存在し別の原子と結合していた原子が剥き出しの状態となった「新生面」が形成される。表面エネルギーが高く活性なこの新生面が、隣接した脆性材料微粒子の表面や同じく隣接した脆性材料の新生面あるいは基材の表面と接合することにより層状構造物が形成されるものと考えられる。
また、エアロゾル中の微粒子の表面に水酸基がほどよく存在する場合は、微粒子の衝突時に微粒子同士や微粒子と構造物との間に生じる局部のずれ応力などにより、メカノケミカルな酸塩基脱水反応が起き、これら同士が接合するということも考えられる。外部からの連続した機械的衝撃力の付加は、これらの現象を継続的に発生させ、微粒子の変形、破砕などの繰り返しにより接合の進展、緻密化が行われ、脆性材料からなる層状構造物が成長するものと考えられる。
エアロゾルデポジション法により形成された、イットリウム化合物（例えばイットリア多結晶体）を含む第１層２０は、イットリア焼成体やイットリア溶射膜などと比較すると緻密な構造を有する。これにより、実施形態に係る半導体製造装置用部材１２０の耐プラズマ性は、焼成体や溶射膜の耐プラズマ性よりも高い。また、実施形態に係る半導体製造装置用部材１２０がパーティクルの発生源になる確率は、焼成体や溶射膜などがパーティクルの発生源になる確率よりも低い。
図２（ｂ）は、図２（ａ）に示したアルマイト層１２と第１層２０との境界Ｂ１近傍を拡大して示す断面図である。
図２（ｂ）に示すように、アルマイト基材１０は、凹部１０ａ及び凸部１０ｂを含む。前述したとおり、アルマイト層１２は、例えば、アルマイト処理によって形成された陽極酸化被膜である。このようなアルマイト層１２においては、アルマイト処理時に、クラック（凹部又は孔）が形成される。このため、アルマイト基材１０の表面には、凹部１０ａが形成される。凸部１０ｂは、アルマイト処理時にアルマイト層１２にクラックが形成されなかった領域に対応する。
なお、本願明細書において「凹部」とは、アルマイト層に存在する「き裂」や「凹み」等であって、アルマイト処理の前後に意図して形成していないものをいう。例えば、本願明細書における「凹部」は、意図的な機械加工によって形成されたものを含まない。
第１層２０は、第１領域Ｒ１と第２領域Ｒ２とを有する。第１領域Ｒ１は、第１層２０のうち表面２０２側の領域である。第２領域Ｒ２は、第１層２０のうちアルマイト基材１０側の領域である。第１領域Ｒ１の少なくとも一部と第２領域Ｒ２とは、Ｚ軸方向において並んでいる。第２領域Ｒ２は、第１領域Ｒ１とアルマイト基材１０との間に位置する。
第２領域Ｒ２は、凹部１０ａ内に設けられる。すなわち、第２領域Ｒ２は、Ｘ−Ｙ平面内において、凹部１０ａを形成するアルマイト基材１０の表面に囲まれている。例えば、第２領域Ｒ２は、凹部１０ａを形成するアルマイト基材１０の表面と接する。第１領域Ｒ１は、第２領域Ｒ２の上方（表面２０２側）や凸部１０ｂの上方に設けられる。例えば、第１領域Ｒ１は、凸部１０ｂや凹部１０ａの浅い部分において、アルマイト基材１０と接する。第１層２０の表面２０２は、第１領域Ｒ１によって形成される。
実施形態に係る半導体製造装置用部材においては、第１領域Ｒ１は、第２領域Ｒ２よりも緻密である。換言すれば、第２領域Ｒ２は、第１領域Ｒ１よりも疎である。これによれば、第１層２０の耐プラズマ性を向上させつつ、第１層２０とアルマイト基材１０との剥離を抑制することができる。
以下、アルマイト基材１０（アルマイト層１２）の表面に形成された第１層２０の構造について、説明する。
図３は、実施形態に係る半導体製造装置用部材の断面を表す写真図である。
図３は、ＴＥＭ（Transmission Electron Microscope：透過電子顕微鏡）像であり、図２（ｂ）に示した断面図に対応する。
以下では、この写真図に示す第１層２０中の領域Ａ〜Ｆの構造について説明する。領域Ａ及びＢは、前述の第１領域Ｒ１に含まれる。第１層２０中の領域Ｄ、Ｅ及びＦは、前述の第２領域Ｒ２に含まれる。
なお、第１領域Ｒ１の上にある白い領域は、観察用サンプルを作成するために用いられた樹脂部材である。
図４及び図５は、第１層の断面を表す写真図である。これらは、ＴＥＭにより撮影された写真図である。観察倍率は２５万倍、加速電圧は３００ｋＶである。
図４は、第１領域Ｒ１の領域Ａの一部を拡大した写真図であり、図５は、第２領域Ｒ２の領域Ｅの一部を拡大した写真図である。図４に示した写真図の倍率と、図５に示した写真図の倍率とは、同じである。図４及び図５から分かるように、領域Ａ中の結晶粒子は、領域Ｅ中の結晶粒子よりも小さい傾向がある。
図６（ａ）及び図６（ｂ）は、第１層における粒子径を表す表及びグラフ図である。
図６（ａ）は、領域Ａ〜Ｅのそれぞれにおける粒子径の、平均値（平均粒子径）、最大値及び最小値などを示す。図６（ｂ）は、図６（ａ）に示した平均粒子径をグラフで表したものである。なお、領域Ａ−１は、領域Ａの一部を表し、領域Ａ−２は、領域Ａの別の一部を表す。領域Ｂ−１は、領域Ｂの一部を表し、領域Ｂ−２は、領域Ｂの別の一部を表す。
図６（ａ）及び図６（ｂ）に示す粒子径は、以下のようにして算出される。
領域Ａ−１、Ａ−２、Ｂ−１、Ｂ−２、Ｃ〜Ｅのそれぞれにおいて、２箇所（２視野）を撮影し、図４及び図５と同様の写真図を２枚ずつ取得する。撮影された写真図を、画像処理ソフト（アドビシステムズ社のフォトショップ（登録商標））で読み込む。粒界が明確に観察される結晶粒子を選択し、図４及び図５に示したように、フォトショップ（登録商標）で選択された結晶粒子の界面に線を引く。図４及び図５では、選択された結晶粒子に番号を付して示す。ここで選択される結晶粒子の数（図６（ａ）に示すＮ数）は、領域Ａ−１、Ａ−２、Ｂ−１、Ｂ−２、Ｃ〜Ｅのそれぞれにおいて、２枚の写真図から合計１００個程度である。
次に、画像解析ソフト（株式会社ニレコのＬＵＺＥＸ ＡＰ）を使用し、選択された結晶粒子のそれぞれについて、界面に引かれた線に基づき円相当径（直径）を算出する。図６（ａ）に示す平均粒子径は、上記のようにして算出された円相当径の、各領域における算術平均値（ｎｍ）である。また、図６（ａ）に示す最大値、最小値は、上記のようにして算出された円相当径の、各領域における最大値（ｎｍ）、最小値（ｎｍ）、である。
図６（ａ）及び図６（ｂ）に示すように、領域Ａ、Ｂにおける平均粒子径は、領域Ｄ、Ｅにおける平均粒子径よりも短い。すなわち、第１領域Ｒ１における平均粒子径は、第２領域Ｒ２における平均粒子径よりも短い。第１領域Ｒ１の平均粒子径は、例えば１０ｎｍ以上１９ｎｍ以下であり、好ましくは１４ｎｍ以上１６ｎｍ以下である。第２領域Ｒ２の平均粒子径は、例えば２０ｎｍ以上４３ｎｍ以下であり、好ましくは３９ｎｍ以上４３ｎｍ以下である。これは、エアロゾルデポジション法により第１層２０を形成するときに、第１領域Ｒ１の結晶粒子が、第２領域Ｒ２の結晶粒子よりも、潰れていることを意味する。すなわち、第１層２０は、半導体製造装置用部材１２０の表面側において、緻密な構造を有する。これにより、耐プラズマ性を向上させることができる。
エアロゾルデポジション法では、粒子の衝突により膜が形成され、膜が高圧力でパッキングされた状態になるため、第１層２０とアルマイト層１２との界面付近には、応力（残留応力）が発生する。この応力は、特にアルマイト層１２のクラック（凹部１０ａ）付近に集中しやすいと考えられる。アルマイト層１２のクラックに応力が発生すると、クラックが進展し、アルマイト基材１０から第１層２０が剥がれ、パーティクルが発生するおそれがある。
これに対して、実施形態においては、凹部１０ａ内の第２領域Ｒ２は、表面側の第１領域Ｒ１に比べて疎な構造を有する。第２領域Ｒ２が疎な構造であることにより、凹部１０ａ内の第１層２０とアルマイト基材１０の界面付近に生じる応力を逃がし、緩和することができる。これにより、第１層２０がアルマイト基材１０から剥がれることを抑制することができる。
以上説明したように、実施形態によれば、アルマイト基材１０上に形成された第１層２０の表面の耐プラズマ性を向上させつつ、第１層２０とアルマイト基材１０との剥離を抑制することができ、パーティクルを低減することができる。
図７（ａ）〜図７（ｃ）及び図８（ａ）〜図８（ｄ）は、第１層における結晶粒子の構造解析を例示する写真図である。この構造解析では、７０ｎｍ以上１００ｎｍ以下程度の厚さに加工した第１層が用いられる。
図７（ａ）〜図７（ｃ）は、第１領域Ｒ１の領域Ａにおける解析を示す写真図である。図７（ａ）は、解析したポイントを示すＴＥＭ像である。図７（ｂ）は、図７（ａ）に示したポイントＰ１における極微電子線回折の回折パターンを示す。図７（ｃ）は、図７（ｄ）に示したポイントＰ２における極微電子線回折の回折パターンを示す。
回折パターンから、解析したポイントにおける結晶の格子面間隔（ｄ）や、格子面の面角度を求めることができる。求められた格子面間隔及び面角度を、既知の構造の格子面間隔及び面角度（ＪＣＰＤＳカード）と比較する。これにより、各ポイントにおける結晶粒子の結晶構造を判定する。
図７（ｂ）に示すようにポイントＰ１における結晶構造は、イットリアの単斜晶である。また、図７（ｃ）に示すようにポイントＰ２における結晶構造も、イットリアの単斜晶である。
図８（ａ）〜図８（ｄ）は、第２領域Ｒ２の領域Ｅにおける解析を示す写真図である。図８（ａ）及び図８（ｃ）は、解析したポイントを示すＴＥＭ像である。図８（ｂ）は、図８（ａ）に示したポイントＰ３における極微電子線回折の回折パターンを示す。図８（ｄ）は、図８（ｃ）に示したポイントＰ４における極微電子線回折の回折パターンを示す。
ポイントＰ１、Ｐ２に関する説明と同様にして、ポイントＰ３、Ｐ４における結晶構造を判定する。図８（ｂ）に示すようにポイントＰ３における結晶構造は、イットリアの立方晶である。また、図８（ｄ）に示すように、ポイントＰ４における結晶構造は、イットリアの立方晶である。
図９は、第１層における結晶粒子の結晶構造を示す表である。
領域Ａ〜Ｆのそれぞれにおいて、図７（ａ）〜図７（ｃ）及び図８（ａ）〜図８（ｄ）に関する説明と同様の解析を行った。図９は、各領域における２０ポイントの測定のうち２ポイント（２視野）の結晶構造を示す。結晶構造の解析において、「単斜晶リッチ」、「立方晶リッチ」、「混晶構造」などの結果は、２０ポイントの測定点から判定される。
領域Ａ及びＢは、「単斜晶リッチ」であり、領域Ｄ、Ｅ及びＦは、「立方晶リッチ」である。領域Ｃは、単斜晶と立方晶との混晶構造である。すなわち、例えば、第１領域Ｒ１は、単斜晶を主相とし、第２領域Ｒ２は立方晶を主相とする。なお、単斜晶が主相である状態とは、複数のポイント（例えば２０ポイント以上）における結晶構造解析を行ったときに、単斜晶であるポイントが、単斜晶以外の結晶構造であるポイントよりも多い状態をいう。同様に、立方晶が主相である状態とは、複数のポイントにおける結晶構造解析を行ったときに、立方晶であるポイントが、立方晶以外の結晶構造であるポイントよりも多い状態をいう。
単斜晶は、立方晶よりも歪んだ結晶構造である。すなわち、第２領域Ｒ２の結晶粒子に比べて、第１領域Ｒ１の結晶粒子及び混晶構造の領域の結晶粒子は、歪んでいる。これは、エアロゾルデポジション法により第１層２０を形成するときに、第１領域Ｒ１の結晶粒子が、第２領域Ｒ２の結晶粒子及び混晶構造の領域の結晶粒子よりも潰れていることを意味する。このため、第１層２０は、半導体製造装置用部材１２０の表面側において、緻密な構造を有する。これにより、耐プラズマ性を向上させることができる。また、第１層２０は、第２領域Ｒ２において、第１領域Ｒ１に比べて疎な構造を有する。第２領域Ｒ２が疎な構造であることにより、凹部１０ａ内の第１層２０とアルマイト基材１０との界面付近に生じる応力を緩和でき、剥離を防止できる。
図１０は、第１層における結晶子サイズを示す表である。
実施形態に係る第１層２０の５つの試料（試料１〜５）について結晶子サイズを算出した。各試料における立方晶相の結晶子サイズ（ｎｍ）と、単斜晶相の結晶子サイズ（ｎｍ）と、を算出した。
結晶子サイズを算出する際には以下の手順１から手順５を実施する。
（手順１）：アルマイト基材上に形成されたイットリウム化合物（第１層２０）のＸ線回折スペクトルを取得する。
（手順２）：Ｘ線回折スペクトルをＸ線回折ソフト（パナリティカル社のハイスコア）で読み込む。
（手順３）：Ｋ-α２線の除去を行う。
（手順４）：スムージングを行う。
（手順５）：以下のシェラーの式を用いて結晶子サイズの分析を行う。
Ｄ＝Ｋλ／（βｃｏｓθ）
ここで、Ｄは結晶子サイズであり、βはピーク半値幅（ラジアン（ｒａｄ））であり、θはブラッグ角（ｒａｄ）であり、λは測定に用いたＸ線の波長である。
シェラーの式において、βは、β＝（βｏｂｓ−βｓｔｄ）により算出される。βｏｂｓは、測定試料のＸ線回折ピークの半値幅であり、βｓｔｄは、標準試料のＸ線回折ピークの半値幅である。Ｋの値として０．９４を用いた。立方晶相の結晶子サイズには、(２２２)面のピークを使用する。単斜晶相の結晶子サイズには、（４０２）面のピークを使用する。ピークの分離には、ｐｓｅｕｄо−Ｖоｉｇｔ関数を採用した。
図１０に示すように、Ｘ線回折により求めた立方晶相の結晶子サイズ（平均粒子径）に比べて、Ｘ線回折により求めた単斜晶相の結晶子サイズ（平均粒子径）は、小さい。実施形態において、立方晶相の結晶子サイズは、８ナノメートル以上３９ナノメートル以下、より好ましくは１０ｎｍ以上２１ｎｍ以下であり、単斜晶相の結晶子サイズは、５ナノメートル以上１９ナノメートル以下、より好ましくは５ｎｍ以上１２ｎｍ以下である。これは、本来立方晶相である酸化イットリウムが、エアロゾルデポジション法により第１層２０を形成するときに、潰れて単斜晶相に変化したことを意味する。すなわち、第１層２０は、半導体製造装置用部材１２０の表面側において、緻密な構造を有する。これにより、耐プラズマ性を向上させることができる。
図１１（ａ）及び図１１（ｂ）は、第１層における疎な領域の面積率を示す表及びグラフ図である。
図１１（ａ）は、領域Ａ、Ｃ〜Ｆのそれぞれにおける、疎な領域の面積率（％）を示す表である。図１１（ｂ）は、図１１（ａ）に示した、疎な領域の面積率（％）をグラフで表したものである。
ここで「疎な領域の面積率（％）」とは、ある断面の面積に対する、当該断面中の疎な領域の面積の割合である。具体的な「疎な領域の面積率（％）」の算出について、図１２（ａ）〜図１３（ｄ）を参照して説明する。
図１２（ａ）〜図１３（ｄ）は、第１層の断面を表す写真図である。
疎な領域の面積率（％）を算出する際には、以下の手順１〜手順６を実施する。
（手順１）：第１層２０の断面のＴＥＭ像を画像解析ソフト（三谷商事株式会社のＷＩＮＲＯＯＦ）に取り込む。このＴＥＭ像の観察倍率は、２５万倍である。また、取り込むＴＥＭ像は、明視野像とする。
（手順２）：取り込んだ画像（ＴＥＭ像）のモノクロ化（グレースケール化）及び水平補正を実施する。
（手順３）：画像解析を行う領域をＲＯＩ設定で定義し、取り込んだＴＥＭ像から解析に不要な部分を除外する。このようにして、疎な領域の面積率（％）の算出に用いる観察範囲を選択できる。１つの観察範囲の大きさは、５００ｎｍ四方以上である。例えば、図１２（ａ）は、領域Ａの断面中の観察範囲（視野１）の写真図であり、図１２（ｂ）は、領域Ａの断面中の別の観察範囲（視野２）の写真図である。また、図１３（ａ）は、領域Ｅの断面中の観察範囲（視野１）の写真図であり、図１３（ｂ）は、領域Ｅの断面中の別の観察範囲（視野２）の写真図である。
（手順４）：画像の色を２５６階調で表現する。ここで黒の値を０とし、白の値を２５５とする。色が白いほど構造が疎であり、色が黒いほど構造が密である。そして、画像中の階調の値が１９０以上の領域（色が白又は白に近い領域）を選択し、着色する。
図１２（ｃ）は、図１２（ａ）の写真図において着色された領域を強調して示すため、図１２（ａ）の写真図の色を変更したものである。図１２（ｃ）中の濃い黒色で示した領域が手順４により着色された領域に相当する。同様に、図１２（ｄ）は、図１２（ｂ）の写真図において手順４によって着色された領域を示し、図１３（ｃ）は、図１３（ａ）の写真図において手順４によって着色された領域を示し、図１３（ｄ）は、図１３（ｂ）の写真図において手順４によって着色された領域を示す。
（手順５）：着色された領域に対して穴埋め処理を実施し、着色された領域中の穴（着色されていない箇所）を着色する。
（手順６）：１つの観察範囲の面積に対する、当該観察範囲中の着色された領域の面積の割合をソフトウェア上で算出し、疎な領域の面積率とする。すなわち、疎な領域の面積率（％）＝（観察範囲中の着色された領域の面積）／（観察範囲の面積）×１００、である。
上記の手順１〜６により、図１２（ａ）に示す観察範囲（視野１）における、疎な領域の面積率は、０．４％と算出される。また、図１２（ｂ）に示す観察範囲（視野２）における、疎な領域の面積率は、１．７％となる。このように第１領域Ｒ１（領域Ａ）においては、疎な領域の面積率は低く、第１領域Ｒ１は密な構造を有することが分かる。
同様にして領域Ｃ〜Ｆのそれぞれについても２視野ずつ、疎な領域の面積率（％）を算出し、その結果を図１１（ａ）及び図１１（ｂ）に示す。第１領域Ｒ１（領域Ａ）の疎な領域の面積率は、例えば０．４％以上１．７％以下である。第２領域Ｒ２（領域Ｄ〜Ｆ）の疎な領域の面積率は、例えば２．０％以上９．３％以下である。
以上により、第１層２０は、半導体製造装置用部材１２０の表面の第１領域Ｒ１において緻密な構造を有し、アルマイト基材１０側の第２領域Ｒ２において疎な構造を有することがわかる。
図１４は、実施形態に係る半導体製造装置用部材の断面を表す写真図である。
図１４は、図３と同様に、第１層２０及びアルマイト層１２のＺ軸方向に沿った断面を表す。凹部１０ａは、第１領域Ｒ１が設けられた第１部分４１と、第２領域Ｒ２が設けられた第２部分４２と、を有する。
第１部分４１と第２部分４２とは、Ｚ軸方向において並ぶ。第１部分４１は、凹部１０ａのうち上方に位置する部分、すなわち穴の浅い部分である。例えば、Ｘ−Ｙ平面内において、第１部分４１を形成するアルマイト基材１０の表面は、第１領域Ｒ１の一部を囲む。換言すれば、第１領域Ｒ１の一部は、第１部分４１内に位置する。例えば、第１部分４１は、凹部１０ａのうち第１領域Ｒ１と接する表面である。
第２部分４２は、第１部分４１の下方に位置する部分、すなわち穴の深い部分である。例えば、Ｘ−Ｙ平面内において、第２部分４２を形成するアルマイト基材１０の表面は、第２領域Ｒ２を囲む。換言すれば、第２領域Ｒ２は、第２部分４２内に位置する。例えば、第２部分４２は、凹部１０ａのうち第２領域Ｒ２と接する表面である。
図１４に示した断面における凹部１０ａの幅Ｗは、半導体製造装置用部材１２０の表面から離れるほど狭くなる。例えば、第２部分４２の幅Ｗ２は、第１部分４１の幅Ｗ１よりも狭い。なお、第１部分４１の幅Ｗ１は、例えば、第１領域Ｒ１を介してＸ軸方向において並ぶアルマイト層１２の表面間の距離と同等である。第２部分４２の幅Ｗ２は、例えば、第２領域Ｒ２を介してＸ軸方向において並ぶアルマイト層１２の表面間の距離と同等である。
凹部１０ａの幅Ｗが急減に変化する部分があると、その部分に応力が集中する。これに対して、実施形態に係る半導体製造装置用部材１２０においては、凹部１０ａの幅Ｗは、第１層２０からアルマイト基材１０へ向かう方向において、次第に狭くなる。これにより、凹部１０ａの幅Ｗが急激に変化することを抑制でき、凹部１０ａ内の第１層２０とアルマイト基材１０との界面付近に生じる応力の集中を抑制することができる。したがって、第１層２０がアルマイト基材１０から剥がれることを抑制でき、パーティクルを低減することができる。
図１５及び図１６は、実施形態に係る半導体製造装置用部材の断面を表す写真図である。
図１５及び図１６は、第１層２０及びアルマイト層１２のＺ軸方向に沿った断面Ｓを表す。
凹部１０ａ（第１部分４１）の開口ＯＰは、Ｚ軸方向に沿った断面において互いに離間した第１端部Ｅ１と第２端部Ｅ２とを有する。第１端部Ｅ１及び第２端部Ｅ２は、凹部１０ａのＸ軸方向における端部であり、凹部１０ａの開口ＯＰの上端部である。
第１端部Ｅ１及び第２端部Ｅ２のそれぞれは、第１直線Ｌ１とアルマイト層１２との接点である。なお、第１直線Ｌ１は、第１層２０とアルマイト層１２との境界において、凹部１０ａを跨いでアルマイト層１２に接する接線である。
Ｚ軸方向に沿った断面において、凹部１０ａは、Ｘ軸方向において互いに並ぶ右側部分ＲＰと左側部分ＬＰとを有する。右側部分ＲＰは、図１５に示す中央位置Ｃｐから見て一方側に位置し、左側部分ＬＰは、中央位置Ｃｐから見て他方側に位置する。なお、中央位置Ｃｐは、凹部１０ａ（第２部分４２）のＸ軸方向における中央の位置である。中央位置Ｃｐは、第１端部Ｅ１のＸ軸方向における位置と、第２端部Ｅ２のＸ軸方向における位置と、の間である。第１端部Ｅ１は、例えば、右側部分ＲＰのうち、最も第１層２０の表面２０２に近い点である。第２端部Ｅ２は、例えば、左側部分ＬＰのうち、最も第１層２０の表面２０２に近い点である。
図１５に示すように、第１端部Ｅ１と第２端部Ｅ２との間の距離を、第１部分４１の開口幅ＷＯとする。
または、図１６に示すように、円５０の頂点５０ｔを第１端部Ｅ１とし、円５１の頂点５１ｔを第２端部Ｅ２としてもよい。円５０は、凹部１０ａ内の第１層２０と、右側部分ＲＰと、の境界５３に接する内接円である。円５１は、凹部１０ａ内の第１層２０と、左側部分ＬＰと、の境界５４に接する内接円である。頂点５０ｔは、円５０のうち最も第１層２０の表面２０２に近い点であり、頂点５１ｔは、円５０のうち最も第１層２０の表面２０２に近い点である。なお、この例では、第２部分４２は、Ｘ−Ｙ平面に沿って延びる底面４２Ｂを有する。この場合、境界５３及び境界５４には、第１層２０と底面４２Ｂとの境界５５は含まれない。境界５３及び境界５４は、それぞれ、上（第１層２０の表面に向かう方向）に凸の曲線状である。
図１５に示すように、Ｚ軸方向に沿った断面において、底面４２Ｂは、第３端部Ｅ３及び第４端部Ｅ４を有する。第３端部Ｅ３は、中央位置Ｃｐから見て、第１端部Ｅ１と同じ側に位置する。つまり、第３端部Ｅ３は、右側部分ＲＰ上の点である。第４端部Ｅ４は、中央位置Ｃｐから見て、第２端部Ｅ２と同じ側に位置する。つまり、第４端部Ｅ４は、左側部分ＬＰ上の点である。第１端部Ｅ１と第３端部Ｅ３との間の距離は、第１端部Ｅ１と第４端部Ｅ４との間の距離よりも短い。
例えば、第３端部Ｅ３又は第４端部Ｅ４は、第２部分４２のうち、第１層２０の表面２０２から最も離れた点である。Ｚ軸方向に沿った断面において、第３端部Ｅ３と第４端部Ｅ４との間の距離を、底面４２Ｂの幅ＷＢとする。
また、図１５に示すように、第１端部Ｅ１と第２端部Ｅ２とを結ぶ直線（直線Ｌ１）と、第１端部Ｅ１と底面４２Ｂとを最短距離で結ぶ直線Ｌ２と、のなす角を角度θ１（°）とする。直線Ｌ２は、第１端部Ｅ１と第３端部Ｅ３とを結ぶ直線である。
なお、図１５、１６において、例えば、凹部１０ａが亀裂の場合、Ｘ−Ｙ平面内において亀裂が延びる方向と垂直な断面を観察する。言い換えれば、亀裂が延びる方向は、例えばＹ軸方向に対応する。
図１７は、実施形態に係る半導体製造装置用部材の第１層の形状を例示する表である。 実施形態に係る第１層２０の２５個の試料において、底面４２Ｂの幅ＷＢに対する、第１部分４１の開口幅ＷＯの比（ＷＯ／ＷＢ）を算出した。
図１７に示すように、比（ＷＯ／ＷＢ）は、１．１以上９．７以下である。つまり、実施形態において、開口幅ＷＯは、幅ＷＢの１．１倍以上９．７倍以下である。例えば、図１５に示した断面において、第１部分４１の開口幅ＷＯは１４．５μｍであり、底面４２Ｂの幅ＷＢは、３．５μｍであり、開口幅ＷＯは、幅ＷＢの４倍である。
比（ＷＯ／ＷＢ）が１の場合、第１部分４１の幅と第２部分４２の幅が等しい。この場合には、第１部分４１に応力が集中し、第１層２０がアルマイト基材１０から剥がれる恐れがある。これに対して、実施形態においては、比（ＷＯ／ＷＢ）は、１．１倍以上である。これにより、凹部１０ａ内の第１層２０とアルマイト基材１０との界面付近に生じる応力の集中を抑制することができる。したがって、第１層２０がアルマイト基材１０から剥がれることを抑制でき、パーティクルを低減することができる。
図１８は、実施形態に係る半導体製造装置用部材の第１層の形状を例示する表である。 実施形態に係る第１層２０の２５個の試料において、角度θ１を算出した。
図１８に示すように、実施形態において、角度θ１は、１０°以上８９°以下であり、より好ましくは１７°以上７３°以下である。これは、第１領域Ｒ１から第２領域Ｒ２へ向かって、凹部１０ａの幅が徐々に狭くなっている事を示している。これにより凹部１０ａの幅が急激に変化することを抑制でき、凹部１０ａ内の第１層２０とアルマイト基材１０との界面付近に生じる応力の集中を抑制することができる。したがって、第１層２０がアルマイト基材１０から剥がれることを抑制することができ、パーティクルを低減することができる。
また、図１４に示した断面において、凹部１０ａ内の第１層２０と、アルマイト基材１０と、の境界は曲線状であり、曲率を有する。例えば、仮想円Ｃ１、Ｃ２、Ｃ３は、それぞれ、凹部１０ａ内の前記第１層２０と、アルマイト基材１０と、の境界の一部を近似する。仮想円Ｃ１の半径は、１６．４μｍであり、仮想円Ｃ２の半径は、３．７μｍであり、仮想円Ｃ３の半径は、１６μｍである。なお、図１４に示した各仮想円は、一例である。図１６に示す断面観察において、凹部１０ａ内の第１層２０と、アルマイト基材１０と、の境界（境界５３又は境界５４）の曲率半径Ｒが求められる。曲率半径Ｒは、円５０又は円５１の半径である。境界５３又は境界５４の一部に凹凸がある場合など、境界が曲線形状ではない場合は、曲線形状を有する部分を近似した仮想円から曲率半径Ｒを求める。
図１９は、実施形態に係る半導体製造装置用部材の第１層の形状を例示する表である。 実施形態に係る第１層２０の２５個の試料において、曲率半径Ｒを算出した。
図１９に示すように、実施形態において、曲率半径Ｒは、０．４μｍ以上５０マイクロｍ未満である。
凹部１０ａ内の第１層２０とアルマイト基材１０との境界に不連続な変化があると、その部分に応力が集中する。これに対して、実施形態に係る半導体製造装置用部材１２０においては、凹部１０ａ内の第１層２０とアルマイト基材１０との境界は、曲線状であり曲率を有する。これにより、凹部１０ａ内の第１層２０とアルマイト基材１０との境界の不連続な変化が抑制され、応力の集中を抑制することができる。したがって、第１層２０がアルマイト基材１０から剥がれることを抑制できる。
第１領域Ｒ１の緻密さ及び第２領域Ｒ２の緻密さは、エアロゾルデポジション法による第１層２０の形成条件により、調整できる。例えば、アルマイト基材１０に噴射するエアロゾルの原料粉体を調整する。
例えば、体積基準による５０％平均粒径が１．０〜５．０μｍの酸化物微粒子（以下、第１の微粒子という）と、体積基準による５０％平均粒径が１μｍ未満の酸化物微粒子（以下、第２の微粒子という）と、を混合してエアロゾルの原料粉体とする。混合の割合は、第１の微粒子の個数：第２の微粒子の個数＝１：１〜１：１００である。第１の微粒子及び第２の微粒子のそれぞれには、例えば酸化イットリウムもしくは酸化アルミニウムを用いることができる。
第１の微粒子の粒径は大きいため、アルマイト基材１０に噴射されたときに第１の微粒子による衝突の衝撃は大きい。これにより、結晶粒子は歪み、緻密な層が形成できる。このように、粒径の小さい第２の微粒子に、粒径の大きい第１の微粒子を混ぜることで、第１領域Ｒ１を緻密にすることができる。
また、このようなエアロゾルデポジション法を用いることで、図１４〜図１９に関して説明したように、凹部１０ａ内の第１層２０とアルマイト基材１０との境界を曲線状とすることができる。例えば、エアロゾルに含まれる微粒子がアルマイト基材１０に衝突することによって、陽極酸化被膜の凹部（クラック）の角が変形し、凹部１０ａ内の第１層２０とアルマイト基材１０との境界が曲線状となる。
図２０（ａ）及び図２０（ｂ）は、実施形態に係る半導体製造装置用部材を例示する写真図である。
図２０（ａ）は、第１層２０を形成する前のアルマイト基材１０（アルマイト層１２）の表面を示す写真図である。図２０（ｂ）は、第１層２０を形成した後の第１層２０の表面を示す写真図である。図２０（ｂ）における観察範囲は、図２０（ａ）における観察範囲と略同じである。観察には、レーザ顕微鏡（オリンパス社のＬＳ４００）を用いた。
図２０（ａ）に示したように、アルマイト層１２の表面には、凹部１２Ａ〜１２Ｄが観察される。また、図２０（ｂ）に示したように、第１層２０の表面には、複数の凹部１０ａ（凹部１０Ａ〜１０Ｄ）が観察される。
凹部１０Ａ〜１０Ｄは、それぞれ、凹部１２Ａ〜１２Ｄに対応する。すなわち、凹部１０Ａ、１０Ｂ、１０Ｃ、１０Ｄは、それぞれ、凹部１２Ａ、１２Ｂ、１２Ｃ、１２Ｄの上に第１層２０が形成されることにより、形成される。
平面視において、凹部１０Ａ〜１０Ｄの面積は、それぞれ、凹部１２Ａ〜１２Ｄの面積よりも大きい。例えば、エアロゾルに含まれる微粒子の衝突によって、アルマイト層１２の凹部の角が変形し、凹部が拡大すると考えられる。凹部１０ａ（凹部１０Ａ〜１０Ｄ）の形状は、エアロゾルデポジション法による第１層２０の形成条件により、調整できる。例えば、上述のようなエアロゾルの原料粉体の調整などを行う。
以上、本発明の実施の形態について説明した。しかし、本発明はこれらの記述に限定されるものではない。前述の実施の形態に関して、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、アルマイト基材、第１層などの形状、寸法、材質、配置などは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
１０ アルマイト基材、 １０Ａ〜１０Ｄ 凹部、 １０ａ 凹部、 １０ｂ 凸部、 １１ 部材、 １２ アルマイト層、 １２Ａ〜１２Ｄ 凹部、 ２０ 第１層、 ４１ 第１部分、 ４２ 第２部分、４２Ｂ 底面、 ５０、５１ 円、 ５３、５４、５５ 境界、 １００ 半導体製造装置、 １１０ チャンバ、 １２０ 半導体製造装置用部材、 １６０ 静電チャック、 １９１ 領域、 ２０１ 面、 ２０２ 表面、 ２１０ ウェーハ、 ２２１ パーティクル、θ１ 角度、 Ｅ１〜Ｅ４ 第１〜第４端部、 ＯＰ 開口、 Ｒ 曲率半径、 Ｒ１ 第１領域、 Ｒ２ 第２領域、 ＷＢ 幅、 ＷＯ 開口幅
第４の発明は、凹部を含むアルマイト基材と、前記アルマイト基材上に形成されイットリウム化合物を含む第１層と、を備え、前記第１層は、第１領域と、前記凹部内に設けられ、前記第１領域と前記アルマイト基材との間に位置する第２領域と、を有し、前記第１領域は、前記第２領域よりも緻密であることを特徴とする半導体製造装置用部材である。
第５の発明は、第４の発明において、前記第１領域の断面の面積に対する、前記第１領域の前記断面中の疎な領域の面積の割合は、０．４％以上１．７％以下であり、前記第２領域の断面の面積に対する、前記第２領域の前記断面中の疎な領域の面積の割合は、２．０％以上であることを特徴とする半導体製造装置用部材である。
第６の発明は、凹部を有するアルマイト基材と、前記アルマイト基材上に形成されイットリウム化合物を含む第１層と、を備え、前記第１層は、第１領域と、前記凹部内に設けられ、前記第１領域と前記アルマイト基材との間に位置する第２領域と、を有し、前記凹部は、前記第１領域が設けられた第１部分と、前記第２領域が設けられた第２部分と、を有し、積層方向に沿った断面において、前記第２部分の幅は、前記第１部分の幅よりも狭いことを特徴とする半導体製造装置用部材である。
第７の発明は、第６の発明において、前記第２部分は、前記積層方向に対して垂直な平面に沿う底面を有し、前記断面において、前記底面の幅に対する、前記第１部分の開口幅の比は、１．１倍以上であることを特徴とする半導体製造装置用部材である。
第８の発明は、第６または第７の発明において、前記第１層は、前記アルマイト基材と接する面とは反対側の表面を有し、前記断面における前記凹部の幅は、前記表面から離れるほど狭くなることを特徴とする半導体製造装置用部材である。
第９の発明は、第６の発明において、前記凹部の開口は、前記断面において、互いに離間した第１端部と第２端部とを有し、前記第２部分は、前記積層方向に対して垂直な平面に沿う底面を有し、前記断面において、前記第１端部と前記第２端部とを結ぶ直線と、前記第１端部と前記底面とを最短で結ぶ直線と、のなす角は、１０°以上８９°以下であることを特徴とする半導体製造装置用部材である。
第１０の発明は、第６〜９のいずれか１つの発明において、前記断面において、前記凹部内の前記第１層と、前記アルマイト基材と、の境界は曲線状であることを特徴とする半導体製造装置用部材である。
第１１の発明は、第６〜１０のいずれか１つの発明において、前記断面において、前記凹部内の前記第１層と、前記アルマイト基材と、の境界は曲率を有することを特徴とする半導体製造装置用部材である。
第１２の発明は、第６〜１１のいずれか１つの発明において、前記断面において、前記凹部内の前記第１層と、前記アルマイト基材と、の境界の曲率半径は、０．４マイクロメートル以上であることを特徴とする半導体製造装置用部材である。

Claims (13)

  1. 凹部を含むアルマイト基材と、
    前記アルマイト基材上に形成されイットリウム化合物を含む第１層と、
    を備え、
    前記第１層は、
    第１領域と、
    前記凹部内に設けられ、前記第１領域と前記アルマイト基材との間に位置する第２領域と、
    を有し、
    前記第１領域における平均粒子径は、前記第２領域における平均粒子径よりも短いことを特徴とする半導体製造装置用部材。
  2. 前記第１領域の前記平均粒子径は、１０ナノメートル以上１９ナノメートル以下であり、
    前記第２領域の前記平均粒子径は、２０ナノメートル以上４３ナノメートル以下であることを特徴とする請求項１記載の半導体製造装置用部材。
  3. 凹部を含むアルマイト基材と、
    前記アルマイト基材上に形成され酸化イットリウムを含む第１層と、
    を備え、
    前記第１層は、
    第１領域と、
    前記凹部内に設けられ、前記第１領域と前記アルマイト基材との間に位置する第２領域と、
    を有し、
    前記第１領域は、単斜晶を主相とし、
    前記第２領域は、立方晶を主相とすることを特徴とする半導体製造装置用部材。
  4. 凹部を含むアルマイト基材と、
    前記アルマイト基材上に形成され酸化イットリウムを含む第１層と、
    を備え、
    前記第１層中の立方晶相の結晶子サイズは、８ナノメートル以上３９ナノメートル以下であり、
    前記第１層中の斜方晶相の結晶子サイズは、５ナノメートル以上１９ナノメートル以下であることを特徴とする半導体製造装置用部材。
  5. 凹部を含むアルマイト基材と、
    前記アルマイト基材上に形成されイットリウム化合物を含む第１層と、
    を備え、
    前記第１層は、
    第１領域と、
    前記凹部内に設けられ、前記第１領域と前記アルマイト基材との間に位置する第２領域と、
    を有し、
    前記第１領域は、前記第２領域よりも緻密であることを特徴とする半導体製造装置用部材。
  6. 前記第１領域の断面の面積に対する、前記第１領域の前記断面中の疎な領域の面積の割合は、０．４％以上１．７％以下であり、
    前記第２領域の断面の面積に対する、前記第２領域の前記断面中の疎な領域の面積の割合は、２．０％以上であることを特徴とする請求項５記載の半導体製造装置用部材。
  7. 凹部を有するアルマイト基材と、
    前記アルマイト基材上に形成されイットリウム化合物を含む第１層と、
    を備え、
    前記第１層は、
    第１領域と、
    前記凹部内に設けられ、前記第１領域と前記アルマイト基材との間に位置する第２領域と、
    を有し、
    前記凹部は、前記第１領域が設けられた第１部分と、前記第２領域が設けられた第２部分と、を有し、
    積層方向に沿った断面において、前記第２部分の幅は、前記第１部分の幅よりも狭いことを特徴とする半導体製造装置用部材。
  8. 前記第２部分は、前記積層方向に対して垂直な平面に沿う底面を有し、
    前記断面において、前記底面の幅に対する、前記第１部分の開口幅の比は、１．１倍以上であることを特徴とする請求項７記載の半導体製造装置用部材。
  9. 前記第１層は、前記アルマイト基材と接する面とは反対側の表面を有し、
    前記断面における前記凹部の幅は、前記表面から離れるほど狭くなることを特徴とする請求項７または８に記載の半導体製造装置用部材。
  10. 前記凹部の開口は、前記断面において、互いに離間した第１端部と第２端部とを有し、
    前記第２部分は、前記積層方向に対して垂直な平面に沿う底面を有し、
    前記断面において、前記第１端部と前記第２端部とを結ぶ直線と、前記第１端部と前記底面とを最短で結ぶ直線と、のなす角は、１０°以上８９°以下であることを特徴とする請求項７記載の半導体製造装置用部材。
  11. 前記断面において、前記凹部内の前記第１層と、前記アルマイト基材と、の境界は曲線状であることを特徴とする請求項７〜１０のいずれか１つに記載の半導体製造装置用部材。
  12. 前記断面において、前記凹部内の前記第１層と、前記アルマイト基材と、の境界は曲率を有することを特徴とする請求項７〜１１のいずれか１つに記載の半導体製造装置用部材。
  13. 前記断面において、前記凹部内の前記第１層と、前記アルマイト基材と、の境界の曲率半径は、０．４マイクロメートル以上であることを特徴とする請求項７〜１２のいずれか１つに記載の半導体製造装置用部材。
JP2017173746A 2016-09-13 2017-09-11 半導体製造装置用部材 Active JP6331181B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020187020796A KR102093678B1 (ko) 2016-09-13 2017-09-12 반도체 제조 장치용 부재
PCT/JP2017/032851 WO2018051974A1 (ja) 2016-09-13 2017-09-12 半導体製造装置用部材
TW106131172A TWI643978B (zh) 2016-09-13 2017-09-12 半導體製造裝置用構件
CN201780017901.3A CN108780750B (zh) 2016-09-13 2017-09-12 半导体制造装置用部件
US16/127,923 US11295934B2 (en) 2016-09-13 2018-09-11 Member for semiconductor manufacturing device
US17/499,256 US20220028657A1 (en) 2016-09-13 2021-10-12 Member for semiconductor manufacturing device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016178671 2016-09-13
JP2016178671 2016-09-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018086239A Division JP2018137476A (ja) 2016-09-13 2018-04-27 半導体製造装置用部材

Publications (2)

Publication Number Publication Date
JP2018046278A true JP2018046278A (ja) 2018-03-22
JP6331181B2 JP6331181B2 (ja) 2018-05-30

Family

ID=61695216

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017173746A Active JP6331181B2 (ja) 2016-09-13 2017-09-11 半導体製造装置用部材
JP2018086239A Pending JP2018137476A (ja) 2016-09-13 2018-04-27 半導体製造装置用部材

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018086239A Pending JP2018137476A (ja) 2016-09-13 2018-04-27 半導体製造装置用部材

Country Status (4)

Country Link
JP (2) JP6331181B2 (ja)
KR (1) KR102093678B1 (ja)
CN (1) CN108780750B (ja)
TW (1) TWI643978B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020141124A (ja) * 2019-02-27 2020-09-03 Toto株式会社 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
JP2020141123A (ja) * 2019-02-27 2020-09-03 Toto株式会社 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
JP2020141128A (ja) * 2019-02-27 2020-09-03 Toto株式会社 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
US11142829B2 (en) 2019-02-27 2021-10-12 Toto Ltd. Semiconductor manufacturing apparatus member, and display manufacturing apparatus and semiconductor manufacturing apparatus comprising semiconductor manufacturing apparatus member
CN114256047A (zh) * 2020-09-25 2022-03-29 中微半导体设备(上海)股份有限公司 半导体零部件、涂层形成方法和等离子体反应装置
US11424140B2 (en) 2019-10-10 2022-08-23 Samsung Electronics Co., Ltd. Member, method of manufacturing the same, apparatus for manufacturing the same, and semiconductor manufacturing apparatus
JP2022166811A (ja) * 2021-04-21 2022-11-02 Toto株式会社 半導体製造装置用部材及び半導体製造装置
US11749507B2 (en) 2021-04-21 2023-09-05 Toto Ltd. Semiconductor manufacturing apparatus member and semiconductor manufacturing apparatus
US12051568B2 (en) 2019-02-27 2024-07-30 Toto Ltd. Semiconductor manufacturing apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020132947A (ja) * 2019-02-20 2020-08-31 日本特殊陶業株式会社 膜付き部材及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006182570A (ja) * 2004-12-24 2006-07-13 Kyocera Corp 耐食性部材およびその製造方法並びに半導体・液晶製造装置用部材
WO2007026739A1 (ja) * 2005-08-31 2007-03-08 Kyocera Corporation 耐食性部材、これを用いた処理装置および試料処理方法ならびに耐食性部材の製造方法
JP2016008352A (ja) * 2014-06-26 2016-01-18 Toto株式会社 耐プラズマ性部材
JP2016102264A (ja) * 2014-06-26 2016-06-02 Toto株式会社 耐プラズマ性部材

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4006535B2 (ja) 2003-11-25 2007-11-14 独立行政法人産業技術総合研究所 半導体または液晶製造装置部材およびその製造方法
JP2012057251A (ja) * 2010-08-13 2012-03-22 Toshiba Corp 保護膜とその形成方法、並びに半導体製造装置およびプラズマ処理装置
JP5888458B2 (ja) * 2014-06-26 2016-03-22 Toto株式会社 耐プラズマ性部材及びその製造方法
JP6714978B2 (ja) 2014-07-10 2020-07-01 東京エレクトロン株式会社 プラズマ処理装置用の部品、プラズマ処理装置、及びプラズマ処理装置用の部品の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006182570A (ja) * 2004-12-24 2006-07-13 Kyocera Corp 耐食性部材およびその製造方法並びに半導体・液晶製造装置用部材
WO2007026739A1 (ja) * 2005-08-31 2007-03-08 Kyocera Corporation 耐食性部材、これを用いた処理装置および試料処理方法ならびに耐食性部材の製造方法
JP2016008352A (ja) * 2014-06-26 2016-01-18 Toto株式会社 耐プラズマ性部材
JP2016102264A (ja) * 2014-06-26 2016-06-02 Toto株式会社 耐プラズマ性部材

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7089707B2 (ja) 2019-02-27 2022-06-23 Toto株式会社 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
US11939678B2 (en) 2019-02-27 2024-03-26 Toto Ltd. Method of making a semiconductor manufacturing apparatus member
JP2020141128A (ja) * 2019-02-27 2020-09-03 Toto株式会社 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
JP2021077900A (ja) * 2019-02-27 2021-05-20 Toto株式会社 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
JP2020141124A (ja) * 2019-02-27 2020-09-03 Toto株式会社 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
US11142829B2 (en) 2019-02-27 2021-10-12 Toto Ltd. Semiconductor manufacturing apparatus member, and display manufacturing apparatus and semiconductor manufacturing apparatus comprising semiconductor manufacturing apparatus member
JP2020141123A (ja) * 2019-02-27 2020-09-03 Toto株式会社 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
US20220139676A1 (en) * 2019-02-27 2022-05-05 Toto Ltd. Method of making a semiconductor manufacturing apparatus member
JP2021077899A (ja) * 2019-02-27 2021-05-20 Toto株式会社 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
US12051568B2 (en) 2019-02-27 2024-07-30 Toto Ltd. Semiconductor manufacturing apparatus
US11424140B2 (en) 2019-10-10 2022-08-23 Samsung Electronics Co., Ltd. Member, method of manufacturing the same, apparatus for manufacturing the same, and semiconductor manufacturing apparatus
CN114256047A (zh) * 2020-09-25 2022-03-29 中微半导体设备(上海)股份有限公司 半导体零部件、涂层形成方法和等离子体反应装置
CN114256047B (zh) * 2020-09-25 2023-12-22 中微半导体设备(上海)股份有限公司 半导体零部件、涂层形成方法和等离子体反应装置
US11749507B2 (en) 2021-04-21 2023-09-05 Toto Ltd. Semiconductor manufacturing apparatus member and semiconductor manufacturing apparatus
JP7197036B2 (ja) 2021-04-21 2022-12-27 Toto株式会社 半導体製造装置用部材及び半導体製造装置
JP2022166811A (ja) * 2021-04-21 2022-11-02 Toto株式会社 半導体製造装置用部材及び半導体製造装置

Also Published As

Publication number Publication date
JP2018137476A (ja) 2018-08-30
KR20180096734A (ko) 2018-08-29
KR102093678B1 (ko) 2020-03-26
TWI643978B (zh) 2018-12-11
JP6331181B2 (ja) 2018-05-30
CN108780750A (zh) 2018-11-09
TW201812098A (zh) 2018-04-01
CN108780750B (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
JP6331181B2 (ja) 半導体製造装置用部材
WO2018051974A1 (ja) 半導体製造装置用部材
KR102242191B1 (ko) 반도체 제조 장치용 부재, 및 반도체 제조 장치용 부재를 구비한 반도체 제조 장치, 및 디스플레이 제조 장치
US10618847B2 (en) Structure
JP7089707B2 (ja) 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
KR102266658B1 (ko) 용사용 이트륨계 과립 분말 및 이를 이용한 용사 피막
CN106460190A (zh) 耐等离子体性构件
US20220186355A1 (en) Method of producing thermal spray coating using the yittrium powder and the yittrium coating produced by the mothod
JP2023502597A (ja) プラズマ耐性酸化イットリウムアルミニウム体
US11473181B2 (en) Yittrium granular powder for thermal spray and thermal spray coating produced using the same
JP2018082154A (ja) 構造物
JP2021077900A (ja) 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
US20180354859A1 (en) Structure
JP2009029686A (ja) 耐食性部材およびその製造方法ならびに処理装置
CN111627790A (zh) 半导体制造装置构件、半导体制造装置、显示器制造装置
WO2023162743A1 (ja) 複合構造物および複合構造物を備えた半導体製造装置
CN113582678B (zh) 复合结构物以及具备复合结构物的半导体制造装置
JP2023124887A (ja) 複合構造物および複合構造物を備えた半導体製造装置
JP2023124888A (ja) 複合構造物および複合構造物を備えた半導体製造装置
JP2023124889A (ja) 複合構造物および複合構造物を備えた半導体製造装置
JP2023124885A (ja) 複合構造物および複合構造物を備えた半導体製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170925

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170925

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20171127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180412

R150 Certificate of patent or registration of utility model

Ref document number: 6331181

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150