CN108780750A - 半导体制造装置用部件 - Google Patents

半导体制造装置用部件 Download PDF

Info

Publication number
CN108780750A
CN108780750A CN201780017901.3A CN201780017901A CN108780750A CN 108780750 A CN108780750 A CN 108780750A CN 201780017901 A CN201780017901 A CN 201780017901A CN 108780750 A CN108780750 A CN 108780750A
Authority
CN
China
Prior art keywords
region
layer
pellumina
base material
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780017901.3A
Other languages
English (en)
Other versions
CN108780750B (zh
Inventor
新田安隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toto Ltd
Original Assignee
Toto Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toto Ltd filed Critical Toto Ltd
Priority claimed from PCT/JP2017/032851 external-priority patent/WO2018051974A1/ja
Publication of CN108780750A publication Critical patent/CN108780750A/zh
Application granted granted Critical
Publication of CN108780750B publication Critical patent/CN108780750B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H01J37/32495—Means for protecting the vessel against plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C24/00—Coating starting from inorganic powder
    • C23C24/02—Coating starting from inorganic powder by application of pressure only
    • C23C24/04—Impact or kinetic deposition of particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/02—Details
    • H01J2237/0203—Protection arrangements
    • H01J2237/0213—Avoiding deleterious effects due to interactions between particles and tube elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供一种半导体制造装置用部件。具体而言，半导体制造装置用部件具备包含凹部的氧化铝膜基材、形成在所述氧化铝膜基材上且包含钇化合物的第1层，其特征在于，所述第1层具有第1区域、设置在所述凹部内且位于所述第1区域和所述氧化铝膜基材之间的第2区域，所述第1区域中的平均粒径比所述第2区域中的平均粒径更短。

Description

半导体制造装置用部件
技术领域
本发明的形态通常涉及半导体制造装置用部件。
背景技术
在半导体器件的制造工序中，使用有在腔室内进行干法刻蚀、溅射及CVD(Chemical Vapor Deposition：化学气相沉积)等处理的半导体制造装置。在该腔室内，存在有从被加工物、腔室的内壁等产生微粒的情况。由于这样的微粒成为所制造的半导体器件的成品率下降的主要原因，因此需要减少微粒。
为了减少微粒，使用在腔室或其周围的半导体制造装置用部件需要有耐等离子体性。因此，使用有用耐等离子体性优异的被膜(层)对半导体制造装置用部件的表面进行包覆的方法。例如，使用有在基材的表面上形成有氧化钇喷涂膜的部件。可是，存在有在喷涂膜上产生有龟裂、剥离的情况，因而耐久性不足。由于被膜的剥离或从被膜的脱粒成为产生微粒的主要原因，因此需要抑制被膜与基材的剥离。与此相反，在专利文献1中，公开有使用有陶瓷膜的半导体或液晶制造装置部件(专利文献1)，所述陶瓷膜通过气溶胶沉积法而形成。
近来，半导体器件的微细化在发展，因而需要控制纳米级别的微粒。
专利文献1：日本特开2005-158933号公报
发明内容
本发明所要解决的技术问题是提供一种能够减少微粒的半导体制造装置用部件。
第1发明为一种半导体制造装置用部件，具备：氧化铝膜基材，包含凹部；及第1层，形成在所述氧化铝膜基材上，包含钇化合物，其特征在于，所述第1层具有：第1区域；及第2区域，设置在所述凹部内，位于所述第1区域和所述氧化铝膜基材之间，所述第1区域中的平均粒径比所述第2区域中的平均粒径更短。
根据该半导体制造装置用部件，靠近表面的第1区域的平均粒径比第2区域的平均粒径更小。即，第1层在半导体制造装置用部件的表面侧的第1区域中具有致密的结构。由此，能够使耐等离子体性提高。此外，第1层在凹部内的第2区域中具有比第1区域更疏松的结构。由于第2区域为疏松的结构，因此能够释放并缓和产生在凹部内的第1层与氧化铝膜基材的界面附近的应力。由此，能够抑制第1层从氧化铝膜基材剥落。通过上述，能够减少微粒。
第2发明为一种半导体制造装置用部件，其特征在于，在第1发明中，所述第1区域的所述平均粒径为10纳米以上19纳米以下，所述第2区域的所述平均粒径为20纳米以上43纳米以下。
根据该半导体制造装置用部件，第1层在半导体制造装置用部件的表面侧的第1区域中具有致密的结构。由此，能够使耐等离子体性提高。此外，第1层在凹部内的第2区域中具有疏松的结构。由此，能够缓和产生在凹部内的第1层与氧化铝膜基材的界面附近的应力，从而抑制第1层从氧化铝膜基材剥落。通过上述，能够减少微粒。
第3发明为一种半导体制造装置用部件，具备：氧化铝膜基材，包含凹部；及第1层，形成在所述氧化铝膜基材上，包含氧化钇，其特征在于，所述第1层具有：第1区域；第2区域，设置在所述凹部内，位于所述第1区域和所述氧化铝膜基材之间，所述第1区域以单斜晶为主相，所述第2区域以立方晶为主相。
根据该半导体制造装置用部件，与第2区域的结晶粒子相比，第1区域的结晶粒子发生变形。即，与第2区域的结晶粒子相比，第1区域的结晶粒子具有压扁的形状。因此，氧化钇层在半导体制造装置用部件的表面侧具有致密的结构。由此，能够使耐等离子体性提高。此外，第1层在凹部内的第2区域中具有比第1区域更疏松的结构。由于第2区域为疏松的结构，因此能够缓和产生在凹部内的第1层与氧化铝膜基材的界面附近的应力，从而抑制第1层从氧化铝膜基材剥落。通过上述，能够减少微粒。
第4发明为一种半导体制造装置用部件，具备：氧化铝膜基材，包含凹部；及第1层，形成在所述氧化铝膜基材上，包含氧化钇，其特征在于，所述第1层中的立方晶相的结晶尺寸为8纳米以上39纳米以下，所述第1层中的斜方晶相的结晶尺寸为5纳米以上19纳米以下。
根据该半导体制造装置用部件，与第1层中的立方晶相的结晶尺寸相比，第1层中的单斜晶相的结晶尺寸更小。即，单斜晶相具有致密的结构。由于第1层具有致密的单斜晶相，因此能够提高耐等离子体性，减少微粒。
第5发明为一种半导体制造装置用部件，具备：氧化铝膜基材，包含凹部；及第1层，形成在所述氧化铝膜基材上，包含钇化合物，其特征在于，所述第1层具有：第1区域；及第2区域，设置在所述凹部内，位于所述第1区域和所述氧化铝膜基材之间，所述第1区域比所述第2区域更致密。
根据该半导体制造装置用部件，第1层在半导体制造装置用部件的表面侧的第1区域中具有致密的结构。由此，能够使耐等离子体性提高。此外，第1层在凹部内的第2区域中具有疏松的结构。由此，能够缓和产生在凹部内的第1层与氧化铝膜基材的界面附近的应力，从而抑制第1层从氧化铝膜基材剥落。通过上述，能够减少微粒。
第6发明为一种半导体制造装置用部件，其特征在于，在第5发明中，相对于所述第1区域的截面的面积的所述第1区域的所述截面中的疏松区域的面积的比例为0.4％以上1.7％以下，相对于所述第2区域的截面的面积的所述第2区域的所述截面中的疏松区域的面积的比例为2.0％以上。
根据该半导体制造装置用部件，第1层在半导体制造装置用部件的表面侧的第1区域中具有致密的结构。由此，能够使耐等离子体性提高。此外，第1层在凹部内的第2区域中具有疏松的结构。由此，能够缓和产生在凹部内的第1层与氧化铝膜基材的界面附近的应力，从而抑制第1层从氧化铝膜基材剥落。通过上述，能够减少微粒。
第7发明为一种半导体制造装置用部件，具备：氧化铝膜基材，具有凹部；及第1层，形成在所述氧化铝膜基材上，包含钇化合物，其特征在于，所述第1层具有：第1区域；及第2区域，设置在所述凹部内，位于所述第1区域和所述氧化铝膜基材之间，所述凹部具有设置有所述第1区域的第1部分、设置有所述第2区域的第2部分，在沿着层叠方向的截面上，所述第2部分的宽度比所述第1部分的宽度更窄。
根据该半导体制造装置用部件，能够抑制凹部的宽度的剧烈变化，从而能够抑制产生在凹部内的第1层与氧化铝膜基材的界面附近的应力的集中。因而，能够抑制第1层从氧化铝膜基材剥落，从而能够减少微粒。
第8发明为一种半导体制造装置用部件，其特征在于，在第7发明中，所述第2部分具有沿着垂直于所述层叠方向的平面的底面，且在所述截面上，所述第1部分的开口宽度相对于所述底面的宽度的比为1.1倍以上。
根据该半导体制造装置用部件，能够抑制凹部的宽度的剧烈变化，从而能够抑制产生在凹部内的第1层与氧化铝膜基材的界面附近的应力的集中。因而，能够抑制第1层从氧化铝膜基材剥落，从而能够减少微粒。
第9发明为一种半导体制造装置用部件，其特征在于，在第7或第8发明中，所述第1层具有与所述第1层与所述氧化铝膜基材接触的面相反侧的表面，所述截面上的所述凹部的宽度越离开所述表面则变得越窄。
根据该半导体制造装置用部件，能够抑制产生在凹部内的第1层与氧化铝膜基材的界面附近的应力的集中。因而，能够抑制第1层从氧化铝膜基材剥落。
第10发明为一种半导体制造装置用部件，其特征在于，在第7发明中，所述凹部的开口在所述截面上具有相互离开的第1端部和第2端部，所述第2部分具有沿着垂直于所述层叠方向的平面的底面，在所述截面上，连结所述第1端部和所述第2端部的直线与最短连结所述第1端部和所述底面的直线所生成的角度为10°以上89°以下。
根据该半导体制造装置用部件，能够抑制凹部的宽度的剧烈变化，从而能够抑制产生在凹部内的第1层与氧化铝膜基材的界面附近的应力的集中。因而，能够抑制第1层从氧化铝膜基材剥落，从而能够减少微粒。
第11发明为一种半导体制造装置用部件，其特征在于，在第7～10的任意1项发明中，在所述截面上，所述凹部内的所述第1层与所述氧化铝膜基材的边界为曲线状。
根据该半导体制造装置用部件，可抑制凹部内的第1层与氧化铝膜基材的边界的不连续的变化，从而能够抑制产生在凹部内的第1层与氧化铝膜基材的界面附近的应力的集中。因而，能够第1层抑制从氧化铝膜基材剥落。
第12的发明为一种半导体制造装置用部件，其特征在于，在第7～11的任意1项发明中，在所述截面上，所述凹部内的所述第1层与所述氧化铝膜基材的边界具有曲率。
根据该半导体制造装置用部件，可抑制凹部内的第1层与氧化铝膜基材的边界的不连续的变化，从而能够抑制产生在凹部内的第1层与氧化铝膜基材的界面附近的应力的集中。因而，能够抑制第1层从氧化铝膜基材剥落。
第13的发明为一种半导体制造装置用部件，其特征在于，在第7～12的任意1项发明中，在所述截面上，所述凹部内的所述第1层与所述氧化铝膜基材的边界的曲率半径为0.4微米以上。
根据该半导体制造装置用部件，可抑制凹部的宽度的剧烈变化，从而能够抑制产生在凹部内的第1层与氧化铝膜基材的界面附近的应力的集中。因而，能够抑制第1层从氧化铝膜基材剥落，从而能够减少微粒。
附图说明
图1是例示具有实施方式所涉及的半导体制造装置用部件的半导体制造装置的剖视图。
图2(a)及图2(b)是例示实施方式所涉及的半导体制造装用部件的剖视图。
图3是表示实施方式所涉及的半导体制造装置用部件的截面的照片。
图4是表示第1层的截面的照片。
图5是表示第1层的截面的照片。
图6(a)及图6(b)是表示第1层中的粒径的表及曲线图。
图7(a)～图7(c)是例示第1层中的结晶粒子的结构分析的照片。
图8(a)～图8(d)是例示第1层中的结晶粒子的结构分析的照片。
图9是表示第1层中的结晶粒子的结晶结构的表。
图10是表示第1层中的结晶尺寸的表。
图11(a)及图11(b)是表示第1层中的疏松区域的面积率的表及曲线图。
图12(a)～图12(d)是表示第1层的截面的照片。
图13(a)～图13(d)是表示第1层的截面的照片。
图14是表示实施方式所涉及的半导体制造装置用部件的截面的照片。
图15是表示实施方式所涉及的半导体制造装置用部件的截面的照片。
图16是表示实施方式所涉及的半导体制造装置用部件的截面的照片。
图17是例示实施方式所涉及的半导体制造装置用部件的第1层的形状的表。
图18是例示实施方式所涉及的半导体制造装置用部件的第1层的形状的表。
图19是例示实施方式所涉及的半导体制造装置用部件的第1层的形状的表。
图20(a)及图20(b)是例示实施方式所涉及的半导体制造装置用部件的照片。
符号说明
10-氧化铝膜基材；10A～10D-凹部；10a-凹部；10b-凸部；11-部件；12-氧化铝膜层；12A～12D-凹部；20-第1层；41-第1部分；42-第2部分、42B-底面；50、51-圆；53、54、55-边界；100-半导体制造装置；110-腔室；120-半导体制造装置用部件；160-静电吸盘；191-区域；201-面；202-表面；210-晶圆；221-微粒、θ1-角度；E1～E4-第1～第4端部；OP-开口；R-曲率半径；R1-第1区域；R2-第2区域；WB-宽度；WO-开口宽度。
具体实施方式
下面，参照附图对本发明的实施的方式进行说明。另外，对各附图中相同的构成要素标注相同的符号并适当省略详细的说明。
图1是例示具有实施方式所涉及的半导体制造装置用部件的半导体制造装置的剖视图。
图1所示的半导体制造装置100具备腔室110、半导体制造装置用部件120、静电吸盘160。半导体制造装置用部件120例如被称为顶板等，被设置在腔室110的内部的上部。静电吸盘160被设置在腔室110的内部的下部。即，半导体制造装置用部件120在腔室110的内部被设置静电吸盘160之上。晶圆210等被吸附物被载放在静电吸盘160之上。
在半导体制造装置100上，供给有高频电，如图1所示的箭头A1所示，例如卤素气体等原材料气体被导入腔室110的内部。于是，导入到腔室110的内部的原材料气体在静电吸盘160和半导体制造装置用部件120之间的区域191中进行等离子化。
于此，当在腔室110的内部，产生的微粒221附着于晶圆210时，则存在有在制造的半导体器件上产生缺陷的情况。于是，存在有半导体器件的成品率及生产性下降的情况。因此，对于半导体制造装置用部件120，需要耐等离子体性。
另外，实施方式所涉及的半导体制造装置用部件也可以为配置于腔室内的上部以外的位置或腔室周围的部件。此外，使用半导体制造装置用部件的半导体制造装置不局限于图1的例子，包含进行退火、蚀刻、溅射、CVD等处理的任意的半导体制造装置(半导体处理装置)。
图2(a)及图2(b)是例示实施方式所涉及的半导体制造装用部件的剖视图。
如图2(a)所示，半导体制造装置用部件具有氧化铝膜基材10、第1层20。
在以下的说明中，将氧化铝膜基材10与第1层20的层叠方向作为Z轴方向。将垂直于Z轴方向的1个方向作为X轴方向。将垂直于Z轴方向及X轴方向的方向作为Y轴方向。
氧化铝膜基材10具有部件11、设置在部件11之上的氧化铝膜层12。在部件11的材料中，例如使用了铝或铝合金。氧化铝膜层12包含氧化铝(Al2O3)。氧化铝膜层12通过对部件11施以氧化铝膜处理而形成。即，氧化铝膜层12为覆盖部件11的表面的阳极氧化被膜。氧化铝膜层12的厚度例如为0.5微米(μm)以上70μm以下左右。
通常，氧化铝膜处理的工序由在铝基材的表面上形成致密的氧化铝层(被膜)的工序、使氧化铝层成长的工序、根据需要的封孔处理的工序以及干燥的工序构成。这些工序之中，在使氧化铝层成长的工序中，形成有多孔质氧化铝，从而形成有凹部的一个形态即孔。此外，通过封孔处理、干燥的热处理，因金属铝的热膨胀系数与氧化铝的热膨胀系数的差，而在氧化铝层上形成有凹部的一个形态即裂缝。如果通过氧化铝膜处理而形成的氧化铝层的厚度为0.3μm左右，则可得到无凹部的致密的氧化铝层。当氧化铝层的厚度为0.5μm以上时，则形成具有凹部的多孔质氧化铝。此外，通常的氧化铝膜处理被膜的厚度为5μm以上70μm以下。
第1层20包含钇化合物。例如，第1层20包含至少任意的氟及氧、钇。第1层20例如为氧化钇(Y2O3)、氟化钇(YF3)或氟氧化钇(YOF)。在下面的例子中，第1层20为氧化钇(Y2O3)的多结晶体。第1层20的厚度例如为5μm左右。
第1层20具有氧化铝膜基材10侧的面201、与面201相反侧的表面202。第1层20在面201上与氧化铝膜基材10接触。表面202形成半导体制造装置用部件120的表面。
第1层20通过“气溶胶沉积法”而形成。“气溶胶沉积法”为下述方法，即，从喷嘴朝向基材喷射使包含脆性材料的微粒分散于气体中的“气溶胶”，使微粒与金属、玻璃、陶瓷、塑料等基材碰撞，通过该碰撞的冲击使脆性材料微粒发生变形、破碎而令它们接合，从而在基材上直接形成由微粒的构成材料构成的层状结构物(也称作膜状结构物)。
在该例子中，朝向基材(氧化铝膜基材10的氧化铝膜层12)喷射包含微粒的气溶胶，所述微粒包含氧化钇，来形成层状结构物(第1层20)。
根据气溶胶沉积法，不需要特别的加热单元、冷却单元等，可在常温下形成层状结构物，且能够得到具有与烧成体同等以上的机械强度的层状结构物。此外，通过控制使微粒发生碰撞的条件或微粒的形状、组成等，可使层状结构物的密度或机械强度、电特性等变化成多种多样。
另外，在本说明书中“多结晶”是指结晶粒子接合·凝集而成的结构体。结晶粒子实质上由一个结晶构成。结晶粒子的直径通常为5纳米(nm)以上。可是，在微粒未发生破碎而被收入到结构物中的情况下，结晶粒子为多结晶。
此外，在本说明书中“微粒”是指在一次粒子为致密性粒子的情况下，利用粒度分布测定、扫描电子显微镜等鉴定的平均粒径为5微米(μm)以下的粒子。在一次粒子为因冲击而容易破碎的多孔质粒子的情况下，则指平均粒径为50μm以下的粒子。
此外，在本说明书中“气溶胶”是指，使前述的微粒分散于氦、氮、氩、氧、干燥空气、包含这些气体的混合气体等气体中的固气混合相体，虽然有时也包含一部分“凝集体”，但实质上是指微粒单独分散的状态。虽然气溶胶的气压、温度为任意，但对于层状结构物的形成而言优选，在将气压换算成1个大气压、温度为摄氏20度时，从吐出口喷射时，气体中的微粒的浓度在0.0003mL/L～5mL/L的范围内。
气溶胶沉积的工序存在有一个特征，即，通常在常温下实施，在比微粒材料的熔点足够低的温度即摄氏100度以下可形成层状结构物。
另外，在本说明书中“常温”是指相对于陶瓷的烧结温度而明显较低的温度，实质上为0～100℃的室温环境。
构成形成层状结构物的原材料的粉体的微粒以陶瓷、半导体等脆性材料为主体，除能够单独使用相同材质的微粒或混合使用粒径不同的微粒之外，也可以混合异种的脆性材料微粒或是复合来使用。此外，也可以将金属材料、有机物材料等微粒混合到脆性材料微粒中，或是包覆于脆性材料微粒的表面来使用。在这些情况下，形成层状结构物的物质主要为脆性材料。
另外，在本说明书中“粉体”是指前述的微粒自然凝集的状态。
在通过该方法而形成的复合结构物中，在将结晶性的脆性材料微粒用作原材料时，复合结构物的层状结构物的部分为，其结晶粒子尺寸比原材料微粒小的多结晶体，其结晶实质上大多没有结晶取向性。此外，在脆性材料结晶彼此的界面上，实质上不存在由玻璃层构成的粒界层。此外，多数的情况下，复合结构物的层状结构物部分形成有深入到基材(此例子中为氧化铝膜基材10)的表面的“锚定层”。形成有该锚定层的层状结构物以极高的强度牢固地附着并形成在基材上。
通过气溶胶沉积法而形成的层状结构物与所谓的“压粉体”明显不同，具有足够的强度，所述“压粉体”为下述状态，即，微粒彼此因压力而压紧并通过物理性附着来保持形态的状态。
在气溶胶沉积法中，飞来的脆性材料微粒在基材上发生破碎·变形，对此可通过利用X线衍射法等测定用作原材料的脆性材料微粒以及所形成的脆性材料结构物的结晶(结晶粒子)尺寸来进行确认。即，用气溶胶沉积法而形成的层状结构物的结晶尺寸比原材料微粒的结晶尺寸更小。在因微粒破碎、变形而形成的“错位面”、“破裂面”上，形成有原本存在于微粒的内部并与另外的原子结合的原子成为暴露状态的“新生面”。认为表面能高且具有活性的该新生面通过与邻接的脆性材料微粒的表面、同样的邻接的脆性材料的新生面或基材的表面接合而形成层状结构物。
此外，还认为在气溶胶中的微粒的表面上适当存在有羟基时，通过在微粒的碰撞时微粒彼此或微粒和结构物之间产生的局部剪应力等，而发生有机械化学性的酸碱脱水反应，从而这些微粒彼此接合。认为来自外部的连续的机械性冲击力的施加使这些现象连续性发生，从而通过重复微粒的变形、破碎等来进行接合的发展、致密化，进而由脆性材料构成的层状结构物产生增长。
与氧化钇烧成体、氧化钇喷涂膜等相比，通过气溶胶沉积法而形成的包含钇化合物(例如氧化钇多结晶体)的第1层20具有致密的结构。由此，实施方式所涉及的半导体制造装置用部件120的耐等离子体性比烧成体、喷涂膜的耐等离子体性更高。此外，实施方式所涉及的半导体制造装置用部件120成为微粒的发生源的几率比烧成体、喷涂膜等成为微粒的发生源的几率更低。
图2(b)为对图2(a)所示的氧化铝膜层12和第1层20的边界B1附近进行放大表示的剖视图。
如图2(b)所示，氧化铝膜基材10包含凹部10a及凸部10b。如前所述，氧化铝膜层12例如为通过氧化铝膜处理而形成的阳极氧化被膜。在这样的氧化铝膜层12上，在氧化铝膜处理时，形成有裂纹(凹部或孔)。因此，在氧化铝膜基材10的表面上形成了凹部10a。凸部10b与在氧化铝膜处理时氧化铝膜层12上未形成裂纹的区域相对应。
另外，本说明书中“凹部”是指存在于氧化铝膜层的“裂缝”或“凹坑”等，而非在氧化铝膜处理的前后有意识地形成。例如，本说明书中的“凹部”不包含有意识地通过机械加工而形成的“凹部”。
第1层20具有第1区域R1和第2区域R2。第1区域R1为第1层20之中表面202侧的区域。第2区域R2为第1层20之中氧化铝膜基材10侧的区域。第1区域R1的至少一部分与第2区域R2在Z轴方向上并列。第2区域R2位于第1区域R1和氧化铝膜基材10之间。
第2区域R2被设置在凹部10a内。即，在X-Y平面内，第2区域R2被形成凹部10a的氧化铝膜基材10的表面包围。例如，第2区域R2与形成凹部10a的氧化铝膜基材10的表面接触。第1区域R1被设置在第2区域R2的上方(表面202侧)或凸部10b的上方。例如，第1区域R1在凸部10b或凹部10a的较浅的部分上与氧化铝膜基材10接触。第1层20的表面202由第1区域R1形成。
在实施方式所涉及的半导体制造装置用部件上，第1区域R1比第2区域R2更致密。换言之，第2区域R2比第1区域R1更疏松。由此，能够在使第1层20的耐等离子体性提高的同时，抑制第1层20与氧化铝膜基材10的剥离。
下面，对形成于氧化铝膜基材10(氧化铝膜层12)的表面的第1层20的结构进行说明。
图3是表示实施方式所涉及的半导体制造装置用部件的截面的照片。
图3为TEM(Transmission Electron Microscope：透射电子显微镜)图像，与图2(b)所示的剖视图相对应。
下面，对该照片所示的第1层20中的区域A～F的结构进行说明。区域A及B被包含在前述的第1区域R1中。第1层20中的区域D、E及F被包含在前述的第2区域R2中。
另外，处于第1区域R1之上的白色区域为，为了制作观察用样本而使用的树脂部件。
图4及图5是表示第1层的截面的照片。它们是通过TEM而拍摄的照片。观察倍率为25万倍，加速电压为300kV。
图4是将第1区域R1的区域A的一部分放大的照片，图5是将第2区域R2的区域E的一部分放大的照片。图4所示的照片的倍率与图5所示的照片的倍率相同。由图4及图5可知，区域A中的结晶粒子存在有比区域E中的结晶粒子更小的趋势。
图6(a)及图6(b)是表示第1层中的粒径的表及曲线图。
图6(a)表示区域A～E各自中的粒径的平均值(平均粒径)、最大值及最小值等。图6(b)用曲线表示了图6(a)所示的平均粒径。另外，区域A-1表示区域A的一部分，区域A-2表示区域A的另一部分。区域B-1表示区域B的一部分，区域B-2表示区域B的另一部分。
如下算出图6(a)及图6(b)所示的粒径。
分别在区域A-1、A-2、B-1、B-2、C～E中，对2处(2个视场)进行拍摄，各得到2张与图4及图5相同的照片。将所拍摄的照片读取到图像处理软件(Adobe Systems Inc.的Photoshop(注册商标))。如图4及图5所示，选择粒界被明确观察到的结晶粒子，用Photoshop(注册商标)在所选择的结晶粒子的界面上画线。在图4及图5中，在所选择的结晶粒子上标注表示有编号。这里选择的结晶粒子的数量(图6(a)所示的N数)为，分别在区域A-1、A-2、B-1、B-2、C～E中，从2张照片合计100个左右。
接下来，使用图像分析软件(日本尼利可公司(NIRECO Corporation)的LUZEXAP)，分别针对所选择的结晶粒子，基于在界面上画的线，算出了圆相当径(直径)。图6(a)所示的平均粒径为，如上所述算出的圆相当径在各区域中的算术平均值(nm)。此外，图6(a)所示的最大值、最小值为，如上所述算出的圆相当径在各区域中的最大值(nm)、最小值(nm)。
如图6(a)及图6(b)所示，区域A、B中的平均粒径比区域D、E中的平均粒径更短。即，第1区域R1中的平均粒径比第2区域R2中的平均粒径更短。第1区域R1的平均粒径例如为10nm以上19nm以下，优选为14nm以上16nm以下。第2区域R2的平均粒径例如20nm以上43nm以下，优选为39nm以上43nm以下。这意味着，在通过气溶胶沉积法来形成第1层20时，第1区域R1的结晶粒子比第2区域R2的结晶粒子更为压扁。即，第1层20在半导体制造装置用部件120的表面侧具有致密的结构。由此，能够使耐等离子体性提高。
由于在气溶胶沉积法中，膜通过粒子的碰撞而形成，因而形成膜在高压下被压紧的状态，因此在第1层20与氧化铝膜层12的界面附近产生有应力(残留应力)。认为该应力尤其容易集中在氧化铝膜层12的裂纹(凹部10a)附近。当在氧化铝膜层12的裂纹上产生有应力时，则裂纹发展，可能会导致第1层20从氧化铝膜基材10剥落，从而产生微粒。
与此相反，在实施方式中，凹部10a内的第2区域R2具有比表面侧的第1区域R1更疏松的结构。由于第2区域R2为疏松的结构，因此能够释放并缓和产生在凹部10a内的第1层20与氧化铝膜基材10的界面附近的应力。由此，能够抑制第1层20从氧化铝膜基材10剥落。
如以上说明的那样，根据实施方式，能够在提高形成在氧化铝膜基材10上的第1层20的表面的耐等离子体性的同时，抑制第1层20与氧化铝膜基材10的剥离，并能够减少微粒。
图7(a)～图7(c)及图8(a)～图8(d)是例示第1层中的结晶粒子的结构分析的照片。在该结构分析中，使用了加工成70nm以上100nm以下左右的厚度的第1层。
图7(a)～图7(c)是表示第1区域R1的区域A中的分析的照片。图7(a)是表示分析的点的TEM图像。图7(b)表示图7(a)所示的点P1上的极显微电子衍射的衍射图像。图7(c)表示图7(d)所示的点P2上的极显微电子衍射的衍射图像。
由衍射图像，可求出所分析的点上的结晶的晶格面间隔(d)、晶格面的面角度。将求出的晶格面间隔及面角度与已知结构的晶格面间隔及面角度(JCPDS卡片)进行比对。由此，对各点上的结晶粒子的结晶结构进行判断。
如图7(b)所示，点P1上的结晶结构为氧化钇的单斜晶。此外，如图7(c)所示，点P2上的结晶结构也为氧化钇的单斜晶。
图8(a)～图8(d)是表示第2区域R2的区域E中的分析的照片。图8(a)及图8(c)为表示分析的点的TEM图像。图8(b)表示图8(a)所示的点P3上的极显微电子衍射的衍射图像。图8(d)表示图8(c)所示的点P4上的极显微电子衍射的衍射图像。
与点P1、P2相关的说明相同，对点P3、P4上的结晶结构进行了判断。如图8(b)所示，点P3上的结晶结构为氧化钇的立方晶。此外，如图8(d)所示，点P4上的结晶结构为氧化钇的立方晶。
图9是表示第1层中的结晶粒子的结晶结构的表。
分别在区域A～F中，进行了与图7(a)～图7(c)及图8(a)～图8(d)相关的说明相同的分析。图9表示各区域中的20个点的测定之中2个点(2个视场)的结晶结构。在结晶结构的分析中，从20个点的测定点来判断“富单斜晶”、“富立方晶”、“混晶结构”等结果。
区域A及B为“富单斜晶”，区域D、E及F为“富立方晶”。区域C为单斜晶和立方晶的混晶结构。即，例如第1区域R1以单斜晶为主相，第2区域R2以立方晶为主相。另外，单斜晶为主相的状态是指，在进行多个点(例如20个点以上)中的结晶结构分析时，单斜晶的点比单斜晶以外的结晶结构的点更多的状态。同样，立方晶为主相的状态是指，在进行多个点中的结晶结构分析时，立方晶的点比立方晶以外的结晶结构的点更多的状态。
单斜晶为比立方晶更为变形的结晶结构。即，与第2区域R2的结晶粒子相比，第1区域R1的结晶粒子及混晶结构的区域的结晶粒子发生变形。这意味着，在通过气溶胶沉积法来形成第1层20时，第1区域R1的结晶粒子比第2区域R2的结晶粒子及混晶结构的区域的结晶粒子更压扁。因此，第1层20在半导体制造装置用部件120的表面侧具有致密的结构。由此，能够使耐等离子体性提高。此外，第1层20在第2区域R2中具有比第1区域R1更疏松的结构。由于第2区域R2为疏松的结构，因此能够缓和产生在凹部10a内的第1层20与氧化铝膜基材10的界面附近的应力，从而防止能够剥离。
图10是表示第1层中的结晶尺寸的表。
针对实施方式所涉及的第1层20的5个试样(试样1～5)算出了结晶尺寸。算出了各试样中的立方晶相的结晶尺寸(nm)、单斜晶相的结晶尺寸(nm)。
在计算结晶尺寸时，实施了以下的步骤1至步骤5。
(步骤1)：得到在氧化铝膜基材上形成的钇化合物(第1层20)的X线衍射图谱。
(步骤2)：将X线衍射图谱读取到X线衍射软件(荷兰帕纳科公司(PANalytical B.V.)的Highscore)。
(步骤3)：扣除K-α2线。
(步骤4)：平滑化处理。
(步骤5)：使用以下的谢乐公式来进行结晶尺寸的分析。
D＝Kλ/(βcosθ)
在此，D为结晶尺寸，β为半峰宽(弧度(rad))，θ为Bragg角(rad)，λ为测定所使用的X线的波长。
在谢乐公式中，β通过β＝(βobs-βstd)算出。βobs为测定试样的X线衍射峰的半峰宽，βstd为标准试样的X线衍射峰的半峰宽。作为K的值使用0.94。针对立方晶相的结晶尺寸使用了(222)面的峰。针对单斜晶相的结晶尺寸使用了(402)面的峰。对于峰的分离，采用了pseudо-Vоigt函数。
如图10所示，与通过X线衍射求出的立方晶相的结晶尺寸(平均粒径)相比，通过X线衍射求出的单斜晶相的结晶尺寸(平均粒径)更小。在实施方式中，立方晶相的结晶尺寸为8纳米以上39纳米以下，更优选为10nm以上21nm以下，单斜晶相的结晶尺寸为5纳米以上19纳米以下，更优选为5nm以上12nm以下。这意味着，在通过气溶胶沉积法来形成第1层20时，原本为立方晶相的氧化钇压扁，而变成单斜晶相。即，第1层20在半导体制造装置用部件120的表面侧具有致密的结构。由此，能够使耐等离子体性提高。
图11(a)及图11(b)是表示第1层中的疏松区域的面积率的表及曲线图。
图11(a)是表示分别在区域A、C～F中的疏松区域的面积率(％)的表。图11(b)用曲线表示了图11(a)所示的疏松区域的面积率(％)。
在此，“疏松区域的面积率(％)”是指，相对于一定截面的面积的该截面中的疏松区域的面积的比例。参照图12(a)～图13(d)对具体的“疏松区域的面积率(％)”的计算进行说明。
图12(a)～图13(d)是表示第1层的截面的照片。
在计算疏松区域的面积率(％)时，实施了以下的步骤1～步骤6。
(步骤1)：将第1层20的截面的TEM图像读取到图像分析软件(日本三谷商事公司的WINROOF)。该TEM图像的观察倍率为25万倍。此外，读取的TEM图像为明场像。
(步骤2)：实施读取的图像(TEM图像)的黑白化(灰度化Grayscale)及水平校正。
(步骤3)：用ROI设定对进行图像分析的区域进行定义，从读取的TEM图像去除不需要分析的部分。如此，可对用于计算疏松区域的面积率(％)的观察范围进行选择。1个观察范围的尺寸为四边500nm以上。例如，图12(a)为区域A的截面中的观察范围(视场1)的照片，图12(b)为区域A的截面中的其他观察范围(视场2)的照片。此外，图13(a)为区域E的截面中的观察范围(视场1)的照片，图13(b)为区域E的截面中的其他观察范围(视场2)的照片。
(步骤4)：用256级灰度来表现图像的颜色。在此，以黑色的值为0，以白色的值为255。颜色越白则结构越疏松，颜色越黑则结构越致密。然后，选择图像中的灰度值为190以上的区域(颜色为白色或接近白色的区域)进行着色。
图12(c)是为了强调表示图12(a)的照片中着色的区域，而改变了图12(a)的照片的颜色的图。图12(c)中的以深黑色表示的区域相当于通过步骤4而进行了着色的区域。同样，图12(d)表示有图12(b)的照片中通过步骤4而进行了着色的区域，图13(c)表示有图13(a)的照片中通过步骤4而进行了着色的区域，图13(d)表示有图13(b)的照片中通过步骤4而进行了着色的区域。
(步骤5)：对着色的区域实施补空处理，对着色区域中的孔(未着色处)进行着色。
(步骤6)：在软件上算出相对于1个观察范围的面积的该观察范围中的被着色区域的面积的比例，作为疏松区域的面积率。即，疏松区域的面积率(％)＝(观察范围中的着色区域的面积)/(观察范围的面积)×100。
通过上述的步骤1～6，图12(a)所示的观察范围(视场1)中的疏松区域的面积率算出为0.4％。此外，图12(b)所示的观察范围(视场2)中的疏松区域的面积率为1.7％。如此可知，在第1区域R1(区域A)中，疏松区域的面积率较低，第1区域R1具有致密的结构。
同样，分别对区域C～F的各2个视场，也算出了疏松区域的面积率(％)，其结果示出于图11(a)及图11(b)。第1区域R1(区域A)的疏松区域的面积率为例如0.4％以上1.7％以下。第2区域R2(区域D～F)的疏松区域的面积率为例如2.0％以上9.3％以下。
通过上述可知，第1层20在半导体制造装置用部件120的表面的第1区域R1中具有致密的结构，在氧化铝膜基材10侧的第2区域R2中具有疏松的结构。
图14是表示实施方式所涉及的半导体制造装置用部件的截面的照片。
与图3相同，图14表示第1层20及氧化铝膜层12的沿着Z轴方向的截面。凹部10a具有设置有第1区域R1的第1部分41、设置有第2区域R2的第2部分42。
第1部分41与第2部分42在Z轴方向上并列。第1部分41为凹部10a之中位于上方的部分，即孔的较浅的部分。例如，在X-Y平面内，形成第1部分41的氧化铝膜基材10的表面包围第1区域R1的一部分。换言之，第1区域R1的一部分位于第1部分41内。例如，第1部分41为凹部10a之中与第1区域R1接触的表面。
第2部分42为位于第1部分41的下方的部分，即孔的较深的部分。例如，在X-Y平面内，形成第2部分42的氧化铝膜基材10的表面包围第2区域R2。换言之，第2区域R2位于第2部分42内。例如，第2部分42为凹部10a之中与第2区域R2接触的表面。
越离开半导体制造装置用部件120的表面，则图14所示的截面中的凹部10a的宽度W变得越窄。例如，第2部分42的宽度W2比第1部分41的宽度W1更窄。另外，第1部分41的宽度W1例如同等于介由第1区域R1而在X轴方向上并列的氧化铝膜层12的表面间的距离。第2部分42的宽度W2例如同等于介由第2区域R2而在X轴方向上并列的氧化铝膜层12的表面间的距离。
当凹部10a的宽度W存在有剧烈变化的部分时，则应力集中在该部分上。与此相反，在实施方式所涉及的半导体制造装置用部件120上，凹部10a的宽度W在从第1层20朝向氧化铝膜基材10的方向上逐渐变窄。由此，能够抑制凹部10a的宽度W的剧烈变化，从而能够抑制产生在凹部10a内的第1层20与氧化铝膜基材10的界面附近的应力的集中。因而，能够抑制第1层20从氧化铝膜基材10剥落，从而能够减少微粒。
图15及图16是表示实施方式所涉及的半导体制造装置用部件的截面的照片。
图15及图16表示第1层20及氧化铝膜层12的沿着Z轴方向的截面S。
凹部10a(第1部分41)的开口OP具有在沿着Z轴方向的截面上相互离开的第1端部E1和第2端部E2。第1端部E1及第2端部E2为凹部10a的X轴方向上的端部，且为凹部10a的开口OP的上端部。
第1端部E1及第2端部E2分别为第1直线L1与氧化铝膜层12的切点。另外，第1直线L1为，在第1层20与氧化铝膜层12的边界上，跨过凹部10a而与氧化铝膜层12接触的切线。
在沿着Z轴方向的截面上，凹部10a具有在X轴方向上相互并列的右侧部分RP和左侧部分LP。右侧部分RP从图15所示的中央位置Cp进行观察而位于其中一侧，左侧部分LP从中央位置Cp进行观察而位于另一侧。另外，中央位置Cp为凹部10a(第2部分42)的X轴方向上的中央的位置。中央位置Cp在第1端部E1的X轴方向上的位置和第2端部E2的X轴方向上的位置之间。第1端部E1例如为右侧部分RP之中最靠近第1层20的表面202的点。第2端部E2例如为左侧部分LP之中最靠近第1层20的表面202的点。
如图15所示，将第1端部E1与第2端部E2之间的距离作为第1部分41的开口宽度WO。
或者，如图16所示，也可以将圆50的顶点50t作为第1端部E1，将圆51的顶点51t作为第2端部E2。圆50为与凹部10a内的第1层20和右侧部分RP的边界53相接的内切圆。圆51为与凹部10a内的第1层20和左侧部分LP的边界54相接的内切圆。顶点50t为圆50之中最靠近第1层20的表面202的点，顶点51t为圆50之中最靠近第1层20的表面202的点。另外，在该例子中，第2部分42具有沿着X-Y平面延伸的底面42B。此时，边界53及边界54中未包含第1层20与底面42B的边界55。边界53及边界54分别为向上(朝向第1层20的表面的方向)凸的曲线状。
如图15所示，在沿着Z轴方向的截面上，底面42B具有第3端部E3及第4端部E4。第3端部E3从中央位置Cp进行观察而位于与第1端部E1同侧。即，第3端部E3为右侧部分RP上的点。第4端部E4从中央位置Cp进行观察而位于与第2端部E2同侧。即，第4端部E4为左侧部分LP上的点。第1端部E1与第3端部E3之间的距离比第1端部E1与第4端部E4之间的距离更短。
例如，第3端部E3或第4端部E4为第2部分42之中自第1层20的表面202最为离开的点。在沿着Z轴方向的截面上，将第3端部E3与第4端部E4之间的距离作为底面42B的宽度WB。
此外，如图15所示，将连结第1端部E1和第2端部E2的直线(直线L1)与以最短距离连结第1端部E1和底面42B的直线L2所生成的角度作为角度θ1(°)。直线L2为连结第1端部E1和第3端部E3的直线。
另外，在图15、16中，例如在凹部10a发生龟裂时，可对下述截面进行观察，即，与龟裂在X-Y平面内延伸的方向垂直的截面。换言之，龟裂延伸的方向例如相对应于Y轴方向。
图17是例示实施方式所涉及的半导体制造装置用部件的第1层的形状的表。
在实施方式所涉及的第1层20的25个试样上，算出了第1部分41的开口宽度WO相对于底面42B的宽度WB的比(WO/WB)。
如图17所示，比(WO/WB)为1.1以上9.7以下。即，在实施方式中，开口宽度WO为宽度WB的1.1倍以上9.7倍以下。例如，在图15所示的截面上，第1部分41的开口宽度WO为14.5μm，底面42B的宽度WB为3.5μm，开口宽度WO为宽度WB的4倍。
比(WO/WB)为1时，第1部分41的宽度与第2部分42的宽度相等。此时，应力集中在第1部分41上，可能会导致第1层20从氧化铝膜基材10剥落。与此相反，在实施方式中，比(WO/WB)为1.1倍以上。由此，能够抑制产生在凹部10a内的第1层20与氧化铝膜基材10的界面附近的应力的集中。因而，能够抑制第1层20从氧化铝膜基材10剥落，从而能够减少微粒。
图18是例示实施方式所涉及的半导体制造装置用部件的第1层的形状的表。
在实施方式所涉及的第1层20的25个试样上，算出了角度θ1。
如图18所示，在实施方式中，角度θ1为10°以上89°以下，更优选为17°以上73°以下。这表示从第1区域R1朝向第2区域R2，凹部10a的宽度逐渐变窄。由此能够抑制凹部10a的宽度的剧烈变化，从而能够抑制产生在凹部10a内的第1层20与氧化铝膜基材10的界面附近的应力的集中。因而，能够抑制第1层20从氧化铝膜基材10剥落，从而能够减少微粒。
此外，在图14所示的截面上，凹部10a内的第1层20与氧化铝膜基材10的边界为曲线状，具有曲率。例如，假想圆C1、C2、C3分别近似于凹部10a内的所述第1层20与氧化铝膜基材10的边界的一部分。假想圆C1的半径为16.4μm，假想圆C2的半径为3.7μm，假想圆C3的半径为16μm。另外，图14所示的各假想圆为一个例子。在对图16所示的截面进行观察下，求出了凹部10a内的第1层20与氧化铝膜基材10的边界(边界53或边界54)的曲率半径R。曲率半径R为圆50或圆51的半径。在边界53或边界54的一部分上存在有凹凸等，边界不为曲线形状时，可由与具有曲线形状的部分相近似的假想圆求出曲率半径R。
图19是例示实施方式所涉及的半导体制造装置用部件的第1层的形状的表。在实施方式所涉及的第1层20的25个试样上，算出了曲率半径R。
如图19所示，在实施方式中，曲率半径R为0.4μm以上小于50微米。
当在凹部10a内的第1层20与氧化铝膜基材10的边界上存在有不连续的变化时，则应力集中在该部分上。与此相反，在实施方式所涉及的半导体制造装置用部件120上，凹部10a内的第1层20与氧化铝膜基材10的边界为曲线状，具有曲率。由此，可抑制凹部10a内的第1层20与氧化铝膜基材10的边界的不连续的变化，从而能够抑制应力的集中。因而，能够抑制第1层20从氧化铝膜基材10剥落。
利用气溶胶沉积法的第1层20的形成条件，可调整第1区域R1的致密度及第2区域R2的致密度。例如，调整喷射到氧化铝膜基材10的气溶胶的原材料粉体。
例如，可将体积基准50％的平均粒径为1.0～5.0μm的氧化物微粒(以下称作第1微粒)与体积基准50％的平均粒径小于1μm的氧化物微粒(以下称作第2微粒)混合来作为气溶胶的原材料粉体。混合的比例为第1微粒的个数：第2微粒的个数＝1：1～1：100。分别在第1微粒及第2微粒中，例如可使用氧化钇或氧化铝。
由于第1微粒的粒径较大，因此在喷射到氧化铝膜基材10时，第1微粒的碰撞的冲击较大。由此，结晶粒子发生变形，能够形成致密的层。如此，通过在粒径小的第2微粒中掺杂粒径大的第1微粒，可使第1区域R1变得致密。
此外，如关于图14～图19的说明那样，通过使用这样的气溶胶沉积法，能够使凹部10a内的第1层20与氧化铝膜基材10的边界成为曲线状。例如，通过气溶胶所含的微粒与氧化铝膜基材10碰撞，阳极氧化被膜的凹部(裂纹)的角发生变形，凹部10a内的第1层20与氧化铝膜基材10的边界可成为曲线状。
图20(a)及图20(b)是例示实施方式所涉及的半导体制造装置用部件的照片。
图20(a)是表示形成第1层20前的氧化铝膜基材10(氧化铝膜层12)的表面的照片。图20(b)是表示形成了第1层20后的第1层20的表面的照片。图20(b)的观察范围与图20(a)的观察范围大致相同。观察中使用了激光显微镜(日本奥林巴斯公司的LS400)。
如图20(a)所示，在氧化铝膜层12的表面上，对凹部12A～12D进行了观察。此外，如图20(b)所示，在第1层20的表面上，对多个凹部10a(凹部10A～10D)进行了观察。
凹部10A～10D分别与凹部12A～12D对应。即，通过在凹部12A、12B、12C、12D之上形成了第1层20，而分别形成了凹部10A、10B、10C、10D。
在俯视下，凹部10A～10D的面积分别比凹部12A～12D的面积更大。认为例如通过气溶胶所含的微粒的碰撞，氧化铝膜层12的凹部的角发生变形，从而扩大了凹部。利用气溶胶沉积法的第1层20的形成条件，能够调整凹部10a(凹部10A～10D)的形状。例如进行如上所述的气溶胶的原材料粉体的调整等。
以上，对本发明的实施方式进行了说明。可是，本发明不局限于这些所记述的内容。关于前述的实施的方式，只要具备本发明的特征，则本领域技术人员加以适当设计变更的技术也包含在本发明的范围内。例如，氧化铝膜基材、第1层等形状、寸法、材质、配置等并不局限于所例示的内容，可进行适当变更。
此外，只要在技术上可行，前述的各实施方式所具备的各要素可进行组合，而这些组合的技术只要包含本发明的特征，则也都包含在本发明的范围内。
根据本发明的形态，可提供一种能够减少微粒的半导体制造装置用部件。

Claims (13)

1.一种半导体制造装置用部件，具备：
氧化铝膜基材，包含凹部；
及第1层，形成在所述氧化铝膜基材上，包含钇化合物，其特征在于，
所述第1层具有：
第1区域；
及第2区域，设置在所述凹部内，位于所述第1区域和所述氧化铝膜基材之间，
所述第1区域中的平均粒径比所述第2区域中的平均粒径更短。
2.根据权利要求1所述的半导体制造装置用部件，其特征在于，
所述第1区域的所述平均粒径为10纳米以上19纳米以下，
所述第2区域的所述平均粒径为20纳米以上43纳米以下。
3.一种半导体制造装置用部件，具备：
氧化铝膜基材，包含凹部；
及第1层，形成在所述氧化铝膜基材上，包含氧化钇，其特征在于，
所述第1层具有：
第1区域；
第2区域，设置在所述凹部内，位于所述第1区域和所述氧化铝膜基材之间，
所述第1区域以单斜晶为主相，
所述第2区域以立方晶为主相。
4.一种半导体制造装置用部件，具备：
氧化铝膜基材，包含凹部；
及第1层，形成在所述氧化铝膜基材上，包含氧化钇，其特征在于，
所述第1层中的立方晶相的结晶尺寸为8纳米以上39纳米以下，
所述第1层中的斜方晶相的结晶尺寸为5纳米以上19纳米以下。
5.一种半导体制造装置用部件，具备：
氧化铝膜基材，包含凹部；
及第1层，形成在所述氧化铝膜基材上，包含钇化合物，其特征在于，
所述第1层具有：
第1区域；
及第2区域，设置在所述凹部内，位于所述第1区域和所述氧化铝膜基材之间，
所述第1区域比所述第2区域更致密。
6.根据权利要求5所述的半导体制造装置用部件，其特征在于，
相对于所述第1区域的截面的面积的所述第1区域的所述截面中的疏松区域的面积的比例为0.4％以上1.7％以下，
相对于所述第2区域的截面的面积的所述第2区域的所述截面中的疏松区域的面积的比例为2.0％以上。
7.一种半导体制造装置用部件，具备：
氧化铝膜基材，具有凹部；
及第1层，形成在所述氧化铝膜基材上，包含钇化合物，其特征在于，
所述第1层具有：
第1区域；
及第2区域，设置在所述凹部内，位于所述第1区域和所述氧化铝膜基材之间，
所述凹部具有设置有所述第1区域的第1部分、设置有所述第2区域的第2部分，
在沿着层叠方向的截面上，所述第2部分的宽度比所述第1部分的宽度更窄。
8.根据权利要求7所述的半导体制造装置用部件，其特征在于，
所述第2部分具有沿着垂直于所述层叠方向的平面的底面，
在所述截面上，所述第1部分的开口宽度相对于所述底面的宽度的比为1.1倍以上。
9.根据权利要求7或8所述的半导体制造装置用部件，其特征在于，
所述第1层具有与所述第1层与所述氧化铝膜基材接触的面相反侧的表面，
所述截面上的所述凹部的宽度越离开所述表面则变得越窄。
10.根据权利要求7所述的半导体制造装置用部件，其特征在于，
所述凹部的开口在所述截面上具有相互离开的第1端部和第2端部，
所述第2部分具有沿着垂直于所述层叠方向的平面的底面，
在所述截面上，连结所述第1端部和所述第2端部的直线与最短连结所述第1端部和所述底面的直线所生成的角度为10°以上89°以下。
11.根据权利要求7～10的任意1项所述的半导体制造装置用部件，其特征在于，在所述截面上，所述凹部内的所述第1层与所述氧化铝膜基材的边界为曲线状。
12.根据权利要求7～11的任意1项所述的半导体制造装置用部件，其特征在于，在所述截面上，所述凹部内的所述第1层与所述氧化铝膜基材的边界具有曲率。
13.根据权利要求7～12的任意1项所述的半导体制造装置用部件，其特征在于，在所述截面上，所述凹部内的所述第1层与所述氧化铝膜基材的边界的曲率半径为0.4微米以上。
CN201780017901.3A 2016-09-13 2017-09-12 半导体制造装置用部件 Active CN108780750B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016-178671 2016-09-13
JP2016178671 2016-09-13
JP2017173746A JP6331181B2 (ja) 2016-09-13 2017-09-11 半導体製造装置用部材
JP2017-173746 2017-09-11
PCT/JP2017/032851 WO2018051974A1 (ja) 2016-09-13 2017-09-12 半導体製造装置用部材

Publications (2)

Publication Number Publication Date
CN108780750A true CN108780750A (zh) 2018-11-09
CN108780750B CN108780750B (zh) 2023-07-21

Family

ID=61695216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780017901.3A Active CN108780750B (zh) 2016-09-13 2017-09-12 半导体制造装置用部件

Country Status (4)

Country Link
JP (2) JP6331181B2 (zh)
KR (1) KR102093678B1 (zh)
CN (1) CN108780750B (zh)
TW (1) TWI643978B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020132947A (ja) * 2019-02-20 2020-08-31 日本特殊陶業株式会社 膜付き部材及びその製造方法
CN111627790B (zh) 2019-02-27 2024-05-03 Toto株式会社 半导体制造装置构件、半导体制造装置、显示器制造装置
JP2020141124A (ja) * 2019-02-27 2020-09-03 Toto株式会社 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
JP6801773B2 (ja) * 2019-02-27 2020-12-16 Toto株式会社 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
JP2020141123A (ja) * 2019-02-27 2020-09-03 Toto株式会社 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
US11142829B2 (en) 2019-02-27 2021-10-12 Toto Ltd. Semiconductor manufacturing apparatus member, and display manufacturing apparatus and semiconductor manufacturing apparatus comprising semiconductor manufacturing apparatus member
US11424140B2 (en) 2019-10-10 2022-08-23 Samsung Electronics Co., Ltd. Member, method of manufacturing the same, apparatus for manufacturing the same, and semiconductor manufacturing apparatus
CN114256047B (zh) * 2020-09-25 2023-12-22 中微半导体设备(上海)股份有限公司 半导体零部件、涂层形成方法和等离子体反应装置
US11749507B2 (en) 2021-04-21 2023-09-05 Toto Ltd. Semiconductor manufacturing apparatus member and semiconductor manufacturing apparatus
JP7197036B2 (ja) * 2021-04-21 2022-12-27 Toto株式会社 半導体製造装置用部材及び半導体製造装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120040132A1 (en) * 2010-08-13 2012-02-16 Kabushiki Kaisha Toshiba Protective film, method for forming the same, semiconductor manufacturing apparatus, and plasma treatment apparatus
JP2016008352A (ja) * 2014-06-26 2016-01-18 Toto株式会社 耐プラズマ性部材
JP2016102264A (ja) * 2014-06-26 2016-06-02 Toto株式会社 耐プラズマ性部材

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4006535B2 (ja) 2003-11-25 2007-11-14 独立行政法人産業技術総合研究所 半導体または液晶製造装置部材およびその製造方法
JP4873857B2 (ja) * 2004-12-24 2012-02-08 京セラ株式会社 耐食性部材およびその製造方法並びに半導体・液晶製造装置用部材
WO2007026739A1 (ja) * 2005-08-31 2007-03-08 Kyocera Corporation 耐食性部材、これを用いた処理装置および試料処理方法ならびに耐食性部材の製造方法
JP5888458B2 (ja) * 2014-06-26 2016-03-22 Toto株式会社 耐プラズマ性部材及びその製造方法
JP6714978B2 (ja) 2014-07-10 2020-07-01 東京エレクトロン株式会社 プラズマ処理装置用の部品、プラズマ処理装置、及びプラズマ処理装置用の部品の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120040132A1 (en) * 2010-08-13 2012-02-16 Kabushiki Kaisha Toshiba Protective film, method for forming the same, semiconductor manufacturing apparatus, and plasma treatment apparatus
JP2016008352A (ja) * 2014-06-26 2016-01-18 Toto株式会社 耐プラズマ性部材
JP2016102264A (ja) * 2014-06-26 2016-06-02 Toto株式会社 耐プラズマ性部材

Also Published As

Publication number Publication date
JP2018137476A (ja) 2018-08-30
KR20180096734A (ko) 2018-08-29
KR102093678B1 (ko) 2020-03-26
TWI643978B (zh) 2018-12-11
JP6331181B2 (ja) 2018-05-30
JP2018046278A (ja) 2018-03-22
TW201812098A (zh) 2018-04-01
CN108780750B (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
CN108780750A (zh) 半导体制造装置用部件
US20220028657A1 (en) Member for semiconductor manufacturing device
JP5159310B2 (ja) 耐食性部材、これを用いた処理装置
US7932202B2 (en) Y2O3 sintered body and corrosion resistant member for semiconductor/liquid crystal producing apparatus
CN102245540A (zh) 抗反应性等离子体处理的保护涂层
TWI807631B (zh) 熔射皮膜及熔射用粉
KR20130040814A (ko) 세라믹 물질로 제조된 본체
KR102242191B1 (ko) 반도체 제조 장치용 부재, 및 반도체 제조 장치용 부재를 구비한 반도체 제조 장치, 및 디스플레이 제조 장치
CN106460190A (zh) 耐等离子体性构件
EP0798781B1 (en) Silicon nitride circuit board and producing method therefor
CN108431299A (zh) 耐等离子体性部件
JP2005217351A (ja) 耐プラズマ性を有する半導体製造装置用部材およびその作製方法
JP2010006641A (ja) 耐食性部材およびこれを用いた処理装置
JP4006596B2 (ja) 希土類酸化物溶射部材および溶射用粉
US11760694B2 (en) Alumina sintered body and manufacturing method therefor
JP2005217350A (ja) 耐プラズマ性を有する半導体製造装置用部材およびその作製方法
JP7154912B2 (ja) アルミナ質焼結体及びその製造方法
KR20200104810A (ko) 반도체 제조 장치용 부재, 및 반도체 제조 장치용 부재를 구비한 반도체 제조 장치, 및 디스플레이 제조 장치
JPWO2015025951A1 (ja) 多孔質セラミックス及びその製造方法
JP7231367B2 (ja) アルミナ質焼結体
JP2017014074A (ja) 酸化アルミニウム被覆無機物粒子及びその製造方法
JP2023145143A (ja) プラズマ処理装置用部材
TW202334060A (zh) 複合結構物及具備複合結構物之半導體製造裝置
TW202412168A (zh) 多層燒結陶瓷體及製造方法
JP2023088495A (ja) Ｙａｇ質焼結体、および半導体製造装置用部材

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant