KR102612460B1 - 반도체 제조 장치용 부재 및 반도체 제조 장치 - Google Patents

반도체 제조 장치용 부재 및 반도체 제조 장치 Download PDF

Info

Publication number
KR102612460B1
KR102612460B1 KR1020220038619A KR20220038619A KR102612460B1 KR 102612460 B1 KR102612460 B1 KR 102612460B1 KR 1020220038619 A KR1020220038619 A KR 1020220038619A KR 20220038619 A KR20220038619 A KR 20220038619A KR 102612460 B1 KR102612460 B1 KR 102612460B1
Authority
KR
South Korea
Prior art keywords
hole
semiconductor manufacturing
ceramic layer
manufacturing device
plasma
Prior art date
Application number
KR1020220038619A
Other languages
English (en)
Other versions
KR20220145264A (ko
Inventor
류노스케 나카가와
다츠야 고가
Original Assignee
토토 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2022011206A external-priority patent/JP7197036B2/ja
Application filed by 토토 가부시키가이샤 filed Critical 토토 가부시키가이샤
Publication of KR20220145264A publication Critical patent/KR20220145264A/ko
Application granted granted Critical
Publication of KR102612460B1 publication Critical patent/KR102612460B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/3288—Maintenance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명의 과제는 파티클의 발생 또는 영향을 저감할 수 있는 반도체 제조 장치용 부재 및 반도체 제조 장치를 제공하는 것을 목적으로 한다.
반도체 제조 장치의 챔버 내에서 사용되는 반도체 제조 장치용 부재이며, 제1 면과, 상기 제1 면과는 반대측의 제2 면과, 상기 제1 면 및 상기 제2 면을 관통하는 적어도 하나의 구멍을 포함하는 기재와, 상기 기재의 적어도 상기 제1 면 상에 노출되도록 형성된 세라믹층을 구비하고, 상기 구멍은, 상기 제1 면과 연속되고, 상기 제1 면으로부터 상기 제2 면을 향하는 제1 방향에 대하여 경사진 경사면과, 상기 제1 방향에 있어서 상기 제2 면과 상기 경사면 사이에 위치하고, 상기 제1 방향을 따라 연장되는 수직면을 갖고, 상기 제1 면과 상기 경사면이 이루는 각은, 상기 수직면과 상기 경사면이 이루는 각보다도 큰, 반도체 제조 장치용 부재가 제공된다.

Description

반도체 제조 장치용 부재 및 반도체 제조 장치{MEMBER FOR SEMICONDUCTOR MANUFACTURING APPARATUS AND SEMICONDUCTOR MANUFACTURING APPARATUS}
본 발명의 양태는, 일반적으로, 반도체 제조 장치용 부재 및 반도체 제조 장치에 관한 것이다.
반도체 디바이스의 제조 프로세스에 있어서는, 플라스마로 반도체 웨이퍼 등의 피가공물의 처리를 행하는 반도체 제조 장치가 사용된다. 이러한 반도체 제조 장치 내에는, 적어도 하나의 구멍이 형성되어 플라스마와 접촉하는 반도체 제조 장치용 부재가 배치되어 있는 경우가 있다. 이러한 반도체 제조 장치용 부재로부터 파티클이 발생하는 경우가 있다. 파티클은, 제조되는 반도체 디바이스의 수율의 저하의 요인이 되기 때문에, 파티클의 발생 또는 영향의 저감이 요구되고 있다.
일본 특허 공개 제2012-057251호 공보 일본 특허 공개 제2016-028379호 공보
본 발명은, 이러한 과제의 인식에 기초하여 이루어진 것이고, 파티클의 발생 또는 영향을 저감할 수 있는 반도체 제조 장치용 부재 및 반도체 제조 장치를 제공하는 것을 목적으로 한다.
제1 발명은, 반도체 제조 장치의 챔버 내에서 사용되는 반도체 제조 장치용 부재이며, 제1 면과, 상기 제1 면과는 반대측의 제2 면과, 상기 제1 면 및 상기 제2 면을 관통하는 적어도 하나의 구멍을 포함하는 기재와, 상기 기재의 적어도 상기 제1 면 상에 노출되도록 형성된 세라믹층을 구비하고, 상기 구멍은, 상기 제1 면과 연속되고, 상기 제1 면으로부터 상기 제2 면을 향하는 제1 방향에 대하여 경사진 경사면과, 상기 제1 방향에 있어서 상기 제2 면과 상기 경사면 사이에 위치하고, 상기 제1 방향을 따라 연장되는 수직면을 갖고, 상기 제1 면과 상기 경사면이 이루는 각은, 상기 수직면과 상기 경사면이 이루는 각보다도 큰, 반도체 제조 장치용 부재이다.
이 반도체 제조 장치용 부재에 의하면, 제1 면과 경사면이 이루는 각이 비교적 큰 것에 의해, 제1 면과 경사면이 형성하는 에지부 부근으로의 플라스마 집중을 완화하여, 파티클의 발생을 억제할 수 있다. 또한, 수직면과 경사면이 이루는 각이 비교적 작은 것에 의해, 플라스마가 구멍 내부에 침입하는 것을 더 효과적으로 억제할 수 있다.
제2 발명은, 제1 발명에 있어서, 상기 제1 면과 상기 경사면이 이루는 상기 각은 160° 이상 180° 이하인, 반도체 제조 장치용 부재이다.
이 반도체 제조 장치용 부재에 의하면, 제1 면과 경사면이 형성하는 에지부 부근으로의 플라스마 집중을 더 완화하여, 파티클의 발생을 더 억제할 수 있다.
제3 발명은, 제1 또는 제2 발명에 있어서, 상기 수직면과 상기 경사면이 이루는 상기 각은 90°보다 크고 105° 이하인, 반도체 제조 장치용 부재이다.
이 반도체 제조 장치용 부재에 의하면, 플라스마가 구멍 내부에 침입하는 것을 더 효과적으로 억제할 수 있다.
제4 발명은, 제1 내지 제3 중 어느 하나의 발명에 있어서, 상기 세라믹층은 다결정 세라믹스를 포함하는, 반도체 제조 장치용 부재이다.
이 반도체 제조 장치용 부재에 의하면, 파티클의 발생 또는 영향을 더 확실하게 저감할 수 있다.
제5 발명은, 제4 발명에 있어서, 배율 40만배 내지 200만배의 TEM 화상으로부터 산출되는, 상기 다결정 세라믹스의 평균 결정자 크기는, 3나노미터 이상 50나노미터 이하인, 반도체 제조 장치용 부재이다.
이 반도체 제조 장치용 부재에 의하면, 파티클의 발생 또는 영향을 더 확실하게 저감할 수 있다.
제6 발명은, 제1 내지 제5 중 어느 하나의 발명에 있어서, 상기 세라믹층은, 희토류 원소의 산화물, 희토류 원소의 불화물 및 희토류 원소의 산 불화물로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는, 반도체 제조 장치용 부재이다.
이 반도체 제조 장치용 부재에 의하면, 파티클의 발생 또는 영향을 더 확실하게 저감할 수 있다.
제7 발명은, 제6 발명에 있어서, 상기 희토류 원소가, Y, Sc, Yb, Ce, Pr, Eu, La, Nd, Pm, Sm, Gd, Tb, Dy, Ho, Er, Tm 및 Lu으로 이루어지는 군으로부터 선택되는 적어도 1종인, 반도체 제조 장치용 부재이다.
이 반도체 제조 장치용 부재에 의하면, 파티클의 발생 또는 영향을 더 확실하게 저감할 수 있다.
제8 발명은, 제1 내지 제7 중 어느 하나의 발명에 있어서, 상기 기재는 세라믹을 포함하는, 반도체 제조 장치용 부재이다.
이 반도체 제조 장치용 부재에 의하면, 파티클의 발생 또는 영향을 더 확실하게 저감할 수 있다.
제9 발명은, 제8 발명에 있어서, 상기 기재는 알루미나를 포함하는, 반도체 제조 장치용 부재이다.
이 반도체 제조 장치용 부재에 의하면, 파티클의 발생 또는 영향을 더 확실하게 저감할 수 있다.
제10 발명은, 챔버와, 제1 내지 제9 중 어느 하나에 기재된 반도체 제조 장치용 부재를 구비한 반도체 제조 장치이며, 상기 챔버는, 플라스마가 생성되는 공간을 형성하는 내벽을 갖고, 상기 반도체 제조 장치용 부재의 상기 세라믹층은, 상기 내벽의 적어도 일부를 구성하는, 반도체 제조 장치이다.
이 반도체 제조 장치에 의하면, 파티클의 발생 또는 영향을 저감할 수 있다.
본 발명의 양태에 의하면, 파티클의 발생 또는 영향을 저감할 수 있는 반도체 제조 장치용 부재 및 반도체 제조 장치가 제공된다.
도 1은 제1 실시 형태에 관한 반도체 제조 장치용 부재를 갖는 반도체 제조 장치를 예시하는 단면도이다.
도 2는 제1 실시 형태에 관한 반도체 제조 장치용 부재의 일부를 예시하는 단면도이다.
도 3의 (a) 내지 도 3의 (c)는, 제1 실시 형태에 관한 별도의 반도체 제조 장치용 부재의 일부를 예시하는 단면도이다.
도 4의 (a) 내지 도 4의 (c)는, 제1 실시 형태에 관한 기재의 일부를 예시하는 단면도이다.
도 5의 (a) 및 도 5의 (b)는, 제2 실시 형태에 관한 반도체 제조 장치용 부재의 일부를 예시하는 단면도이다.
도 6의 (a) 및 도 6의 (b)는, 반도체 제조 장치용 부재의 일부를 예시하는 단면도이다.
도 7은 반도체 제조 장치용 부재의 응력을 예시하는 그래프도이다.
도 8은 반도체 제조 장치용 부재에 있어서의 내파티클성의 평가를 예시하는 표이다.
이하, 본 발명의 실시 형태에 대하여 도면을 참조하면서 설명한다. 또한, 각 도면 중, 마찬가지의 구성 요소에는 동일한 부호를 붙여 상세한 설명은 적절히 생략한다.
도면은 모식적 또는 개념적인 것이고, 각 부분의 두께와 폭의 관계, 부분 사이의 크기의 비율 등은, 반드시 현실의 것과 동일하다고는 할 수 없다. 동일한 부분을 나타내는 경우라도, 도면에 따라 서로의 치수나 비율이 다르게 표현되는 경우도 있다.
(제1 실시 형태)
도 1은, 제1 실시 형태에 관한 반도체 제조 장치용 부재를 갖는 반도체 제조 장치를 예시하는 단면도이다.
도 1에 도시한 반도체 제조 장치(100)는, 챔버(110)와, 반도체 제조 장치용 부재(120)와, 정전 척(160)을 구비한다. 정전 척(160)은, 챔버(110)의 내부에 있어서의 하부에 마련되어 있다. 웨이퍼(210) 등의 피흡착물은, 정전 척(160) 상에 적재된다. 이 예에서는, 반도체 제조 장치용 부재(120)는, 챔버(110)의 내부에 있어서의 상부에 마련되어 있다. 예를 들어, 반도체 제조 장치용 부재(120)는, 챔버(110)의 내부에 있어서 정전 척(160) 및 웨이퍼(210)의 바로 위에 위치하는, 챔버(110)의 천장판 부재이다.
챔버(110)는, 플라스마가 생성되는 공간(영역(191))을 형성하는 내벽(111)을 갖는다. 반도체 제조 장치용 부재(120)의 표면의 세라믹층(20)(도 2 참조)은, 내벽(111)의 적어도 일부를 구성한다. 이 예에서는, 내벽(111)은, 정전 척(160)이 배치되는 하측 내벽(111b)과, 하측 내벽(111b)보다 위에 배치되는 상측 내벽(111u)을 갖는다. 상측 내벽(111u)의 적어도 일부에, 반도체 제조 장치용 부재(120)의 세라믹층(20)이 형성된다.
반도체 제조 장치(100)에서는, 고주파 전력이 공급되어, 도 1에 나타낸 화살표 A1과 같이, 예를 들어 할로겐계 가스 등의 원료 가스가 챔버(110)의 내부에 도입된다. 그러면, 챔버(110)의 내부에 도입된 원료 가스는, 정전 척(160)과 반도체 제조 장치용 부재(120) 사이의 영역(191)에 있어서 플라스마화된다.
여기서, 챔버(110)의 내벽이 플라스마에 의해 부식되면 파티클(221)이 발생하는 경우가 있다. 이 파티클(221)이 웨이퍼(210)에 부착되면, 제조된 반도체 디바이스에 문제가 발생하는 경우가 있다. 그러자, 반도체 디바이스의 수율 및 생산성이 저하되는 경우가 있다. 그 때문에, 반도체 제조 장치용 부재(120)에는, 내플라스마성이 요구된다.
또한, 실시 형태에 관한 반도체 제조 장치용 부재는, 챔버 내의 상부 이외의 위치에 배치되는 부재여도 된다. 또한, 반도체 제조 장치용 부재가 사용되는 반도체 제조 장치는, 도 1의 예에 한정되지 않고, 어닐, 에칭, 스퍼터링, CVD(Chemical Vapor Deposition) 등의 처리를 행하는 임의의 반도체 제조 장치(반도체 처리 장치)를 포함한다.
실시 형태에 관한 반도체 제조 장치용 부재는, 반도체 제조 장치 내의 각종 부재, 특히 부식성의 고밀도 플라스마 분위기에 폭로되는 환경에 있어서 사용되는 부재로서 적합하게 사용할 수 있다. 구체적으로는, 챔버 벽, 샤워 플레이트, 라이너, 실드, 윈도우, 에지 링, 포커스 링 등을 들 수 있다.
도 2는, 제1 실시 형태에 관한 반도체 제조 장치용 부재의 일부를 예시하는 단면도이다.
도 2는, 도 1에 도시한 영역 R근방을 확대하여 도시하고 있다.
반도체 제조 장치용 부재(120)는, 기재(10)와, 세라믹층(20)을 포함한다. 기재(10)는, 제1 면(11)과, 제1 면(11)과는 반대측의 제2 면(12)을 갖는다. 제1 면(11)은, 도 1에 도시한 챔버(110)의 내측을 향하는 면이고, 제2 면(12)은, 챔버(110)의 외측을 향하는 면이다. 기재(10)에는, 적어도 하나의 구멍(13)이 형성되어 있다. 구멍(13)은, 제1 면(11)으로부터 제2 면(12)에 걸쳐서, 기재(10)를 관통하고 있다.
이 예에서는, 기재(10)는, 예를 들어 판 형상(원판 형상)이다. 제1 면(11) 및 제2 면(12)은, 각각, 예를 들어 평면이다. 단, 제1 면(11) 및 제2 면(12)은, 곡면이어도 된다. 또한, 기재(10)의 중앙에는, 하나의 구멍(13)이 형성되어 있다. 예를 들어, 구멍(13)에는, 플라스마의 원료 가스를 분사하는 인젝터 등의 부재가 배치된다. 플라스마의 원료 가스는, 구멍(13)을 통해, 챔버(110)의 내부에 도입된다. 단, 구멍(13)은, 챔버(110) 내에 플라스마 생성용의 원료 가스를 공급하는 구멍이 아니어도 되고, 기재(10)를 관통하는 임의의 구멍이어도 된다. 또한, 구멍(13)은, 기재(10)의 중앙이 아니어도 되고, 복수 형성되어도 된다.
제1 면(11)으로부터 제2 면(12)을 향하는 방향을 Z방향(제1 방향)이라고 한다. Z방향에 수직인 하나의 방향을 X방향이라고 하고, Z방향 및 X방향과 수직인 방향을 Y방향이라고 한다. 예를 들어, 제1 면(11) 및 제2 면(12)은, Z방향에 대하여 수직이고, X-Y 평면을 따라 연장되어 있다.
구멍(13)(구멍의 내주면(13s))은, 제1 구멍부(13a)와, 제2 구멍부(13b)와, 제3 구멍부(13c)를 갖는다. 구멍(13)은, Z방향을 따라 보았을 때, 예를 들어 원형이다. 내주면(13s)은, 구멍(13)을 규정하는 기재(10)의 내주표면이다. 내주면(13s)은, 구멍(13)의 내측을 향하고, X-Y 평면과 교차한다.
제1 구멍부(13a)는, 내주면(13s) 중 제1 면(11)의 근방에 위치하고, 제1 면(11)과 인접하는 영역이다. 제1 구멍부(13a)는, 제1 면(11)과 연속되어 있다. 제1 구멍부(13a)는, Z방향에 있어서 제1 면(11)과 제2 면(12) 사이에 위치한다. 제1 구멍부(13a)는, 제1 면(11)에 대하여 평행은 아니고, 제1 면(11) 및 Z방향과 교차하는 경사면이다. 제1 구멍부(13a)는, Z방향에 평행하게 연장되는 면이어도 된다. 이 예에서는, 도 2와 같은 Z방향에 평행인 단면에 있어서, 제1 구멍부(13a)는 직선 형상이다. 단, Z방향에 평행인 단면에 있어서, 제1 구멍부(13a)는, 직선 형상이 아니어도 되고, 예를 들어 만곡되어 있어도 된다. Z방향을 따라 보았을 때(즉, X-Y 평면에 투영했을 때), 제1 구멍부(13a)는, 예를 들어 제1 면(11)에 둘러싸인 환 형상이다.
이 예에서는, Z방향에 평행인 단면에 있어서, 제1 면(11)과 제1 구멍부(13a)가 접하는 경계(14)는, 각을 이루고 있다. 단, 제1 면(11)과 제1 구멍부(13a)는, 매끄럽게 접속되어 있어도 된다. 바꿔 말하면, 도 2의 단면에 있어서, 경계(14)는 라운딩되어 만곡하고, 곡률을 갖고 있어도 된다.
제2 구멍부(13b)는, Z방향에 있어서, 제1 구멍부(13a)와 제2 면(12) 사이에 위치한다. 바꿔 말하면, 제2 구멍부(13b)의 Z방향에 있어서의 위치는, 제1 구멍부(13a)의 Z방향에 있어서의 위치와, 제2 면(12)의 Z방향에 있어서의 위치 사이이다. 예를 들어, 제2 구멍부(13b)는, 내주면(13s) 중 제2 면(12)의 근방에 위치하고, 제2 면(12)과 인접하는 영역이다. 제2 구멍부(13b)는, 제2 면(12)과 연속되어 있어도 된다. 제2 구멍부(13b)는, Z방향으로 연장되어 있고, 예를 들어 Z방향에 대하여 평행이다. 제2 구멍부(13b)는, 예를 들어 제2 면(12)에 대략 수직인 수직면을 구성하고 있다. Z방향을 따라 보았을 때, 제2 구멍부(13b)는, 예를 들어 제1 구멍부(13a)의 내측에 위치하는 환 형상이다.
제3 구멍부(13c)는, Z방향에 있어서, 제1 구멍부(13a)와 제2 구멍부(13b) 사이에 위치한다. 바꿔 말하면, 제3 구멍부(13c)의 Z방향에 있어서의 위치는, 제1 구멍부(13a)의 Z방향에 있어서의 위치와, 제2 구멍부(13b)의 Z방향에 있어서의 위치 사이이다. 제3 구멍부(13c)는, 내주면(13s) 중 제1 구멍부(13a)와 연속된 영역이다. 제3 구멍부(13c)는, 제1 면(11)에 대하여 평행은 아니고, 제1 면(11) 및 Z방향과 교차하는 경사면이다. 제3 구멍부(13c)는, Z방향으로 연장되는 면이어도 된다. 이 예에서는, Z방향에 평행인 단면에 있어서, 제3 구멍부(13c)는 직선 형상이다. 단, Z방향에 평행인 단면에 있어서, 제3 구멍부(13c)는, 직선 형상이 아니어도 되고, 예를 들어 만곡되어 있어도 된다. Z방향을 따라 보았을 때, 제3 구멍부(13c)는, 예를 들어 제1 구멍부(13a)에 둘러싸여 제1 구멍부(13a)와 접하는 환 형상이고, 제3 구멍부(13c)의 내측에 제2 구멍부(13b)가 위치한다. 제3 구멍부(13c)와 제2 구멍부(13b)는 연속되어 있어도 된다.
이 예에서는, Z방향에 평행인 단면에 있어서, 제1 구멍부(13a)가 연장되는 방향과 제3 구멍부(13c)가 연장되는 방향은 동일 직선 상이다. 바꿔 말하면, 제3 구멍부(13c)와 Z방향이 이루는 각 θ1은, 제1 구멍부(13a)와 Z방향이 이루는 각 θ2와 동일하다. 단, 각 θ1과 각 θ2는 달라도 된다.
또한, 이 예에서는, Z방향에 평행인 단면에 있어서, 제2 구멍부(13b)와 제3 구멍부(13c)가 접하는 경계(17)는, 각을 이루고 있다. 단, 제2 구멍부(13b)와 제3 구멍부(13c)는 매끄럽게 접속되어 있어도 된다. 바꿔 말하면, 도 2의 단면에 있어서, 경계(17)는 라운딩되어 만곡하고, 곡률을 갖고 있어도 된다.
또한, 구멍(13)(구멍의 내주면(13s))은, 경사면(13ac)을 갖는다. 경사면(13ac)은, 예를 들어 제1 구멍부(13a)와 제3 구멍부(13c)를 포함하는 면이다. 경사면(13ac)은, 제1 면(11)과 연속되고, 제1 면(11) 및 Z방향에 대하여 경사져 있다. 경사면(13ac)은, 수직면(제2 구멍부(13b))과 연속되고, 제1 면(11)과 제2 구멍부(13b)를 접속한다. 이 예에 있어서, 제1 구멍부(13a)와 제3 구멍부(13c)에 의해 형성된 경사면(13ac)은, Z방향에 대하여 평행인 단면에 있어서 직선 형상이다. 단, 경사면(13ac)은 만곡하고 있어도 된다.
제1 면(11)과 경사면(13ac)이 이루는 각 θα는, 제2 구멍부(13b)(수직면)와 경사면(13ac)이 이루는 각 θβ보다도 크다. 예를 들어, 각 θα는, 제1 면(11)과 제1 구멍부(13a)가 이루는 각이고, 각 θβ는, 제2 구멍부(13b)와 제3 구멍부(13c)가 이루는 각이다.
세라믹층(20)의 플라스마 부식 내성은, 기재(10)의 플라스마 부식 내성보다도 높다. 세라믹층(20)은 기재(10) 상에 형성된다. 더 구체적으로는, 세라믹층(20)은, 도 2에 도시한 바와 같이, 제1 부분(21)과 제2 부분(22)을 포함한다. 제1 부분(21)은, 제1 면(11) 상에 마련되어, 제1 면(11)과 접하고 있다. 제1 부분(21)은, 제1 면(11)의 대략 전체에 마련되어 있다. 제2 부분(22)은, 제1 구멍부(13a) 상에 마련되어, 제1 구멍부(13a)와 접하고 있다. 제1 부분(21)의 표면(21s) 및 제2 부분의 표면(22s)은, 챔버(110) 내의 플라스마와 직접 접한다. 즉, 표면(21s)은, 제1 부분(21)의 제1 면(11)과 접하는 면과는 반대측의 면이고, 챔버(110) 내에 노출되도록 마련되어 있다. 표면(22s)은, 제2 부분(22)의 제1 구멍부(13a)와 접하는 면과는 반대측의 면이고, 챔버(110) 내에 노출되도록 마련되어 있다. 제1 면(11)은, 제1 부분(21)에 덮여 있기 때문에, 플라스마와 직접 접하지 않도록 되어 있다. 또한, 제1 구멍부(13a)는, 제2 부분(22)에 덮여 있기 때문에, 플라스마와 직접 접하지 않도록 되어 있다. 즉, 제1 면(11) 및 제1 구멍부(13a)는 세라믹층(20)으로 피복되어 있고, 세라믹층(20)이 플라스마에 노출되도록 구성되어 있다. 표면(21s)은, 예를 들어 X-Y 평면에 평행인 평면이다. 표면(21s)은, 곡면이어도 된다. 표면(22s)은, 표면(21s) 및 Z방향과 교차하는 경사면이다. 표면(21s)은 Z방향으로 연장되는 면이어도 된다.
세라믹층(20)은, 제2 면(12) 상, 제2 구멍부(13b) 상 및 제3 구멍부(13c) 상에는 형성되지 않는다. 바꿔 말하면, 이 예에 있어서는, 구멍(13)의 내주면(13s) 중, 세라믹층(20)이 형성된 영역이 제1 구멍부(13a)이고, 세라믹층(20)이 형성되어 있지 않은 영역이 제2 구멍부(13b) 및 제3 구멍부(13c)이다. 제3 구멍부(13c)는, 제2 부분(22)의 단부와 접하고 있다. 제2 구멍부(13b) 및 제3 구멍부(13c)는, 챔버(110) 내의 플라스마에 노출되어 있고, 플라스마와 직접 접한다. 제2 구멍부(13b), 제3 구멍부(13c)는 세라믹층(20)으로 피복되어 있지 않다.
제1 부분(21)의 표면(21s)의 산술 평균 높이 Sa는, 제2 부분(22)의 표면(22s)의 산술 평균 높이 Sa보다도 작다. 또한, 산술 평균 높이 Sa(면 거칠기)는, 후술하는 방법에 의해 평가할 수 있다. 예를 들어, 제1 부분(21)의 표면 조도(표면(21s)의 거칠기)는, 제2 부분(22)의 표면 조도(표면(22s)의 거칠기)보다도 작다.
상술한 바와 같이, 파티클을 저감시키기 위해, 플라스마와 접촉하는 반도체 제조 장치용 부재에는 내플라스마성이 요구된다. 그래서, 종래, 반도체 제조 장치용 부재의 표면을 내플라스마성이 우수한 피막(층)으로 코팅하는 방법이 사용되어 있다. 그러나, 반도체 제조 장치용 부재(예를 들어, 천장판 부재)의 대부분을 차지하는 비구멍부를, 내플라스마성이 높은 피막(예를 들어, Y2O3 등)으로 코팅한 경우라도, 최근에는, 파티클의 저감의 요구를 충분히 충족시킬 수 없을 우려가 있다. 그 때문에, 예를 들어 구멍으로부터의 파티클의 제어도 요구되고 있다. 구멍으로부터의 파티클로서는, 예를 들어 구멍에 마련된 피막의 일부가 탈리함으로써 발생하는 파티클이나, 구멍에 배치된 부재(예를 들어, 인젝터)로부터의 파티클 등을 생각할 수 있다.
이에 대해, 실시 형태에 있어서는, 기재(10)의 제1 면(11) 및 제1 구멍부(13a)에 세라믹층(20)이 형성되고, 제1 면(11) 상의 제1 부분(21)의 표면(21s)의 산술 평균 높이 Sa가, 제1 구멍부(13a) 상의 제2 부분(22)의 표면(22s)의 산술 평균 높이 Sa보다도 작다. 이에 의해, 파티클의 발생 또는 영향을 저감할 수 있다.
예를 들어, 부식성 플라스마와 접하는 제1 부분(21)의 표면(21s)의 산술 평균 높이 Sa(면 거칠기)가 비교적 작은 점에서, 제1 부분(21)으로부터의 파티클의 발생을 효과적으로 억제할 수 있다. 즉, 예를 들어 제1 부분은 평활한 구조를 갖고 있어, 제1 부분(21)에 있어서의 요철을 기점으로 한 크랙이나 파티클의 발생을 억제할 수 있다. 예를 들어, 제1 부분(21)이 플라스마에 의해 부식되어, 그 일부가, 세라믹층(20)으로부터 탈리하여 파티클로 되는 것을 억제할 수 있다.
또한, 제1 구멍부(13a) 상의 제2 부분(22)의 표면(22s)의 산술 평균 높이 Sa(면 거칠기)가, 비교적 큰 점에서, 구멍(13)으로부터의 파티클의 발생 또는 영향을 억제할 수 있다. 예를 들어, 제2 부분(22)은 제1 구멍부(13a) 상에 마련되어 있기 때문에, 제2 부분(22)에 있어서는, 제1 부분(21)보다도 전계의 영향이 큰 경우가 있다고 생각된다. 즉, 제1 면(11) 상에 마련된 제1 부분(21)이 플라스마에 노출될 때, 제1 구멍부(13a) 상의 제2 부분(22)은, 구멍(13)의 단부 부근이기 때문에, 제1 부분(21)보다도 전계가 집중되기 쉬운 경우가 있다. 전계가 집중되는 부분에 있어서는, 전계 강도가 크고, 플라스마가 집중함으로써 플라스마에 의한 대미지가 커진다. 대미지를 받은 부분이 세라믹층(20)으로부터 탈리하여 파티클이 발생할 우려가 있다. 이에 대해, 실시 형태에 있어서는, 제2 부분(22)의 표면(22s)의 산술 평균 높이 Sa가 비교적 큰 점에서, 제2 부분(22)의 표면적이 커져, 전계의 집중을 완화할 수 있다.
또한, 구멍(13)의 단부 부근(출구 부근)에 마련된 제2 부분(22)의 표면(22s)의 산술 평균 높이 Sa가 비교적 큰 것에 의해, 구멍(13)으로부터 발생한 파티클을 제2 부분(22)에서 포집할 수 있어, 파티클의 영향을 더 효과적으로 억제할 수 있다.
또한, 플라스마 생성용 가스가 구멍(13)을 통과하는 경우에 있어서는, 가스의 분사에 의해 구멍 주변의 온도가 변화된다. 그 때문에, 제2 부분(22)에 있어서의 열응력이, 제1 부분(21)에 있어서의 열응력보다도 높아질 우려가 있다. 열응력에 기인하여, 제2 부분(22)에 있어서 크랙이나 파티클이 발생할 우려가 있다. 이에 대해, 제2 부분(22)의 표면(22s)의 산술 평균 높이 Sa가 비교적 큰 점에서, 제2 부분(22)의 표면적이 커져, 제2 부분(22)의 열 분산(방열) 효과를 높일 수 있다. 이에 의해, 제2 부분(22)에 있어서의 크랙이나 파티클의 발생을 억제할 수 있다.
예를 들어, 제2 부분(22)의 표면 조도는, 제1 부분의 표면 조도의 2배 이상 10배 이하, 보다 바람직하게는 5배 이하인 것이 바람직하다. 제2 부분(22)의 표면(22s)의 산술 평균 높이 Sa는, 제1 부분(21)의 표면(21s)의 산술 평균 높이 Sa의 2배 이상 10배 이하, 보다 바람직하게는 5배 이하인 것이 바람직하다. 제2 부분(22)의 표면(22s)의 산술 평균 높이 Sa는, 예를 들어 0.5마이크로미터(㎛) 미만이고, 또한 예를 들어 0.005㎛ 이상이다. 제1 부분(21)의 표면(21s)의 산술 평균 높이 Sa는, 예를 들어 0.1㎛ 미만이고, 또한 예를 들어 0.001㎛ 이상이다. 이와 같은 구성에 의하면, 파티클의 발생 또는 영향을 더 확실하게 저감할 수 있다.
예를 들어, 제3 구멍부(13c)의 표면 조도는, 제1 부분(21)의 표면 조도보다도 크고, 제2 부분(22)의 표면 조도보다도 크다. 예를 들어, 제3 구멍부(13c)의 산술 평균 높이 Sa는, 제1 부분(21)의 표면(21s)의 산술 평균 높이 Sa보다도 크고, 제2 부분(22)의 표면(22s)의 산술 평균 높이 Sa보다도 크다.
이미 설명한 바와 같이, 이 예에 있어서, 제3 구멍부(13c) 상에는, 세라믹층(20)이 형성되어 있지 않고, 구멍(13)의 내벽이 노출되어 있다. 즉, 제3 구멍부(13c)는, 세라믹층(20)과 구멍(13)의 내벽의 경계 부분이고, 플라스마와 접하는 기재 단부이다. 이러한 기재 단부(제3 구멍부(13c))의 산술 평균 높이 Sa(면 거칠기)를 비교적 크게 함으로써, 기재 단부의 표면적이 커져 기재 단부에 있어서의 전계의 집중을 완화할 수 있다. 이에 의해, 예를 들어 기재 단부에 있어서의 전계 집중에 의한 플라스마의 대미지를 억제하여, 기재 단부로부터의 파티클 발생을 억제할 수 있다.
예를 들어, 제3 구멍부(13c)의 표면 조도는, 제1 부분(21)의 표면 조도의 2배보다도 큰 것이 바람직하다. 제3 구멍부(13c)의 표면 조도는, 제1 부분(21)의 표면 조도의 10배 이하로 하는 것도 바람직하다. 제3 구멍부(13c)의 산술 평균 높이 Sa는, 제1 부분(21)의 표면(21s)의 산술 평균 높이 Sa의 2배보다도 큰 것이 바람직하다. 제3 구멍부(13c)의 산술 평균 높이 Sa는, 제1 부분(21)의 표면(21s)의 산술 평균 높이 Sa의 10배 이하로 하는 것도 바람직하다. 이러한 구성에 의하면, 파티클의 발생 또는 영향을 더 확실하게 저감할 수 있다.
또한, 제3 구멍부(13c)의 표면 조도는, 제1 부분(21)의 표면 조도보다도 크고, 제2 부분(22)의 표면 조도보다도 작아도 된다. 예를 들어, 제3 구멍부(13c)의 산술 평균 높이 Sa는, 제1 부분(21)의 표면(21s)의 산술 평균 높이 Sa보다도 크고, 제2 부분(22)의 표면(22s)의 산술 평균 높이 Sa보다도 작아도 된다.
제3 구멍부(13c)에 있어서는, 플라스마와 기재(10)가 직접 접하기 때문에, 기재(10)로부터의 파티클이 발생하기 쉬운 경우가 있다. 이에 대해, 실시 형태에 있어서는, 제3 구멍부(13c)가, 제1 구멍부(13a), 제2 구멍부(13b)에 비해, 제1 면(11), 제2 면(12)으로부터 먼 위치에 배치되어 있다. 또한, 제3 구멍부(13c)의 산술 평균 높이 Sa가, 제2 부분(22)의 표면의 산술 평균 높이 Sa보다도 작은 경우에는, 제3 구멍부(13c)로부터의 파티클의 발생을 더 저감시킬 수 있다. 즉, 예를 들어 제3 구멍부(13c)에 있어서의 요철을 기점으로 한 크랙이나 파티클의 발생을 억제할 수 있다. 제3 구멍부(13c)의 일부가, 기재(10)로부터 탈리하여 파티클로 되는 것을 억제할 수 있다.
전술한 바와 같이, 기재(10)가 플라스마와 접함으로써 부식되면, 기재(10)로부터 미세한 파티클이 발생하여, 제조되는 반도체 디바이스의 수율이 저하될 우려가 있다. 그래서 기재(10) 중 플라스마와 접하는 면을, 기재(10)보다도 높은 플라스마 부식 내성을 구비한 세라믹층으로 피복한다. 기재(10)에 형성되는 구멍(13)은, 예를 들어 기재(10)의 제1, 제2 면에 대하여 수직인 수직면을 갖지만, 플라스마의 일부는, 구멍(13) 내부로 돌아 들어가 구멍(13)의 내벽을 부식시켜, 구멍(13)으로부터의 파티클이 발생하는 경우가 있다. 그래서, 구멍(13)의 내벽(예를 들어, 수직면)에도, 플라스마 부식 내성이 높은 세라믹층을 형성하는 방법을 생각할 수 있다. 그러나, 예를 들어 구멍(13)의 내부의 세라믹층은 비교적 취약할 가능성이 있어, 취약한 세라믹층이 플라스마에 부식되면 파티클이 발생한다. 또한, 제1 면(11)과 제2 구멍부(13b) 사이의 경사면(제1 구멍부(13a) 및 제3 구멍부(13c))에는, 플라스마 집중이 일어나기 쉬운 경우가 있다.
이에 대해, 실시 형태에 있어서는, 제1 구멍부(13a)와 제3 구멍부(13c)에 의해 형성되는 경사면(13ac) 중, 플라스마와 접하는 제1 부분(21)에 비교적 가까운 제1 구멍부(13a)에 세라믹층(20)의 제2 부분(22)이 마련된다. 이에 의해, 제1 구멍부(13a)로부터의 파티클의 발생을 효과적으로 억제할 수 있다. 한편, 경사면(13ac) 중, 제1 부분(21)으로부터 비교적 먼 제3 구멍부(13c)는, 플라스마와 접한다. 즉, 제1 구멍부(13a)에 비해 제1 부분(21)으로부터 멀고 플라스마 부식 리스크가 비교적 낮은 제3 구멍부(13c)는 세라믹층(20)으로 피복되어 있지 않고, 제3 구멍부(13c)에 있어서 기재(10)가 플라스마와 직접 접한다. 이에 의해, 성상이 떨어지는 세라믹층이 제3 구멍부(13c)에 형성되어, 그 세라믹층으로부터 파티클이 발생하는 것을 효과적으로 억제할 수 있다.
또한, 경사면(13ac)이 Z방향에 평행인 단면에 있어서 만곡되어 있으면, 경사면(13ac) 또는 경사면(13ac) 상의 세라믹층(20)에 전계가 집중하여, 파티클이 발생하는 경우가 있다. 이에 대해, 경사면(13ac)이 Z방향에 평행인 단면에 있어서 직선 형상인 경우에는, 경사면(13ac) 또는 경사면(13ac) 상의 세라믹층(20)에 있어서의 전계 집중을 더 완화할 수 있다.
또한, 예를 들어 세라믹층(20)에 있어서, 제2 부분(22)은, 제1 부분(21)보다도 얇다. 즉, 제2 부분(22)의 두께 T22는, 제1 부분(21)의 두께 T21보다도 작다. 플라스마에 폭로되기 쉬운 제1 부분(21)이 제2 부분(22)보다도 두꺼운 것에 의해, 제1 면(11)으로부터의 파티클의 발생을 더 억제할 수 있다. 한편, 제1 부분(21)보다도 플라스마에 폭로되기 어려운 제2 부분(22)이 비교적 얇은 것에 의해, 예를 들어 제2 부분(22)에 있어서의 세라믹층(20)의 붕괴가 억제되어, 파티클의 발생을 더 억제할 수 있다. 예를 들어, 제2 부분에 있어서의 막 두께를 얇게 함으로써, 막중의 변형이나 내부 응력이 완화되어, 막의 붕괴를 억제할 수 있다.
또한, 세라믹층(20)의 두께는, 기재(10)의 표면으로부터 세라믹층(20)의 표면까지의 거리이다. 구체적으로는, 세라믹층(20)의 두께(두께 T11 및 T22)는, 다음과 같이 하여 구한다. 도 2와 같이 Z방향으로 평행하게 반도체 제조 장치용 부재(120)를 절단하고, 그 파단면을 주사형 전자 현미경(SEM: Scanning Electron Microscope)을 사용하여 관찰함으로써, 세라믹층(20)의 두께를 구한다. 예를 들어, 제1 부분(21)의 두께 T21은, 제1 면(11)으로부터 표면(21s)까지의, 제1 면(11)에 대하여 수직인 방향을 따른 길이이다. 예를 들어, 제2 부분(22)의 두께 T22는, 제1 구멍부(13a)로부터 표면(22s)까지의, 제1 구멍부(13a)에 대하여 수직인 방향을 따른 길이이다. SEM에는 예를 들어, HITACHI제 S-5500을 사용하여, SEM 관찰 조건을, 배율 5000배, 가속 전압 15㎸로 해도 된다. 단면 화상에 있어서 두께에 변동이 있는 경우에는, 복수 개소에서 측정을 행하여, 그 평균값을 산출한다. 제2 부분(22)의 두께 T22를 제1 부분(21)의 두께 T21보다도 작게 하는 방법은, 예를 들어 제막 시간을 다르게 하고(제2 부분의 제막 시간을 제1 부분의 제막 시간보다도 짧게 한다), 연마량을 다르게 하는(제2 부분의 연마량을 제1 부분의 연마량보다도 많게 한다) 등, 공지의 방법을 이용할 수 있다.
또한, 제1 면(11)과 경사면(13ac)이 형성하는 에지부(경계(14))는, 플라스마 조사면(표면(21s))의 근처에 위치한다. 그 때문에, 이 에지부 부근(에지부 상의 세라믹층(20))에는 플라스마가 집중되기 쉬운 경우가 있다. 이에 대해, 실시 형태에 있어서는, 제1 면(11)과 경사면(13ac)이 이루는 각 θα는, 경사면(13ac)과 수직면(제2 구멍부(13b))이 이루는 각 θβ보다도 크다. 각 θα가 비교적 큰 것에 의해, 제1 면(11)과 경사면(13ac)이 형성하는 에지부 부근으로의 플라스마 집중을 완화하여, 파티클의 발생을 억제할 수 있다. 한편, 각 θβ가 큰 경우에는, 플라스마가 구멍(13)의 내부에 더 침입하기 쉬워진다. 이에 대해, 각 θβ가 비교적 작은 것에 의해, 플라스마가 구멍(13)의 내부에 침입하는 것을 효과적으로 억제할 수 있다.
또한, 각 θα가 각 θβ보다도 큰 경우, 제2 구멍부(13b)의 Z방향의 길이를 길게 하기 쉽다. 예를 들어 후술하는 도 6의 (a)에 도시하는 길이 Ln은, 도 6의 (b)에 도시하는 길이 Ln보다도 길다. 또한, 예를 들어 도 2에 있어서, 기재(10)의 두께(제1 면(11) 및 제2 면(12)의 Z방향에 있어서의 위치) 및 구멍(13)의 직경(경계(14) 및 경계(17)의 X방향에 있어서의 위치)을 바꾸지 않고, 경사면(13ac)이 직선 형상인채로, 각 θα를 더 크게 하면, 경계(17)의 위치가 하방으로 내려가, 제2 구멍부(13b)가 Z방향에 있어서 길어진다. 구멍(13)으로부터 챔버 내로 유입되는 플라스마의 원료 가스의 흐름(방향성)은, 예를 들어 제2 구멍부(13b)에 의해 규제되기 때문에, 제2 구멍부(13b)가 긴 것에 의해, 원료 가스의 흐름을 안정시키기 쉽다. 또한, 제2 구멍부(13b)에 인젝터 등의 유닛을 고정하는 경우, 제2 구멍부(13b)가 긴 것에 의해, 유닛을 설치하기 쉬워, 유닛이 플라스마에 노출되는 것을 억제할 수 있다.
경계(14) 및 경계(17)는, 모따기되어 있는 것이 바람직하다. 이에 의해, 경계(14) 상의 세라믹층(20)이나, 경계(17)에 있어서의 플라스마 집중을 더 완화할 수 있다.
각 θα는, 예를 들어 150° 이상 180° 이하이고, 바람직하게는 160° 이상 180° 이하이다. 이에 의해, 제1 면(11)과 경사면(13ac)이 형성하는 에지부 부근으로의 플라스마 집중을 더 완화하여, 파티클의 발생을 더 억제할 수 있다.
각 θβ는, 예를 들어 90°보다 크고 120° 이하이고, 바람직하게는 90°보다 크고 105° 이하이다. 이에 의해, 플라스마가 구멍 내부로 침입하는 것을 더 효과적으로 억제할 수 있다.
예를 들어, 제2 부분(22)의 치밀도는, 제1 부분(21)의 치밀도보다도 높다. 또한, 예를 들어 제2 부분(22)의 경도는, 제1 부분(21)의 경도보다도 높다.
반도체 제조 장치용 부재의 메인터넌스나 핸들링 시에 있어서는, 구멍(13)(및 후술하는 관통 구멍(313)) 부근은, 별도의 부재(예를 들어, 핀 등의 지그나, 스펀지 형상의 세정 패드)와 물리적으로 접촉하는 경우가 있다. 이러한 물리적 접촉에 의해, 구멍(13)(및 관통 구멍(313)) 부근에 마모, 손상 또는 박리가 발생하여, 파티클이 발생할 우려가 있다. 예를 들어, 반도체 제조 장치용 부재의 핸들링 시에 있어서는, 구멍(13)에 위치 결정 핀 등의 지그가 삽입되는 경우가 있다. 구멍(13)에 마련된 제2 부분(22)은, 제1 부분(21)에 비해, 이러한 지그와 물리적으로 접촉할 가능성이 높다. 또한, 예를 들어 반도체 제조 장치용 부재의 메인터넌스 시에 있어서, 제1 면(11)측의 표면 세정이 행해져, 제1 부분(21) 및 제2 부분(22)은, 세정 패드 등의 부재와 접촉하는 경우가 있다. 이때, 구멍(13)의 형상에 기인하여 구멍(13)에 마련된 제2 부분(22)에 세정 패드로부터 가해지는 힘은, 제1 면(11) 상의 제1 부분(21)에 세정 패드로부터 가해지는 힘보다도 커지는 경우가 있다. 세정 패드와 반도체 제조 장치용 부재의 접촉 면적은 일반적으로, 경사면에 위치하는 제2 부분(22)에 있어서 평면부에 위치하는 제1 부분(21)보다도 작아진다. 따라서, 세정 패드에 가해지는 힘이 일정한 경우, 제2 부분(22)에서는 접촉 면적이 작은 만큼, 단위 면적당의 받는 힘이 커진다.
이에 대해, 제2 부분(22)의 치밀도가 비교적 높은 것에 의해, 반도체 제조 장치용 부재의 메인터넌스 또는 핸들링 시에 있어서의 물리적인 접촉에 의해, 제2 부분(22)에 손상이나 박리가 발생하는 것을 억제할 수 있다. 따라서, 파티클이 발생하는 것을 더 억제할 수 있다. 또한, 제2 부분(22)의 경도가 비교적 높은 것에 의해, 반도체 제조 장치용 부재의 메인터넌스 또는 핸들링 시에 있어서의 물리적인 접촉에 의해, 제2 부분(22)에 손상이나 박리가 발생하는 것을 억제할 수 있다. 따라서, 파티클이 발생하는 것을 더 억제할 수 있다.
도 3의 (a) 내지 도 3의 (c)는, 제1 실시 형태에 관한 별도의 반도체 제조 장치용 부재의 일부를 예시하는 단면도이다.
도 3의 (a) 내지 도 3의 (c)에 나타낸 반도체 제조 장치용 부재(120a 내지 120c)는, 구멍(13)의 형상에 있어서, 도 1 및 도 2에 관하여 설명한 반도체 제조 장치용 부재(120)와 다르다. 이것 이외에 대해서는, 반도체 제조 장치용 부재(120a 내지 120c)는, 반도체 제조 장치용 부재(120)와 마찬가지이다.
도 3의 (a)에 나타낸 반도체 제조 장치용 부재(120a)에 있어서는, Z방향에 평행인 단면에 있어서, 제1 구멍부(13a) 및 제3 구멍부(13c)는 각각 직선 형상이다. 도 3의 (a)에서는, Z방향에 평행인 단면에 있어서, 제1 구멍부(13a)가 연장되는 방향과 제3 구멍부(13c)가 연장되는 방향은 동일 직선 상이 아니고, 비평행이다. 예를 들어, 제3 구멍부(13c)와 Z방향이 이루는 각 θ1은, 제1 구멍부(13a)와 Z방향이 이루는 각 θ2보다도 작다.
반도체 제조 장치용 부재(120a)에 있어서는, Z방향에 평행인 단면에 있어서, 제1 구멍부(13a)와 제3 구멍부(13c)가 접하는 경계(15)는 각을 이루고 있다. 단, 도 3의 (a)의 단면에 있어서, 경계(15)는 라운딩되어 만곡하고, 곡률을 갖고 있어도 된다.
도 3의 (b)에 나타낸 반도체 제조 장치용 부재(120b)에 있어서는, Z방향에 평행인 단면에 있어서, 제3 구멍부(13c)는 직선 형상이고, 제1 구멍부(13a)는 굴곡되어 있다. 예를 들어, 제1 구멍부(13a)는, 제1 면(11)과 접하는 제1 영역(16a)과, 제3 구멍부(13c)와 접하는 제2 영역(16b)을 갖는다. 도 3의 (b)의 단면에 있어서, 제1 영역(16a) 및 제2 영역(16b)은 각각 직선 형상이다. 제1 영역(16a) 및 제2 영역(16b)은 만곡되어 있어도 된다.
도 3의 (b)의 예에 있어서, 제1 영역(16a)이 연장되는 방향과 제2 영역(16b)이 연장되는 방향은 동일 직선 상이 아니고, 비평행이다. 예를 들어, 제2 영역(16b)과 Z방향이 이루는 각 θ3은, 제1 영역(16a)과 Z방향이 이루는 각 θ4보다도 작다. 또한, 도 3의 (b)의 예에서는, 제2 영역(16b)이 연장되는 방향과 제3 구멍부(13c)가 연장되는 방향은 동일 직선 상이다.
반도체 제조 장치용 부재(120b)에 있어서는, Z방향에 평행인 단면에 있어서, 제1 영역(16a)과 제2 영역(16b)이 접하는 경계(16c)는 각을 이루고 있다. 단, 도 3의 (b)의 단면에 있어서, 경계(16c)는 라운딩되어 만곡하고, 곡률을 갖고 있어도 된다.
도 3의 (c)에 나타낸 반도체 제조 장치용 부재(120c)에 있어서는, 제1 구멍부(13a)는, 제1 영역(16a), 제2 영역(16b)을 갖고 있고, 그 경계(16c)는 각을 이루고 있다. 또한, 제1 구멍부(13a)와 제3 구멍부(13c)의 경계(15)는 각을 이루고 있다. 경계(15) 및 경계(16c)는, 라운딩되어 만곡하고, 곡률을 갖고 있어도 된다. 이상 설명한 바와 같이, 구멍(13)의 단면 형상은, 적절히, 굴곡 또는 만곡된 것이어도 된다.
산술 평균 높이 Sa의 평가에 있어서는, 레이저 현미경을 사용하여 평가 대상의 표면의 산술 평균 높이 Sa(Arithmetical mean height of the surface)를 조사한다. 이 산술 평균 높이 Sa는, 삼차원 표면 성상에 관한 국제 규격 ISO025178(JISB0681)에 규정되어 있다.
레이저 현미경으로서는, 「VK-X1000/KEYENCE제」를 사용한다. 대물 렌즈의 배율은 1000배로 한다. S-필터는 2.5㎛ 또는 0.8㎛로 하고, L-필터는 0.5㎜로 설정한다.
산술 평균 높이란, 2차원의 산술 평균 조도 Ra를 3차원으로 확장한 것이고, 3차원 거칠기 파라미터(3차원 높이 방향 파라미터)이다. 구체적으로는, 산술 평균 높이 Sa는, 표면 형상 곡면과 평균면으로 둘러싸인 부분의 체적을 측정 면적으로 나눈 것이다. 평균면을 xy면, 세로 방향을 z축으로 하고, 측정된 표면 형상 곡선을 z(x, y)로 하면, 산술 평균 높이 Sa는, 다음의 식으로 정의된다. 여기서, 식(1) 중 「A」는 측정 면적이다.
세라믹층(20)의 치밀도는, 막을 구성하는 입자 사이의(나노 레벨의) 간극의 대소를 나타낸다. 세라믹층(20)의 치밀도(제1 부분(21), 제2 부분(22) 및 후술하는 제3 부분(23) 등의 치밀도)는, 예를 들어 일본 특허 제6597922호 공보에 기재된 방법에 의해 산출되는 휘도 Sa에 의해 평가할 수 있다. 실시 형태에 있어서 치밀도가 높은 것은, 휘도 Sa가 작은 것에 대응한다.
또한, 실시 형태에 있어서, 세라믹층(20)이나 기재(10)의 표면 경도(제1 부분(21), 제2 부분(22), 후술하는 제1 구멍 영역(313a) 및 제3 구멍 영역(313c) 등의 경도)는, ISO14577에 규정된 방법에 의해 평가할 수 있다. 구체적으로는, 평가 대상의 표면에 대하여 극미소 압입 경도 시험(나노인덴테이션)에 의한 경도 측정을 행한다. 압자는 베르코비치 압자, 압입 깊이는 200㎚의 고정값으로 하고, 인덴테이션 경도(압입 경도) HIT를 측정한다. 평가 대상의 표면에 있어서의 HIT의 측정 개소로서 흠집이나 오목부를 제외한 표면을 선택한다. 보다 바람직하게는 평가 대상의 표면은 연마를 실시한 평활면으로 한다. 측정 점수는 적어도 25점 이상으로 한다. 측정한 25점 이상의 HIT의 평균값을 실시 형태에 있어서의 경도로 한다. 기타의 시험 방법 및 분석 방법, 시험 장치의 성능을 검증하기 위한 수순, 표준 참고 시료에 요구되는 조건에 대해서는, ISO14577에 준거한다.
실시 형태에 있어서, 플라스마 부식 내성이 높은 것은, 기준 내플라스마성 시험 후의 표면의 산술 평균 높이 Sa가 작은 것에 대응한다. 기준 내플라스마성 시험은, 예를 들어 이하와 같이 하여 실시된다. 세라믹층 또는 기재 등의 평가 대상의 표면에 플라스마를 조사한다. 플라스마 에칭 장치로서, 유도 결합형 플라스마 반응성 이온 에칭 장치(Muc-21 Rv-Aps-Se/스미토모 세이미츠 고교제)를 사용한다. 플라스마 에칭의 조건은, 전원 출력으로서 ICP 출력을 1500W, 바이어스 출력을 750W, 프로세스 가스로서 CHF3 가스 100ccm과 O2 가스 10ccm의 혼합 가스, 압력을 0.5㎩, 플라스마 에칭 시간을 1시간으로 한다. 플라스마 조사 후의 평가 대상의 표면의 상태를 레이저 현미경에 의해 촬영한다. 구체적으로는, 레이저 현미경 「OLS4500/올림푸스제」를 사용하고, 대물 렌즈는, MPLAPON100xLEXT(개구수 0.95, 작동 거리 0.35㎜, 집광 스폿 직경 0.52㎛, 측정 영역 128×128㎛)를 사용하여, 배율을 100배로 한다. 기복 성분 제거의 λc 필터는 25㎛로 설정한다. 측정은, 임의의 3군데에서 행하고, 그 평균값을 산술 평균 높이 Sa라고 한다. 그 밖에, 삼차원 표면 성상 국제 규격 ISO25178을 적절히 참조한다. 본 발명의 하나의 양태로서, 「기준 내플라스마성 시험」 후의 세라믹층 또는 기재의 표면의 산술 평균 높이 Sa는, 0.060 이하가 바람직하고, 보다 바람직하게는 0.030 이하이다.
도 4의 (a) 내지 도 4의 (c)를 참조하여, 본원 명세서에 있어서의 각 θα 및 각 θβ의 산출 방법에 대하여 설명한다.
도 4의 (a) 내지 도 4의 (c)는, 제1 실시 형태에 관한 기재의 일부를 예시하는 단면도이다.
도 4의 (a)에 도시한 기재(10a)는, 도 2에 관하여 설명한 기재(10)와 마찬가지이다. 제1 면(11)은, X-Y 평면을 따라 연장되어 있다. 제2 구멍부(13b)는, Z방향을 따라 연장되어 있다. 이 예에서는, 제1 면(11)과 제2 구멍부(13b)를 접속하는 경사면(13ac)은, Z방향에 평행인 단면에 있어서, 직선 형상이다. Z방향에 평행인 단면에 있어서, 경사면(13ac)은, 제1 면(11)의 단부(e1)로부터 제2 구멍부(13b)의 단부(e2)까지 직선 형상으로 연장되어 있다. 단부(e1)는, 제1 면(11)이 경사면(13ac)과 접하는 점이고, 단부(e2)는, 제2 구멍부(13b)가 경사면(13ac)과 접하는 점이다.
Z방향에 평행인 단면에 있어서, 경사면(13ac) 중 제1 면(11)과 연속되는 부분(P1)이 직선 형상인 경우는, 각 θα는, 제1 면(11)과 부분(P1) 사이의 각도이다. Z방향에 평행인 단면에 있어서, 경사면(13ac) 중 제2 구멍부(13b)와 연속되는 부분(P2)이 직선 형상인 경우는, 각 θβ는, 제2 구멍부(13b)와 부분(P2) 사이의 각도이다. 도 4의 (a)의 예에 있어서는, 각 θα는, 제1 면(11)과, 단부(e1)와 단부(e2)를 연결하는 선분에 의해 형성되는 각도이고, 각 θβ는, 제2 구멍부(13b)와, 단부(e1)와 단부(e2)를 연결하는 선분에 의해 형성되는 각도이다. 또한, 각 θα 및 각 θβ는, 기재(10)의 내측의 각도이고, 180° 이하로 된다.
도 4의 (b) 및 도 4의 (c)에 도시한 바와 같이, Z방향에 평행인 단면에 있어서 부분(P1, P2)이 만곡되어 있는 경우, 각 θα 및 각 θβ는 이하와 같이 하여 산출한다.
도 4의 (b)에 도시한 기재(10b)는, 경사면(13ac)의 형상에 있어서 기재(10a)와 다르다. 기재(10b)에 있어서는, Z방향에 평행인 단면에 있어서, 경사면(13ac) 중, 제1 면(11)과 연속되는 부분(P1)이 곡선 형상으로 되어 있고, 부분(P1)과 연속되는 부분은 직선 형상으로 되어 있다. 이 경우, 각 θα는, 도 4의 (b)에 도시한 바와 같이, 제1 면(11)과 선분(L1)에 의해 형성되는 각도이다. 선분(L1)은, 단부(e1)와 단부(e4)를 연결하는 선분이고, 단부(e4)는, 경사면(13ac) 중 부분(P1)과 연속되는 직선 형상 부분의 단부점이다. 또한, 기재(10b)에 있어서는, Z방향에 평행인 단면에 있어서, 경사면(13ac) 중, 제2 구멍부(13b)와 연속되는 부분(P2)이 곡선 형상으로 되어 있고, 부분(P2)과 연속되는 부분은 직선 형상으로 되어 있다. 이 경우, 각 θβ는, 도 4의 (b)에 도시한 바와 같이, 제2 구멍부(13b)와 선분(L2)에 의해 형성되는 각도이다. 선분(L2)은, 단부(e2)와 단부(e3)를 연결하는 선분이고, 단부(e3)는, 경사면(13ac) 중 부분(P2)과 연속되는 직선 형상 부분의 단부점이다. 또한, 이 예에서는, 경사면(13ac) 중, 부분(P1)과 부분(P2) 사이가 직선 형상의 부분(P3)으로 되어 있고, 부분(P3)의 단부(e3)는 부분(P3)이 부분(P1)과 접하는 점이고, 부분(P3)의 단부(e4)는 부분(P3)이 부분(P2)과 접하는 점이다.
도 4의 (c)에 도시한 기재(10c)는, 경사면(13ac)의 형상에 있어서 기재(10a)와 다르다. 기재(10c)에 있어서는, 경사면(13ac)은, Z방향에 평행인 단면에 있어서, 곡선으로 되어 있다. 이 경우, 각 θα는, 도 4의 (c)에 도시한 바와 같이, 제1 면(11)과, 단부(e1)와 단부(e2)를 연결하는 선분(L3)에 의해 형성되는 각도이다. 또한, 이 경우, 각 θβ는, 도 4의 (c)에 도시한 바와 같이, 제2 구멍부(13b)와, 선분(L3)에 의해 형성되는 각도이다.
기재(10)는, 금속, 세라믹스, 유리, 플라스틱 및 그것들의 조합의 어느 것이어도 된다. 기재(10)는, 바람직하게는 금속 또는 세라믹스이다. 금속에는, 표면에 양극 산화 처리(알루마이트 처리)를 실시한 알루미늄 또는 알루미늄 합금을 사용할 수 있다. 세라믹스에는, 산화알루미늄(알루미나), 질화알루미늄 등을 사용할 수 있다.
세라믹층(20)은, 예를 들어 다결정 세라믹스를 포함한다. 세라믹층(20)은, 세라믹스를 주성분으로 하는 층이다. 세라믹층(20)은, 예를 들어 희토류 원소의 산화물, 희토류 원소의 불화물 및 희토류 원소의 산 불화물로 이루어지는 군으로부터 선택되는 적어도 1종을 포함한다. 희토류 원소로서, 예를 들어 Y, Sc, Yb, Ce, Pr, Eu, La, Nd, Pm, Sm, Gd, Tb, Dy, Ho, Er, Tm 및 Lu으로 이루어지는 군으로부터 선택되는 적어도 1종을 들 수 있다. 더 구체적으로는, 세라믹층(20)은, 이트륨의 산화물(Y2O3, YαOβ(비화학량론적 조성)), 이트륨옥시불화물(YOF, Y5O4F7, Y6O5F8, Y7O6F9 및 Y17O14F23), (YO0.826F0.17)F1.174, YF3, Er2O3, Gd2O3, Nd2O3, Y3Al5O12, Y4Al2O9, Y2O3-ZrO2, Er3Al5O12, Gd3Al5O12, Er4Al2O9, ErAlO3, Gd4Al2O9, GdAlO3, Nd3Al5O12, Nd4Al2O9 및 NdAlO3으로 이루어지는 군으로부터 선택되는 적어도 1종을 포함한다. 세라믹층(20)은, Fe, Cr, Zn 및 Cu로 이루어지는 군으로부터 선택되는 적어도 1종을 포함해도 된다.
예를 들어, 세라믹층(20)은, 불소 및 산소의 적어도 어느 것과, 이트륨을 포함한다. 세라믹층(20)은, 예를 들어 산화이트륨(Y2O3), 불화이트륨(YF3) 또는 옥시 불화이트륨(YOF)을 주성분으로 한다.
본 명세서에 있어서 「주성분」이란, 당해 성분을 50％ 초과, 바람직하게는 70％ 이상, 보다 바람직하게는 90％ 이상, 더욱 바람직하게는 95％ 이상, 가장 바람직하게는 100％ 포함하는 것을 말한다. 여기서 말하는 「％」는, 예를 들어 질량％이다.
혹은, 세라믹층(20)은, 산화물, 불화물, 옥시불화물 이외여도 된다. 구체적으로는, Cl 원소나 Br 원소를 포함하는 화합물(염화물, 브롬화물)을 들 수 있다.
반도체 제조 장치용 부재(120)에 있어서, 세라믹층(20)은 다결정 세라믹스만으로 구성되어도 되고, 다결정 세라믹스와 아몰퍼스 세라믹스를 포함하는 것이어도 된다.
세라믹층(20)에 있어서, 다결정 세라믹스의 평균 결정자 크기는 3㎚ 이상 50㎚ 이하이다. 바람직하게는 그 상한은 30㎚이고, 보다 바람직하게는 20㎚, 더욱 바람직하게는 15㎚이다. 또한 그 바람직한 하한은 5㎚이다.
「평균 결정자 크기」는 이하의 방법으로 구할 수 있다.
먼저, 배율 40만배 이상으로 투과형 전자 현미경(TEM) 화상을 촬영한다. 이 화상에 있어서 결정자 15개의 원형 근사에 의한 직경의 평균값으로부터 산출한 값을 평균 결정자 크기로 한다. 이때, FIB 가공 시의 샘플 두께를 30㎚ 정도로 충분히 얇게 하면, 더 명확하게 결정자를 판별할 수 있다. 촬영 배율은, 예를 들어 40만배 이상 200만배 이하의 범위에서 적절히 선택할 수 있다.
실시 형태에 관한 반도체 제조 장치용 부재의 제조 수순에 있어서는, 먼저, 구멍(13)이 형성된 기재(10)를 준비한다. 그리고, 기재(10)의 형상을 적당한 수단에 의해 정돈한다. 예를 들어, 기재(10)에는, 블라스트, 물리적 연마, 케미컬 메카니컬 폴리싱, 랩핑 및 화학적 연마의 적어도 어느 것이 실시된다. 이에 의해, 제1 면(11)이나 구멍(13)(제1 구멍부(13a), 제2 구멍부(13b) 및 제3 구멍부(13c))의 산술 평균 높이 Sa(면 거칠기)나 형상을 제어할 수 있다.
그 후, 기재(10) 상에 세라믹층(20)을 형성한다.
세라믹층(20)을 형성한 후에, 마무리의 연마를 행한다. 연마에는, 블라스트, 물리적 연마, 케미컬 메카니컬 폴리싱, 랩핑 및 화학적 연마의 적어도 어느 것을 사용할 수 있다. 이에 의해, 예를 들어 세라믹층(20)(제1 부분(21)의 표면(21s) 및 제2 부분(22)의 표면(22s)), 제2 구멍부(13b) 및 제3 구멍부(13c)의 산술 평균 높이 Sa나 형상을 제어할 수 있다.
또한, 기재(10) 상에 세라믹층(20)을 형성하는 방법은, 예를 들어 용사, CVD, ALD(Atomic Layer Deposition), PVD(Physical Vapor Deposition), 또는 에어로졸 디포지션법 등의 방법을 사용할 수 있다.
기재(10) 상에 세라믹층(20)을 형성할 때, 예를 들어 에어로졸 디포지션법, 용사, CVD 또는 PVD를 사용하는 경우는, 제3 구멍부(13c)가 되는 부분에 테이프 등의 마스크를 마련한 후에 세라믹층(20)이 되는 막을 성막해도 된다. 성막 후에 마스크를 제거함으로써, 세라믹층(20)이 형성되지 않고 노출된 제2 구멍부(13b) 및 제3 구멍부(13c)가 형성된다. 또는, 마스크를 실시하지 않고 성막한 후, 연마 등에 의해 막의 일부를 제거함으로써, 노출된 제2 구멍부(13b) 및 제3 구멍부(13c)를 형성해도 된다.
세라믹층(20)의 형성 방법에 따라서는, 구멍(13)의 내주면(13s)인 제3 구멍부(13c)에는, 제1 면(11)에 비해 세라믹층(20)이 형성되기 어려운 경우가 있다. 즉, 예를 들어 PVD, 용사, 에어로졸 디포지션법 등, 제1 면(11)측으로부터 원료 입자를 기재(10)에 공급하여(예를 들어, 충돌시켜) 세라믹층을 형성하는 방법의 경우, 제3 구멍부(13c)는, 제1 면(11)으로부터 이격되어 있고 제1 면(11)에 대하여 경사져 있기 때문에, 제3 구멍부(13c)에 원료 입자가 도달하기 어려운 것 등, 평면과는 다른 상태로 제3 구멍부(13c)에 도달하는 경우가 있다. 이러한 경우에, 가령 제3 구멍부(13c)에 세라믹층(20)이 형성되면, 제3 구멍부(13c) 상에 형성된 세라믹층(20)의 품질(예를 들어, 치밀도, 경도 등)은, 제1 면(11) 상에 형성된 세라믹층(20)의 품질보다도 낮아지는 경우가 있다. 품질이 낮고 취약한 세라믹층(20)의 일부는, 기재로부터 더 탈리되기 쉬워져, 파티클의 발생원으로 될 우려가 있다. 제3 구멍부(13c)에는 세라믹층(20)을 형성하지 않음으로써, 오히려 파티클의 발생을 저감시킬 수 있다.
제3 구멍부(13c)와 같이, 구멍(13)의 내벽(수직면)에는 세라믹층이 형성되기 어려운 경우가 있다. 구멍(13)의 내부에 세라믹층을 형성한 경우, 구멍(13)의 내부의 세라믹층의 성상(예를 들어, 치밀도나 막 두께)은, 기재의 제1 면 상에 형성된 세라믹층의 성상에 비해 떨어지는 경우가 있고, 구멍(13)의 내부의 취약한 세라믹층이 플라스마에 부식되면 파티클이 발생한다. 또한, 예를 들어 성상이 떨어지는 세라믹층의 기계적 성질(예를 들어, 외력에 대한 강도, 경도 또는 인성 등)은, 기재의 기계적 성질보다도 떨어진다. 그 때문에, 반도체 제조 장치용 부재의 핸들링이나 메인터넌스 시의 물리적 충격이나 접촉에 의해 파티클이 발생할 우려가 있다.
예를 들어, PVD, 용사, 또는 에어로졸 디포지션법 등에 의해, 세라믹층(20)을 형성하는 경우, 수직인 제2 구멍부(13b)에는 막이 형성되기 어렵기 때문에, 제2 구멍부(13b)가 긴 것에 의해, 구멍 내부로의 성막을 억제할 수 있다.
또한, 에어로졸 디포지션법에 있어서는, 재료가 되는 미립자를 기재에 충돌시키고, 충돌의 충격에 의해 미립자를 기재 상에서 접합시켜, 층상 구조물을 형성한다. 한편, 에어로졸 디포지션법에 있어서는, 재료가 되는 미립자가 충돌하는 기재의 표면이 거칠면, 미립자가 기재 상에서 접합·집적되기 어려워져, 층상 구조물이 형성되기 어려워진다. 실시 형태에 있어서는, 제3 구멍부(13c)의 산술 평균 높이 Sa가 비교적 큰 것에 의해, 에어로졸 디포지션법에 의해 제3 구멍부(13c) 상에 취약한 세라믹층이 형성되는 것을 더 확실하게 억제할 수 있다. 따라서, 파티클의 발생을 억제할 수 있다.
이와 같이, 에어로졸 디포지션법을 사용하는 경우에는, 예를 들어 제3 구멍부(13c)의 산술 평균 높이 Sa를 제어함으로써, 제3 구멍부(13c) 상에 세라믹층이 형성되는 것을 억제할 수 있다. 에어로졸 디포지션법을 사용한 경우에는, 성막 전의 마스킹 등의 공정을 생략해도 되기 때문에, 반도체 제조 장치용 부재를 제조하기 쉽다.
「에어로졸 디포지션법」은, 취성 재료를 포함하는 미립자를 가스 중에 분산시킨 「에어로졸」을 노즐부터 기재를 향해 분사하여, 금속, 유리, 세라믹스, 플라스틱 등의 기재에 미립자를 충돌시키고, 이 충돌의 충격에 의해 취성 재료 미립자에 변형이나 파쇄를 일으키게 하여 이것들을 접합시켜, 기재 상에 미립자의 구성 재료로 이루어지는 층상 구조물(막상 구조물이라고도 한다)을 직접 형성시키는 방법이다.
이 예에서는, 예를 들어 이트리아 등의 내파티클성이 우수한 세라믹 재료의 미립자와 가스의 혼합물인 에어로졸을, 기재(10)를 향해 분사하여, 층상 구조물(세라믹층(20))을 형성한다.
에어로졸 디포지션법에 의하면, 특별히 가열 수단이나 냉각 수단 등을 필요로 하지 않고, 상온에서 층상 구조물의 형성이 가능해, 소성체와 동등 이상의 기계적 강도를 갖는 층상 구조물을 얻을 수 있다. 또한, 미립자를 충돌시키는 조건이나 미립자의 형상, 조성 등을 제어함으로써, 층상 구조물의 밀도나 미세 구조, 기계 강도, 전기 특성 등을 다양하게 변화시키는 것이 가능하다.
또한, 본원 명세서에 있어서 「다결정」이란, 결정 입자가 접합·집적하여 이루어지는 구조체를 말한다. 결정 입자는, 실질적으로 하나로 결정을 구성한다. 결정 입자의 직경은, 통상 5나노미터(㎚) 이상이다. 단, 미립자가 파쇄되지 않고 구조물 중에 도입되는 경우에는, 결정 입자는 다결정이다.
또한, 본원 명세서에 있어서 「미립자」란, 1차 입자가 치밀질 입자인 경우에는, 입도 분포 측정이나 주사형 전자 현미경 등에 의해 동정되는 평균 입경이 5마이크로미터(㎛) 이하인 것을 말한다. 1차 입자가 충격에 의해 파쇄되기 쉬운 다공질 입자인 경우에는, 평균 입경이 50㎛ 이하인 것을 말한다.
또한, 본원 명세서에 있어서 「에어로졸」이란, 헬륨, 질소, 아르곤, 산소, 건조 공기, 이것들을 포함하는 혼합 가스 등의 가스 중에 전술한 미립자를 분산시킨 고체 기체 혼합 상체를 가리키고, 일부 「응집체」를 포함하는 경우도 있지만, 실질적으로는 미립자가 단독으로 분산되어 있는 상태를 말한다. 에어로졸의 가스 압력과 온도는 임의이지만, 가스 중의 미립자의 농도는, 가스압을 1기압, 온도를 섭씨 20도로 환산한 경우에, 토출구로부터 분사되는 시점에 있어서 0.0003mL/L 내지 5mL/L의 범위 내인 것이 층상 구조물의 형성에 있어서 바람직하다.
에어로졸 데포지션의 프로세스는, 통상은 상온에서 실시되어, 미립자 재료의 융점보다 충분히 낮은 온도, 즉 섭씨 수백도 이하에서 층상 구조물의 형성이 가능한 것에 하나의 특징이 있다.
또한, 본원 명세서에 있어서 「상온」이란, 세라믹스의 소결 온도에 대하여 현저하게 낮은 온도이고, 실질적으로는 0 내지 100℃의 환경을 말하고, 20℃±10℃ 전후의 실온이 보다 일반적이다.
층상 구조물의 원료가 되는 분체를 구성하는 미립자는, 세라믹스나 반도체 등의 취성 재료를 주체로 하여, 동일 재질의 미립자를 단독으로 혹은 입경이 다른 미립자를 혼합시켜 사용할 수 있는 것 외에, 이종의 취성 재료 미립자를 혼합시키거나, 복합시키거나 하여 사용하는 것이 가능하다. 또한, 금속 재료나 유기물 재료 등의 미립자를 취성 재료 미립자에 혼합하거나, 취성 재료 미립자의 표면에 코팅하거나 하여 사용하는 것도 가능하다. 이것들의 경우에도, 층상 구조물의 형성의 주가 되는 것은, 취성 재료이다.
이 방법에 의해 형성되는 복합 구조물에 있어서, 결정성의 취성 재료 미립자를 원료로서 사용하는 경우, 복합 구조물의 층상 구조물의 부분은, 그 결정 입자 크기가 원료 미립자의 그것에 비해 작은 다결정체이고, 그 결정은 실질적으로 결정 배향성이 없는 경우가 많다. 또한, 취성 재료 결정끼리의 계면에는, 유리층으로 이루어지는 입계층이 실질적으로 존재하지 않는다. 또한 대부분의 경우, 복합 구조물의 층상 구조물 부분은, 기재(이 예에 있어서 기재(10))의 표면에 파고드는 「앵커층」을 형성한다. 이 앵커층이 형성되어 있는 층상 구조물은, 기재에 비해 극히 높은 강도로 견고하게 부착되어 형성된다.
에어로졸 디포지션법에 의해 형성되는 층상 구조물은, 미립자끼리가 압력에 의해 패킹되어 물리적인 부착으로 형태를 유지하고 있는 상태의 소위 「압분체」와는 명백하게 다르고, 충분한 강도를 보유하고 있다.
에어로졸 디포지션법에 있어서, 비래해 온 취성 재료 미립자가 기재 상에서 파쇄·변형을 일으키고 있는 것은, 원료로서 사용하는 취성 재료 미립자와, 형성된 취성 재료 구조물의 결정자(결정 입자) 크기를 X선 회절법 등으로 측정함으로써 확인할 수 있다. 즉, 에어로졸 디포지션법으로 형성된 층상 구조물의 결정자 크기는, 원료 미립자의 결정자 크기보다도 작다. 미립자가 파쇄나 변형을 함으로써 형성되는 「어긋남면」이나 「파면」에는, 원래의 미립자의 내부에 존재하고 별도의 원자와 결합되어 있던 원자가 박리의 상태로 된 「신생면」이 형성된다. 표면 에너지가 높고 활성인 이 신생면이, 인접한 취성 재료 미립자의 표면이나 동일하게 인접한 취성 재료의 신생면 혹은 기재의 표면과 접합함으로써 층상 구조물이 형성되는 것이라고 생각된다.
또한, 에어로졸 중의 미립자의 표면에 수산기가 알맞게 존재하는 경우는, 미립자의 충돌 시에 미립자끼리나 미립자와 구조물 사이에 발생하는 국부의 전단 응력 등에 의해, 메카노케미컬의 산 염기 탈수 반응이 일어나고, 이것들 끼리가 접합한다는 것도 생각할 수 있다. 외부로부터의 연속된 기계적 충격력의 부가는, 이들 현상을 계속적으로 발생시켜, 미립자의 변형, 파쇄 등의 반복에 의해 접합의 진전, 치밀화가 행해져, 취성 재료로 이루어지는 층상 구조물이 성장하는 것이라고 생각된다.
예를 들어, 세라믹층(20)이 에어로졸 디포지션법에 의해 형성된 경우, 세라믹층(20)은, 세라믹 소성체나 용사막 등과 비교하면 구성하는 결정자 크기가 작고 치밀한 미세 구조를 갖는다. 이에 의해, 실시 형태에 관한 반도체 제조 장치용 부재(120)의 내파티클성은, 소성체나 용사막의 내파티클성보다도 높다. 또한, 실시 형태에 관한 반도체 제조 장치용 부재(120)가 파티클의 발생원으로 될 확률은, 소성체나 용사막 등이 파티클의 발생원으로 될 확률보다도 낮다.
본 발명에 의한 반도체 제조 장치용 부재(120)를, 예를 들어 에어로졸 디포지션법으로 제조하는 경우, 거기에 사용하는 장치의 일례에 대하여 설명한다. 에어로졸 디포지션법에 사용하는 장치는, 챔버와, 에어로졸 공급부와, 가스 공급부와, 배기부와, 배관에 의해 구성된다. 챔버의 내부에는, 예를 들어 기재(10)를 배치하는 스테이지와, 구동부와, 노즐이 배치된다. 구동부에 의해 스테이지에 배치된 기재(10)와 노즐의 위치를 상대적으로 바꿀 수 있다. 이때, 노즐과 기재(10) 사이의 거리를 일정하게 해도 되고, 가변하도록 해도 된다. 이 예에서는, 구동부는 스테이지를 구동시키는 양태를 나타내고 있지만, 구동부가 노즐을 구동시켜도 된다. 구동 방향은 예를 들어, XYZθ 방향이다.
에어로졸 공급부는, 배관에 의해 가스 공급부와 접속된다. 에어로졸 공급부에서는, 원료 미립자와 가스가 혼합된 에어로졸을, 배관을 통해 노즐에 공급한다. 장치는, 원료 미립자를 공급하는 분체 공급부를 더 구비한다. 분체 공급부는 에어로졸 공급부 내에 배치되어도 되고, 에어로졸 공급부와는 별도로 배치되어도 된다. 또한, 에어로졸 공급부와는 별도로, 원료 미립자와 가스를 혼합하는 에어로졸 형성부를 구비하고 있어도 된다. 노즐로부터 분사되는 미립자의 양이 일정해지도록, 에어로졸 공급부로부터의 공급량을 제어함으로써, 균질의 구조물을 얻을 수 있다.
가스 공급부는, 질소 가스, 헬륨 가스, 아르곤 가스, 공기 등을 공급한다. 공급되는 가스가 공기인 경우, 예를 들어 수분이나 유분 등의 불순물이 적은 압축 공기를 사용하거나, 공기로부터 불순물을 제거하는 공기 처리부를 더 마련하는 것이 바람직하다.
이어서, 에어로졸 디포지션법에 사용하는 장치의 동작의 일례에 대하여 설명한다. 챔버 내의 스테이지에 기재(10)를 배치한 상태로, 진공 펌프 등의 배기부에 의해, 챔버 내를 대기압 이하, 구체적으로는 수백 ㎩ 정도로 감압한다. 한편, 에어로졸 공급부의 내압을 챔버의 내압보다도 높게 설정한다. 에어로졸 공급부의 내압은, 예를 들어 수백 내지 수만 ㎩이다. 분체 공급부를 대기압으로 해도 된다. 챔버와 에어로졸 공급부의 차압 등에 의해, 노즐로부터의 원료 입자의 분사 속도가 아음속 내지 초음속(50 내지 500m/s)의 영역이 되도록, 에어로졸 중의 미립자를 가속시킨다. 분사 속도는, 가스 공급부로부터 공급되는 가스의 유속, 가스종, 노즐의 형상, 배관의 길이나 내경, 배기부의 배기량 등에 의해 제어된다. 예를 들어, 노즐로서, 라발 노즐 등의 초음속 노즐을 사용할 수도 있다. 노즐로부터 고속으로 분사된 에어로졸 중의 미립자는, 기재(10)에 충돌하여, 분쇄 또는 변형되어 기재(10) 상에 구조물(세라믹층(20))로서 퇴적된다. 기재(10)와 노즐의 상대적인 위치를 바꿈으로써, 소정 면적을 갖는 구조물(세라믹층(20))을 기재(10) 상에 구비한 복합 구조물(반도체 제조 장치용 부재(120))이 형성된다.
또한, 노즐로부터 분사되기 전에, 미립자의 응집을 풀기 위한 해쇄부를 마련해도 된다. 해쇄부에 있어서의 해쇄 방법은, 임의의 방법을 선택할 수 있다. 예를 들어, 진동, 충돌 등의 기계적 해쇄, 정전기, 플라스마 조사, 분급 등 공지의 방법을 들 수 있다.
(제2 실시 형태)
도 5의 (a) 및 도 5의 (b)는, 제2 실시 형태에 관한 반도체 제조 장치용 부재의 일부를 예시하는 단면도이다.
도 5의 (a)에 나타낸 반도체 제조 장치용 부재(120d)에는, 반도체 제조 장치용 부재(120)와 마찬가지의 설명을 적용할 수 있다. 단, 제1 부분(21)의 표면의 산술 평균 높이 Sa는, 제2 부분(22)의 표면의 산술 평균 높이 Sa보다도 작지 않아도 되고, 반도체 제조 장치용 부재(120)와 마찬가지여도 된다. 또한, 제3 구멍부(13c)의 산술 평균 높이 Sa는, 제1 부분(21), 제2 부분(22)의 표면의 산술 평균 높이 Sa보다 크지 않아도 되고, 반도체 제조 장치용 부재(120)와 마찬가지여도 된다.
도 5의 (a)에 나타낸 바와 같이, 반도체 제조 장치용 부재(120d)는, 복합 구조물(30)을 갖는다. 복합 구조물이란, 기재와, 기재 표면 상에 마련된 구조물(예를 들어, 층 또는 막)을 구비한 것을 말한다. 복합 구조물(30)은, 기재(10)와, 세라믹층(20)을 포함한다. 이 예에서는, 복합 구조물(30)은, 기재(10)와 세라믹층(20)의 적층체이다. 또한, 실시 형태에 있어서, 기재(10) 및 세라믹층(20)의 각각은, 복수의 층을 포함하는 적층 구조를 갖고 있어도 된다.
도 5의 (a)에 나타낸 바와 같이, 복합 구조물(30)은, 제1 주면(311)과, 제1 주면(311)은 반대측의 제2 주면(312)을 갖는다. 예를 들어, 제1 주면(311)은, 세라믹층(20)의 제1 부분의 표면(21s)이고, 제2 주면(312)은, 기재(10)의 제2 면(12)이다. 또한, 복합 구조물(30)에는, 적어도 하나의 관통 구멍(313)이 형성되어 있다. 관통 구멍(313)은, Z방향으로 연장되어, 기재(10)와 세라믹층(20)을 관통하고 있다. 예를 들어, 하나의 관통 구멍(313)이, 복합 구조물(30)의 중앙에 형성된다. 단, 관통 구멍(313)은, 복합 구조물(30)의 중앙이 아니어도 되고, 복수 형성되어도 된다.
관통 구멍(313)은, Z방향을 따라 보았을 때, 예를 들어 원형이다. 관통 구멍(313)(관통 구멍의 내주면(313s))은, 제1 구멍 영역(313a)과, 제2 구멍 영역(313b)과, 제3 구멍 영역(313c)을 갖는다. 제1 구멍 영역(313a), 제2 구멍 영역(313b) 및 제3 구멍 영역(313c)은, 각각 노출되어 있고, 플라스마와 접하도록 형성되어 있다. 내주면(313s)은, 관통 구멍(313)을 규정하는 복합 구조물(30)의 내주표면이다. 내주면(313s)은, 관통 구멍(313)의 내측을 향해, X-Y 평면과 교차한다.
제1 구멍 영역(313a)은, 내주면(313s) 중 제1 주면(311)의 근방에 위치하고, 제1 주면(311)과 인접하는 영역이다. 제1 구멍 영역(313a)은, 제1 주면(311)과 연속되어 있다. 제1 구멍 영역(313a)은, Z방향에 있어서 제1 주면(311)과 제2 주면(312) 사이에 위치한다. 제1 구멍 영역(313a)은, 제1 주면(311)에 대하여 평행은 아니고, 제1 주면(311) 및 Z방향과 교차하는 경사면이다. 제1 구멍 영역(313a)은, Z방향에 평행하게 연장되는 면이어도 된다. Z방향에 평행인 단면에 있어서, 제1 구멍 영역(313a)은, 직선 형상이어도 되고, 만곡되어 있어도 된다. Z방향을 따라 보았을 때(즉, X-Y 평면에 투영했을 때), 제1 구멍 영역(313a)은, 예를 들어 제1 주면(311)에 둘러싸인 환 형상이다.
제2 구멍 영역(313b)은, Z방향에 있어서, 제1 구멍 영역(313a)과 제2 주면(312) 사이에 위치한다. 바꿔 말하면, 제2 구멍 영역(313b)의 Z방향에 있어서의 위치는, 제1 구멍 영역(313a)의 Z방향에 있어서의 위치와, 제2 주면(312)의 Z방향에 있어서의 위치 사이이다. 예를 들어, 제2 구멍 영역(313b)은, 내주면(313s) 중 제2 주면(312)의 근방에 위치하고, 제2 주면(312)과 인접하는 영역이다. 제2 구멍 영역(313b)은, 제2 주면(312)과 연속되어 있어도 된다. 제2 구멍 영역(313b)은, Z방향으로 연장되어 있고, 예를 들어 Z방향에 대하여 평행이다. 제2 구멍 영역(313b)은, 예를 들어 제2 주면(312)에 대략 수직인 수직면이다. Z방향을 따라 보았을 때, 제2 구멍 영역(313b)은, 예를 들어 제1 구멍 영역(313a)의 내측에 위치하는 환 형상이다.
제3 구멍 영역(313c)은, Z방향에 있어서, 제1 구멍 영역(313a)과 제2 구멍 영역(313b) 사이에 위치한다. 바꿔 말하면, 제3 구멍 영역(313c)의 Z방향에 있어서의 위치는, 제1 구멍 영역(313a)의 Z방향에 있어서의 위치와, 제2 구멍 영역(313b)의 Z방향에 있어서의 위치 사이이다. 제3 구멍 영역(313c)은, 내주면(313s) 중 제1 구멍 영역(313a)과 연속된 영역이다. 제3 구멍 영역(313c)은, 제1 면(11)에 대하여 평행은 아니고, 제1 면(11) 및 Z방향과 교차하는 경사면이다. 제3 구멍 영역(313c)은, Z방향으로 연장되는 면이어도 된다. Z방향에 평행인 단면에 있어서, 제3 구멍 영역(313c)은, 직선 형상이어도 되고, 만곡되어 있어도 된다. Z방향을 따라 보았을 때, 제3 구멍 영역(313c)은, 예를 들어 제1 구멍 영역(313a)에 둘러싸여 제1 구멍 영역(313a)과 접하는 환 형상이고, 제3 구멍 영역(313c)의 내측에 제2 구멍 영역(313b)이 위치한다. 제3 구멍 영역(313c)과 제2 구멍 영역(313b)은 연속되어 있어도 된다.
도 5의 (a)의 예에서는, 관통 구멍(313)의 제1 구멍 영역(313a)은, 세라믹층(20)의 제2 부분(22)의 표면(22s)이고, 제2 구멍 영역(313b)은, 기재(10)의 구멍(13)의 제2 구멍부(13b)이고, 제3 구멍 영역(313c)은, 기재(10)의 구멍(13)의 제3 구멍부(13c)이다. 복합 구조물(30)의 관통 구멍(313)의 일부는, 기재(10)의 구멍(13)의 적어도 일부이다. 구체적으로는, 관통 구멍(313)의 일부는, 기재(10)의 구멍(13)의 일부를 규정하는 제2 구멍부(13b) 및 제3 구멍부(13c)에 의해 규정되어 있다.
제3 구멍 영역(313c)의 경도는, 제1 구멍 영역(313a)의 경도보다도 높다. 예를 들어, 제3 구멍 영역(313c)은, 제1 구멍 영역(313a)보다도 마모되기 어렵다. 도 5의 (a)의 예에서는, 기재(10)의 제3 구멍부(13c)의 경도는, 세라믹층(20)의 표면(22s)의 경도보다도 높다. 예를 들어, 기재(10)의 재료의 경도는, 세라믹층(20)의 재료의 경도보다도 높다. 이에 의해, 제3 구멍 영역(313c)의 경도를, 제1 구멍 영역(313a)의 경도보다도 높게 할 수 있다. 구체적으로는, 세라믹층(20)의 제1 부분(21) 및 제2 부분(22)의 재료에는, 희토류 원소의 산화물, 희토류 원소의 불화물 및 희토류 원소의 산 불화물의 적어도 어느 것을 사용할 수 있다. 희토류 원소는, Y, Sc, Yb, Ce, Pr, Eu, La, Nd, Pm, Sm, Gd, Tb, Dy, Ho, Er, Tm 및 Lu으로 이루어지는 군으로부터 선택되는 적어도 1종이다. 또한, 기재(10)의 재료에는, 산화 알루미늄(Al2O3), 산화지르코늄(ZrO2) 및 질화알루미늄(AlN)의 적어도 어느 것을 사용할 수 있다.
제3 구멍 영역(313c)은, 제1 구멍 영역(313a)보다도 관통 구멍(313)의 내측에 위치한다. 예를 들어, 반도체 제조 장치용 부재의 핸들링 시에 있어서, 관통 구멍(313)에 위치 결정 핀 등의 지그가 삽입된 경우, 제3 구멍 영역(313c)이 지그와 물리적으로 접촉할 가능성은, 제1 구멍 영역(313a)이 지그와 물리적으로 접촉할 가능성보다도 높다. 또한, 예를 들어 반도체 제조 장치용 부재의 메인터넌스 시에 있어서, 제1 구멍 영역(313a) 및 제3 구멍 영역(313c)이 세정 패드와 접촉한 경우, 각 θβ가 각 θα보다도 작으면, 제3 구멍 영역(313c)은, 제1 구멍 영역(313a)보다도 마모되기 쉬울 우려가 있다. 예를 들어, 각 θβ가 각 θα보다도 작은 경우, 제3 구멍 영역(313c)과 제2 구멍 영역(313b)의 경계의 코너부 부근은, 제1 구멍 영역(313a)과 제1 주면(311)의 경계의 코너부 부근보다도 힘이 집중되기 쉬워, 마모되기 쉬울 우려가 있다.
이에 대해, 실시 형태에 있어서는, 제3 구멍 영역(313c)의 경도가 비교적 높은 것에 의해, 반도체 제조 장치용 부재의 메인터넌스 또는 핸들링 시에 있어서의 물리적인 접촉에 의해, 제3 구멍 영역(313c)에 대미지가 발생하는 것을 억제할 수 있다. 이에 의해, 파티클이 발생하는 것을 억제할 수 있다.
도 5의 (b)에 나타낸 반도체 제조 장치용 부재(120e)는, 세라믹층(20)이 제3 부분(23)을 갖는 점에 있어서, 반도체 제조 장치용 부재(120d)와 다르다. 반도체 제조 장치용 부재(120e)에 있어서는, 제3 구멍 영역(313c)은, 제3 부분(23)의 표면(23s)이다. 이것 이외에 대해서는, 반도체 제조 장치용 부재(120e)에는, 반도체 제조 장치용 부재(120d)와 마찬가지의 설명을 적용할 수 있다.
세라믹층(20)의 제3 부분(23)은, 제3 구멍부(13c) 상에 마련되어, 제3 구멍부(13c)와 접하고 있다. 제3 부분(23)은, 제2 부분(22)으로부터 연속해서 마련되어 있다. 제3 부분(23)의 표면(23s)은 플라스마와 직접 접한다. 즉, 표면(23s)은, 제3 부분(23)의 제3 구멍부(13c)와 접하는 면과는 반대측의 면이고, 챔버(110) 내에 노출되도록 마련되어 있다. 이 예에서는, 제1 구멍부(13a) 및 제3 구멍부(13c)가 세라믹층(20)에 덮여 있고, 플라스마와 직접 접하지 않도록 되어 있다. 이에 의해, 기재의 구멍(13)의 제1 구멍부(13a) 및 제3 구멍부(13c)로부터의 파티클의 발생을 억제할 수 있다. 한편, 도 5의 (a)의 예과 같이, 제3 구멍부(13c)에 세라믹층(20)을 형성하지 않는 경우에는, 성상이 떨어지는 세라믹층(20)이 제3 구멍부(13c)에 형성되는 것을 억제할 수 있어, 세라믹층(20)으로부터의 파티클의 발생을 더 억제할 수 있다.
도 5의 (b)의 예에서는, 관통 구멍(313)의 제1 구멍 영역(313a)은, 세라믹층(20)의 제2 부분(22)의 표면(22s)이고, 제2 구멍 영역(313b)은, 기재(10)의 구멍(13)의 제2 구멍부(13b)이고, 제3 구멍 영역(313c)은, 세라믹층(20)의 제3 부분(23)의 표면(23s)이다. 이 예에서도, 복합 구조물(30)의 관통 구멍(313)의 일부는, 기재(10)의 구멍(13)의 적어도 일부이다. 구체적으로는, 관통 구멍(313)의 일부는, 기재(10)의 구멍(13)의 일부를 규정하는 제2 구멍부(13b)에 의해 규정되어 있다.
반도체 제조 장치용 부재(120e)에 있어서도, 제3 구멍 영역(313c)의 경도는, 제1 구멍 영역(313a)의 경도보다도 높다. 즉, 세라믹층(20)의 제3 부분(23)의 표면(23s)의 경도는, 세라믹층(20)의 제2 부분(22)의 표면(22s)의 경도보다도 높다. 이에 의해, 반도체 제조 장치용 부재의 메인터넌스 또는 핸들링 시에 있어서의 물리적인 접촉에 의해, 제3 구멍 영역(313c)에 대미지가 발생하는 것을 억제할 수 있다. 이에 의해, 파티클이 발생하는 것을 억제할 수 있다.
예를 들어, 제3 부분(23)의 재료는, 제2 부분(22)의 재료와 다르고, 제3 부분(23)의 재료 경도는, 제2 부분(22)의 재료 경도보다도 높다. 이에 의해, 제3 구멍 영역(313c)의 경도를 제1 구멍 영역(313a)의 경도보다도 높게 할 수 있다. 예를 들어, 제3 부분(23)의 재료에는, 희토류 원소의 산화물, 희토류 원소의 불화물 및 희토류 원소의 산 불화물의 적어도 어느 것을 사용할 수 있다. 희토류 원소는, Y, Sc, Yb, Ce, Pr, Eu, La, Nd, Pm, Sm, Gd, Tb, Dy, Ho, Er, Tm 및 Lu으로 이루어지는 군으로부터 선택되는 적어도 1종이다. 제3 부분(23)의 조성과 제2 부분(22)의 조성을 다르게 함으로써, 제3 부분(23)의 경도와 제2 부분(22)의 경도를 다르게 할 수 있다.
테이프 등의 마스킹을 사용함으로써, 제2 부분(22)이 되는 막 및 제3 부분(23)이 되는 막의 각각을, 원하는 범위에 마련할 수 있다. 예를 들어, 제1 구멍부(13a) 또는 제2 부분(22) 상에 마스크를 마련한 상태에서, 제3 구멍부(13c) 상에 제3 부분(23)이 되는 막을 성막한다. 또한, 예를 들어 제3 구멍부(13c) 또는 제3 부분(23) 상에 마스크를 마련한 상태에서, 제1 구멍부(13a) 상에 제2 부분(22)이 되는 막을 성막한다. 이에 의해, 제1 구멍부(13a) 및 제3 구멍부(13c) 상에 각각의 막을 형성할 수 있고, 제3 부분(23)의 재료와 제2 부분(22)의 재료를 다르게 할 수 있다. 이에 의해, 제3 부분(23)의 경도와 제2 부분(22)의 경도를 다르게 할 수 있다. 마스킹을 사용하지 않고, 성막 후에 막의 일부를 연마 등에 의해 제거함으로써, 제1 구멍부(13a) 및 제3 구멍부(13c) 상에 각각의 막을 마련해도 된다.
예를 들어, 제3 부분(23)의 치밀도는, 제2 부분(22)의 치밀도보다도 높다. 이에 의해, 제3 구멍 영역(313c)의 경도를 제1 구멍 영역(313a)의 경도보다도 높게 할 수 있다. 예를 들어, 제2 부분(22) 및 제3 부분(23)이 되는 하나의 막을 성막한 후에, 그 막의 일부에 표면 개질 처리를 실시함으로써, 제2 부분(22) 및 제3 부분(23)을 형성할 수 있다. 표면 개질 처리의 일례로서는, 막의 표면으로부터 소정의 깊이의 범위에 에너지를 부여하여 용융시킨 후, 그 범위를 냉각하여 용융 고화막을 형성하는 방법을 들 수 있다. 표면 개질 처리에 의해 형성된 용융 고화막은, 표면 개질 처리가 실시되어 있지 않은 영역에 비해, 공극이 적고, 표면이 평탄화된 치밀한 막으로 된다. 표면 개질 처리에는, 선택적으로 표면을 열용융할 수 있는 방법을 사용해도 된다. 구체적으로는, 표면 개질 처리는, 레이저 어닐 처리 또는 플라스마 제트 처리를 들 수 있다. 예를 들어, 표면 개질 처리가 실시된 범위가 제3 부분(23)이 되고, 표면 개질 처리가 실시되어 있지 않은 범위가 제2 부분(22)이 된다.
제3 부분(23)의 성막 조건과 제2 부분(22)의 성막 조건을 다르게 해도 된다. 이에 의해, 제3 부분(23)의 치밀도와 제2 부분(22)의 치밀도를 다르게 하거나, 또는 제3 부분(23)의 경도와 제2 부분(22)의 경도를 다르게 할 수 있다. 이 성막 조건은, 에어로졸 디포지션법을 사용하는 경우, 가스 공급부로부터 공급되는 가스의 유량, 유속 또는 가스종 등을 들 수 있다. 성막 조건은, 노즐로부터 분출된 에어로졸이 기재에 충돌하는 각도여도 된다.
또한, 본 실시 형태에 있어서는, 반드시 제1 구멍부(13a) 및 제3 구멍부(13c) 상에 세라믹층(20)이 형성되지는 않아도 된다. 제1 구멍 영역(313a)은 기재(10)의 표면이어도 된다. 기재 표면의 일부의 경도를, 표면 처리(예를 들어, 피막 또는 개질 처리) 등에 의해, 적절히 조절해도 된다.
도 6의 (a) 및 도 6의 (b)는, 반도체 제조 장치용 부재의 일부를 예시하는 단면도이다. 도 6의 (a), 도 6의 (b)는, 각각, 반도체 제조 장치용 부재의 기재(10)를 나타낸다. 도 6의 (a)에 도시한 기재(10)의 구성은, 도 2에 관하여 전술한 기재(10)와 마찬가지이다. 도 6의 (a)의 기재(10)에 있어서는, 각 θα는 150°이다.
도 6의 (b)에 도시한 기재(10)에 있어서는, 각 θα는 120°이다. 도 6의 (b)의 기재(10)는, 경사면(13ac)의 형상(길이 및 각도) 및 제2 구멍부(13b)의 길이에 있어서, 도 6의 (a)의 기재(10)와 다르다. 이것 이외에 대해서는, 도 6의 (b)의 기재(10)의 구성은, 도 6의 (a)의 기재(10)와 마찬가지이다.
도 6의 (a)에 나타낸 기재(10)에 있어서는, 각 θα는 각 θβ보다도 크다. 도 6의 (b)에 나타낸 기재(10)에 있어서는, 각 θα는 각 θβ보다도 작다. 도 6의 (a)의 기재(10)의 제2 구멍부(13b)의 Z방향의 길이 Ln은, 도 6의 (b)의 기재(10)의 제2 구멍부(13b)의 Z방향의 길이 Ln보다도 길다. 이와 같이, 기재(10)의 두께를 일정하게 하면, 각 θα가 각 θβ보다도 큰 경우, 제2 구멍부(13b)의 Z방향의 길이를 길게 하기 쉽다.
도 6의 (a) 및 도 6의 (b)에는, 근접원 PC를 나타낸다. 근접원 PC는, 제1 면(11)과 경사면(13ac)이 형성하는 에지부(경계(14))에 근접한다. 근접원 PC는, 도 6의 (a) 및 도 6의 (b)와 같은 Z방향에 평행인 단면에 있어서, 제1 면(11)과 경사면(13ac)에 접하는 원이다. 도 6의 (a)에서의 근접원 PC의 중심 p의 X방향의 위치와, 경계(14)의 X방향의 위치 사이의 거리(거리 t2)와, 도 6의 (b)에서의 근접원 PC의 중심 p의 X방향의 위치와, 경계(14)의 X방향의 위치 사이의 거리(거리 t2)는 일치하고 있다. 즉, 도 6의 (a) 및 도 6의 (b)에 있어서, 경계(14)끼리의 X방향에 있어서의 위치를 일치시킨 경우, 중심 p끼리의 X방향에 있어서의 위치가 일치하고 있다. 이때, 도 6의 (a) 및 도 6의 (b)에 도시하는 경사의 폭 t는, 일정하게 하고 있다. 즉, 도 6의 (a)의 폭 t와 도 6의 (b)의 폭 t는 서로 동등하다. 도 6의 (a)에 도시하는 근접원 PC의 반경 R을, r로 하면, 도 6의 (b)에 도시하는 근접원 PC의 반경 R은 0.47r이다.
여기서, 경사의 폭 t는, 소정 거리 t1과 거리 t2의 합이다. 도 6의 (a)에 있어서, 소정 거리 t1은, 경계(14)로부터 제2 구멍부(13b)까지의 X방향에 있어서의 거리이다. 소정 거리 t1은 일정하다. 즉, 도 6의 (a)의 소정 거리 t1과 도 6의 (b)의 소정 거리 t1은, 서로 동등하다. 경사의 폭 t는, 근접원 PC의 중심 p와, 도 6의 (a)에 있어서의 제2 구멍부(13b) 사이의 X방향을 따른 거리이다.
도 7은, 반도체 제조 장치용 부재의 응력을 예시하는 그래프도이다.
도 7은, 근접원 PC의 반경 R과, 반도체 제조 장치용 부재에 발생하는 응력 S의 관계의 계산 결과를 예시한다. 즉, 도 7은, 도 2와 마찬가지의 반도체 제조 장치용 부재에 있어서, 도 6의 (a) 및 도 6의 (b)와 마찬가지로 기재(10)의 근접원 PC의 반경 R을 변화시켰을 때의, 응력 S의 변화를 나타낸다. 더 구체적으로는, 기재(10)에 있어서, 거리 t2(근접원 PC의 중심 p의 X방향에 있어서의 위치, 경계(14)의 X방향에 있어서의 위치) 및 기재(10)의 두께를 일정하게 하여, 각 θα를 변화시킨다. 이에 의해, 반경 R, 제2 구멍부(13b)의 Z방향의 길이 및 경사면(13ac)의 형상(길이 및 각도)이 변화된 경우의, 경계(14) 상에 형성된 세라믹층(20)에 발생하는 응력 S를 계산한다. 또한, 각 θα는 90°보다도 큰 것으로 하고, 이때 반경 R>0.27r이다.
응력 S는, 제1 부분(21)과 제2 부분(22)의 접속부(즉, 경계(14) 상에 형성된 세라믹층(20))에 발생하는 응력(예를 들어, 잔류 응력)의 계산 결과이다. 예를 들어, 응력 S의 크기는, 경계(14) 상의 세라믹층(20)의 표면에 있어서의 전계 강도에 대응한다.
각 θα가 커지면, 근접원 PC의 반경 R이 커진다. 도 7에 나타낸 바와 같이, 반경 R이 커지면, 응력 S가 작아진다. 예를 들어, 도 6의 (a)와 같이 각 θα가 150°일 때의 반경 R을 r로 하고, 그때의 응력 S를 s 정도로 한다. 도 6의 (b)와 같이 각 θα가 120°인 경우에는 반경 R이 0.47r이고, 그때의 응력 S는 1.7s 정도로 산출된다. 즉, 도 6의 (a)의 예에 있어서는, 도 6의 (b)의 예에 비해, 응력 집중을 억제할 수 있어, 1.7배 정도, 응력이 저감된다. 즉, 각 θα를 크게 함으로써, 응력 집중을 완화할 수 있다. 각 θα는, 예를 들어 150° 이상, 보다 바람직하게는 160° 이상이다.
예를 들어, 경사면(13ac)을, Z방향에 대하여 평행인 단면에 있어서 직선 형상으로 한다. 경사면(13ac)이 Z방향에 평행인 단면에 있어서 만곡되어 있으면, 경사면(13ac) 또는 경사면(13ac) 상의 세라믹층(20)에 전계가 집중하여, 파티클이 발생하는 경우가 있다. 이에 대해, 경사면(13ac)이 Z방향에 평행인 단면에 있어서 직선 형상인 경우에는, 경사면(13ac) 또는 경사면(13ac) 상의 세라믹층(20)에 있어서의 전계 집중을 더 완화할 수 있다.
또한, 예를 들어 반경 R이 0.3r인 경우에 응력 S는 2.5s 정도이고, 반경 R이 0.7r인 경우에 응력 S는 1.2s 정도이다.
도 8은, 반도체 제조 장치용 부재에 있어서의 내파티클성의 평가를 예시하는 표이다.
샘플 1 내지 5는, 각각, 도 2에 관하여 설명한 반도체 제조 장치용 부재(120)와 마찬가지이다. 도 8에 나타낸 바와 같이, 샘플 1 내지 5에 있어서는, 제1 부분(21)의 산술 평균 높이 Sa, 제2 부분(22)의 산술 평균 높이 Sa 및 제3 구멍부(13c)의 산술 평균 높이 Sa의 적어도 어느 것을 변화시키고 있다. 샘플 1 내지 5에 있어서, 산술 평균 높이 Sa 이외(예를 들어, 각 θα, 각 θβ, 기재(10)의 두께 등)는 일정하다.
샘플 1에 있어서, 제1 부분(21)의 산술 평균 높이 Sa는 0.03㎛, 제2 부분(22)의 산술 평균 높이 Sa는 0.06㎛, 제3 구멍부(13c)의 산술 평균 높이 Sa는 0.2㎛이다.
샘플 2에 있어서, 제1 부분(21)의 산술 평균 높이 Sa는 0.03㎛, 제2 부분(22)의 산술 평균 높이 Sa는 0.12㎛, 제3 구멍부(13c)의 산술 평균 높이 Sa는 0.5㎛이다.
샘플 3에 있어서, 제1 부분(21)의 산술 평균 높이 Sa는 0.06㎛, 제2 부분(22)의 산술 평균 높이 Sa는 0.35㎛, 제3 구멍부(13c)의 산술 평균 높이 Sa는 0.3㎛이다.
샘플 4에 있어서, 제1 부분(21)의 산술 평균 높이 Sa는 0.08㎛, 제2 부분(22)의 산술 평균 높이 Sa는 0.81㎛, 제3 구멍부(13c)의 산술 평균 높이 Sa는 0.85㎛이다.
샘플 5에 있어서, 제1 부분(21)의 산술 평균 높이 Sa는 0.15㎛, 제2 부분(22)의 산술 평균 높이 Sa는 0.41㎛, 제3 구멍부(13c)의 산술 평균 높이 Sa는 0.2㎛이다.
또한, 도 8은, 각 샘플에 있어서의, 비 R21과 비 R31을 나타낸다. 비 R21은, 제1 부분(21)의 산술 평균 높이 Sa에 대한, 제2 부분(22)의 산술 평균 높이 Sa의 비율이다. 비 31은, 제1 부분(21)의 산술 평균 높이 Sa에 대한, 제3 구멍부(13c)의 산술 평균 높이 Sa의 비율이다.
또한, 도 8은, 각 샘플에 있어서의 내파티클성을 「◎」「○」 또는 「×」로 나타낸다. 내파티클성의 평가에 있어서는, 샘플에 플라스마를 조사하여, 플라스마 조사 전의 산술 평균 높이 Sa와, 플라스마 조사 후의 단술 평균 높이 Sa의 차를 평가한다. 당해 플라스마 조사의 조건은, 이하이다. 플라스마 에칭 장치로서, 유도 결합형 플라스마 반응성 이온 에칭 장치(Muc-21 Rv-Aps-Se/스미토모 세이미츠 고교제)를 사용한다. 플라스마 에칭의 조건은, 전원 출력으로서 ICP(Inductively Coupled Plasma: 유도 결합 플라스마)의 출력을 1500W로 하고, 바이어스 출력을 750W로 하고, 프로세스 가스로서 CHF3 가스 100ccm과 O2 가스 10ccm의 혼합 가스를 사용하고, 압력을 0.5㎩로 하고, 플라스마 에칭 시간을 1시간으로 한다.
「◎」는, 제1 부분(21) 및 제2 부분(22) 및 제3 구멍부(13c) 모두에 있어서, 플라스마 조사에 의한 산술 평균 높이 Sa의 변화가 작은 것을 나타낸다. 「○」는, 제1 부분(21) 및 제2 부분(22) 및 제3 구멍부(13c) 중 2개 이상에 있어서, 플라스마 조사에 의한 산술 평균 높이 Sa의 변화가 작은 것을 나타낸다. 「×」는, 「◎」 및 「○」 이외의 내파티클성을 나타낸다.
이미 설명한 바와 같이, 예를 들어 제2 부분(22)의 표면(22s)의 산술 평균 높이 Sa는, 제1 부분(21)의 표면(21s)의 산술 평균 높이 Sa의 2배 이상 10배 이하, 보다 바람직하게는 5배 이하이다. 바꿔 말하면, 비 R21은, 2.0 이상 10 이하, 보다 바람직하게는 5.0 이하이다. 도 8에 나타낸 바와 같이, 비 R21이 5.8인 샘플 3의 내파티클성은, 비 R21이 10.1인 샘플 4의 내파티클성보다도 높다. 비 R21이 2.0인 샘플 1 및 비 R21이 4.0인 샘플 2의 내파티클성은, 샘플 3의 내파티클성보다도 높다.
또한, 이미 설명한 바와 같이, 예를 들어 제3 구멍부(13c)의 산술 평균 높이 Sa는, 제1 부분(21)의 표면(21s)의 산술 평균 높이 Sa의 2배보다도 크다. 바꿔 말하면, 비 R31은 2.0보다 크다. 도 8에 나타낸 바와 같이, 비 R31이 6.7인 샘플 1, 비 R31이 16.7인 샘플 2 및 비 R31이 5.0인 샘플 3의 내파티클성은, 비 R31이 1.3인 샘플 5의 내파티클성보다도 높다.
또한, 도 2 내지 도 6의 (b)에 관하여 설명한 반도체 제조 장치용 부재의 각 단면은, 구멍(13)의 X-Y 평면에 있어서의 중심을 지나는 단면이어도 된다.
본원 명세서에 있어서, 「수직」 및 「평행」은, 엄밀한 수직 및 엄밀한 평행뿐만 아니라, 예를 들어 제조 공정에 있어서의 변동 등을 포함하는 것이고, 실질적으로 수직 및 실질적으로 평행이면 된다.
이상, 본 발명의 실시 형태에 대하여 설명했다. 그러나, 본 발명은 이들 기술에 한정되는 것은 아니다. 전술한 실시 형태에 관하여, 당업자가 적절히 설계 변경을 추가한 것도, 본 발명의 특징을 구비하고 있는 한, 본 발명의 범위에 포함된다. 예를 들어, 반도체 제조 장치용 부재, 반도체 제조 장치 등이 구비하는 각 요소의 형상, 치수, 재질, 배치, 설치 형태 등은, 예시한 것에 한정되는 것은 아니고 적절히 변경할 수 있다.
또한, 전술한 각 실시 형태가 구비하는 각 요소는, 기술적으로 가능한 한 조합할 수 있고, 이것들을 조합한 것도 본 발명의 특징을 포함하는 한 본 발명의 범위에 포함된다.
10, 10a 내지 10c: 기재
11: 제1 면
12: 제2 면
13: 구멍
13a: 제1 구멍부
13ac: 경사면
13b: 제2 구멍부
13c: 제3 구멍부
13s: 내주면
14, 15: 경계
16a: 제1 영역
16b: 제2 영역
16c: 경계
17: 경계
20: 세라믹층
21: 제1 부분
21s: 표면
22: 제2 부분
22s: 표면
23: 제3 부분
23s: 표면
30: 복합 구조물
θα, θβ, θ1 내지 θ4: 각
100: 반도체 제조 장치
110: 챔버
111: 내벽
111b: 하측 내벽
111u: 상측 내벽
120, 120a 내지 120e: 반도체 제조 장치용 부재
160: 정전 척
191: 영역
210: 웨이퍼
221: 파티클
311: 제1 주면
312: 제2 주면
313: 관통 구멍
313a: 제1 구멍 영역
313b: 제2 구멍 영역
313c: 제3 구멍 영역
313s: 내주면
L1 내지 L3: 선분
T21, T22: 두께
e1 내지 e4: 단부
P1 내지 P3: 부분

Claims (10)

  1. 반도체 제조 장치의 챔버 내에서 사용되는 반도체 제조 장치용 부재이며,
    제1 면과, 상기 제1 면과는 반대측의 제2 면과, 상기 제1 면 및 상기 제2 면을 관통하는 적어도 하나의 구멍을 포함하는 기재와,
    상기 기재의 적어도 상기 제1 면 상에 노출되도록 형성된 내플라스마성을 갖는 세라믹층
    을 구비하고,
    상기 구멍은,
    상기 제1 면과 연속되고, 상기 제1 면으로부터 상기 제2 면을 향하는 제1 방향에 대하여 경사진 경사면과,
    상기 제1 방향에 있어서 상기 제2 면과 상기 경사면 사이에 위치하고, 상기 제1 방향을 따라 연장되는 수직면
    을 갖고,
    상기 세라믹층은, 상기 제1 면 상과, 상기 경사면 상에 형성되어 있고,
    상기 경사면 상의 세라믹층의 두께는, 상기 제1 면 상의 세라믹층의 두께보다도 작고,
    상기 제1 면과 상기 경사면이 이루는 각은, 상기 수직면과 상기 경사면이 이루는 각보다도 크고,
    상기 수직면과 상기 경사면이 이루는 상기 각은 90°보다 크고 105° 이하인, 반도체 제조 장치용 부재.
  2. 제1항에 있어서, 상기 제1 면과 상기 경사면이 이루는 상기 각은 160° 이상 180° 미만인, 반도체 제조 장치용 부재.
  3. 삭제
  4. 제1항 또는 제2항에 있어서, 상기 세라믹층은 다결정 세라믹스를 포함하는, 반도체 제조 장치용 부재.
  5. 제4항에 있어서, 배율 40만배 내지 200만배의 TEM 화상으로부터 산출되는, 상기 다결정 세라믹스의 평균 결정자 크기는, 3나노미터 이상 50나노미터 이하인, 반도체 제조 장치용 부재.
  6. 제1항 또는 제2항에 있어서, 상기 세라믹층은, 희토류 원소의 산화물, 희토류 원소의 불화물 및 희토류 원소의 산 불화물로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는, 반도체 제조 장치용 부재.
  7. 제6항에 있어서, 상기 희토류 원소가, Y, Sc, Yb, Ce, Pr, Eu, La, Nd, Pm, Sm, Gd, Tb, Dy, Ho, Er, Tm 및 Lu으로 이루어지는 군으로부터 선택되는 적어도 1종인, 반도체 제조 장치용 부재.
  8. 제1항 또는 제2항에 있어서, 상기 기재는 세라믹을 포함하는, 반도체 제조 장치용 부재.
  9. 제8항에 있어서, 상기 기재는 알루미나를 포함하는, 반도체 제조 장치용 부재.
  10. 챔버와,
    제1항 또는 제2항에 기재된 반도체 제조 장치용 부재
    를 구비한 반도체 제조 장치이며,
    상기 챔버는, 플라스마가 생성되는 공간을 형성하는 내벽을 갖고,
    상기 반도체 제조 장치용 부재의 상기 세라믹층은, 상기 내벽의 적어도 일부를 구성하는, 반도체 제조 장치.
KR1020220038619A 2021-04-21 2022-03-29 반도체 제조 장치용 부재 및 반도체 제조 장치 KR102612460B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2021-072042 2021-04-21
JP2021072042 2021-04-21
JPJP-P-2022-011206 2022-01-27
JP2022011206A JP7197036B2 (ja) 2021-04-21 2022-01-27 半導体製造装置用部材及び半導体製造装置

Publications (2)

Publication Number Publication Date
KR20220145264A KR20220145264A (ko) 2022-10-28
KR102612460B1 true KR102612460B1 (ko) 2023-12-12

Family

ID=83693456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220038619A KR102612460B1 (ko) 2021-04-21 2022-03-29 반도체 제조 장치용 부재 및 반도체 제조 장치

Country Status (3)

Country Link
US (1) US11749507B2 (ko)
JP (1) JP2023022145A (ko)
KR (1) KR102612460B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060101A (ja) * 2010-08-12 2012-03-22 Toshiba Corp ガス供給部材、プラズマ処理装置およびイットリア含有膜の形成方法
JP2017014569A (ja) * 2015-06-30 2017-01-19 株式会社東芝 セラミックス被膜及びその製造方法。
JP2020129606A (ja) 2019-02-08 2020-08-27 キオクシア株式会社 ガス供給部材、プラズマ処理装置、及びコーティング膜の形成方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2772432B1 (fr) * 1997-12-12 2000-02-18 Magneti Marelli France Injecteur d'essence a revetement ceramique anti-calamine, pour injection directe
JP2000058510A (ja) 1998-07-31 2000-02-25 Hitachi Chem Co Ltd プラズマエッチング電極板
US6383964B1 (en) * 1998-11-27 2002-05-07 Kyocera Corporation Ceramic member resistant to halogen-plasma corrosion
JP2002110655A (ja) 2000-10-04 2002-04-12 Daido Steel Co Ltd Ｒｉｅ用基板固定治具
JP2012057251A (ja) 2010-08-13 2012-03-22 Toshiba Corp 保護膜とその形成方法、並びに半導体製造装置およびプラズマ処理装置
JP5782293B2 (ja) 2011-05-10 2015-09-24 東京エレクトロン株式会社 プラズマ生成用電極およびプラズマ処理装置
JP5879069B2 (ja) 2011-08-11 2016-03-08 東京エレクトロン株式会社 プラズマ処理装置の上部電極の製造方法
US9364871B2 (en) 2012-08-23 2016-06-14 Applied Materials, Inc. Method and hardware for cleaning UV chambers
JP6714978B2 (ja) 2014-07-10 2020-07-01 東京エレクトロン株式会社 プラズマ処理装置用の部品、プラズマ処理装置、及びプラズマ処理装置用の部品の製造方法
JP6808168B2 (ja) 2015-12-24 2021-01-06 Toto株式会社 耐プラズマ性部材
WO2018051974A1 (ja) 2016-09-13 2018-03-22 Toto株式会社 半導体製造装置用部材
JP6331181B2 (ja) 2016-09-13 2018-05-30 Toto株式会社 半導体製造装置用部材
JP6984126B2 (ja) 2016-12-27 2021-12-17 東京エレクトロン株式会社 ガス供給装置、プラズマ処理装置及びガス供給装置の製造方法
US11508556B2 (en) 2017-05-16 2022-11-22 Tokyo Electron Limited Plasma processing apparatus
JP7058485B2 (ja) 2017-05-16 2022-04-22 東京エレクトロン株式会社 プラズマ処理装置
JP2019207912A (ja) 2018-05-28 2019-12-05 東京エレクトロン株式会社 上部電極アセンブリ、処理装置及び上部電極アセンブリの製造方法
CN111627790B (zh) 2019-02-27 2024-05-03 Toto株式会社 半导体制造装置构件、半导体制造装置、显示器制造装置
JP6801773B2 (ja) 2019-02-27 2020-12-16 Toto株式会社 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060101A (ja) * 2010-08-12 2012-03-22 Toshiba Corp ガス供給部材、プラズマ処理装置およびイットリア含有膜の形成方法
JP2017014569A (ja) * 2015-06-30 2017-01-19 株式会社東芝 セラミックス被膜及びその製造方法。
JP2020129606A (ja) 2019-02-08 2020-08-27 キオクシア株式会社 ガス供給部材、プラズマ処理装置、及びコーティング膜の形成方法

Also Published As

Publication number Publication date
KR20220145264A (ko) 2022-10-28
JP2023022145A (ja) 2023-02-14
US11749507B2 (en) 2023-09-05
US20220344125A1 (en) 2022-10-27

Similar Documents

Publication Publication Date Title
JP6801773B2 (ja) 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
JP7089707B2 (ja) 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
WO2014104354A1 (ja) 耐プラズマ性部材
JP2021077900A (ja) 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
KR102612460B1 (ko) 반도체 제조 장치용 부재 및 반도체 제조 장치
KR102530613B1 (ko) 반도체 제조 장치용 부재 및 반도체 제조 장치
TWI804185B (zh) 半導體製造裝置用構件及半導體製造裝置
KR20220145262A (ko) 반도체 제조 장치용 부재 및 반도체 제조 장치
US20200273675A1 (en) Semiconductor manufacturing apparatus member, and display manufacturing apparatus and semiconductor manufacturing apparatus comprising semiconductor manufacturing apparatus member
KR20220145261A (ko) 반도체 제조 장치용 부재 및 반도체 제조 장치
JP2022166808A (ja) 半導体製造装置用部材及び半導体製造装置
JP2022166809A (ja) 半導体製造装置用部材及び半導体製造装置
JP6358492B2 (ja) 耐プラズマ性部材
US20200273674A1 (en) Semiconductor manufacturing apparatus member, and display manufacturing apparatus and semiconductor manufacturing apparatus comprising semiconductor manufacturing apparatus member

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant