KR102499540B1 - 반도체 제조 장치용 부재, 및 반도체 제조 장치용 부재를 구비한 반도체 제조 장치, 및 디스플레이 제조 장치 - Google Patents

반도체 제조 장치용 부재, 및 반도체 제조 장치용 부재를 구비한 반도체 제조 장치, 및 디스플레이 제조 장치 Download PDF

Info

Publication number
KR102499540B1
KR102499540B1 KR1020200022680A KR20200022680A KR102499540B1 KR 102499540 B1 KR102499540 B1 KR 102499540B1 KR 1020200022680 A KR1020200022680 A KR 1020200022680A KR 20200022680 A KR20200022680 A KR 20200022680A KR 102499540 B1 KR102499540 B1 KR 102499540B1
Authority
KR
South Korea
Prior art keywords
semiconductor manufacturing
particle
layer
manufacturing apparatus
young
Prior art date
Application number
KR1020200022680A
Other languages
English (en)
Other versions
KR20200104809A (ko
Inventor
야스타카 닛타
타쿠마 와다
Original Assignee
토토 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토토 가부시키가이샤 filed Critical 토토 가부시키가이샤
Publication of KR20200104809A publication Critical patent/KR20200104809A/ko
Application granted granted Critical
Publication of KR102499540B1 publication Critical patent/KR102499540B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C24/00—Coating starting from inorganic powder
    • C23C24/02—Coating starting from inorganic powder by application of pressure only
    • C23C24/04—Impact or kinetic deposition of particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2007—Holding mechanisms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(과제) 파티클을 저감할 수 있는 반도체 제조 장치용 부재를 제공한다.
(해결 수단) 알루미늄 원소를 포함하는 알루미늄 부재와, 상기 알루미늄 부재의 표면에 형성된 알루마이트층을 포함하는 기재와, 상기 알루마이트층 상에 형성되어 다결정 세라믹스를 포함하는 내파티클층을 구비하고, 상기 알루마이트층의 영률은 90㎬보다 큰 반도체 제조 장치용 부재를 제공한다.

Description

반도체 제조 장치용 부재, 및 반도체 제조 장치용 부재를 구비한 반도체 제조 장치, 및 디스플레이 제조 장치{MEMBER FOR SEMICONDUCTOR MANUFACTURING DEVICE AND SEMICONDUCTOR MANUFACTURING DEVICE WITH MEMBER FOR SEMICONDUCTOR MANUFACTURING DEVICE AND DISPLAY MANUFACTURING DEVICE}
본 발명의 실시형태는 일반적으로 반도체 제조 장치용 부재, 및 상기 반도체 제조 장치용 부재를 구비한 반도체 제조 장치, 및 디스플레이 제조 장치에 관한 것이다.
반도체 디바이스의 제조 프로세스에 있어서는 체임버 내에서 드라이 에칭, 스퍼터링, 및 CVD(Chemical Vapor Deposition) 등의 처리를 행하는 반도체 제조 장치가 사용된다. 이 체임버 내에서는 피가공물이나 체임버의 내벽 등으로부터 파티클이 발생하는 경우가 있다. 이러한 파티클은 제조되는 반도체 디바이스의 수율의 저하의 요인이 되기 때문에 파티클의 저감이 요구된다.
파티클을 저감시키기 위해서 체임버나 그 주변에 사용되는 반도체 제조 장치용 부재에는 내플라스마성이 요구된다. 그래서 반도체 제조 장치용 부재의 표면을 내플라스마성이 우수한 피막(층)으로 코팅하는 방법이 사용되어 있다. 예를 들면, 기재의 표면에 이트리아 용사막이 형성된 부재가 사용되어 있다. 그러나 용사막에는 균열이나 박리가 발생하는 경우가 있으며, 내구성이 충분하다고는 말할 수 없다. 피막의 박리나 피막으로부터의 탈립은 파티클 발생의 요인이 되기 때문에 피막과 기재의 박리를 억제하는 것이 요구된다. 이것에 대하여 특허문헌 1 및 특허문헌 2에는 에어로졸 디포지션법으로 형성된 세라믹스막을 사용한 반도체 또는 액정 제조 장치 부재가 개시되어 있다(특허문헌 1, 특허문헌 2).
요즘에는 반도체 디바이스의 미세화가 진행되어 있으며, 나노 레벨에서의 파티클의 컨트롤이 요구되어 있다.
도 1은 실시형태에 의한 반도체 제조 장치용 부재를 갖는 반도체 제조 장치를 예시하는 단면도이다.
도 2는 실시형태에 의한 반도체 제조 장치용 부재를 예시하는 단면도이다.
도 3은 실시형태에 의한 반도체 제조 장치용 부재의 알루마이트층의 구조를 예시하는 모식도이다.
본 발명에 의한 반도체 제조 장치용 부재는 알루미늄을 포함하는 알루미늄 부재(main portion)와, 상기 알루미늄 부재의 표면에 형성된 알루마이트층을 포함하는 기재와, 상기 알루마이트층 상에 형성되어 다결정 세라믹스를 포함하는 내파티클층을 구비한다. 상기 알루마이트층의 영률은 90㎬보다 크다.
본 발명자들은 내파티클층이 형성되는 알루마이트층의 영률과, 내파티클층의 내파티클성 사이의 상관 관계를 새롭게 발견했다. 구체적으로는 알루마이트층의 영률이 90㎬ 이하로 작을 경우에는 내파티클층에 나노 레벨의 약간의 공극이 발생하고, 이 공극을 기점으로 하여 파티클이 발생하는 경우가 있는 것을 발견했다.
그래서 이 반도체 제조 장치용 부재에 의하면 알루마이트층의 영률을 90㎬보다 크게 하고 있다. 그 때문에 본 발명에 의한 반도체 제조 장치용 부재에서는 높은 레벨에서의 내파티클성을 발현할 수 있다.
본 발명에 의한 반도체 제조 장치용 부재에서는 상기 내파티클층의 두께는 상기 알루마이트층의 두께보다 작은 것도 바람직하다.
본 발명에 의한 반도체 제조 장치용 부재에서는 내파티클층에 있어서의 나노 레벨의 미구조를 제어하고 있다. 그 때문에 내파티클층이 갖는 내부 응력이 종래보다 커지는 경우가 있다. 본 발명에서는 내파티클층의 두께를 알루마이트층의 두께에 비해 작게 하고 있기 때문에, 예를 들면 내부 응력 등을 원인으로 하는 내파티클층의 파손 등의 문제의 발생을 저감할 수 있다.
본 발명에 의한 반도체 제조 장치용 부재에서는 내파티클층의 두께는 1㎛ 이상 10㎛ 이하인 것도 바람직하다.
내파티클층의 두께를 10㎛ 이하로 충분히 작게 함으로써 내파티클층의 파손 등의 문제의 발생을 보다 효과적으로 저감할 수 있다. 또한, 두께를 1㎛ 이상으로 하는 것이 실용상 바람직하다.
본 발명에 의한 반도체 제조 장치용 부재에서는 알루마이트층의 영률은 100㎬ 이상인 것도 바람직하다.
본 발명에 의한 반도체 제조 장치용 부재에서는 더 높은 레벨에서의 내파티클성을 발현할 수 있다.
본 발명에 의한 반도체 제조 장치용 부재에서는 알루마이트층의 영률은 150㎬ 이하인 것도 바람직하다.
알루마이트층의 영률이 지나치게 높을 경우 최저한의 두께를 갖는 내파티클층을 형성하는 것이 실용상 곤란해지는 경우가 있다. 알루마이트층의 영률을 150㎬ 이하로 함으로써 높은 레벨에서의 내파티클성을 갖는 반도체 제조 장치용 부재를 얻는 것이 실용상 가능해진다.
본 발명에 의한 반도체 제조 장치용 부재에서는 내파티클층은 희토류 원소의 산화물, 희토류 원소의 불화물, 및 희토류 원소의 산불화물로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는 것도 바람직하다.
본 발명에 의하면 내파티클층의 내파티클성을 높일 수 있다.
본 발명에 의한 반도체 제조 장치용 부재에서는 내파티클층이 희토류 원소의 산화물을 포함하고, 희토류 원소가 Y, Sc, Yb, Ce, Pr, Eu, La, Nd, Pm, Sm, Gd, Tb, Dy, Ho, Er, Tm, 및 Lu로 이루어지는 군으로부터 선택되는 적어도 1종인 것도 바람직하다.
본 발명에 의하면 내파티클층의 내파티클성을 더 높일 수 있다.
본 발명에 의한 반도체 제조 장치용 부재에서는 다결정 세라믹스의 평균 결정자 사이즈가 3㎚ 이상 50㎚ 이하인 것도 바람직하다.
본 발명에 의하면 내파티클층의 내파티클성을 높일 수 있다.
본 발명에 의한 반도체 제조 장치용 부재에서는 평균 결정자 사이즈가 3㎚ 이상 30㎚ 이하인 것도 바람직하다.
본 발명에 의하면 내파티클층의 내파티클성을 더 높일 수 있다.
본 발명에 의한 반도체 제조 장치용 부재에서는 내파티클층이 상기 반도체 제조 장치용 부재가 플라스마에 노출되는 기준 내플라스마성 시험 후에 있어서 0.060 이하의 산술 평균 높이 Sa를 나타내는 것도 바람직하다.
본 발명에 있어서 내파티클층은 기준 내플라스마성 시험 후에 있어서의 산술 평균 높이 Sa가 0.060 이하로 매우 작다. 즉, 내파티클층은 매우 높은 내파티클성을 구비하고 있다. 그 때문에, 예를 들면 종래 이상으로 높은 플라스마 밀도 환경하에서 사용된 경우이어도 매우 높은 레벨에서의 내파티클성을 발현할 수 있다.
본 발명에 의한 반도체 제조 장치용 부재에서는 상기 내파티클층이 취성 재료의 미립자를 가스 중에 분산시킨 에어로졸을 노즐로부터 기재의 표면을 향해 분사하여 충돌시키는 에어로졸 디포지션에 의해 형성되는 것도 바람직하다.
본 발명에 의한 반도체 제조 장치용 부재에서는 상기 에어로졸 디포지션이 실온에서 행해지는 것도 바람직하다.
본 발명에 의한 반도체 제조 장치는 상기 반도체 제조 장치용 부재의 적어도 어느 1개를 구비하고 있다.
본 발명의 반도체 제조 장치에 의하면 높은 레벨에서의 내파티클성을 발현할 수 있다.
본 발명에 의한 디스플레이 제조 장치는 상기 반도체 제조 장치용 부재의 적어도 어느 1개를 구비하고 있다.
본 발명의 디스플레이 제조 장치에 의하면 높은 레벨에서의 내파티클성을 발현할 수 있다.
이하, 본 발명의 실시형태에 대해서 도면을 참조하면서 설명한다. 또한, 각 도면 중 마찬가지의 구성 요소에는 동일한 부호를 붙여서 상세한 설명은 적당히 생략한다.
도 1은 실시형태에 의한 반도체 제조 장치용 부재를 갖는 반도체 제조 장치를 예시하는 단면도이다.
도 1에 나타낸 반도체 제조 장치(100)는 체임버(110)와, 반도체 제조 장치용 부재(120)와, 정전 척(160)을 구비한다. 반도체 제조 장치용 부재(120)는, 예를 들면 천판 등이라고 불리고, 체임버(110)의 내부에 있어서의 상부에 설치되어 있다. 정전 척(160)은 체임버(110)의 내부에 있어서의 하부에 설치되어 있다. 즉, 반도체 제조 장치용 부재(120)는 체임버(110)의 내부에 있어서 정전 척(160) 상에 설치되어 있다. 웨이퍼(210) 등의 피흡착물은 정전 척(160) 상에 재치된다.
반도체 제조 장치(100)에서는 고주파 전력이 공급되어 도 1에 나타낸 화살표(A1)와 같이, 예를 들면 할로겐계 가스 등의 원료 가스가 체임버(110)의 내부에 도입된다. 그러면 체임버(110)의 내부에 도입된 원료 가스는 정전 척(160)과 반도체 제조 장치용 부재(120) 사이의 영역(191)에 있어서 플라스마화된다.
여기에서 체임버(110)의 내부에 있어서 발생한 파티클(221)이 웨이퍼(210)에 부착되면 제조된 반도체 디바이스에 문제가 발생하는 경우가 있다. 그러면 반도체 디바이스의 수율 및 생산성이 저하되는 경우가 있다. 그 때문에 반도체 제조 장치용 부재(120)에는 내플라스마성이 요구된다.
또한, 실시형태에 의한 반도체 제조 장치용 부재는 체임버 내의 상부 이외의 위치나 체임버 주변에 배치되는 부재이어도 좋다. 예를 들면, 실시형태에 의한 반도체 제조 장치용 부재는 체임버 내의 측벽을 구성하는 부재이어도 좋다. 또한, 반도체 제조 장치용 부재가 사용되는 반도체 제조 장치는 도 1의 예에 한정되지 않고, 어닐, 에칭, 스퍼터링, CVD 등의 처리를 행하는 임의의 반도체 제조 장치(반도체 처리 장치)를 포함한다.
도 2는 실시형태에 의한 반도체 제조 장치용 부재를 예시하는 단면도이다.
도 3은 실시형태에 의한 반도체 제조 장치용 부재의 알루마이트층의 구조를 예시하는 모식도이다.
도 2에 나타내는 바와 같이 반도체 제조 장치용 부재(120)는 기재(10)와, 내파티클층(20)을 갖는다.
이하의 설명에 있어서 기재(10)와 내파티클층(20)의 적층 방향을 Z축 방향(제 1 방향 중 하나의 예)이라고 한다. Z축 방향에 대하여 수직인 1개의 방향을 X축 방향이라고 한다. Z축 방향 및 X축 방향에 대하여 수직인 방향을 Y축 방향이라고 한다.
기재(10)는 알루미늄 부재(11)와, 알루미늄 부재(11)의 표면에 형성된 알루마이트층(12)을 포함한다. 알루미늄 부재(11)는 알루미늄 원소를 포함한다. 알루미늄 부재(11)에는, 예를 들면 알루미늄 또는 알루미늄 합금이 사용된다. 알루마이트층(12)은 산화알루미늄(Al2O3)을 포함한다. 알루마이트층(12)은 알루미늄 부재(11)에 알루마이트 처리를 실시함으로써 형성된다. 즉, 알루마이트층(12)은 알루미늄 부재(11)의 표면을 덮는 양극 산화 피막이다. 알루마이트층(12)의 두께는, 예를 들면 5마이크로미터(㎛) 이상 70㎛ 이하 정도이다.
일반적으로 알루마이트 처리의 공정은 알루미늄을 포함하는 기재의 표면에 치밀한 산화알루미늄층(피막)을 형성하는 공정, 산화알루미늄층을 성장시키는 공정, 필요에 따른 봉공(封孔) 처리의 공정, 및 건조의 공정으로 구성되어 있다. 이들 공정 중 산화알루미늄층을 성장시키는 공정에 있어서 구멍을 포함하는 다공질 산화알루미늄이 형성된다. 도 3에 나타내는 바와 같이 알루마이트층(12)은 알루마이트 특유의 포러스(다공질) 구조를 갖고, 예를 들면 기둥형상 구조를 이루고 있다. 포러스 구조의 유무는, 예를 들면 주사형 전자 현미경(SEM: Scanning Electron Microscope)을 사용한 관찰에 의해 확인할 수 있다. 즉, 포러스 구조의 유무에 의해 알루마이트 처리에 의해 형성된 산화알루미늄층인지, 그 이외의 방법(예를 들면, 용사 등)에 의해 형성된 산화알루미늄층인지를 판별할 수 있다.
반도체 제조 장치용 부재(120)에 있어서 알루마이트층(12)의 영률은 90㎬보다 크다. 보다 바람직하게는 알루마이트층(12)의 영률은 100㎬ 이상이다. 또한, 알루마이트층(12)의 영률이 150㎬ 이하인 것도 바람직하다. 알루마이트층(12)의 영률은, 예를 들면 알루마이트 처리의 조건 등을 변경함으로써 적당히 조정할 수 있다.
본 발명자들은 내파티클층(20)이 형성되는 알루마이트층(12)의 영률과, 내파티클층(20)의 내파티클성 사이의 상관 관계를 새롭게 발견했다. 구체적으로는 알루마이트층(12)의 영률이 90㎬ 이하로 작을 경우에는 내파티클층(20)에 나노 레벨의 약간의 공극이 발생하고, 이 공극을 기점으로 하여 파티클이 발생하는 경우가 있는 것을 발견했다. 알루마이트층(12)의 영률을 90㎬보다 크게 하는, 보다 바람직하게는 100㎬ 이상으로 함으로써 높은 레벨에서의 내파티클성을 발현할 수 있다. 또한, 알루마이트층(12)의 영률이 지나치게 높을 경우 최저한의 두께를 갖는 내파티클층(20)을 형성하는 것이 실용상 곤란해지는 경우가 있다. 알루마이트층(12)의 영률을 150㎬ 이하로 하는 것이 실용상 바람직하다.
또한, 본원 명세서에 있어서 「내파티클성이 높다」란 플라스마 조사에 의해 발생하는 파티클의 양이 적은 것을 의미한다.
이어서, 알루마이트층(12)의 영률 측정 방법에 대해서 설명한다.
반도체 제조 장치용 부재(120)에 있어서 내파티클층(20)을 제거하여 알루마이트층(12)을 노출시킨다. 이 노출된 알루마이트층(12)에 대해서 영률을 측정한다. 영률의 측정에는, 예를 들면 나노 인덴터를 사용하여 부하 곡선으로부터 영률을 산출할 수 있다. 보다 구체적으로는 영률은 국제 규격 ISO14577에 준거한다. 영률은, 예를 들면 ELIONIX INC.제의 ENT-2100을 사용하여 21~25℃의 대기 조건하에서 측정된다.
내파티클층(20)의 제거 방법은 임의이지만, 예를 들면 산 및/또는 알칼리를 사용한 화학적 처리를 사용할 수 있다. 구체적으로는 브롬화수소산, 요오드화수소산, 차아염소산, 아염소산, 염소산, 과염소산, 황산, 플루오로술폰산, 질산, 염산, 인산, 헥사플루오로안티몬산, 테트라플루오로붕산, 헥사플루오로인산, 크롬산, 붕산, 메탄술폰산, 에탄술폰산, 벤젠술폰산, p-톨루엔술폰산, 트리플루오로메탄술폰산, 폴리스티렌술폰산, 아세트산, 시트르산, 포름산, 글루콘산, 락트산, 옥살산, 주석산, 불화수소산, 탄산, 및 황화수소 중 적어도 어느 하나를 포함하는 수용액,또는 수산화나트륨, 수산화칼륨, 암모니아, 수산화칼슘, 수산화바륨, 수산화구리, 수산화알루미늄, 및 수산화철 중 적어도 어느 하나를 포함하는 수용액을 들 수 있다.
기재(10)로서 알루미늄 부재(11)를 사용할 경우 절연성을 확보하기 위해서 그 표면에 알루마이트층(12)을 형성하는 것이 알려져 있다. 그러나 알루마이트층(12)은 상술한 바와 같이 다공질 구조를 취하고 있으며, 처리 조건에 따라서는 그 표면의 영률이 작은 경우가 있다. 본 발명자들은 영률이 소정값 이하로 작을 경우에는 그 위에 형성되는 내파티클층(20)의 나노 레벨의 미구조를 제어하는 것이 매우 곤란하지만, 한편 영률을 소정값보다 크게 함으로써 알루마이트층(12) 상이어도 내파티클층(20)의 나노 레벨의 미구조를 제어해서 보다 높은 레벨에서의 내파티클성을 발현할 수 있는 것을 발견하여 본 발명에 도달했다.
본 발명에 있어서 나노 레벨의 미구조의 제어에 의해 도달 가능한 「높은 레벨에서의 내파티클성」은 이하에 설명하는 「기준 내플라스마성 시험」을 하나의 기준법으로 하여 평가할 수 있다. 구체적으로는 반도체 제조 장치용 부재(120)에 있어서 기준 내플라스마성 시험 후의 내파티클층(20)의 산술 평균 높이 Sa가 0.060 이하인 것을 본 명세서에 있어서 「높은 레벨에서의 내파티클성을 발현한다」 는 것으로 정의한다.
이어서, 기준 내플라스마성 시험의 상세에 대해서 설명한다.
기준 내플라스마성 시험을 위한 플라스마 에칭 장치로서 유도 결합형 플라스마 반응성 이온 에칭 장치(Muc-21 Rv-Aps-Se/Sumitomo Precision Products CO., LTD.제)를 사용한다. 플라스마 에칭의 조건은 전원 출력으로서 ICP(Inductively Coupled Plasma: 유도 결합 플라스마)의 출력을 1500W, 바이어스 출력을 750W, 프로세스 가스로서 CHF3 가스 100ccm과 O2 가스 10ccm의 혼합 가스, 압력을 0.5Pa, 플라스마 에칭 시간을 1시간으로 한다. 플라스마 조사 후의 반도체 제조 장치용 부재(120)의 표면(120a)(내파티클층(20)의 표면(202))의 상태를 레이저 현미경(예를 들면, OLS4500/Olympus Corporation제)에 의해 촬영한다. 관찰 조건 등의 상세는 후술한다. 얻어진 화상으로부터 플라스마 조사 후의 표면의 산술 평균 높이 Sa를 산출한다. 여기에서 산술 평균 높이 Sa란 2차원의 산술 평균 거칠기 Ra를 3차원으로 확장한 것이며, 3차원 거칠기 파라미터(3차원 높이 방향 파라미터)이다. 구체적으로는 산술 평균 높이 Sa는 표면형상 곡면과 평균면으로 둘러싸인 부분의 체적을 측정 면적으로 나눈 것이다. 즉, 평균면을 xy면, 종 방향을 z축이라고 하고, 측정된 표면형상 곡선을 z(x, y)라고 하면 산술 평균 높이 Sa는 다음 식으로 정의된다. 여기에서 식 (1) 중의 「A」는 측정 면적이다.
Figure 112020019585655-pat00001
산술 평균 높이 Sa는 측정법에 기본적으로는 의존하지 않는 값이지만 본 명세서에 있어서의 「기준 내플라스마성 시험」에 있어서는 이하의 조건하에서 산출된다. 산술 평균 높이 Sa의 산출에는 레이저 현미경을 사용한다. 구체적으로는 레이저 현미경 「OLS4500/Olympus Corporation제」를 사용한다. 대물 렌즈는 MPLAPON100xLEXT(개구 수 0.95, 작동 거리 0.35㎜, 집광 스폿 지름 0.52㎛, 측정 영역 128×128㎛)를 사용하고, 배율을 100배로 한다. 굴곡 성분 제거의 λc 필터는 25㎛로 설정한다. 측정은 임의의 3개소에서 행하고, 그 평균값을 산술 평균 높이 Sa로 한다. 그 외 3차원 표면 성상 국제 규격 ISO25178을 적당히 참조한다.
기재(10)(알루미늄 부재(11))의 형상은 특별히 한정되지 않고, 평판이어도 좋고, 오목면, 볼록면 등을 갖는 형상이어도 좋다. 또한, 기재(10)(알루미늄 부재(11))는 링형상이나 단차를 갖는 형상이어도 좋다.
본 발명 중 1개의 실시형태에 의하면 내파티클층(20)과 접하는 기재(10)의 표면(알루마이트층(12)의 표면)은 평활한 것이 양호한 내파티클층(20)의 형성을 위해 바람직하다. 본 발명 중 1개의 실시형태에 의하면 알루마이트층(12)의 표면에, 예를 들면 블라스트, 물리적 연마, 케미컬 메커니컬 폴리싱, 래핑 중 적어도 어느 하나를 실시하여 표면의 요철을 제거한다. 이러한 요철 제거는 그 후의 알루마이트층(12)의 표면이, 예를 들면 그 산술 평균 거칠기 Ra가 0.2㎛ 이하, 보다 바람직하게는 0.1㎛ 이하, 또는 최대 높이 거칠기 Rz가 3㎛ 이하가 되도록 행해지는 것이 바람직하다. 산술 평균 거칠기 Ra 및 최대 높이 거칠기 Rz는 JIS B 0601: 2001에 준거하고, 예를 들면 표면 거칠기 측정기 「SURFCOM 130A/TOKYO SEIMITSU CO., LTD.제」에 의해 측정할 수 있다.
도 2에 나타낸 바와 같이 내파티클층(20)의 두께(Z축 방향을 따르는 길이)는 알루마이트층(12)의 두께보다 작은 것이 바람직하다. 반도체 제조 장치용 부재(120)에서는 내파티클층(20)에 있어서의 나노 레벨의 미구조를 제어하고 있다. 그 때문에 내파티클층(20)이 갖는 내부 응력이 종래보다 커지는 경우가 있다. 내파티클층(20)의 제 1 방향에 있어서의 두께를 알루마이트층(12)의 제 1 방향에 있어서의 두께에 비해 작게 하고 있기 때문에, 예를 들면 내부 응력 등을 원인으로 하는 내파티클층(20)의 파손 등의 문제의 발생을 저감할 수 있다.
내파티클층(20)의 두께는, 예를 들면 1㎛ 이상 10㎛ 이하이다. 내파티클층(20)의 두께를 10㎛ 이하로 충분히 작게 함으로써 내파티클층(20)의 파손 등의 문제의 발생을 보다 효과적으로 저감할 수 있다. 또한, 두께를 1㎛ 이상으로 하는 것이 실용상 바람직하다.
본 명세서에 있어서 내파티클층(20) 및 알루마이트층(12)의 두께는 다음과 같이 해서 구한다.
반도체 제조 장치용 부재(120)를 절단하고, 그 파단면에 대해서 주사형 전자 현미경(SEM)을 사용해서 관찰하여 확인할 수 있다. SEM에는, 예를 들면 Hitachi, Ltd.제 S-5500을 사용하여 SEM 관찰 조건을 배율 5000배, 가속 전압 15kV로 해도 좋다.
또한, 파단 샘플은 2개 제작하고, 각각 최저 5개소의 막두께를 측정하여 10점 이상의 측정값의 평균을 막두께로 한다.
내파티클층(20)은 다결정 세라믹스를 포함한다. 내파티클층(20)은, 예를 들면 희토류 원소의 산화물, 희토류 원소의 불화물, 및 희토류 원소의 산불화물로 이루어지는 군으로부터 선택되는 적어도 1종을 포함한다. 희토류 원소로서, 예를 들면 Y, Sc, Yb, Ce, Pr, Eu, La, Nd, Pm, Sm, Gd, Tb, Dy, Ho, Er, Tm, 및 Lu로 이루어지는 군으로부터 선택되는 적어도 1종을 들 수 있다. 보다 구체적으로는 내파티클층(20)은 이트륨의 산화물(Y2O3, YαOβ(비화학양론적 조성)), 이트륨옥시불화물(YOF, Y5O4F7, Y6O5F8, Y7O6F9, 및 Y17O14F23), (YO0.826F0.17)F1.174, YF3, Er2O3, Gd2O3, Nd2O3, Y3Al5O12, Y4Al2O9, Er3Al5O12, Gd3Al5O12, Er4Al2O9, ErAlO3, Gd4Al2O9, GdAlO3, Nd3Al5O12, Nd4Al2O9, 및 NdAlO3로 이루어지는 군으로부터 선택되는 적어도 1종을 포함한다. 내파티클층(20)은 Fe, Cr, Zn, 및 Cu로 이루어지는 군으로부터 선택되는 적어도 1종을 포함해도 좋다.
예를 들면, 내파티클층(20)은 불소 및 산소 중 적어도 어느 하나와, 이트륨을 포함한다. 내파티클층(20)은, 예를 들면 산화이트륨(Y2O3), 불화이트륨(YF3), 또는 옥시불화이트륨(YOF)을 주성분으로 한다.
본 명세서에 있어서 「주성분」이란 상기 성분을 50%초, 바람직하게는 70% 이상, 보다 바람직하게는 90% 이상, 또한 바람직하게는 95% 이상, 가장 바람직하게는 100% 포함하는 것을 말한다. 여기에서 말하는 「%」는, 예를 들면 질량%이다.
또는 내파티클층(20)은 산화물, 불화물, 옥시불화물 이외이어도 좋다. 구체적으로는 Cl 원소나 Br 원소를 포함하는 화합물(염화물, 브롬화물)을 들 수 있다.
내파티클층(20)은 알루마이트층(12)측의 면(201)과, 면(201)과는 반대측의 표면(202)을 갖는다. 내파티클층(20)은 면(201)에 있어서 알루마이트층(12)과 접하고 있다. 표면(202)은 반도체 제조 장치용 부재(120)의 표면이 된다.
예를 들면, 내파티클층(20)을 「에어로졸 디포지션법」에 의해 형성할 수 있다. 「에어로졸 디포지션법」은 취성 재료를 포함하는 미립자를 가스 중에 분산시킨 「에어로졸」을 노즐로부터 기재를 향해서 분사하여 금속, 유리, 세라믹스, 플라스틱 등의 기재에 미립자를 충돌시키고, 이 충돌의 충격에 의해 취성 재료 미립자에 변형이나 파쇄를 일으키게 해서 이들을 접합시키고, 기재 상에 미립자의 구성 재료로 이루어지는 층형상 구조물(막형상 구조물이라고도 한다)을 다이렉트로 형성시키는 방법이다.
이 예에서는, 예를 들면 이트리아 등의 내파티클성이 우수한 세라믹 재료의 미립자와 가스의 혼합물인 에어로졸을 기재(10)(알루마이트층(12))를 향해서 분사하여 층형상 구조물(내파티클층(20))을 형성한다.
에어로졸 디포지션법에 의하면 특별히 가열 수단이나 냉각 수단 등을 필요로 하지 않아 상온에서 층형상 구조물의 형성이 가능하며, 소성체와 동등 이상의 기계적 강도를 갖는 층형상 구조물을 얻을 수 있다. 또한, 미립자를 충돌시키는 조건이나 미립자의 형상, 조성 등을 제어함으로써 층형상 구조물의 밀도나 미구조, 기계 강도, 전기 특성 등을 다양하게 변화시키는 것이 가능하다.
또한, 본원 명세서에 있어서 「다결정」이란 결정 입자가 접합·집적해서 이루어지는 구조체를 말한다. 결정 입자는 실질적으로 하나로 결정을 구성한다. 결정 입자의 지름은 통상 5나노미터(㎚) 이상이다. 단, 미립자가 파쇄되지 않고 구조물 중에 도입될 경우에는 결정 입자는 다결정이다.
또한, 반도체 제조 장치용 부재(120)에 있어서 내파티클층(20)은 다결정 세라믹스만으로 구성되어도 좋고, 또한 다결정 세라믹스와 어모퍼스 세라믹스를 포함하는 것이어도 좋다.
내파티클층(20)에 있어서 다결정 세라믹스의 평균 결정자 사이즈는 3㎚ 이상 50㎚ 이하이다. 바람직하게는 그 상한은 30㎚이며, 보다 바람직하게는 20㎚, 더 바람직하게는 15㎚이다. 또한, 그 바람직한 하한은 5㎚이다.
본 발명에 있어서 「평균 결정자 사이즈」는 이하의 방법으로 구할 수 있다.
우선, 배율 40만배 이상으로 투과형 전자 현미경(TEM: Transmission Electron Microscope) 화상을 촬영한다. 이 화상에 있어서 결정자 15개의 원형 근사에 의한 직경의 평균값으로부터 산출한 값을 평균 결정자 사이즈라고 한다. 이때, 집속 이온 빔(FIB: Focused Ion Beam) 가공 시의 샘플 두께를 30㎚ 정도로 충분히 얇게 하면 보다 명확하게 결정자를 판별할 수 있다. 촬영 배율은 40만배 이상의 범위에서 적당히 선택할 수 있다.
또한, 본원 명세서에 있어서 「미립자」란 1차 입자가 치밀질 입자일 경우에는 입도 분포 측정이나 주사형 전자 현미경 등에 의해 동정되는 평균 입경이 5마이크로미터(㎛) 이하인 것을 말한다. 1차 입자가 충격에 의해 파쇄되기 쉬운 다공질 입자일 경우에는 평균 입경이 50㎛ 이하인 것을 말한다.
또한, 본원 명세서에 있어서 「에어로졸」이란 헬륨, 질소, 아르곤, 산소, 건조 공기, 이들을 포함하는 혼합 가스 등의 가스 중에 상술한 미립자를 분산시킨 솔리드 혼합상체를 가리키고, 일부 「응집체」를 포함하는 경우도 있지만 실질적으로는 미립자가 단독으로 분산되어 있는 상태를 말한다. 에어로졸의 가스 압력과 온도는 임의이지만 가스 중의 미립자의 농도는 가스압을 1기압, 온도를 섭씨 20℃로 환산한 경우에 토출구로부터 분사되는 시점에 있어서 0.0003mL/L~5mL/L의 범위 내인 것이 층형상 구조물의 형성에 있어서 바람직하다.
에어로졸 디포지션의 프로세스는 통상은 상온에서 실시되고, 미립자 재료의 융점보다 충분히 낮은 온도, 즉 섭씨 수 100℃ 이하에서 층형상 구조물의 형성이 가능한 곳에 하나의 특징이 있다.
또한, 본원 명세서에 있어서 「상온」이란 세라믹스의 소결 온도에 대하여 현저하게 낮은 온도이며, 실질적으로는 0~100℃의 환경을 말하고, 20℃±10℃ 전후의 실온이 보다 일반적이다.
층형상 구조물의 원료가 되는 분체를 구성하는 미립자는 세라믹스나 반도체 등의 취성 재료를 주체로 하고, 동일 재질의 미립자를 단독으로 또는 입경이 상이한 미립자를 혼합시켜서 사용할 수 있는 것 외, 이종의 취성 재료 미립자를 혼합시키거나 복합시켜서 사용하는 것이 가능하다. 또한, 금속 재료나 유기물 재료 등의 미립자를 취성 재료 미립자에 혼합하거나 취성 재료 미립자의 표면에 코팅시켜서 사용하는 것도 가능하다. 이들의 경우이어도 층형상 구조물의 형성의 주가 되는 것은 취성 재료이다.
또한, 본원 명세서에 있어서 「분체」란 상술한 미립자가 자연 응집된 상태를 말한다.
이 방법에 의해 형성되는 복합 구조물에 있어서 결정성의 취성 재료 미립자를 원료로서 사용할 경우 복합 구조물의 층형상 구조물의 부분은 그 결정 입자 사이즈가 원료 미립자의 그것에 비해서 작은 다결정체이며, 그 결정은 실질적으로 결정 배향성이 없는 경우가 많다. 또한, 취성 재료 결정끼리의 계면에는 유리층으로 이루어지는 입계층이 실질적으로 존재하지 않는다. 또한, 많은 경우 복합 구조물의 층형상 구조물 부분은 기재(이 예에 있어서 기재(10)/알루마이트층(12))의 표면에 파고드는 「앵커층」을 형성한다. 이 앵커층이 형성되어 있는 층형상 구조물은 기재에 대하여 매우 높은 강도로 강고하게 부착되어 형성된다.
에어로졸 디포지션법에 의해 형성되는 층형상 구조물은 미립자끼리가 압력에 의해 패킹되어 물리적인 부착으로 형태를 유지하고 있는 상태의 소위 「압분체」와는 명백히 상이하며, 충분한 강도를 보유하고 있다.
에어로졸 디포지션법에 있어서 비래해 온 취성 재료 미립자가 기재 상에서 파쇄·변형을 일으키고 있는 것은 원료로서 사용하는 취성 재료 미립자와, 형성된 취성 재료 구조물의 결정자(결정 입자) 사이즈를 X선 회절법 등으로 측정함으로써 확인할 수 있다. 즉, 에어로졸 디포지션법으로 형성된 층형상 구조물의 결정자 사이즈는 원료 미립자의 결정자 사이즈보다 작다. 미립자가 파쇄나 변형을 함으로써 형성되는 「어긋남면」이나 「파면」에는 원래의 미립자의 내부에 존재해서 다른 원자와 결합하고 있던 원자가 드러나는 상태가 된 「신생면」이 형성된다. 표면 에너지가 높게 활성된 이 신생면이 인접한 취성 재료 미립자의 표면이나, 동일하게 인접한 취성 재료의 신생면 또는 기재의 표면과 접합함으로써 층형상 구조물이 형성되는 것이라고 생각된다.
또한, 에어로졸 중의 미립자의 표면에 수산기가 알맞게 존재할 경우에는 미립자의 충돌 시에 미립자끼리나 미립자와 구조물 사이에 발생하는 국부의 어긋남 응력 등에 의해 메카노케미컬한 산염기 탈수 반응이 일어나고, 이들끼리가 접합한다는 것도 생각된다. 외부로부터의 연속된 기계적 충격력의 부가는 이들의 현상을 계속적으로 발생시켜 미립자의 변형, 파쇄 등의 반복에 의해 접합의 진전, 치밀화가 행해지고, 취성 재료로 이루어지는 층형상 구조물이 성장하는 것이라고 생각된다.
예를 들면, 내파티클층(20)이 에어로졸 디포지션법에 의해 형성되었을 경우, 세라믹층인 내파티클층(20)은 세라믹 소성체나 용사막 등과 비교하면 구성하는 결정자 사이즈가 작아 치밀한 미구조를 갖는다. 이것에 의해 실시형태에 의한 반도체 제조 장치용 부재(120)의 내파티클성은 소성체나 용사막의 내파티클성보다 높다. 또한, 실시형태에 의한 반도체 제조 장치용 부재(120)가 파티클의 발생원이 될 확률은 소성체나 용사막 등이 파티클의 발생원이 될 확률보다 낮다.
본 발명에 의한 반도체 제조 장치용 부재(120)를, 예를 들면 에어로졸 디포지션법으로 제조할 경우 그것에 사용하는 장치의 일례에 대해서 설명한다. 에어로졸 디포지션법에 사용하는 장치는 체임버와, 에어로졸 공급부와, 가스 공급부와, 배기부와, 배관에 의해 구성된다. 체임버의 내부에는, 예를 들면 기재(10)를 배치하는 스테이지와, 구동부와, 노즐이 배치된다. 구동부에 의해 스테이지에 배치된 기재(10)와 노즐의 위치를 상대적으로 바꿀 수 있다. 이때 노즐과 기재(10) 사이의 거리를 일정하게 해도 좋고, 가변으로 해도 좋다. 이 예에서는 구동부는 스테이지를 구동시키는 실시형태를 나타내고 있지만 구동부가 노즐을 구동시켜도 좋다. 구동 방향은, 예를 들면 XYZθ 방향이다.
에어로졸 공급부는 배관에 의해 가스 공급부와 접속된다. 에어로졸 공급부에서는 원료 미립자와 가스가 혼합된 에어로졸을 배관을 통해 노즐에 공급한다. 장치는 원료 미립자를 공급하는 분체 공급부를 더 구비한다. 분체 공급부는 에어로졸 공급부 내에 배치되어도 좋고, 에어로졸 공급부와는 별도로 배치되어도 좋다. 또한, 에어로졸 공급부와는 별도로 원료 미립자와 가스를 혼합하는 에어로졸 형성부를 구비하고 있어도 좋다. 노즐로부터 분사되는 미립자의 양이 일정해지도록 에어로졸 공급부로부터의 공급량을 제어함으로써 균질한 구조물을 얻을 수 있다.
가스 공급부는 질소 가스, 헬륨 가스, 아르곤 가스, 공기 등을 공급한다. 공급되는 가스가 공기일 경우, 예를 들면 수분이나 유분 등의 불순물이 적은 압축 공기를 사용하거나 공기로부터 불순물을 제거하는 공기 처리부를 더 설치하는 것이 바람직하다.
이어서, 에어로졸 디포지션법에 사용하는 장치의 동작의 일례에 대해서 설명한다. 체임버 내의 스테이지에 기재(10)를 배치한 상태로 진공 펌프 등의 배기부에 의해 체임버 내를 대기압 이하, 구체적으로는 수 백Pa 정도로 감압한다. 한편, 에어로졸 공급부의 내압을 체임버의 내압보다 높게 설정한다. 에어로졸 공급부의 내압은, 예를 들면 수 백~수 만Pa이다. 분체 공급부를 대기압으로 해도 좋다. 체임버와 에어로졸 공급부의 차압 등에 의해 노즐로부터의 원료 입자의 분사 속도가 아음속~초음속(50~500m/s)의 영역이 되도록 에어로졸 중의 미립자를 가속시킨다. 분사 속도는 가스 공급부로부터 공급되는 가스의 유속, 가스 종류, 노즐의 형상, 배관의 길이나 내경, 배기부의 배기량 등에 의해 제어된다. 예를 들면, 노즐로서 드 라발 노즐 등의 초음속 노즐을 사용할 수도 있다. 노즐로부터 고속으로 분사된 에어로졸 중의 미립자는 기재(10)에 충돌해서 분쇄 또는 변형되어 기재(10) 상에 구조물(내파티클층(20))로서 퇴적된다. 기재(10)와 노즐의 상대적인 위치를 바꿈으로써 소정 면적을 갖는 구조물(내파티클층(20))을 기재(10) 상에 구비한 복합 구조물(반도체 제조 장치용 부재(120))이 형성된다.
또한, 노즐로부터 분사되기 전에 미립자의 응집을 풀기 위한 해쇄부를 설치해도 좋다. 해쇄부에 있어서의 해쇄 방법은 임의의 방법을 선택할 수 있다. 예를 들면, 진동, 충돌 등의 기계적 해쇄, 정전기, 플라스마 조사, 분급 등 공지의 방법을 들 수 있다.
본 발명에 의한 반도체 제조 장치용 부재는 반도체 제조 장치 내의 각종 부재, 특히 부식성의 고밀도 플라스마 분위기에 폭로되는 환경에 있어서 사용되는 부재로서 적합하게 사용할 수 있다. 구체적으로는 체임버 벽, 샤워 플레이트, 라이너, 실드, 윈도, 에지 링, 포커스 링 등을 들 수 있다.
(실시예)
본 발명을 이하의 실시예에 의해 더 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다.
1. 샘플 제작
평판형상의 기재(10)를 사용하여 알루마이트층(12)의 영률과 내파티클층(20)의 나노 레벨의 미구조의 관계에 대해서 시험을 실시했다.
1-1 기재의 준비
기재(10)로서 알루미늄 부재(11) 상에 영률이 각각 상이한 알루마이트층(12)이 형성된 6개의 기재를 준비했다. 알루마이트층(12)의 영률 및 두께는 표 1에 나타내는 바와 같았다.
1-2 원료 입자
원료 입자로서 산화이트륨 분체를 준비했다. 원료 입자의 평균 입경은 0.4㎛이었다.
1-3 내파티클층의 형성
상기 6개의 기재 상에 내파티클층(20)으로 이루어지는 산화이트륨층을 형성하고, 샘플 1~6의 반도체 제조 장치용 부재를 얻었다. 샘플 1~6의 제작에는 에어로졸 디포지션법을 사용했다. 어느 샘플도 제작은 실온(20℃ 전후)에서 행했다. 어느 샘플도 제작 시간은 20분으로 했다. 얻어진 내파티클층(20)의 두께는 표 1에 나타내는 바와 같았다.
알루마이트층(12)의 영률이 66㎬로 작은 샘플 1에서는 내파티클층(20)을 얻을 수 없었다. 알루마이트층(12)의 영률이 79㎬ 이상인 샘플 2~6에서는 두께가 1㎛ 이상인 내파티클층(20)을 얻을 수 있었다.
Figure 112020019585655-pat00002
2. 샘플 평가
2-1 평균 결정자 사이즈
샘플 2~6에 대해서 평균 결정자 사이즈를 산출했다. 구체적으로는 배율 40만배로 취득한 TEM 화상을 사용하여 결정자 15개의 원형 근사에 의한 평균값으로부터 평균 결정자 사이즈를 산출했다. 어느 샘플도 평균 결정자 사이즈는 30㎚ 이하이었다.
2-2 기준 내플라스마성 시험
샘플 2~6에 대해서 기준 내플라스마성 시험을 실시했다.
플라스마 에칭 장치로서 유도 결합형 플라스마 반응성 이온 에칭 장치(Muc-21 Rv-Aps-Se/Sumitomo Precision Products CO., LTD.제)를 사용했다. 플라스마 에칭의 조건은 전원 출력으로서 ICP 출력을 1500W, 바이어스 출력을 750W, 프로세스 가스로서 CHF3 가스 100ccm과 O2 가스 10ccm의 혼합 가스, 압력을 0.5Pa, 플라스마 에칭 시간을 1시간으로 했다.
이어서, 플라스마 조사 후의 내파티클층(20)의 표면(202)의 상태를 레이저 현미경에 의해 촬영했다. 구체적으로는 레이저 현미경 「OLS4500/Olympus Corporation제」를 사용하고, 대물 렌즈는 MPLAPON100xLEXT(개구 수 0.95, 작동 거리 0.35㎜, 집광 스폿 지름 0.52㎛, 측정 영역 128×128㎛)를 사용하고, 배율을 100배로 했다. 굴곡 성분 제거의 λc 필터는 25㎛로 설정했다. 측정은 임의의 3개소에서 행하고, 그 평균값을 산술 평균 높이 Sa라고 했다. 그 외 3차원 표면 성상 국제 규격 ISO25178을 적당히 참조했다. 기준 내플라스마성 시험 전후의 내파티클층(20)의 표면(202)의 산술 평균 높이 Sa의 값은 표 1에 나타내어지는 바와 같았다.
표 1에 나타내는 바와 같이 기준 내플라스마성 시험 전의 표면(202)의 산술 평균 높이 Sa는 어느 샘플에서도 0.021㎛ 이하로 작고, 알루마이트층(12) 상이어도 내파티클층(20)의 표면은 매우 평활했다. 한편, 기준 내플라스마성 시험 후에는 알루마이트층(12)의 영률이 90㎬ 이하인 샘플 2에서는 표면(202)의 산술 평균 높이 Sa가 0.060㎛보다 커졌다. 이것은 샘플 2에서는 내파티클층(20)의 나노 레벨에서의 미구조 제어가 불충분하며, 보다 고밀도의 부식성 플라스마 환경 하에서는 파티클의 발생을 충분히 억제할 수 없는 것을 나타내고 있다. 한편, 알루마이트층(12)의 영률이 90㎬보다 큰 샘플 3~6에서는 기준 내플라스마성 시험 후의 표면(202)의 산술 평균 높이 Sa가 0.022㎛ 이하이며, 시험 후에도 또한 매우 평활했다. 따라서, 알루마이트층(12)의 영률이 90㎬보다 클 경우 내파티클층(20)의 나노 레벨의 미구조를 제어해서 매우 높은 레벨에서의 내파티클성을 발현할 수 있는 것이 확인되었다.
또한, 이번의 시험으로부터 알루마이트층(12)의 영률이 120㎬ 미만인 범위에서는 영률이 높을수록 얻어지는 내파티클층(20)의 두께가 큰 경향이 되었다. 한편, 영률이 120㎬ 이상으로 커지면 동일 시간에서 얻어지는 내파티클층(20)의 두께가 작아졌다. 따라서, 알루마이트층(12)의 영률을 150㎬ 이하로 하는 것이 실용상 바람직하다.
3. 링형상의 반도체 제조 장치용 부재의 제작
링형상의 기재(10)를 사용하여 알루마이트층(12)의 영률과 내파티클층(20)의 나노 레벨의 미구조의 관계에 대해서 시험을 실시했다.
3-1 기재의 준비
기재(10)로서 알루미늄 부재(11) 상에 알루마이트층(12)이 형성된 링형상의 기재를 준비했다. 기재(10)의 크기는 φ550㎜이며, 알루마이트층(12)의 영률은 91~95㎬이었다.
3-2 원료 입자
원료 입자로서 산화이트륨 분체를 준비했다. 원료 입자의 평균 입경은 0.4㎛이었다.
3-3 내파티클층의 형성
상기 링형상의 기재 상에 내파티클층(20)이 되는 산화이트륨층을 형성하고, 반도체 제조 장치용 부재를 얻었다. 이때 링형상의 기재의 내주면에 산화이트륨층을 형성했다. 산화이트륨층의 제작에는 에어로졸 디포지션법을 사용했다. 어느 샘플도 제작은 실온(20℃ 전후)에서 행했다. 얻어진 내파티클층(20)의 두께는 8~14㎛이었다.
링형상의 기재 상에 형성된 내파티클층(20)의 두께는 다음과 같이 해서 측정했다.
우선, 반도체 제조 장치용 부재를 링형상의 기재마다 절단했다. 그 파단면을 SEM 관찰해서 내파티클층의 두께를 측정 계측했다. 파단 샘플은 2개 제작하고, 각각 5개소의 막두께를 측정하여 10점의 평균을 막두께라고 했다.
4. 샘플 평가
4-1 평균 결정자 사이즈
링형상 기재 상의 내파티클층(20)에 대해서 상기 샘플 2~6과 마찬가지의 방법으로 평균 결정자 사이즈를 산출했다. 평균 결정자 사이즈는 9㎚이었다.
4-2 기준 내플라스마성 시험
이어서, 링형상 기재의 반도체 제조 장치용 부재에 대해서 샘플 2~6과 마찬가지로 기준 내플라스마성 시험을 실시하고, 시험 전후의 산술 평균 높이 Sa를 측정했다. 시험 전의 산술 평균 높이 Sa는 0.015㎛로 매우 작고, 시험 후에 있어서도 0.022㎛이었다.
이상, 본 발명의 실시형태에 대해서 설명했다. 그러나 본 발명은 이들의 기술에 한정되는 것은 아니다. 상술한 실시형태에 관해서 당업자가 적당히 설계 변경을 추가한 것도 본 발명의 특징을 구비하고 있는 한 본 발명의 범위에 포함된다. 예를 들면, 기재, 알루마이트층, 내파티클층 등의 형상, 치수, 재질, 배치 등은 예시한 것에 한정되는 것은 아니고 적당히 변경할 수 있다.
또한, 상술한 각 실시형태가 구비하는 각 요소는 기술적으로 가능한 한에 있어서 조합할 수 있고, 이들을 조합한 것도 본 발명의 특징을 포함하는 한 본 발명의 범위에 포함된다.

Claims (10)

  1. 알루미늄 원소를 포함하는 알루미늄 부재와, 상기 알루미늄 부재의 표면에 형성된 알루마이트층을 포함하는 기재와,
    상기 알루마이트층 상에 형성되어 다결정 세라믹스를 포함하고, 에어로졸 디포지션법에 의해 형성된 내파티클층을 구비하고,
    상기 내파티클층은 기준 내플라스마성 시험 후에 있어서 0.060㎛ 이하의 산술 평균 높이 Sa를 나타내고,
    상기 기준 내플라스마성 시험은 유도 결합형 플라스마 반응성 이온 에칭 장치를 사용하여 유도 결합 플라스마의 출력이 1500W, 바이어스 출력이 750W인 전원 출력에 있어서 프로세스 가스가 CHF3 가스 100ccm과 O2 가스 10ccm의 혼합 가스, 압력이 0.5Pa의 조건에서 1시간 플라스마 조사를 행하도록 구성되어 있으며,
    상기 내파티클층은 산화이트륨을 50질량% 초과로 포함하고,
    상기 알루마이트층의 영률은 90㎬보다 큰 반도체 제조 장치용 부재.
  2. 제 1 항에 있어서,
    상기 알루마이트층의 영률은 100㎬ 이상인 반도체 제조 장치용 부재.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 알루마이트층의 영률은 150㎬ 이하인 반도체 제조 장치용 부재.
  4. 제 1 항 또는 제 2 항에 있어서,
    배율 40만배~200만배의 TEM 화상에 의해 산출되는 상기 다결정 세라믹스의 평균 결정자 사이즈가 3㎚ 이상 50㎚ 이하인 반도체 제조 장치용 부재.
  5. 제 4 항에 있어서,
    상기 평균 결정자 사이즈가 30㎚ 이하인 반도체 제조 장치용 부재.
  6. 제 1 항 또는 제 2 항에 기재된 반도체 제조 장치용 부재를 구비한 반도체 제조 장치.
  7. 제 1 항 또는 제 2 항에 기재된 반도체 제조 장치용 부재를 구비한 디스플레이 제조 장치.
  8. 제 3 항에 있어서,
    배율 40만배~200만배의 TEM 화상에 의해 산출되는 상기 다결정 세라믹스의 평균 결정자 사이즈가 3㎚ 이상 50㎚ 이하인 반도체 제조 장치용 부재.
  9. 삭제
  10. 삭제
KR1020200022680A 2019-02-27 2020-02-25 반도체 제조 장치용 부재, 및 반도체 제조 장치용 부재를 구비한 반도체 제조 장치, 및 디스플레이 제조 장치 KR102499540B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2019-033545 2019-02-27
JP2019033545 2019-02-27
JP2019222020A JP2020141123A (ja) 2019-02-27 2019-12-09 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
JPJP-P-2019-222020 2019-12-09

Publications (2)

Publication Number Publication Date
KR20200104809A KR20200104809A (ko) 2020-09-04
KR102499540B1 true KR102499540B1 (ko) 2023-02-14

Family

ID=72280770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200022680A KR102499540B1 (ko) 2019-02-27 2020-02-25 반도체 제조 장치용 부재, 및 반도체 제조 장치용 부재를 구비한 반도체 제조 장치, 및 디스플레이 제조 장치

Country Status (3)

Country Link
US (1) US11939678B2 (ko)
JP (2) JP2020141123A (ko)
KR (1) KR102499540B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202237397A (zh) * 2021-03-29 2022-10-01 日商Ｔｏｔｏ股份有限公司 複合結構物及具備複合結構物之半導體製造裝置
TW202238998A (zh) * 2021-03-29 2022-10-01 日商Ｔｏｔｏ股份有限公司 複合結構物及具備複合結構物之半導體製造裝置
JP7154517B1 (ja) * 2022-02-18 2022-10-18 Ａｇｃ株式会社 イットリウム質保護膜およびその製造方法ならびに部材

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5683761A (en) 1995-05-25 1997-11-04 General Electric Company Alpha alumina protective coatings for bond-coated substrates and their preparation
US7311797B2 (en) 2002-06-27 2007-12-25 Lam Research Corporation Productivity enhancing thermal sprayed yttria-containing coating for plasma reactor
EP2848712B1 (en) 2002-08-08 2018-05-30 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Process for producing alumina coating composed mainly of alpha-type crystal structure, alumina coating composed mainly of alpha-type crystal structure, laminate coating including the alumina coating , member clad with the alumina coating or laminate coating, process for producing the member, and physical vapor deposition apparatus
JP4006535B2 (ja) 2003-11-25 2007-11-14 独立行政法人産業技術総合研究所 半導体または液晶製造装置部材およびその製造方法
US8114473B2 (en) 2007-04-27 2012-02-14 Toto Ltd. Composite structure and production method thereof
KR100966132B1 (ko) 2008-07-25 2010-06-25 주식회사 코미코 내 플라즈마성 갖는 세라믹 코팅체
JP4761334B2 (ja) * 2009-02-23 2011-08-31 株式会社ソディック 着色セラミック真空チャックおよびその製造方法
TW201100578A (en) * 2009-06-19 2011-01-01 Saint Gobain Ceramics & Plastics Inc Sealed plasma coatings
JP5545803B2 (ja) * 2009-06-30 2014-07-09 太平洋セメント株式会社 セラミックス多孔質焼結体の製造方法
JP5519250B2 (ja) * 2009-11-19 2014-06-11 新藤電子工業株式会社 電子装置、配線体及び電子装置の製造方法
JP2012023180A (ja) * 2010-07-14 2012-02-02 Fujifilm Corp 電子デバイス用基板および該基板を備えた光電変換装置
JP2013247187A (ja) * 2012-05-24 2013-12-09 Fujifilm Corp 絶縁層付き金属基板及びその製造方法。
JP5578383B2 (ja) 2012-12-28 2014-08-27 Ｔｏｔｏ株式会社 耐プラズマ性部材
US9123651B2 (en) * 2013-03-27 2015-09-01 Lam Research Corporation Dense oxide coated component of a plasma processing chamber and method of manufacture thereof
WO2015151857A1 (ja) 2014-03-31 2015-10-08 株式会社東芝 耐プラズマ部品及び耐プラズマ部品の製造方法及び耐プラズマ部品の製造に用いる膜堆積装置
JP2016102264A (ja) * 2014-06-26 2016-06-02 Toto株式会社 耐プラズマ性部材
JP5888458B2 (ja) 2014-06-26 2016-03-22 Toto株式会社 耐プラズマ性部材及びその製造方法
KR101563130B1 (ko) 2014-11-07 2015-11-09 주식회사 펨빅스 플라즈마 내식각성이 향상된 공정부품 및 공정부품의 플라즈마 내식각성 강화 처리 방법
JP6331181B2 (ja) * 2016-09-13 2018-05-30 Toto株式会社 半導体製造装置用部材
WO2018051974A1 (ja) 2016-09-13 2018-03-22 Toto株式会社 半導体製造装置用部材
US10186400B2 (en) * 2017-01-20 2019-01-22 Applied Materials, Inc. Multi-layer plasma resistant coating by atomic layer deposition

Also Published As

Publication number Publication date
US11939678B2 (en) 2024-03-26
JP7089707B2 (ja) 2022-06-23
KR20200104809A (ko) 2020-09-04
JP2020141123A (ja) 2020-09-03
JP2021077899A (ja) 2021-05-20
US20220139676A1 (en) 2022-05-05

Similar Documents

Publication Publication Date Title
KR102499540B1 (ko) 반도체 제조 장치용 부재, 및 반도체 제조 장치용 부재를 구비한 반도체 제조 장치, 및 디스플레이 제조 장치
KR102242191B1 (ko) 반도체 제조 장치용 부재, 및 반도체 제조 장치용 부재를 구비한 반도체 제조 장치, 및 디스플레이 제조 장치
JP5578383B2 (ja) 耐プラズマ性部材
KR102087058B1 (ko) 내플라즈마성 부재
JP2021077900A (ja) 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
KR102582528B1 (ko) 복합 구조물 및 복합 구조물을 구비한 반도체 제조 장치
CN111627790A (zh) 半导体制造装置构件、半导体制造装置、显示器制造装置
KR102530613B1 (ko) 반도체 제조 장치용 부재 및 반도체 제조 장치
KR102612460B1 (ko) 반도체 제조 장치용 부재 및 반도체 제조 장치
US20200273674A1 (en) Semiconductor manufacturing apparatus member, and display manufacturing apparatus and semiconductor manufacturing apparatus comprising semiconductor manufacturing apparatus member
TWI804185B (zh) 半導體製造裝置用構件及半導體製造裝置
JP2018164103A (ja) 耐プラズマ性部材
KR102542911B1 (ko) 복합 구조물 및 복합 구조물을 구비한 반도체 제조 장치
KR20220145261A (ko) 반도체 제조 장치용 부재 및 반도체 제조 장치
CN113582678B (zh) 复合结构物以及具备复合结构物的半导体制造装置
KR20220145262A (ko) 반도체 제조 장치용 부재 및 반도체 제조 장치
CN116917544A (zh) 复合结构物以及具备复合结构物的半导体制造装置
KR20230146584A (ko) 복합 구조물 및 복합 구조물을 구비한 반도체 제조 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant