JP5519250B2 - 電子装置、配線体及び電子装置の製造方法 - Google Patents
電子装置、配線体及び電子装置の製造方法 Download PDFInfo
- Publication number
- JP5519250B2 JP5519250B2 JP2009263595A JP2009263595A JP5519250B2 JP 5519250 B2 JP5519250 B2 JP 5519250B2 JP 2009263595 A JP2009263595 A JP 2009263595A JP 2009263595 A JP2009263595 A JP 2009263595A JP 5519250 B2 JP5519250 B2 JP 5519250B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- base
- adhesive
- insulating
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Led Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Led Device Packages (AREA)
Description
(LED発光装置の構成の概要)
図5は、本発明の第1の実施形態に係るLED発光装置18を示す断面図である。
図1(A)ないし図1(D)は、プリント配線板3の製造方法を示す断面図である。
<放熱板1(アルミニウム)>
熱伝導率:240W/mK程度、熱膨張率:23×10−6/℃程度、ヤング率:70GPa程度
<接着剤2(TSAシリーズ)>
絶縁破壊電圧:100kV/mm以上、熱伝導率:3W/m・K程度、熱膨張率:54×10−6/℃程度、貯蔵弾性率:0.08GPa程度
<絶縁基材4(ポリイミド)>
熱伝導率:0.2W/m・K程度、熱膨張率:30×10−6/℃程度、貯蔵弾性率:5GPa程度
<接着剤5(エポキシ系)>
熱伝導率:0.2W/m・K程度、熱膨張率:50×10−6/℃程度、貯蔵弾性率:1GPa以下程度
<導体層21(銅)>
熱伝導率:420W/m・K程度、熱膨張率:16.8×10−6/℃程度、ヤング率:120GPa程度
<基材11a(セラミック)>
熱伝導率:30W/m・K程度、熱膨張率:7×10−6/℃程度、ヤング率:300GPa程度
<回路パターン11bと11c(銅)>
熱伝導率:420W/m・K程度、熱膨張率:16.8×10−6/℃程度、ヤング率:120GPa程度
<スタッドバンプ13(金)>
熱伝導率:317W/m・K程度、熱膨張率:14.3×10−6/℃程度、ヤング率:78GPa程度
<LED素子12(砒化ガリウム)>
熱膨張率:6.9×10−6/℃程度、ヤング率:140GPa程度、
<封止部14(エポキシ樹脂)>
熱伝導率:0.2W/m・K程度、熱膨張率:60×10−6/℃程度、貯蔵弾性率:0.7GPa程度
<半田接合部16(Sn−Pb半田)>
熱伝導率:50W/m・K程度、熱膨張率:24×10−6/℃程度、ヤング率:19GPa程度
θ=L/λ・A
の式が成り立つ。もちろん、熱抵抗θが小さいほど熱が伝わりやすくなり、発熱体の温度を下げることができる。
1/10程度になる。
本発明の第2の実施形態のLED発光装置(照明装置)18の製造方法について述べる。
2 接着剤(接着層)
2b 厚肉部
2c 段差部
2d 薄肉部
3 プリント配線板(TABテープ)
4 絶縁基材
4a LEDランプ搭載用開口部
4b 外部接続端子用開口部
5 プリント配線板用接着剤
6A 第1配線パターン
6B 第2配線パターン
6a インナーリード(実装部)
6b 外部接続端子
6c 配線部
6e 湾曲部
7 スプロケットホール
8A 第1圧力シート
8B 第2圧力シート
9a プレス用上治具
9b プレス用下治具
10 放熱板付きプリント配線板(配線体)
11 LED素子搭載基板
11a セラミックス基材
11b 回路パターン
11c 回路パターン
11d ビアパターン
12 LED素子
13 スタッドバンプ
14 封止部
15 LEDランプ
16 半田接合部
17 アルマイト処理膜
18 LED発光装置
21 導体層
Claims (4)
- 基体と導体層とを前記基体よりも熱伝導率及び弾性率が低い接着剤を間に挟んで積層する工程と、
積層された前記導体層を前記基体側へ加圧する工程と、
加圧後の前記導体層に電子部品を実装する工程と、
前記加圧する工程より前において、前記導体層の前記接着層とは反対側に積層され、前記導体層のうちの前記電子部品が実装される部分を露出させる開口部が形成された絶縁基材を設ける工程と、
を有し、
前記加圧する工程では、前記開口部に前記絶縁基材の厚さよりも厚いスペーサを配置し、前記絶縁基材及び前記スペーサを共に所定の平面により前記基体側へ加圧し、前記電子部品が実装される部分が、他の少なくとも一部よりも高い圧力で加圧される
電子装置の製造方法。 - 前記絶縁基材を設ける工程は、前記積層する工程よりも前において、前記絶縁基材に開口部を形成し、前記開口部が形成された前記絶縁基材と前記導体層とを積層して接着し、配線板を形成する工程であり、
前記積層する工程では、前記導体層を前記基体側に、前記絶縁基材を前記基体とは反対側に向けて、前記配線板を前記基体に積層する
請求項1に記載の電子装置の製造方法。 - 前記積層する工程より前において、前記基体の前記接着剤が設けられる側の面に絶縁膜を形成する工程を更に有する
請求項1又は2に記載の電子装置の製造方法。 - 絶縁基材に開口部を形成し、前記開口部が形成された前記絶縁基材と導体層とを積層して接着し、配線板を形成する工程と、
前記導体層を基体側に、前記絶縁基材を前記基体とは反対側に向けて、前記配線板と前記基体とを積層して接着する工程と、
前記基体に接着された前記導体層の、前記開口部から露出する部分に電子部品を実装する工程と、
を有する電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009263595A JP5519250B2 (ja) | 2009-11-19 | 2009-11-19 | 電子装置、配線体及び電子装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009263595A JP5519250B2 (ja) | 2009-11-19 | 2009-11-19 | 電子装置、配線体及び電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011108905A JP2011108905A (ja) | 2011-06-02 |
JP5519250B2 true JP5519250B2 (ja) | 2014-06-11 |
Family
ID=44232063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009263595A Expired - Fee Related JP5519250B2 (ja) | 2009-11-19 | 2009-11-19 | 電子装置、配線体及び電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5519250B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013201355A (ja) * | 2012-03-26 | 2013-10-03 | Toshiba Lighting & Technology Corp | 発光モジュール及び照明装置 |
KR102249628B1 (ko) * | 2014-07-25 | 2021-05-10 | 엘지이노텍 주식회사 | 발광소자 패키지 |
JP7205470B2 (ja) * | 2017-06-22 | 2023-01-17 | Agc株式会社 | 窓材、光学パッケージ |
JP2020141123A (ja) * | 2019-02-27 | 2020-09-03 | Toto株式会社 | 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007158211A (ja) * | 2005-12-08 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 発光モジュールとその製造方法 |
JP2007180319A (ja) * | 2005-12-28 | 2007-07-12 | Matsushita Electric Ind Co Ltd | 発光モジュールとその製造方法 |
JP4923700B2 (ja) * | 2006-04-26 | 2012-04-25 | パナソニック株式会社 | 放熱基板とその製造方法及び、これを用いた発光モジュール及び表示装置 |
-
2009
- 2009-11-19 JP JP2009263595A patent/JP5519250B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011108905A (ja) | 2011-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9089050B2 (en) | Flexible circuit board | |
KR20110033632A (ko) | 리지드-플렉서블 회로기판 및 그 제조방법 | |
KR20110094297A (ko) | 발광 소자 패키지용 기판의 제조 방법 및 발광 소자 패키지 | |
JP2010080572A (ja) | 電子装置 | |
JP2007110010A (ja) | フレキシブルプリント配線板、フレキシブルプリント回路板、およびそれらの製造方法 | |
JP2010073851A (ja) | 半導体装置 | |
JP5519250B2 (ja) | 電子装置、配線体及び電子装置の製造方法 | |
JP2008109044A (ja) | 配線回路基板および電子部品装置 | |
JP2005166012A (ja) | Rfidタグの製造方法 | |
JP2008192853A (ja) | 複数の半導体素子を備える半導体装置、および半導体装置の製造方法 | |
JP6031642B2 (ja) | パワーモジュールとその製造方法 | |
JP4797676B2 (ja) | 絶縁伝熱構造体及びパワーモジュール用基板並びに絶縁伝熱構造体の製造方法 | |
JPWO2006082745A1 (ja) | 接続部品、積層基板 | |
JP5995579B2 (ja) | 半導体発光装置及びその製造方法 | |
KR101172168B1 (ko) | 방열회로기판 및 그의 제조 방법 | |
JP2008172176A (ja) | 半導体素子搭載基板及びその製造方法。 | |
US8330049B2 (en) | Circuit board module and method of manufacturing the same | |
JP2010199516A (ja) | 電子装置 | |
JP2006237324A (ja) | 半導体装置及びその製造方法 | |
JP2004140171A (ja) | 多層プリント基板、多層プリント基板の放熱構造および多層プリント基板の製造方法 | |
JP2017092148A (ja) | 電子装置の製造方法及び電子装置の製造装置 | |
JP5307704B2 (ja) | 配線板および配線板の製造法 | |
JP5086229B2 (ja) | 半導体装置の製造方法 | |
JP4364231B2 (ja) | 高放熱型プラスチックパッケージ | |
JP2005051012A (ja) | 高放熱型プラスチックパッケージ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130702 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140403 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5519250 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |