TW201807792A - 具有內部窗口打線接合之微電子裝置堆疊 - Google Patents

具有內部窗口打線接合之微電子裝置堆疊 Download PDF

Info

Publication number
TW201807792A
TW201807792A TW106113780A TW106113780A TW201807792A TW 201807792 A TW201807792 A TW 201807792A TW 106113780 A TW106113780 A TW 106113780A TW 106113780 A TW106113780 A TW 106113780A TW 201807792 A TW201807792 A TW 201807792A
Authority
TW
Taiwan
Prior art keywords
microelectronic
microelectronic device
bond
opening
die
Prior art date
Application number
TW106113780A
Other languages
English (en)
Other versions
TWI744317B (zh
Inventor
名迪 賴
柯瑞 A. 倫揚
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201807792A publication Critical patent/TW201807792A/zh
Application granted granted Critical
Publication of TWI744317B publication Critical patent/TWI744317B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

可製造一種具有附接至微電子基板之微電子晶粒堆疊的微電子封裝體，其中微電子晶粒堆疊內之第一微電子晶粒包括在其中穿過形成之開口或「窗口」。該第一微電子晶粒可與微電子晶粒堆疊內之第二微電子晶粒電子通訊及/或與微電子基板電通訊，其中該微電子晶粒堆疊可在該微電子基板上附接，其中該電子通訊可藉由一接合線產生，該接合線延伸穿過該第一微電子晶粒中之該開口或「窗口」。

Description

具有內部窗口打線接合之微電子裝置堆疊
發明領域 本說明書之實施例總體係關於微電子封裝體領域，且更特定而言係關於具有至少一個微電子裝置堆疊之微電子封裝體，其中微電子裝置堆疊內之第一微電子裝置與微電子裝置堆疊內之第二微電子裝置電子通訊，及/或與微電子基板電通訊，其中第一微電子裝置藉由一接合線堆疊在該微電子基板上，該接合線延伸穿過經由第一微電子裝置形成之開口或「窗口」。
發明背景 微電子工業不斷力求生產出用於在各種電子產品中使用之更快、更小且更薄的微電子封裝體，包括但不限於電腦伺服器產品及可攜式產品，諸如可佩帶式微電子系統、可攜電腦、電子平板電腦、行動電話、數位攝影機及類似物。
為達成此等目標之一種方式為：藉由增大積體密度，諸如藉由堆疊微電子封裝體內之組件。一種堆疊方法可包含通常用於NAND記憶體晶粒堆疊之方法，其中多個打線接合墊沿NAND記憶體晶粒中之每一者的一個邊緣形成。NAND記憶體晶粒以交錯或曲折組態堆疊在微電子基板上，以允許對打線接合墊之接達。然後，接合線用來在各種NAND記憶體晶粒上之打線接合墊之間及/或在NAND記憶體晶粒與微電子基板之間形成電連接。儘管此堆疊方法允許打線接合墊位置之靈活性及對打線接合墊位置進行選擇，但至每一NAND記憶體晶粒內之對應打線接合墊位置的傳輸線之最長距離可為NAND記憶體晶粒之整個長度。這可導致歸咎於阻抗的信號退化。
另一種堆疊方法可包含直通矽通孔之使用，其中信號線形成於堆疊的NAND記憶體晶粒中並經由該等堆疊的NAND記憶體晶粒形成，以在其間形成連接，如熟習此項技術者將理解的。直通矽通孔允許NAND記憶體晶粒與微電子基板之間的極短導體路徑，且至每一NAND記憶體晶粒內之對應打線接合墊位置的傳輸線之最長距離可為NAND記憶體晶粒長度之一小部分。然而，直通矽通孔之使用要求增大數量的昂貴晶圓級處理步驟，且可導致來自銅處理溫度、退火期間的體積膨脹及離子遷移之可靠性問題。此外，直通矽通孔之使用不允許個別微電子晶粒內之直通矽通孔之定位的靈活性，因為該連接必須呈筆直向下穿過微電子晶粒堆疊。
因此，需要開發新型微電子晶粒堆疊組態及設計來減小信號傳輸長度，最小化成本並改良可靠性。
於本揭示的一個態樣中，係特地提出一種微電子封裝體，包含：一第一微電子裝置，其具有一第一表面及一相對第二表面，其中該第一微電子裝置包括至少一個位於該第一微電子裝置第一表面中或其上之接合墊；一第二微電子裝置，其具有一第一表面及一相對第二表面，其中該第二微電子裝置第二表面附接至該第一微電子裝置第一表面，其中該第二微電子裝置包括至少一個位於該第二微電子裝置第一表面中或其上之接合墊，且其中至少一個開口自該第二微電子裝置第一表面至該第二微電子裝置第二表面延伸穿過該第二微電子裝置；以及至少一個接合線，其電附接至該第一微電子裝置上之該至少一個接合墊，以及電附接至該第二微電子裝置上之該至少一個接合墊，其中該接合線延伸穿過該至少一個第二微電子裝置開口。
詳細說明 在以下詳細描述中對隨附圖式進行參考，該等隨附圖式藉由圖解之方式展示其中可實踐所請求標的之特定實施例。足夠詳細地描述此等實施例以賦能於熟習此項技術者實踐標的。應理解，各種實施例，儘管不同，但不必為互斥的。例如，本文所述之特定特徵、結構或特性，與一個實施例結合，可在其他實施例內實施而不脫離所請求標的之精神及範疇。在本說明書中內對「一個實施例」或「一實施例」之提及意指結合該實施例來描述的一特定特徵、結構或特性包括於本說明書內所涵蓋的至少一個實行方案中。因此，用詞「一個實施例」或「在一實施例中」之使用未必指代同一實施例。此外，應理解，每一所揭示實施例內之個別元件的位置或配置可經更改而不脫離所請求標的之精神及範疇。因此，以下詳細描述不採用限制意義，且標的之範疇僅由隨附申請專利範圍，經適當詮釋，連同隨附申請專利範圍授權的等價物之全部範圍來限定。在圖式中，相似符號在一些視圖中指代相同或相似元件或功能性，且在其中描繪之元件未必相互按比例地示出，實情為個別元件可經放大或縮小以便更容易理解本說明書的上下文中之元件。
如本文所用之「在..之上」、「至」、「在...之間」及「在..上」等詞可指代一個層相對於其他層之相對位置。在另一層「之上」或在另一層「上」或結合「至」另一層之一個層可與該另一層直接接觸或可具有一或多個中間層。在層「之間」之一個層可與該等層直接接觸或可具有一或多個中間層。
本說明書之實施例可包括具有附接至微電子基板之微電子晶粒堆疊的微電子封裝體，其中微電子晶粒堆疊內之第一微電子晶粒包括穿過其中形成之開口或「窗口」。第一微電子晶粒可與微電子晶粒堆疊內之第二微電子晶粒電子通訊及/或與微電子基板電通訊，其中微電子晶粒堆疊可附接在該微電子基板上，其中電子連通可藉由接合線產生，該接合線延伸穿過第一微電子晶粒中之開口或「窗口」。
鑒於本發明之目的，「微電子裝置」一詞可包括微電子晶粒、微電子基板及微電子晶圓，如將論述的。
圖1例示具有第一表面1121 之第一微電子晶粒1101 ，其中至少一個接合墊1221 形成於第一微電子晶粒第一表面1121 中或上。第一微電子晶粒1101 可亦包括穿過第一微電子晶粒1101 形成之至少一個開口或窗口1241 。應理解，開口1241 不包括凹口，因為開口1241 經界定在第一微電子晶粒1101 內，且不自第一微電子晶粒1101 之側面1161 延伸。
圖2例示附接至微電子基板150以形成微電子封裝體100的圖1之第一微電子晶粒1101 。第一微電子晶粒1101 可附接至微電子基板150，其中第一晶粒附接黏合層1321 置設在第一微電子晶粒1101 之第二表面1141 與微電子基板150之第一表面152之間。微電子基板150可包括形成於微電子結構第一表面152中或上之至少一個接合墊162及形成於微電子基板150之第二表面154中或上之至少一個互連接合墊164，其中諸如焊球之互連件166可附接至每一微電子基板互連接合墊164。
如在圖2中進一步例示的，第一微電子晶粒開口1241 可自第一微電子晶粒第一表面1121 至第一微電子晶粒第二表面1141 延伸穿過第一微電子晶粒1101 。第一微電子晶粒接合墊1221 可藉由延伸穿過對應第一微電子晶粒開口1241 之第一接合線1421 電連接至對應微電子基板接合墊162。
微電子基板150可包含任何適當介電材料，包括但不限於液晶聚合物、環氧樹脂、雙馬來醯亞胺三嗪樹脂、FR4、聚醯亞胺材料及類似物，且可包括在其中及/或其上形成之導電路由安排(未展示)，以在微電子基板150內形成任何所要電路由安排。
額外微電子晶粒可堆疊在第一微電子晶粒1101 上以形成微電子封裝體170。如圖3所示，第二微電子晶粒1102 可藉由置設在第二微電子晶粒1102 之第二表面1142 與第一微電子晶粒第一表面1121 之間的第二晶粒附接黏合層1322 附接至第一微電子晶粒1101 。第二微電子晶粒1102 可具有第一表面1122 ，其中至少一個接合墊1222 形成於第二微電子晶粒第一表面1122 中或上。第二微電子晶粒1102 可亦包括穿過第二微電子晶粒1102 形成之至少一個開口或窗口1242 。第二微電子晶粒接合墊1222 可藉由延伸穿過對應第二微電子晶粒開口1242 之第二接合線1422 電連接至對應第一微電子晶粒接合墊1221 。
如在圖3中進一步展示的，第三微電子晶粒1103 可藉由置設在第三微電子晶粒1103 之第二表面1143 與第二微電子晶粒第一表面1122 之間的第三晶粒附接黏合層1323 附接至第二微電子晶粒1102 。第三微電子晶粒1103 可具有第一表面1123 ，其中至少一個接合墊1223 形成於第三微電子晶粒第一表面1123 中或上。第三微電子晶粒1103 可亦包括穿過第三微電子晶粒1103 形成之至少一個開口或窗口1243 。第三微電子晶粒接合墊1223 可藉由延伸穿過對應第三微電子晶粒開口1243 之第三接合線1423 電連接至對應第二微電子晶粒接合墊1222 。
第一微電子晶粒1101 、第二微電子晶粒1102 及/或第三微電子晶粒1103 可為任何適當微電子裝置，包括但不限於微處理器、晶片組、圖形裝置、無線裝置、記憶體裝置、應用特定積體電路裝置及類似物。在特定實施例中，第一微電子晶粒1101 、第二微電子晶粒1102 及/或第三微電子晶粒1103 可為非易失性記憶體裝置。
在另一實施例中，如圖4所示，一個微電子晶粒110a可以相對於圖2中之第一微電子晶粒1101 所描述之方式形成。如圖5所示，另一微電子晶粒110b可亦以相對於圖2中之第一微電子晶粒1101 所描述之方式形成，但卻以針對微電子晶粒110a之實質鏡像組態形成。應理解，若圖4之接合墊1221 及開口1241 經適當定位，則圖5之微電子晶粒110b的鏡像組態可藉由以180度旋轉圖4之微電子晶粒110a來達成。
如圖6所示，圖4之一個微電子晶粒110a及圖5之另一微電子晶粒110b可以交替方式堆疊，其中第一微電子晶粒1101 及第三微電子晶粒1103 對應於圖4之一個微電子晶粒110a，且其中第二微電子晶粒1102 對應於圖5之另一微電子晶粒110b以形成微電子封裝體175。圖6之微電子封裝體175的組件可以相對於圖3之微電子封裝體170所論述之方式組裝。如熟習此項技術者將理解的，圖6之堆疊組態將導致比圖3之佔有面積小的佔有面積。
在另一實施例中，如圖7及8所示，第一微電子晶粒1101 可經形成而具有一對接合墊1221a 及1221b ，該對接合墊1221a 及1221b 位於相關聯的開口1241 之相對側上，其中每一對墊部之第一接合墊1221a 及第二接合墊1221b 以導電跡線128短接在一起。因此，當第一微電子晶粒1101 、第二微電子晶粒1102 、第三微電子晶粒1103 及第四微電子晶粒1104 以相對於圖3之微電子封裝體170所論述之方式組裝以形成微電子封裝體180時，存在對使用哪一接合墊1221a 、1221b 之選擇來最小化微電子封裝體180之佔有面積，如熟習此項技術者將理解的。
在另一實施例中，如圖9及10所示，第一微電子晶粒1101 可經形成而具有一對開口1241a 及1241b ，該對開口1241a 及1241b 位於相關聯的接合墊1221 之相對側面上。因此，如圖10所示，當第一微電子晶粒1101 、第二微電子晶粒1102 、第三微電子晶粒1103 及第四微電子晶粒1104 以相對於圖3之微電子封裝體170所論述之方式組裝以形成微電子封裝體185時，存在對使用哪一開口1241a 、1241b 之選擇來最小化微電子封裝體185之佔有面積。
如熟習此項技術者將理解的，圖1-10之實施例要求打線接合件(元件1421 、1422 、1423 等)之附接係在每一微電子晶粒(元件1101 、1102 、1103 等)之該附接之後分別依次完成。在本說明書之實施例中，如圖11及12所示，至少一個大開口124L1 可形成於諸如圖11之第一微電子晶粒1101 的微電子晶粒中。微電子晶粒，諸如圖12所示第一微電子晶粒1101 、第二微電子晶粒1102 及第三微電子晶粒1103 ，可堆疊在微電子基板150上，以使得該等大開口，分別諸如開口124L1 、124L2 及124L3 ，允許對接合墊中之全部之接達，該等接合墊諸如接合墊162、1221 、1222 及1224 ，以在微電子晶粒之堆疊之後用於諸如接合線1421 、1422 及1423 的打線接合之附接，以形成微電子封裝體190。
在本說明書之另一實施例中，該標的可應用於晶圓級上。如圖13所示，多個微電子晶粒區域2101a 、2101b 、2101c 及2101d 可形成於第一微電子晶圓2051 中，其中微電子晶粒區域中之每一者分別包括至少一個接合墊，例如元件2221a 、2221b 、2221c 及2221d 。至少一個開口224a 、224b 、224c 及224d 可分別形成在微電子晶粒區域2101a 、2101b 、2101c 及2101d 中之每一者之鄰近處。如圖14所示，第一微電子晶圓2051 可以先前論述之方式堆疊在第二微電子晶圓2052 上，且至少一個接合線242a 、242b 、242c 及242d 可延伸穿過其相應開口224a 、224b 、224c 及224d ，以將第一微電子晶圓2051 上之接合墊2221a 、2221b 、2221c 及2221d 連接至第二微電子晶圓2052 上之對應接合墊2222a 、2222b 、2222c 及2222d ，以便形成晶圓級微電子封裝體200。如圖13及14所示，開口224a 、224b 、224c 及224d 無需位於微電子晶粒區域2101a 、2101b 、2101c 及2101d 內。
圖15為根據本說明書之實施例的製造微電子封裝體之製程300的流程圖。如在區塊302中所闡述的，可形成具有第一表面及相對第二表面之微電子基板，其中第一微電子裝置包括位於第一微電子裝置第一表面中或上之至少一個接合墊。可形成具有第一表面及相對第二表面之第二微電子裝置，其中第二微電子裝置第二表面附接至第一微電子裝置第一表面，其中第二微電子裝置包括位於第二微電子裝置第一表面中或上之至少一個接合墊，且其中至少一個開口自第二微電子裝置第一表面至第一微電子裝置第二表面延伸穿過第一微電子裝置，如區塊304中所闡述的。如在區塊306中所闡述的，至少一個接合線可電附接至第一微電子裝置上之至少一個接合墊，以及電附接至第二微電子裝置上之至少一個接合墊，其中接合線延伸穿過至少一個第二微電子裝置開口。
圖16例示根據本說明書之一個實行方案的計算裝置400。計算裝置400容納板402。該板可包括若干微電子組件，包括但不限於處理器404、至少一個通訊晶片406A、406B、依電性記憶體408(例如DRAM)、非依電性記憶體410(例如ROM)、快閃記憶體412、圖形處理器或CPU 414、數位信號處理器(未展示)、加密處理器(未展示)、晶片組416、天線、顯示器(觸控螢幕顯示器)、觸控螢幕控制器、電池、音訊編解碼器(未展示)、視訊編解碼器(未展示)、功率放大器(AMP)、全球定位系統(GPS)裝置、羅盤、加速計(未展示)、迴轉儀(未展示)、揚聲器(未展示)、攝影機及大量儲存裝置(未展示)(諸如硬磁碟驅動機、光碟片(CD)、數位通用磁碟(DVD)，等等)。微電子組件中之任一者可實體地且電氣地耦接至板402。在一些實行方案中，微電子組件中之至少一者可為處理器404中之一部分。
通訊晶片賦能於用於資料至計算裝置及自該計算裝置之傳遞之無線通訊。「無線」一詞及其派生詞可用以描述可經由非固體媒體藉由調變電磁輻射之使用來通訊資料的電路、裝置、系統、方法、技術、通訊通道等。該術語並非暗示相關聯裝置不含有任何線，但是在一些實施例中該等相關聯裝置可不含有任何線。通訊晶片可實行若干無線標準或協定中任何無線標準或協定，包括但不限於Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、上述各者之衍生物，以及指定為3G、4G、5G及其他的任何其他無線協定。計算裝置可包括多個通訊晶片。例如，第一通訊晶片可專用於較短範圍之無線通訊，諸如Wi-Fi及藍牙，且第二通訊晶片可專用於較長範圍之無線通訊，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他。
「處理器」一詞可指代處理來自暫存器及/或記憶體的電子資料以將該電子資料變換成可儲存在暫存器及/或記憶體中的其他電子資料的任何裝置或裝置之部分。
計算裝置400內之微電子組件中之任一者可包括具有附接至微電子基板之微電子晶粒堆疊的微電子封裝體，其中微電子晶粒堆疊內之第一微電子晶粒包括開口，其中第一微電子晶粒與微電子晶粒堆疊內之第二微電子晶粒及/或與微電子基板電連接，其中微電子晶粒堆疊可藉由接合線附接在該微電子基板上，其中該接合線延伸穿過第一微電子晶粒中之開口。
在各種實行方案中，計算裝置可為膝上型電腦、隨身型易網機、筆記型電腦、超級本、智慧型電話、平板電腦、個人數位助理(PDA)、超級行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位攝影機、可攜式音樂播放器或數位視訊記錄器。在其他實行方案中，計算裝置可為處理資料的任何其他電子裝置。
應理解，本說明書之標的未必限於圖1-16所例示之特定應用。該標的可應用於其他微電子裝置及總成應用以及任何適當電子應用，如熟習此項技術者將理解的。
以下實例係關於其他實施例，且該等實例中之細節可在一或多個實施例中的任何處使用，其中實例1為微電子封裝體，包含：第一微電子裝置，其具有第一表面及相對第二表面，其中第一微電子裝置包括位於第一微電子裝置第一表面中或上之至少一個接合墊；第二微電子裝置，其具有第一表面及相對第二表面，其中第二微電子裝置第二表面附接至第一微電子裝置第一表面，其中第二微電子裝置包括位於第二微電子裝置第一表面中或上之至少一個接合墊，且其中至少一個開口自第二微電子裝置第一表面至第二微電子裝置第二表面延伸穿過第二微電子裝置；以及至少一個接合線，其電附接至第一微電子裝置上之至少一個接合墊，以及電附接至第二微電子裝置上之至少一個接合墊，其中接合線延伸穿過至少一個第二微電子裝置開口。
在實例2中，實例1之標的可視需要包括：位於第二微電子裝置第一表面中或上之至少一個接合墊，包含至少一個開口之相對側上的一對接合墊，且其中該對接合墊藉由延伸於該對接合墊之間的導電跡線短接。
在實例3中，實例1之標的可視需要包括：穿過第二微電子裝置之至少一個開口包含一對開口，該對開口位於第二微電子裝置之至少一個接合墊的相對側上，且其中至少一個接合線延伸穿過該對開口中之一個開口。
在實例4中，實例1之標的可視需要包括：位於第一微電子裝置第一表面中或上之至少一個接合墊，包含多個接合墊；第二微電子裝置之至少一個接合墊，包含多個接合墊，且其中穿過第二微電子裝置之開口包含單一開口；以及包含多個接合線之至少一個接合線，其中多個接合線延伸穿過單一開口，以在第一微電子裝置第一表面中或上之多個接合墊與第二微電子裝置第一表面中或上之多個接合墊中的對應接合墊之間形成電連接。
在實例5中，實例1至4中之任一者的標的可視需要包括：包含第一微電子晶粒之第一微電子裝置，且其中第二微電子裝置包含第二微電子晶粒。
在實例6中，實例1至4中之任一者的標的可視需要包括：包含微電子基板之第一微電子裝置，且其中第二微電子裝置包含微電子晶粒。
在實例7中，實例1至4中之任一者的標的可視需要包括：包含第一微電子晶圓之第一微電子裝置，且其中第二微電子裝置包含第二微電子晶圓。
在實例8中，實例7之標的可視需要包括：位於第二微電子晶圓上之微電子晶粒區域外部的至少一個開口。
在實例9中，一種製造微電子封裝體之方法可包含：形成具有第一表面及相對第二表面之第一微電子裝置，其中第一微電子裝置包括位於第一微電子裝置第一表面中或上之至少一個接合墊；形成具有第一表面及相對第二表面之第二微電子裝置，其中第二微電子裝置第二表面附接至第一微電子裝置第一表面，其中第二微電子裝置包括位於第二微電子裝置第一表面中或上之至少一個接合墊，且其中至少一個開口自第二微電子裝置第一表面至第二微電子裝置第二表面延伸穿過第二微電子裝置；以及將至少一個接合線電附接至第一微電子裝置上之至少一個接合墊，以及電附接至第二微電子裝置上之至少一個接合墊，其中接合線延伸穿過至少一個第二微電子裝置開口。
在實例10中，實例9之標的可視需要包括：形成具有位於第二微電子裝置第一表面中或上的至少一個接合墊之第二微電子裝置包含，形成具有位於至少一個開口之相對側上的一對接合墊之第二微電子裝置，以及藉由延伸於該對接合墊之間的導電跡線形成短接。
在實例11中，實例9之標的可視需要包括：形成具有穿過第二微電子裝置之至少一個開口的第二微電子裝置包含，形成具有一對開口之第二微電子裝置，該對開口位於第二微電子裝置之至少一個接合墊的相對側上，且其中電附接至少一個接合線包含，電附接穿過該對開口中的一個開口之至少一個接合線。
在實例12中，實例9之標的可視需要包括：形成具有位於第一微電子裝置第一表面中或上之至少一個接合墊的第一微電子裝置包含，形成具有位於第一微電子裝置第一表面中或上之多個接合墊的第一微電子裝置；形成具有位於第二微電子裝置第一表面中或上之至少一個接合墊的第二微電子裝置包含，形成具有位於第二微電子裝置第一表面中或上之多個接合墊的第二微電子裝置，且其中穿過第二微電子裝置之開口包含單一開口；以及將至少一個接合線電附接至第一微電子裝置上之至少一個接合墊以及電附接至第二微電子裝置上之至少一個接合墊包含，電附接多個接合線，其中多個接合線延伸穿過單一開口，以在第一微電子裝置第一表面中或上之多個接合墊與第二微電子裝置第一表面中或上之多個接合墊中的對應接合墊之間形成電連接。
在實例13中，實例9至12中之任一者的標的可視需要包括：形成第一微電子裝置包含，形成第一微電子晶粒，且其中形成第二微電子裝置包含，形成第二微電子晶粒。
在實例14中，實例9至12中之任一者的標的可視需要包括：形成第一微電子裝置包含，形成微電子基板，且其中形成第二微電子裝置包含，形成微電子晶粒。
在實例15中，實例9至12中之任一者的標的可視需要包括：形成第一微電子裝置包含，形成第一微電子晶圓，且其中形成第二微電子裝置包含，形成第二微電子晶圓。
在實例16中，實例15之標的可視需要包括：至少一個開口在第二微電子晶圓上之微電子晶粒區域外部形成。
在實例17中，一種電子系統可包含：板；以及微電子封裝體，其附接至該板，其中微電子封裝體包括具有第一表面及相對第二表面之第一微電子裝置，其中第一微電子裝置包括：至少一個接合墊，其位於第一微電子裝置第一表面中或上；第二微電子裝置，其具有第一表面及相對第二表面，其中第二微電子裝置第二表面附接至第一微電子裝置第一表面，其中第二微電子裝置包括位於第二微電子裝置第一表面中或上之至少一個接合墊，且其中至少一個開口自第二微電子裝置第一表面至第二微電子裝置第二表面延伸穿過第二微電子裝置；以及至少一個接合線，其電附接至第一微電子裝置上之至少一個接合墊，以及電附接至第二微電子裝置上之至少一個接合墊，其中接合線延伸穿過至少一個第二微電子裝置開口。
在實例18中，實例17之標的可視需要包括：位於第二微電子裝置第一表面中或上之至少一個接合墊，包含至少一個開口之相對側上的一對接合墊，且其中該對接合墊藉由延伸於該對接合墊之間的導電跡線短接。
在實例19中，實例17之標的可視需要包括：穿過第二微電子裝置之至少一個開口包含一對開口，該對開口位於第二微電子裝置之至少一個接合墊的相對側上，且其中至少一個接合線延伸穿過該對開口中之一個開口。
在實例20中，實例17之標的可視需要包括：位於第一微電子裝置第一表面中或上之至少一個接合墊，包含多個接合墊；第二微電子裝置之至少一個接合墊，包含多個接合墊，且其中穿過第二微電子裝置之開口包含單一開口；以及包含多個接合線之至少一個接合線，其中多個接合線延伸穿過單一開口，以在第一微電子裝置第一表面中或上之多個接合墊與第二微電子裝置第一表面中或上之多個接合墊中的對應接合墊之間形成電連接。
在實例21中，實例17至20中之任一者的標的可視需要包括：包含第一微電子晶粒之第一微電子裝置，且其中第二微電子裝置包含第二微電子晶粒。
在實例22中，實例17至20中之任一者的標的可視需要包括：包含微電子基板之第一微電子裝置，且其中第二微電子裝置包含微電子晶粒。
在實例23中，實例17至20中之任一者的標的可視需要包括：包含第一微電子晶圓之第一微電子裝置，且其中第二微電子裝置包含第二微電子晶圓。
在實例24中，實例23之標的可視需要包括：位於第二微電子晶圓上之微電子晶粒區域外部的至少一個開口。
在已如此詳細描述本說明書之實施例後，應理解，由隨附申請專利範圍限定的本說明書不應受限於以上描述中所闡述之特定細節，因為其許多明顯變化在不脫離其精神或範疇的情況下為可能的。
100、170~200‧‧‧微電子封裝體
110a、110b‧‧‧微電子晶粒
1101‧‧‧第一微電子晶粒/微電子晶粒/元件
1102‧‧‧第二微電子晶粒/微電子晶粒/元件
1103‧‧‧第三微電子晶粒/微電子晶粒/元件
1104‧‧‧第四微電子晶粒
1121‧‧‧第一表面/第一微電子晶粒第一表面
1122‧‧‧第一表面/第二微電子晶粒第一表面
1123‧‧‧第一表面/第三微電子晶粒第一表面
1141‧‧‧第二表面/第一微電子晶粒第二表面
1142‧‧‧第二微電子晶粒1102之第二表面
1143‧‧‧第三微電子晶粒1103之第二表面
1161‧‧‧側面
1221‧‧‧第一微電子晶粒接合墊/接合墊
1221a‧‧‧接合墊/第一接合墊
1221b‧‧‧接合墊/第二接合墊
1222‧‧‧第二微電子晶粒接合墊/接合墊
1223‧‧‧第三微電子晶粒接合墊/接合墊
1241‧‧‧開口/窗口/第一微電子晶粒開口
1241a、1241b 、124L1、124L2、124L3、224a~224d‧‧‧開口
1242‧‧‧開口/窗口/第二微電子晶粒開口
1243‧‧‧開口/窗口/第三微電子晶粒開口
128‧‧‧導電跡線
1321‧‧‧第一晶粒附接黏合層
1322 ‧‧‧第二晶粒附接黏合層
1323‧‧‧第三晶粒附接黏合層
1421‧‧‧元件/接合線/第一接合線
1422‧‧‧元件/接合線/第二接合線
1423‧‧‧元件/接合線/第三接合線
150‧‧‧微電子基板
152‧‧‧微電子結構第一表面/第一表面
154‧‧‧微電子基板150之第二表面
162、2222a~2222d‧‧‧接合墊
164‧‧‧互連接合墊
166‧‧‧互連件
2051‧‧‧第一微電子晶圓
2052‧‧‧第二微電子晶圓
2101a~2101d‧‧‧微電子晶粒區域
2221a~2221d‧‧‧元件/接合墊
242a~242d‧‧‧接合線
300‧‧‧製程
302~306‧‧‧區塊
400‧‧‧計算裝置
402‧‧‧板
404‧‧‧處理器
406A、406B‧‧‧通訊晶片
408‧‧‧依電性記憶體
410‧‧‧非依電性記憶體
412‧‧‧快閃記憶體
414‧‧‧圖形處理器或CPU
416‧‧‧晶片組
本揭示內容之標的在說明書結束部分被具體指出及清楚地主張權利。結合隨附圖式，根據以下描述及隨附申請專利範圍，本揭示內容之前述及其他特徵將變得更充分明瞭。應理解，隨附圖式僅描繪根據本揭示內容之一些實施例，且因此，不被考慮為限制本揭示內容之範疇。本揭示內容將經由使用隨附圖式用附加特徵及細節來描述，以使得本揭示內容之優點可更容易被探知，在隨附圖式中：
圖1例示根據本說明書之實施例的具有穿過其中界定之至少一個開口的微電子晶粒之俯視平面圖。
圖2例示根據本說明書之一個實施例的包括圖1之微電子晶粒的微電子封裝體之側截面圖。
圖3例示根據本說明書之另一實施例的包括圖1之微電子晶粒的微電子封裝體之側截面圖。
圖4及5例示根據本說明書之另一實施例的具有穿過其中界定之開口的微電子晶粒之俯視平面圖。
圖6例示根據本說明書之一個實施例的包括圖4及5之微電子晶粒的微電子封裝體之側截面圖。
圖7例示根據本說明書之實施例的具有穿過其中界定之至少一個開口的微電子晶粒之俯視平面圖。
圖8例示根據本說明書之一個實施例的包括圖7之微電子晶粒的微電子封裝體之側截面圖。
圖9例示根據本說明書之實施例的具有穿過其中界定之至少一個開口的微電子晶粒之俯視平面圖。
圖10例示根據本說明書之一個實施例的包括圖9之微電子晶粒的微電子封裝體之側截面圖。
圖11例示根據本說明書之實施例的具有穿過其中界定之開口的微電子晶粒之俯視平面圖。
圖12例示根據本說明書之一個實施例的包括圖11之微電子晶粒的微電子封裝體之側截面圖。
圖13例示根據本說明書之實施例的具有穿過其中界定之至少一個微電子晶粒區域及至少一個開口的微電子晶圓之俯視平面圖。
圖14例示根據本說明書之一個實施例的包括圖13之微電子晶圓的晶圓級微電子封裝體之斜視圖。
圖15為根據本說明書之實施例的製造微電子封裝體之製程的流程圖。
圖16例示根據本說明書之一個實行方案的計算裝置。

Claims (24)

  1. 一種微電子封裝體，包含： 一第一微電子裝置，其具有一第一表面及一相對第二表面，其中該第一微電子裝置包括至少一個位於該第一微電子裝置第一表面中或其上之接合墊； 一第二微電子裝置，其具有一第一表面及一相對第二表面，其中該第二微電子裝置第二表面附接至該第一微電子裝置第一表面，其中該第二微電子裝置包括至少一個位於該第二微電子裝置第一表面中或其上之接合墊，且其中至少一個開口自該第二微電子裝置第一表面至該第二微電子裝置第二表面延伸穿過該第二微電子裝置；以及 至少一個接合線，其電附接至該第一微電子裝置上之該至少一個接合墊，以及電附接至該第二微電子裝置上之該至少一個接合墊，其中該接合線延伸穿過該至少一個第二微電子裝置開口。
  2. 如請求項1之微電子封裝體，其中該至少一個位於該第二微電子裝置第一表面中或其上之接合墊包含該至少一個開口之相對側上的一對接合墊，且其中該對接合墊以一延伸於該對接合墊之間的導電跡線短接。
  3. 如請求項1之微電子封裝體，其中該至少一個穿過該第二微電子裝置之開口包含位於該第二微電子裝置之該至少一個接合墊的相對側上之一對開口，且其中該至少一個接合線延伸穿過該對開口中之一個開口。
  4. 如請求項1之微電子封裝體， 其中該至少一個位於該第一微電子裝置第一表面中或其上之接合墊包含多個接合墊； 其中該第二微電子裝置之該至少一個接合墊包含多個接合墊，且其中穿過該第二微電子裝置之該開口包含一單一開口；以及 其中該至少一個接合線包含多個接合線，其中該多個接合線延伸穿過該單一開口，以於該多個在該第一微電子裝置第一表面中或其上之接合墊與該多個在該第二微電子裝置第一表面中或其上之接合墊中的對應接合墊之間形成電連接。
  5. 如請求項1之微電子封裝體，其中該第一微電子裝置包含一第一微電子晶粒，且其中該第二微電子裝置包含一第二微電子晶粒。
  6. 如請求項1之微電子封裝體，其中該第一微電子裝置包含一微電子基板，且其中該第二微電子裝置包含一微電子晶粒。
  7. 如請求項1之微電子封裝體，其中該第一微電子裝置包含一第一微電子晶圓，且其中該第二微電子裝置包含一第二微電子晶圓。
  8. 如請求項7之微電子封裝體，其中該至少一個開口位於該第二微電子晶圓上之一微電子晶粒區域外部。
  9. 一種形成一微電子封裝體之方法，包含： 形成具有一第一表面及一相對第二表面之一第一微電子裝置，其中該第一微電子裝置包括至少一個位於該第一微電子裝置第一表面中或其上之接合墊； 形成具有一第一表面及一相對第二表面之一第二微電子裝置，其中該第二微電子裝置第二表面附接至該第一微電子裝置第一表面，其中該第二微電子裝置包括至少一個位於該第二微電子裝置第一表面中或其上之接合墊，且其中至少一個開口自該第二微電子裝置第一表面至該第二微電子裝置第二表面延伸穿過該第二微電子裝置；以及 將至少一個接合線電附接至該第一微電子裝置上之該至少一個接合墊，以及電附接至該第二微電子裝置上之該至少一個接合墊，其中該接合線延伸穿過該至少一個第二微電子裝置開口。
  10. 如請求項9之方法，其中形成具有該至少一個位於該第二微電子裝置第一表面中或其上的接合墊之該第二微電子裝置包含：形成具有位於該至少一個開口之相對側上的一對接合墊之該第二微電子裝置；以及以一延伸於該對接合墊之間的導電跡線形成一短路。
  11. 如請求項9之方法，其中形成具有該至少一個穿過該第二微電子裝置之開口的該第二微電子裝置包含：形成具有位於該第二微電子裝置之該至少一個接合墊的相對側上之一對開口之該第二微電子裝置，且其中電附接該至少一個接合線包含：電附接穿過該對開口中的一個開口之該至少一個接合線。
  12. 如請求項9之方法， 其中形成具有該至少一個位於該第一微電子裝置第一表面中或其上之接合墊的該第一微電子裝置包含，形成具有多個位於該第一微電子裝置第一表面中或其上之接合墊的該第一微電子裝置； 其中形成具有該至少一個位於該第二微電子裝置第一表面中或其上之接合墊的該第二微電子裝置包含，形成具有多個位於該第二微電子裝置第一表面中或其上之接合墊的該第二微電子裝置，且其中穿過該第二微電子裝置之該開口包含一單一開口；以及 其中將至少一個接合線電附接至該第一微電子裝置上之該至少一個接合墊以及電附接至該第二微電子裝置上之該至少一個接合墊包含電附接多個接合線，其中該多個接合線延伸穿過該單一開口，以於該多個在該第一微電子裝置第一表面中或其上之接合墊與該多個在該第二微電子裝置第一表面中或其上之接合墊中的對應接合墊之間形成電連接。
  13. 如請求項9之方法，其中形成該第一微電子裝置包含形成一第一微電子晶粒，且其中形成該第二微電子裝置包含形成一第二微電子晶粒。
  14. 如請求項9之方法，其中形成該第一微電子裝置包含成一微電子基板，且其中形成該第二微電子裝置包含形成一微電子晶粒。
  15. 如請求項9之方法，其中形成該第一微電子裝置包含形成一第一微電子晶圓，且其中形成該第二微電子裝置包含形成一第二微電子圓。
  16. 如請求項15之方法，其中該至少一個開口係形成在該第二微電子晶圓上之一微電子晶粒區域外部。
  17. 一種電子系統，包含： 一板；以及 一附接至該板之微電子封裝體，其中該微電子封裝體包括： 一第一微電子裝置，其具有一第一表面及一相對第二表面，其中該第一微電子裝置包括至少一個位於該第一微電子裝置第一表面中或其上之接合墊； 一第二微電子裝置，其具有一第一表面及一相對第二表面，其中該第二微電子裝置第二表面附接至該第一微電子裝置第一表面，其中該第二微電子裝置包括至少一個位於該第二微電子裝置第一表面中或其上之接合墊，且其中至少一個開口自該第二微電子裝置第一表面至該第二微電子裝置第二表面延伸穿過該第二微電子裝置；以及 至少一個接合線，其電附接至該第一微電子裝置上之該至少一個接合墊，以及電附接至該第二微電子裝置上之該至少一個接合墊，其中該接合線延伸穿過該至少一個第二微電子裝置開口。
  18. 如請求項17之電子系統，其中該至少一個位於該第二微電子裝置第一表面中或其上之接合墊包含該至少一個開口之相對側上的一對接合墊，且其中該對接合墊以一延伸於該對接合墊之間的導電跡線短接。
  19. 如請求項17之電子系統，其中該至少一個穿過該第二微電子裝置之開口包含位於該第二微電子裝置之該至少一個接合墊的相對側上的一對開口，且其中該至少一個接合線延伸穿過該對開口中之一個開口。
  20. 如請求項17之電子系統， 其中該至少一個位於該第一微電子裝置第一表面中或其上之接合墊包含多個接合墊； 其中該第二微電子裝置之該至少一個接合墊包含多個接合墊，且其中穿過該第二微電子裝置之該開口包含一單一開口；以及 其中該至少一個接合線包含多個接合線，其中該多個接合線延伸穿過該單一開口，以於該多個在該第一微電子裝置第一表面中或其上之接合墊與該多個在該第二微電子裝置第一表面中或其上之接合墊中的對應接合墊之間形成電連接。
  21. 如請求項17之電子系統，其中該第一微電子裝置包含一第一微電子晶粒，且其中該第二微電子裝置包含一第二微電子晶粒。
  22. 如請求項17之電子系統，其中該第一微電子裝置包含一微電子基板，且其中該第二微電子裝置包含一微電子晶粒。
  23. 如請求項17之電子系統，其中該第一微電子裝置包含一第一微電子晶圓，且其中該第二微電子裝置包含一第二微電子晶圓。
  24. 如請求項23之電子系統，其中該至少一個開口位於該第二微電子晶圓上之一微電子晶粒區域外部。
TW106113780A 2016-05-31 2017-04-25 具有內部窗口打線接合之微電子裝置堆疊 TWI744317B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
WOPCT/US16/34955 2016-05-31
??PCT/US16/34955 2016-05-31
PCT/US2016/034955 WO2017209724A1 (en) 2016-05-31 2016-05-31 Microelectronic device stacks having interior window wirebonding

Publications (2)

Publication Number Publication Date
TW201807792A true TW201807792A (zh) 2018-03-01
TWI744317B TWI744317B (zh) 2021-11-01

Family

ID=60478859

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106113780A TWI744317B (zh) 2016-05-31 2017-04-25 具有內部窗口打線接合之微電子裝置堆疊

Country Status (3)

Country Link
US (1) US10770429B2 (zh)
TW (1) TWI744317B (zh)
WO (1) WO2017209724A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10734324B2 (en) 2018-04-18 2020-08-04 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package including stacked chips

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220000285A (ko) 2020-06-25 2022-01-03 삼성전자주식회사 반도체 패키지

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005035393B4 (de) * 2005-07-28 2007-05-24 Infineon Technologies Ag Verfahren zur Herstellung eines Bauelementes mit mehreren Chips sowie ein solches Bauelement
US7659612B2 (en) * 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
KR100959606B1 (ko) * 2008-03-12 2010-05-27 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법
WO2010059724A2 (en) * 2008-11-20 2010-05-27 Qualcomm Incorporated Capacitor die design for small form factors
US20120068342A1 (en) * 2010-09-16 2012-03-22 Lee Kevin J Electrically conductive adhesive for temporary bonding
US8614616B2 (en) * 2011-01-18 2013-12-24 Infineon Technologies Ag Semiconductor device and method of manufacture thereof
US10515884B2 (en) * 2015-02-17 2019-12-24 Advanced Semiconductor Engineering, Inc. Substrate having a conductive structure within photo-sensitive resin
US10002843B2 (en) * 2015-03-24 2018-06-19 Advanced Semiconductor Engineering, Inc. Semiconductor substrate structure, semiconductor package and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10734324B2 (en) 2018-04-18 2020-08-04 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package including stacked chips

Also Published As

Publication number Publication date
WO2017209724A1 (en) 2017-12-07
US10770429B2 (en) 2020-09-08
US20190139936A1 (en) 2019-05-09
TWI744317B (zh) 2021-11-01

Similar Documents

Publication Publication Date Title
TWI625830B (zh) 具有一被動微電子裝置設置於一封裝體中的微電子封裝技術
TWI549252B (zh) 具有通橋導電穿孔信號連接之嵌入式多重裝置橋接器
TWI835996B (zh) 基板補片重構選項
US20230260914A1 (en) Multi-die ultrafine pitch patch architecture and method of making
TWI582941B (zh) 用於微電子封裝體之圖框加強件
TWI693688B (zh) 微電子封裝體結構及其形成方法
TW201730992A (zh) 具有與嵌入於微電子基板中之微電子橋連接的多個微電子裝置之微電子結構
US20190103357A1 (en) Methods of forming package on package assemblies with reduced z height and structures formed thereby
TWI590346B (zh) 用以形成高密度穿模互連的方法
JP2018525807A (ja) マルチレイヤパッケージ
TWI721030B (zh) 混合式微電子基材、其製造方法及電子系統
TWI744317B (zh) 具有內部窗口打線接合之微電子裝置堆疊
JP7544439B2 (ja) 集積回路構造体および集積回路構造体の製造方法
WO2018048450A1 (en) Microelectronic structures having notched microelectronic substrates
US10985136B2 (en) Microelectronic die stack having at least one rotated microelectronic die
US11694987B2 (en) Active package substrate having anisotropic conductive layer
TWI753898B (zh) 半導體模組以及製造其的方法
CN112310031A (zh) 具有用于直接管芯到管芯互连的腔的双侧衬底
TWI712347B (zh) 混合式微電子基板及其製造方法
TW201841319A (zh) 用於銲線接合應用之封裝結構中的中介層設計
US10658198B2 (en) Solder resist layer structures for terminating de-featured components and methods of making the same
JP2024157026A (ja) 集積回路デバイスのためのメタライゼーション層におけるスキップレベルビア
US20190279954A1 (en) Microelectronic device stack having a ground shielding layer