TW201802751A - 控制裝置、基板處理系統、基板處理方法及程式 - Google Patents

控制裝置、基板處理系統、基板處理方法及程式 Download PDF

Info

Publication number
TW201802751A
TW201802751A TW106109245A TW106109245A TW201802751A TW 201802751 A TW201802751 A TW 201802751A TW 106109245 A TW106109245 A TW 106109245A TW 106109245 A TW106109245 A TW 106109245A TW 201802751 A TW201802751 A TW 201802751A
Authority
TW
Taiwan
Prior art keywords
film
film formation
processing
substrate
model
Prior art date
Application number
TW106109245A
Other languages
English (en)
Other versions
TWI681356B (zh
Inventor
笠井隆人
竹永裕一
久保萬身
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201802751A publication Critical patent/TW201802751A/zh
Application granted granted Critical
Publication of TWI681356B publication Critical patent/TWI681356B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本實施型態的控制裝置為控制將由原子層沉積而形成的膜於基板成膜之基板處理裝置的動作之控制裝置，其具有：處方儲存部，其儲存對應前述膜的種類之成膜條件；模型儲存部，其儲存表示前述成膜條件帶給前述膜的特性之影響的處理模型；記錄儲存部，其儲存成膜時的前述成膜條件之實測值；及控制部，其基於依據儲存於前述處方儲存部的前述成膜條件而成膜的前述膜之特性的測定結果、儲存於前述模型儲存部的前述處理模型、及儲存於前述記錄儲存部的前述成膜條件之實測值，來算出滿足作為目標的前述膜之特性的成膜條件。

Description

控制裝置、基板處理系統、基板處理方法及程式
本揭露內容係關於控制裝置、基板處理系統、基板處理方法及程式。
在半導體裝置的製造中，於半導體晶圓（晶圓）等基板將具有既定特性的膜成膜時，預先算出可得到具有既定特性的膜之最佳成膜條件，然後使用算出的最佳成膜條件在基板進行成膜。算出最佳成膜條件時，必須具有半導體製造裝置或半導體處理的相關知識或經驗，而有無法輕易算出最佳成膜條件的情況。
以往，作為算出最佳成膜條件的系統，已知操作者僅須輸入目標膜厚，即可使控制部算出接近目標膜厚的最佳溫度之熱處理系統（例如參考日本特開2013－207256號）。在這個系統，控制部會參考由膜厚測定器測定的膜厚資料，而算出最佳成膜條件。
本揭露內容的一態樣之控制裝置為控制將由原子層沉積而形成的膜於基板成膜之基板處理裝置的動作之控制裝置，其具有：處方儲存部，其儲存對應前述膜的種類之成膜條件；模型儲存部，其儲存表示前述成膜條件帶給前述膜的特性之影響的處理模型；記錄儲存部，其儲存成膜時的前述成膜條件之實測值；及控制部，其基於依據儲存於前述處方儲存部的前述成膜條件而成膜的前述膜之特性的測定結果、儲存於前述模型儲存部的前述處理模型、及儲存於前述記錄儲存部的前述成膜條件之實測值，來算出滿足作為目標的前述膜之特性的成膜條件。
上述概要僅為用於説明者，並未意圖以任何方式限制本發明。除了上述的説明樣態、實施例及特徴，追加樣態、實施例及特徵也藉由參考圖示及以下的詳細説明而予以闡明。
在以下的詳細説明，將參考形成說明書的一部分之附加圖示。詳細説明、圖示及請求項所記載的説明實施例並未意圖限制本發明。只要不脫離在此所示的本揭露內容之思想或範圍，即可使用其他實施例以及其他變形。
然而，藉由原子層沉積（ALD：Atomic Layer Deposition）在基板使具有既定特性的膜成膜時，並不容易藉由調整複數參數（例如溫度、氣體流量、壓力、循環數）來算出最佳成膜條件。
因此，在一方面，本揭露內容之目的在於提供一種控制裝置，即使操作者缺乏半導體製造裝置或半導體處理的相關知識或經驗，也可輕易算出將由原子層沉積而形成的膜於基板成膜的最佳成膜條件。
為了達成上述目的，本揭露內容的一態樣之控制裝置為控制將由原子層沉積而形成的膜於基板成膜之基板處理裝置的動作之控制裝置，其具有：處方儲存部，其儲存對應前述膜的種類之成膜條件；模型儲存部，其儲存表示前述成膜條件帶給前述膜的特性之影響的處理模型；記錄儲存部，其儲存成膜時的前述成膜條件之實測值；及控制部，其基於依據儲存於前述處方儲存部的前述成膜條件而成膜的前述膜之特性的測定結果、儲存於前述模型儲存部的前述處理模型、及儲存於前述記錄儲存部的前述成膜條件之實測值，來算出滿足作為目標的前述膜之特性的成膜條件。
在上述的控制裝置，前述成膜條件包含前述基板的溫度，前述模型儲存部另外儲存熱模型，該熱模型表示前述基板的溫度與將前述基板加熱的加熱器之設定溫度的關係，前述控制部基於儲存於前述模型儲存部的前述熱模型，以使前述基板的溫度成為由前述處理模型算出的溫度之方式，來決定前述加熱器的設定溫度。
在上述的控制裝置，前述控制部基於儲存於前述記錄儲存部的前述成膜條件之實測值，以使前述加熱器的功率未飽和之方式，來調整前述成膜條件。
在上述的控制裝置，前述控制部利用最佳化演算法算出滿足作為目標的前述膜之特性的成膜條件。
在上述的控制裝置，前述膜的特性為膜厚。
本揭露內容的一態樣之基板處理系統具有：基板處理裝置，其將由原子層沉積而形成的膜於基板成膜；及控制裝置，其控制前述基板處理裝置的動作，前述控制裝置具有：處方儲存部，其儲存對應前述膜的種類之成膜條件；模型儲存部，其儲存表示前述成膜條件帶給前述膜的特性之影響的處理模型；記錄儲存部，其儲存成膜時的前述成膜條件之實測值；及控制部，其基於依據儲存於前述處方儲存部的前述成膜條件而成膜的前述膜之特性的測定結果、儲存於前述模型儲存部的前述處理模型、及儲存於前述記錄儲存部的前述成膜條件之實測值，來算出滿足作為目標的前述膜之特性的成膜條件。
在上述基板處理系統中，前述基板處理裝置具有：基板保持具，其在垂直方向隔著既定間隔保持多片前述基板；處理容器，其收納前述基板保持具；及氣體供給手段，其對前述處理容器內供給第1處理氣體以及與前述第1處理氣體反應的第2處理氣體。
在上述的基板處理系統，前述第1處理氣體為二氯矽烷氣體，前述第2處理氣體為氨氣體。
本揭露內容的一態樣之基板處理方法具有：成膜步驟，其藉由原子層沉積以既定成膜條件於基板上使膜形成；測定步驟，其測定在前述成膜步驟成膜的前述膜之特性；及算出步驟，其基於在前述測定步驟測定的前述膜的特性之測定結果、表示前述成膜條件帶給前述膜的特性之影響的處理模型、及成膜時的前述成膜條件之實測值，來算出滿足作為目標的前述膜之特性的成膜條件。
本揭露內容的一態樣之儲存媒體儲存使電腦執行上述基板處理方法的程式。
若依照揭露內容的控制裝置，即使操作者缺乏半導體製造裝置或半導體處理的相關知識或經驗，也可輕易算出將由原子層沉積而形成的膜於基板成膜的最佳成膜條件。
以下，針對用於實施本揭露內容的形態，參考圖示進行説明。尚且，在本說明書及圖示，針對實質上相同的構成，附加相同的符號而省略重複的説明。 （基板處理裝置）
針對本實施形態的基板處理裝置進行説明。本實施形態的基板處理裝置為一種批次式裝置，其將基板保持具收納在處理容器，該基板保持具在垂直方向隔著既定的間隔保持作為基板的一例之多片半導體晶圓（以下稱為「晶圓」。），該批次式裝置可在多片晶圓上同時使由原子層沉積（ALD：Atomic Layer Deposition）形成的膜成膜。
以下，將基於第1圖進行説明。第1圖為例示本實施形態的基板處理裝置之一例的概略構成圖。
如第1圖所示，基板處理裝置具有長邊方向為垂直方向的略圓筒形處理容器4。處理容器4具有2重管構造，該2重管構造具備：圓筒體的內筒6；及外筒8，其具有在內筒6的外側以同心配置的天井。內筒6及外筒8由例如石英等耐熱性材料所形成。
內筒6及外筒8藉由以不鏽鋼等所形成的歧管10而保持其下端部。歧管10由例如未圖示的底板所固定。尚且，由於歧管10連同內筒6及外筒8形成略圓筒形的內部空間，所以形成處理容器4的一部分。也就是說，處理容器4具備由例如石英等耐熱性材料所形成的內筒6及外筒8、及由不鏽鋼等所形成的歧管10，歧管10被設在處理容器4的側面下部以從下方保持內筒6及外筒8。
歧管10具有氣體導入部20，其對處理容器4內導入成膜處理所用的成膜氣體等處理氣體、及清洗處理所用的清洗氣體等各種氣體。在第1圖，表示設置1個氣體導入部20的形態，但不限定於此，可依照使用的氣體之種類等，而設置複數個氣體導入部20。
作為成膜氣體的種類，並未特別限定，可依照欲成膜的膜之種類等而適當選擇。例如，藉由ALD在晶圓W使氮化矽膜（SiN膜）成膜時，可使用二氯矽烷氣體（DCS氣體）及氨氣體（NH3 氣體）。此時，藉由對處理容器4內以既定循環數交互重複供給DCS氣體與NH3 氣體，可在晶圓W使由DCS氣體與NH3 氣體的反應生成物而形成的SiN膜成膜。尚且，DCS氣體為第1處理氣體的一例，NH3 氣體為第2處理氣體的一例。
作為清洗氣體的種類，並未特別限定，例如可使用氮（N2 ）氣體等非活性氣體。
在氣體導入部20，連接用於將各種氣體導入到處理容器4內的導入配管22。尚且，在導入配管22的中間設置用於調整氣體流量的質量流控制器等流量調整部24或未圖示的閥等。氣體導入部20、導入配管22、流量調整部24、閥等為氣體供給手段的一例。
又，歧管10具有將處理容器4內排氣的氣體排氣部30。在氣體排氣部30，連接排氣配管36，其包含可對處理容器4內進行減壓控制的真空泵32及開度可變閥34等。
在歧管10的下端部，形成爐口40，在爐口40設置例如由不鏽鋼等所形成的圓盤狀蓋體42。蓋體42被設置成可藉由例如發揮船式升降機之功能的升降機構44而升降，並且構成為可氣密地密封爐口40。
在蓋體42的上方，設置例如石英製的保溫筒46。在保溫筒46的上方，載置例如石英製的晶圓船48，其例如以水平狀態隔著既定間隔多段保持50片到175片左右的晶圓W。
晶圓船48使用升降機構44使蓋體42上升，藉此朝向處理容器4內搬入、對晶圓船48內所保持的晶圓W進行各種成膜處理。進行各種成膜處理之後，使用升降機構44使蓋體42下降，藉此晶圓船48從處理容器4內被搬出到下方的裝卸區。
在處理容器4的外周側，設置例如圓筒形狀的加熱器60，以便可將處理容器4加熱控制到既定溫度。
加熱器60被分割成複數個區域，從垂直方向上側朝向下側，設置加熱器60a～60g。加熱器60a～60g構成為可分別由電力控制機62a～62g獨立控制發熱量。又，在內筒6的內壁及/或外筒8的外壁，對應加熱器60a～60g分別設置未圖示的溫度感測器。以下，將設置加熱器60a～60g的區域分別稱為區域1～7。尚且，雖然第1圖表示加熱器60被分割成7個區域的形態，但不限定於此，例如可為從垂直方向上側朝向下側被分割成6個以下的區域，也可為被分割成8個以上的區域。又，加熱器60可被分割成複數個區域。
載置於晶圓船48的多片晶圓W構成1個批次，對1個批次單位進行各種成膜處理。又，載置於晶圓船48的晶圓W之至少1片以上為監控板為佳。又，監控板被配置成對應被分割的加熱器60a～60g各者為佳。
又，本實施形態的基板處理裝置具有用於控制裝置全體的動作之電腦等控制裝置100。控制裝置100藉由有線、無線等通信手段被連接到主電腦，基板處理裝置構成基板處理系統。 （控制裝置）
針對本實施形態的控制裝置100，基於第2圖進行説明。第2圖為表示本實施形態的控制裝置之一例的概略構成圖。
如第2圖所示，控制裝置100具有模型儲存部102、處方儲存部104、記錄儲存部105、ROM（Read Only Memory, 唯讀記憶體）106、RAM（Random Access Memory, 隨機存取記憶體）108、I/O連接埠110、CPU（Central Processing Unit, 中央處理單元）112、將此等相互連接的連接埠114。
模型儲存部102儲存例如處理模型、熱模型。
處理模型為表示成膜條件帶給成膜結果之影響的模型，可舉出例如溫度－膜厚模型、循環數－膜厚模型。溫度－膜厚模型為表示晶圓W的溫度帶給已成膜之膜的膜厚之影響的模型。循環數－膜厚模型為表示ALD的循環數帶給已成膜之膜的膜厚之影響的模型。
又，作為其他處理模型，可舉出表示例如晶圓W的溫度、ALD的循環數、成膜氣體的流量、成膜氣體的供給時間、處理容器4內的壓力、清洗氣體的供給時間、晶圓船48的旋轉數（旋轉速度）等成膜條件帶給已成膜之膜的膜厚、雜質濃度、片電阻、反射率等特性或此等特性的面內均勻性、面間均勻性之影響的模型。
尚且，在模型儲存部102，可儲存前述的處理模型中的一部分，也可儲存全部。
除了前述的處理模型，模型儲存部102也會儲存熱模型。
熱模型為表示晶圓W的溫度與加熱器60的設定溫度之關係的模型，該模型為以晶圓W的溫度成為由溫度－膜厚模型等處理模型所算出之晶圓W的溫度之方式，來決定加熱器60的設定溫度時所参考的模型。
又，考慮到因為成膜條件或基板處理裝置的狀態而使預設（既定）値並非最佳的情況，而可藉由在軟體中附加擴張卡爾曼濾波器等而搭載學習功能，來進行模型的學習。
在處方儲存部104，儲存依照由基板處理裝置所進行的成膜處理之種類而決定控制順序的處理用處方。處理用處方為針對操作者實際進行的個別成膜處理而準備的處方。處理用處方會規定例如從朝向基板處理裝置的晶圓W之搬入到處理完畢的晶圓W之搬出為止的溫度變化、壓力變化、各種氣體的供給之開始及停止的時序、各種氣體的供給量等成膜條件。
在記錄儲存部105，儲存於晶圓W上使膜形成時的成膜條件之實測値（以下稱為「記錄資訊」。）。作為記錄資訊，可舉出膜的成膜時（從成膜處理的開始到結束為止的期間）之個別既定時間之加熱器60的溫度、加熱器60的功率、成膜氣體的流量、成膜氣體的供給時間、處理容器4內的壓力、清洗氣體的供給時間、晶圓船48的旋轉數等成膜條件的實測値。
ROM106係為由EEPROM（Electrically Erasable Programmable ROM, 電子可抹除可程式化唯讀記憶體）、快閃儲存體、硬碟等所構成，並且儲存CPU112的動作程式等的儲存媒體。
RAM108係發揮CPU112的工作區域等之功能。
I/O連接埠110係將溫度、壓力、氣體流量等成膜條件的相關測定訊號供給到CPU112。又，I/O連接埠110係將CPU112所輸出的控制訊號輸出到各部（電力控制機62、開度可變閥34的未圖示控制器、流量調整部24等）。又，在I/O連接埠110，連接操作者操作基板處理裝置的操作面板116。
CPU112係執行被儲存在ROM106的動作程式，並且依照來自操作面板116的指示，根據被儲存在處方儲存部104的處理用處方，來控制基板處理裝置的動作。
又，CPU112係基於依照被儲存在處方儲存部104的處理用處方而成膜之膜的特性之測定結果、被儲存在模型儲存部102的處理模型、及被儲存在記錄儲存部105的記錄資訊，來算出滿足作為目標的膜之特性的成膜條件。此時，利用線性計畫法或2次計畫法等最佳化演算法，依照被儲存在已讀取的處理用處方之既定膜厚、膜質等，來算出滿足晶圓W的面內均勻性、晶圓W的面間均勻性之成膜條件。
又，CPU112係基於被儲存在模型儲存部102的熱模型，以成為由處理模型所算出之晶圓W的溫度之方式，來決定加熱器60的設定溫度。
連接埠114係在各部之間傳達資訊。
另外，藉由ALD於晶圓W使具有既定特性的膜成膜時，理論上可於晶圓W使均勻的膜成膜。例如，對晶圓W供給充足的成膜氣體，並且供給足夠的能量以便用於使成膜氣體活性化，再將殘留於處理容器4內的反應後之成膜氣體充分排出時，即可於晶圓W使均勻的膜成膜。
然而，為了於晶圓W使均勻的膜成膜所需的成膜氣體之供給量、用於使成膜氣體活性化的能量、將殘留在處理容器4內的反應後之成膜氣體充分排氣的時間等環境會隨著個別成膜條件而不同。因此，欲使假定的所有成膜條件滿足上述環境的話，需要眾多時間才能算出最佳成膜條件，導致製造成本增加，生産性下降。又，藉由ALD於晶圓W使具有既定特性的膜成膜時，由於要調整多個參數（例如溫度、氣體流量、壓力、循環數）才能算出最佳成膜條件，因此不容易算出最佳成膜條件。
在此，於本實施形態，基於依照被儲存在處方儲存部104的處理用處方而成膜的膜之特性的測定結果、被儲存在模型儲存部102的處理模型、被儲存在記錄儲存部105的記錄資訊，來算出滿足作為目標的膜之特性的成膜條件。藉此，即使操作者缺乏半導體製造裝置或半導體處理的相關知識或經驗，也可輕易算出使藉由ALD形成的模於晶圓W成膜的最佳成膜條件。又，可縮短算出最佳成膜條件所需的時間。
接下來，針對一種控制裝置的動作（調整處理）進行說明，即使操作者缺乏半導體製造裝置或半導體處理的相關知識或經驗，也可輕易算出使藉由ALD形成的模於晶圓W成膜的最佳成膜條件。
以下，基於第3圖，以藉由ALD於晶圓W上使SiN膜成膜的情況為例進行説明。第3圖為表示本實施形態之控制裝置的動作之一例的流程圖。
本實施形態的調整處理可在進行成膜處理之前的設定階段進行，也可與成膜處理同時進行。又，在調整處理，操作者在操作操作面板116，並且選擇處理類別（例如，使用了DCS氣體與NH3 氣體的SiN膜之成膜）的同時，輸入個別區域欲成膜的SiN膜之膜厚（目標膜厚）。
輸入處理類別等必要資訊，然後接收開始指令的話，CPU112會從處方儲存部104讀取對應被輸入的處理類別之處理用處方（步驟S1）。
接下來，於晶圓W上使SiN膜成膜（步驟S2：成膜步驟）。具體而言，CPU112會使蓋體42下降，然後至少使在各區域載置晶圓W的晶圓船48配置在蓋體42上。然後，CPU112會使蓋體42上升，再將晶圓船48般入到處理容器4內。之後，CPU112會依照從處方儲存部104讀取的處理用處方，控制流量調整部24、開度可變閥34、電力控制機62等，再於晶圓W上使SiN膜成膜。SiN膜係藉由將供給DCS氣體使DCS氣體吸附在晶圓W上的吸附步驟、及供給NH3 氣體使吸附在晶圓W上的DCS氣體與NH3 氣體反應的反應步驟交互重覆既定循環數而成膜。
SiN膜的成膜結束的話，CPU112會使蓋體42下降，然後將使SiN膜成膜的晶圓W搬出。主電腦會使被搬出的晶圓W搬運到未圖示的膜厚測定器等測定裝置，然後測定SiN膜的膜厚（步驟S3：測定步驟）。膜厚測定器測定SiN膜的膜厚的話，即會將測定的膜厚經由主電腦傳送到CPU112。尚且，操作者可操作操作面板116來輸入由膜厚測定器測定的膜厚。
CPU112接收到測定的SiN膜之膜厚的話（步驟S4），CPU112會判定SiN膜的膜厚是否為目標膜厚的容許範圍內之膜厚（步驟S5）。容許範圍內係指被包含在從輸入的目標膜厚可容許的既定範圍內，例如從輸入的目標膜厚±1％以內的情況。
CPU112在步驟S5判定SiN膜的膜厚為目標膜厚的容許範圍內之膜厚時，會結束調整處理。CPU112在步驟S5判定SiN膜的膜厚不為目標膜厚的容許範圍內之膜厚時，會執行處方最佳化計算（步驟S6：算出步驟）。在處方最佳化計算，基於在步驟S4接收的SiN膜之膜厚、被儲存在模型儲存部102的溫度－膜厚模型及循環數－膜厚模型、被儲存在記錄儲存部105的加熱器60之溫度的實測値，算出成為目標膜厚所需的各區域之晶圓W的溫度及ALD的循環數。此時，如前述，可依照用途使用線性計畫法或2次計畫法等最佳化演算法。又，基於被儲存在模型儲存部102的熱模型，以成為由處理模型等算出之晶圓W的溫度之方式，算出加熱器60的設定溫度。又，基於例如被儲存在處方儲存部104的加熱器60之設定溫度、被儲存在記錄儲存部105的加熱器60之溫度的實測値及加熱器60的功率之實測値，以使加熱器60的功率不飽和的方式，來調整加熱器60的設定溫度。
而且，CPU112會將讀取的處理用處方之加熱器60的設定溫度及ALD的循環數更新成由步驟S6算出的加熱器60之設定溫度及ALD的循環數（步驟S7），再返回步驟S2。處理用處方的更新可覆寫既存的處理用處方，也可與既存的處理用處方分開另外製作新的處理用處方。 （實施例）
以下，雖然在實施例中具體說明本揭露內容，但本揭露內容並不限定於由實施例解釋。
第4圖為表示調整處理的前後之各區域的加熱器之設定溫度的圖，橫軸表示區域，縱軸表示加熱器的設定溫度（℃）。第5圖為表示調整處理之前後的ALD之循環數（次）的圖。第6圖為表示調整處理的前後之各區域的SiN膜之膜厚的圖，橫軸表示區域，縱軸表示膜厚（nm）。第7圖為表示調整處理的前後之SiN膜的膜厚之面間均勻性（±％）的圖。尚且，從第4圖到第7圖，將調整處理之前的設定値及實測値以「Before」表示，將第1次的調整處理之後的設定値及實測値以「1st」表示，將第2次的調整處理之後的設定値及實測値以「2nd」表示。
首先，如第4圖及第5圖所示，將加熱器60a～60g的設定溫度設成600℃，將ALD的循環數設成306次，（參考第4圖及第5圖的「Before」），於晶圓W上使SiN膜成膜，再測定已成膜的SiN膜之膜厚。尚且，目標膜厚、成膜氣體、處理模型及記錄資訊如以下所示。
（成膜條件） ・目標膜厚：30.0nm ・成膜氣體：DCS氣體（2slm、25秒/循環）、NH3 氣體（20slm、35秒/循環） ・處理模型：溫度－膜厚模型、循環數－膜厚模型 ・記錄資訊：加熱器60的溫度之實測値、加熱器60的功率之實測値
如第6圖所示，SiN膜的膜厚在所有的區域（區域1～7），皆為比目標値（30nm）厚的値。又，如第7圖所示，SiN膜的膜厚之面間均勻性為±1.5％左右。
而且，使用SiN膜的膜厚之測定結果，進行前述的調整處理（以下稱為「第1次的調整處理」。），算出加熱器60的設定溫度及ALD的循環數。又，以更新成算出之加熱器60的設定溫度及ALD的循環數之成膜條件（參考第4圖及第5圖的「1st」），於晶圓W上使SiN膜，再測定已成膜的SiN膜之膜厚。
如第6圖所示，在第1次的調整處理之後成膜的SiN膜之膜厚為比在調整處理之前成膜的SiN膜之膜厚更接近目標値的値。又，如第7圖所示，在第1次的調整處理之後成膜的SiN膜之膜厚的面間均勻性比在調整處理之前成膜的SiN膜之膜厚的面間均勻性進一步提升，為±0.3％左右。
而且，使用第1次的調整處理之後的SiN膜之膜厚的測定結果，進行前述的調整處理（以下稱為「第2次的調整處理」。），算出加熱器60的設定溫度及ALD的循環數。又，以更新成藉由第2次的調整處理而算出之加熱器60的設定溫度及ALD的循環數之成膜條件（參考第4圖及第5圖的「2nd」），於晶圓W上使SiN膜成膜，測定已成膜的SiN膜之膜厚。
如第6圖所示，在第2次的調整處理之後成膜的SiN膜之膜厚為比在第1次的調整處理之後成膜的SiN膜之膜厚更靠近目標値的値。又，如第7圖所示，在第2次的調整處理之後成膜的SiN膜之膜厚的面間均勻性比在第1次的調整處理之後成膜的SiN膜之膜厚的面間均勻性進一步提升，為±0.2％左右。
如此，藉由進行本實施形態的調整處理，可輕易算出最佳成膜條件。具體而言，在實施例，藉由進行2次的調整處理，在所有的區域（區域1～7），可得到與目標膜厚大致相等的膜厚。
如以上説明，在本實施形態，控制裝置100基於依據被儲存在處方儲存部104的處理用處方而成膜的膜之特性的測定結果、被儲存在模型儲存部102的處理模型、及被儲存在記錄儲存部105的記錄資訊，來算出滿足作為目標的膜之特性的成膜條件。藉此，即使操作者缺乏半導體製造裝置或半導體處理的相關知識或經驗，也可輕易算出藉由ALD形成的模於晶圓W成膜的最佳成膜條件。又，可縮短算出最佳成膜條件所需的時間。
雖然以上藉由上述實施例說明控制裝置、基板處理系統、基板處理方法及程式，但本揭露內容並不限定於上述實施例，在本揭露內容的範圍內可進行各種變形及改良。
雖然在本實施形態說明了藉由處方最適化計算來調整加熱器60的設定溫度及ALD的循環數之形態，但不限定於此，也可調整例如加熱器60的設定溫度或ALD的循環數之任一者。又，也可調整從其他成膜條件、例如成膜氣體的流量、成膜氣體的供給時間、處理容器4內的壓力、清洗氣體的供給時間、晶圓船48的旋轉數（旋轉速度）選擇的一個成膜條件。更且，可同時調整從這些成膜條件選擇的複數成膜條件。
又，在本實施形態，舉出由晶圓船48所載置的多片晶圓W構成1個批次，並且以1個批次單位進行成膜處理的批次式之裝置為例進行説明，但不限定於此。例如可為對於保持具上所載置的複數個晶圓W一次進行成膜處理之半批次式的裝置，也可為對於每一片分別進行成膜處理之片葉式的裝置。
又，在本實施形態，舉出控制基板處理裝置的動作之控制裝置100進行調整處理的情況為例進行説明，但不限定於此，可藉由例如對複數個裝置進行一元管理的控制裝置（群控制器）或主電腦進行。
又，在本實施形態，作為控制對象的一例，舉出已成膜的膜之膜厚為例進行説明，但不限定於此，可為例如已成膜的膜之雜質濃度、片電阻、反射率等特性。
從上述的內容應理解，本揭露內容的各種實施例係用於説明的目的而記載，又，可在不脫離本揭露內容的範圍及思想而進行各種變形。因此，在此揭露的各種實施例並用於不限制由以下各申請專利範圍所指定的實質範圍及思想。
4‧‧‧處理容器
6‧‧‧內筒
8‧‧‧外筒
10‧‧‧歧管
20‧‧‧氣體導入部
22‧‧‧導入配管
24‧‧‧流量調整部
30‧‧‧氣體排氣部
32‧‧‧真空泵
34‧‧‧開度可變閥
36‧‧‧排氣配管
40‧‧‧爐口
42‧‧‧蓋體
44‧‧‧升降機構
46‧‧‧保溫筒
48‧‧‧晶圓船
60、60a~60g‧‧‧加熱器
62a~62g‧‧‧電力控制機
100‧‧‧控制裝置
102‧‧‧模型儲存部
104‧‧‧處方儲存部
105‧‧‧記錄儲存部
106‧‧‧ROM
108‧‧‧RAM
110‧‧‧I/O連接埠
112‧‧‧CPU
114‧‧‧連接埠
116‧‧‧操作面板
W‧‧‧晶圓
【圖1】表示本實施型態的基板處理裝置之一例的概略構成圖。
【圖2】表示本實施型態的控制裝置之一例的概略構成圖。
【圖3】表示本實施型態的控制裝置之動作的一例之流程圖。
【圖4】表示調整處理的前後之各區域的加熱器之設定溫度的圖。
【圖5】表示調整處理的前後之ALD的循環數之圖。
【圖6】表示調整處理的前後之各區域的SiN膜之膜厚的圖。
【圖7】表示調整處理的前後之SiN膜的膜厚之面間均勻性的圖。
無
100‧‧‧控制裝置
102‧‧‧模型儲存部
104‧‧‧處方儲存部
105‧‧‧記錄儲存部
106‧‧‧ROM
108‧‧‧RAM
110‧‧‧I/O連接埠
112‧‧‧CPU
114‧‧‧連接埠
116‧‧‧操作面板

Claims (10)

  1. 一種控制裝置，用以控制將由原子層沉積而形成的膜在基板上成膜之基板處理裝置的動作，具有： 處方儲存部，其儲存對應於該膜的種類之成膜條件； 模型儲存部，其儲存表示該成膜條件帶給該膜的特性之影響的處理模型； 記錄儲存部，其儲存成膜時的該成膜條件之實測值；及 控制部，其基於依據儲存於該處方儲存部的該成膜條件而成膜的該膜之特性的測定結果、儲存於該模型儲存部的該處理模型、及儲存於該記錄儲存部的該成膜條件之實測值，來算出滿足作為目標的該膜之特性的成膜條件。
  2. 如申請專利範圍第1項之控制裝置，其中 該成膜條件包含該基板的溫度， 該模型儲存部另外儲存有熱模型，該熱模型表示該基板的溫度與將該基板加熱的加熱器之設定溫度的關係， 該控制部基於儲存於該模型儲存部的該熱模型，以使該基板的溫度成為由該處理模型算出的溫度之方式，來決定該加熱器的設定溫度。
  3. 如申請專利範圍第2項之控制裝置，其中 該控制部基於儲存於該記錄儲存部的該成膜條件之實測值，以使該加熱器的功率未飽和之方式，來調整該成膜條件。
  4. 如申請專利範圍第1項之控制裝置，其中 該控制部利用最佳化演算法，算出滿足作為目標的該膜之特性的成膜條件。
  5. 如申請專利範圍第1項之控制裝置，其中 該膜的特性為膜厚。
  6. 一種基板處理系統，其具有： 基板處理裝置，其將由原子層沉積而形成的膜於基板成膜；及 控制裝置，其控制該基板處理裝置的動作， 該控制裝置具有： 處方儲存部，其儲存對應於該膜的種類之成膜條件； 模型儲存部，其儲存表示該成膜條件帶給該膜的特性之影響的處理模型； 記錄儲存部，其儲存成膜時的該成膜條件之實測值；及 控制部，其基於依據儲存於該處方儲存部的該成膜條件而成膜的該膜之特性的測定結果、儲存於該模型儲存部的該處理模型、及儲存於該記錄儲存部的該成膜條件之實測值，來算出滿足作為目標的該膜之特性的成膜條件。
  7. 如申請專利範圍第6項之基板處理系統，其中 該基板處理裝置具有： 基板保持具，其在垂直方向隔著既定的間隔保持多片該基板； 處理容器，其收納該基板保持具；及 氣體供給手段，其對該處理容器內供給第1處理氣體以及與該第1處理氣體反應的第2處理氣體。
  8. 如申請專利範圍第7項之基板處理系統，其中 該第1處理氣體為二氯矽烷氣體， 該第2處理氣體為氨氣體。
  9. 一種基板處理方法，其具有 成膜步驟，其藉由原子層沉積以既定的成膜條件於基板上使膜形成； 測定步驟，其測定在該成膜步驟成膜的該膜之特性；及 算出步驟，其基於在該測定步驟所測定的該膜的特性之測定結果、表示該成膜條件帶給該膜的特性之影響的處理模型、及成膜時的該成膜條件之實測值，來算出滿足作為目標的該膜之特性的成膜條件。
  10. 一種儲存媒體，其儲存有使電腦執行如申請專利範圍第9項之基板處理方法的程式。
TW106109245A 2016-03-24 2017-03-21 控制裝置、基板處理系統、基板處理方法及程式 TWI681356B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-059725 2016-03-24
JP2016059725A JP6584352B2 (ja) 2016-03-24 2016-03-24 制御装置、基板処理システム、基板処理方法及びプログラム

Publications (2)

Publication Number Publication Date
TW201802751A true TW201802751A (zh) 2018-01-16
TWI681356B TWI681356B (zh) 2020-01-01

Family

ID=59896685

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106109245A TWI681356B (zh) 2016-03-24 2017-03-21 控制裝置、基板處理系統、基板處理方法及程式

Country Status (5)

Country Link
US (1) US20170278699A1 (zh)
JP (1) JP6584352B2 (zh)
KR (1) KR102115642B1 (zh)
CN (1) CN107230654B (zh)
TW (1) TWI681356B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI714256B (zh) * 2018-09-20 2020-12-21 日商斯庫林集團股份有限公司 基板處理裝置以及基板處理系統

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741426B2 (en) * 2017-09-27 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for controlling temperature of furnace in semiconductor fabrication process
JP6959190B2 (ja) 2018-07-24 2021-11-02 旭化成エレクトロニクス株式会社 学習処理装置、学習処理方法、化合物半導体の製造方法およびプログラム
KR20210092238A (ko) * 2018-11-21 2021-07-23 도쿄엘렉트론가부시키가이샤 기판 처리의 조건 설정 지원 방법, 기판 처리 시스템, 기억 매체 및 학습 모델
JP7283901B2 (ja) * 2018-12-27 2023-05-30 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP2020143333A (ja) * 2019-03-06 2020-09-10 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法及びプログラム
JP7190380B2 (ja) * 2019-03-19 2022-12-15 旭化成エレクトロニクス株式会社 学習処理装置、学習処理方法、化合物半導体の製造方法およびプログラム
JP7163229B2 (ja) * 2019-03-22 2022-10-31 旭化成エレクトロニクス株式会社 学習処理装置、学習処理方法、化合物半導体の製造方法およびプログラム
JP7493362B2 (ja) * 2020-03-25 2024-05-31 東京エレクトロン株式会社 基板の処理方法及び基板処理装置
JP7442407B2 (ja) 2020-07-14 2024-03-04 東京エレクトロン株式会社 制御装置、システム及び制御方法
JP7521494B2 (ja) * 2021-06-18 2024-07-24 株式会社Sumco 枚葉式エピタキシャル成長装置の制御装置及び制御方法、並びにエピタキシャルウェーハの製造システム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2803460B2 (ja) * 1992-04-15 1998-09-24 日本電気株式会社 減圧気相成長装置
JPH097963A (ja) * 1995-06-19 1997-01-10 Kokusai Electric Co Ltd 電気炉のデータ処理方法
JP2005236248A (ja) * 2004-01-20 2005-09-02 Hitachi Kokusai Electric Inc 温度検出システム
US7524750B2 (en) * 2006-04-17 2009-04-28 Applied Materials, Inc. Integrated process modulation (IPM) a novel solution for gapfill with HDP-CVD
JP4942174B2 (ja) * 2006-10-05 2012-05-30 東京エレクトロン株式会社 基板処理システムの処理レシピ最適化方法，基板処理システム，基板処理装置
JP4935687B2 (ja) * 2008-01-19 2012-05-23 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5661523B2 (ja) * 2011-03-18 2015-01-28 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5788355B2 (ja) * 2012-03-29 2015-09-30 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP6106519B2 (ja) * 2013-05-09 2017-04-05 東京エレクトロン株式会社 基板処理方法、プログラム、制御装置、成膜装置及び基板処理システム
JP6066847B2 (ja) * 2013-07-09 2017-01-25 東京エレクトロン株式会社 基板処理方法及び制御装置
US9798317B2 (en) * 2013-07-03 2017-10-24 Tokyo Electron Limited Substrate processing method and control apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI714256B (zh) * 2018-09-20 2020-12-21 日商斯庫林集團股份有限公司 基板處理裝置以及基板處理系統

Also Published As

Publication number Publication date
US20170278699A1 (en) 2017-09-28
CN107230654A (zh) 2017-10-03
TWI681356B (zh) 2020-01-01
JP6584352B2 (ja) 2019-10-02
JP2017174983A (ja) 2017-09-28
CN107230654B (zh) 2022-02-18
KR102115642B1 (ko) 2020-05-26
KR20170113217A (ko) 2017-10-12

Similar Documents

Publication Publication Date Title
TWI681356B (zh) 控制裝置、基板處理系統、基板處理方法及程式
TWI409851B (zh) Adjust the gas flow processing system, processing methods and memory media
JP5788355B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP5049303B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
JP5766647B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
TW200406847A (en) Heat processing method and heat processing apparatus
JP6106519B2 (ja) 基板処理方法、プログラム、制御装置、成膜装置及び基板処理システム
JP6541599B2 (ja) 制御装置、基板処理システム、基板処理方法及びプログラム
KR101810282B1 (ko) 기판 처리 방법 및 제어 장치
JP5049302B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
JP6512860B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
KR100882633B1 (ko) 열처리 장치, 열처리 방법, 제어 장치 및 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체
JP2012142421A (ja) 薄膜形成方法、薄膜形成装置及びプログラム
JP6596316B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP2013207255A (ja) 熱処理システム、熱処理方法、及び、プログラム
JP6353802B2 (ja) 処理システム、処理方法、及び、プログラム
JP2015192063A (ja) アモルファスシリコン膜形成装置の洗浄方法、アモルファスシリコン膜の形成方法およびアモルファスシリコン膜形成装置
JP7189326B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP6378639B2 (ja) 処理システム、処理方法、及び、プログラム
TWI433239B (zh) 熱處理裝置、熱處理裝置之溫度調整方法、及程式
JP6566897B2 (ja) 制御装置、基板処理システム、基板処理方法及びプログラム
JP6196925B2 (ja) 薄膜形成装置の立ち上げ方法、及び、薄膜形成装置
JP6335128B2 (ja) 熱処理システム、熱処理方法、及び、プログラム